CN100557815C - InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 - Google Patents

Abstract

本发明公开了一种InAlN/GaN异质结增强型高电子迁移率晶体管结构及制作方法。其制作过程为：1)在蓝宝石或SiC衬底上外延生长1～3μm的GaN层；2)在GaN层上外延生长厚度为15～20nm的第一InAlN层，In组分为30～35%，外延生长温度为800℃；3)在第一InAlN层上外延生长厚度为10～15nm第二InAlN层，In组分为10～20%，外延生长温度为800℃；4)在第二InAlN层上进行有源区台面隔离和欧姆接触制作；5)在第二InAlN层上进行栅光刻掩模，并去除栅下方的第二InAlN层，形成槽栅结构；6)在栅槽中淀积厚度为3～5nm的Al₂O₃介质层；7)在Al₂O₃介质层上制作完成栅接触，并对源漏和栅引出电极。本发明具有正向阈值电压高，正栅电压工作范围大，栅泄漏电流小的优点，可用于制作增强型的高电子迁移率晶体管。

Description

InAlN/GaN异质结增强型高电子迁移率晶体管结构及制作方法

技术领域

本发明属于微电子技术领域，涉及半导体材料、器件制作，具体的说是一种半导体器件的结构和制作方法，可用于制作增强型的高电子迁移率晶体管。

背景技术

近年来以SiC和GaN为代表的第三带宽禁带半导体以其大禁带宽度、高击穿电场、高热导率、高饱和电子速度和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。

AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，由于高压开关和高速电路的驱动，GaN增强型器件成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，当材料制作成器件加负栅压后才能将2DEG耗尽而使沟道夹断，即常规AlGaN/GaNHEMT为耗尽型器件。但在数字电路、高压开关等领域应用时需要增强型器件，确保只加正栅压才有工作电流，所以对增强型高电子迁移率晶体管的需求越来越紧迫。随着对AlGaN/GaN异质结研究逐渐深入，目前主要有两种制作基于AlGaN/GaN异质结的增强型器件的方法。

1.采用刻蚀掉AlGaN/GaN异质结的一部分AlGaN层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件。参见Lanford W B，Tanaka T，Otoki Y，et al，Recessed-gate enhancement-mode GaN HEMT with high threshold voltage，ElectronicsLetters，2005，41(7)：449～450。该方法刻蚀掉AlGaN/GaN异质结的一部分AlGaN层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件，如图1所示。该方法已经实现了阈值电压为0.47V的增强型器件。但该方法在刻蚀完成槽栅后，栅下方沟道中还存在少量二维电子气，需要靠肖特基的势垒来耗尽这些二维电子气。通常肖特基势垒高度仅1eV左右，所以制作出的器件阈值电压通常小于0.5V，而且当槽栅刻蚀较深时肖特基势垒才能完全耗尽栅下方剩余的二维电子气，而较深的槽栅刻蚀有可能对沟道的载流子迁移率造成损伤。所以该种增强型器件结构很难进一步提高正向的阈值电压，而且器件饱和电流较小，阈值电压受刻蚀深度影响很大。

2.采用对栅下方区域材料注入F离子的方法形成AlGaN/GaN异质结增强型HEMT。参见Wang Ruonan，Cai Yong，Tang Wilson，et al，Planar Integration of E/D-ModeAlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment，IEEE Electron DeviceLetters，2006，27(8)：633～635。该方法在异质结材料栅下方进行F离子注入，利用产生的表面负电荷对二维电子气进行耗尽，来制作增强型器件，如图2所示。该种方法制作增强型器件容易在离子注入的过程造成注入损伤，而且该方法形成的耗尽型是依靠电荷感应，该耗尽效应的稳定性问题还有待验证。采用注入F离子的方法制作出的增强型器件已报道的阈值电压也小于0.5V。

发明的内容

本发明的目的在于克服以上增强型器件制作技术的不足，提供一种基于InAlN/GaN异质结的增强型高电子迁移率晶体管器件结构和制作方法，解决目前增强型高电子迁移率晶体管阈值电压不高的问题，以满足GaN基电子器件在高压开关、数字电路等领域广泛应用。

本发明的目的是这样实现的：

本发明的技术思路是：调整In在InAlN中的组分可以调整InAlN的禁带宽度及InAlN/GaN异质结之间的极化电场，使自发极化和压电极化电场相互增强或相互抵消，这样能很好的控制异质结界面的二维电子气。利用槽栅技术，使栅下方沟道仅在加正栅压时开启，而其余部分的沟道始终保持良好导电性。

依据上述技术思路本发明的InAlN/GaN异质结的增强型高电子迁移率晶体管结构，包括蓝宝石或SiC衬底和GaN缓冲层，其中GaN缓冲层上分别长有In组分为30～35％的InAlN层和In组分为10～20％的InAlN层。

所述的In组分为10～20％的InAlN层中心设有槽栅结构，使栅电极下方仅有In组分为30～35％的InAlN层，并在该槽栅结构中淀积有Al₂O₃介质层，以减少栅泄漏电流。

所述的In组分为30～35％的InAlN层厚度为15～20nm，In组分为10～20％的InAlN层厚度为10～15nm。

制作本发明器件的方法，包括如下过程：

第一步，在蓝宝石或SiC衬底上外延生长1～3μm的GaN层；

第二步，在GaN层上外延生长第一InAlN层，该第一InAlN层的厚度为15～20nm，In组分为30～35％，外延生长温度为800℃；

第三步，在第一InAlN层上外延生长第二InAlN层，该第二InAlN层的厚度为10～15nm，In组分为10～20％，外延生长温度为800℃；

第四步，在第二InAlN层上进行有源区台面隔离和欧姆接触制作；

第五步，在第二InAlN层上进行栅光刻掩模，并去除栅下方的第二InAlN层，形成槽栅结构；

第六步，在栅槽中淀积厚度为3～5nm的Al₂O₃介质层；

第七步，在Al₂O₃介质层上制作完成栅接触，并对源漏和栅引出电极。

本发明具有如下优点：

首先，由于该器件依靠加正向栅电压产生的电场在栅下方异质结界面产生二维电子气2DEG，提高了器件的正向阈值电压；

其次，由于本器件采用两层In组份不同的InAlN结构，刻蚀去除第一InAlN层后栅下方即不存在二维电子气2DEG，降低了槽栅刻蚀深度变化对阈值电压的影响；

第三，由于采用在栅电极下淀积Al₂O₃介质层，减小了栅泄漏电流、增大了正栅电压的工作电压范围；

本发明具有正向阈值电压高、正向工作栅电压高、泄漏电流小的特点，在微波功率器件和高压开关器件方面都有很好的应用前景。

附图说明

图1是现有基于AlGaN/GaN异质结的槽栅增强型HEMT结构示意图；

图2是现有采用栅下方区域F离子注入的AlGaN/GaN异质结槽栅增强型结构示意图

图3是本发明的结构示意图；

图4是本发明采用不同In组分InAlN材料和GaN材料的禁带宽度比较图；

图5是本发明In_0.1Al_0.9N/In_0.3Al_0.7N/GaN结构能带图；

图6是本发明InAlN/GaN异质界面压电极化电荷σ_pz随合金组分的变化图；

图7是本发明InAlN/GaN异质界面自发极化电荷σ_pz随合金组分的变化图；

图8本发明器件制作的流程示意图；

图9本发明采用真空蒸发制作介质层的In_0.1Al_0.9N/In_0.3Al_0.7N/GaN双异质结增强型HEMT器件结构示意图；

图10本发明采用真空蒸发制作介质层的In_0.15Al_0.85N/In_0.33Al_0.67N/GaN双异质结增强型HEMT器件结构示意图；

图11是本发明采用原子层淀积制作介质层的In_0.2Al_0.8N/In_0.35Al_0.65N/GaN双异质结增强型HEMT器件结构示意图。

具体实施方式

参照图3，本发明的器件结构共有4层，其中，第一层衬底采用蓝宝石或SiC衬底；第二层为GaN层，其禁带宽度为3.4；第三层为In组分为30～35％的第一InAlN层，厚度为15～20nm，由图4可确定该InAlN层的禁带宽度大约为3.7～3.8eV左右；第四层为In组分为10～20％的第二InAlN层，厚度为10～15nm，由4图可确定该第一InAlN层的禁带宽度大约为4.4～5.1eV左右。整个器件的第二层、第三层和第四层之间的禁带宽度逐渐增大，利用该异质结材料结构导带不连续性可形成电子阱，这样在极化电场作用下异质结界面就有高密度的二维电子气分布，该异质结材料模拟得到能带图如图5所示。第四层的中心设有槽栅结构，使栅电极下方仅有In组分为30～35％的InAlN层，即第三层。经计算当In组分为33％时，第二层和第三层之间的压电极化和自发极化场产生的的电荷极性相反大小相近，两者正好相互抵消，模拟结果如图6和图7所示。由于第二层和第三层之间不存在极化电荷，这就实现了刻蚀后栅下方沟道中未加偏压时沟道中不存在导电电子，但当有加正栅压时这两层材料间存在导带不连续性，在栅电场作用下能产生电子形成导电沟道。所以该器件能实现高阈值电压，即在较大正栅压下器件沟道才能依靠栅电场的作用产生二维电子气而开启沟道。该器件栅S和源G之间有两层沟道参与导电，栅S和漏D之间也有两层沟道参与导电。而槽栅结构使得在栅下方刻蚀去除了第四层和第三层界面产生的沟道，栅极仅控制第二层和第三层界面的沟道。在制作栅电极前先槽栅结构中淀积有3～5nm的Al₂O₃介质层，以减少栅泄漏电流。该介质层能有效的防止第三层和第四层界面产生的沟道电子和栅金属间发生穿通，减少栅泄漏电流。

参照图8，本发明器件制作的过程如下：

实例1

一.外延生长异质结材料

第一步，生长GaN缓冲层。

选用单晶蓝宝石做衬底材料在(0001)方向生长GaN缓冲层，即先在950℃下NH₃和H₂混合气体中对蓝宝石基片高温预处理10min，然后在520℃条件下生长30nm低温成核层，再升温到920℃生长1μm厚GaN缓冲层。

第二步，在GaN层上外延生长第一InAlN层。

在1μm厚GaN缓冲层生长完成后，设定温度800℃，连续生长In组分30％的第一InAlN层，该第一InAlN层的厚度为20nm。

第三步，在第一InAlN层上外延生长第二InAlN层。

在第一InAlN层上外延生长完成后，设定温度800℃，在第一InAlN层上再连续生长In组分为10％的第二InAlN层，该第二InAlN层的厚度为10nm。

二.器件制作

第一步，材料清洗。

先采用丙酮、乙醇对上述外延生长完成的异质结材料先进行各3min的有机溶剂的物理超声清洗，再进行18.2M欧姆的去离子水冲洗5min，然后用N₂吹干。

第二步，台面有源区隔离

用光刻胶做掩模，采用ICP干法刻蚀的方法，进行台面有源区隔离。即先采用2500转/min的转速，用甩胶机对上述清洗完成的异质结材料进行甩胶，得到光刻胶掩模厚度约2μm。采用Karl Suss MJB3光刻机进行25s曝光，形成台面有源区的掩模图形；再对光刻胶掩模在120℃进行10min后烘坚膜，保证掩模掩蔽质量；然后将做好掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行台面隔离的干法刻蚀，刻蚀深度为200nm，刻蚀速率采用1nm/s，刻蚀偏压用100V，刻蚀气体采用Cl₂/Ar比例为3∶1，总流量为40sccm；接着在丙酮、乙醇中各进行3min的有机溶剂的物理超声清洗，并用18.2M欧姆的去离子水冲洗5min，最后用N₂吹干。

第三步，制作源漏欧姆接触。

先对刻蚀完成的异质结材料进行甩胶，采用甩胶机在6000转/min的转速，得到光刻胶掩模厚度0.8μm；再采用Karl Suss MJB3光刻机进行15s曝光，形成源漏区掩模图形；然后对光刻胶掩模在80℃进行3min后烘，并采用真空蒸发设备对制作好掩模的异质结材料进行欧姆接触金属蒸发，金属选用Ti厚度20nm，Al厚度120nm，Ni厚度45nm，Au厚度55nm，蒸发速率为0.1nm/s；源漏欧姆接触金属蒸发完成后进行剥离，得到完整的源漏电极；再用RTP500快速热退火炉，在N₂气氛中800℃下进行30s的快速热退火，对欧姆接触金属进行合金。

第四步，槽栅刻蚀

先采用甩胶机在6000转/min的转速下，得到光刻胶掩模厚度0.8μm；再采用KarlSuss MJB3光刻机进行15s曝光，形成栅区域掩模图形；接着对光刻胶掩模在80℃的温度下进行3min后烘；最后将制作好栅掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行槽栅干法刻蚀，刻蚀深度10nm，刻蚀速率采用0.1nm/s，刻蚀偏压50V，刻蚀气体采用Cl₂/Ar比例1∶1，总流量40sccm。

第五步，栅介质和栅金属蒸发

将刻蚀槽栅完成的基片从ICP刻蚀设备中取出后直接放进真空蒸发台，连续进行栅介质和栅金属的蒸发，蒸发掩模采用槽栅刻蚀时的栅掩模，栅介质选用3nm厚的Al₂O₃介质，栅金属选用Ni厚度20nm，Au厚度200nm，蒸发速率为0.1nm/s；栅介质和栅金属连续蒸发完成后进行剥离，得到完整的介质栅电极。

第六步，电极引线的制作

先采用甩胶机在6000转/min的转速下，得到光刻胶掩模厚度0.8μm；再采用KarlSuss MJB3光刻机进行15s曝光，形成电极引线掩模图形；接着对光刻胶掩模在80℃进行3min后烘；接着采用真空蒸发设备对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度20nm，Au厚度200nm，蒸发速率为0.3nm/s；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。

按照实例1制作过程制作的InAlN/GaN异质结增强型高电子迁移率晶体管结构如图9所示。

实例2

一.外延生长异质结材料

第一步，生长GaN缓冲层。

选用4H SiC衬底Si面生长GaN缓冲层，即先在950℃下NH₃和H₂混合气体中对蓝宝石基片高温预处理10min，然后在520℃条件下生长30nm低温成核层，再升温到920℃生长2μm厚GaN缓冲层。

第二步，在GaN层上外延生长第一InAlN层。

在2μm厚GaN缓冲层生长完成后，设定温度800℃，连续生长In组分33％的第一InAlN层，该第一InAlN层的厚度为18nm。

第三步，在第一InAlN层上外延生长第二InAlN层。

在第一InAlN层上外延生长完成后，设定温度800℃，在第一InAlN层上再连续生长In组分为15％的第二InAlN层，该第二InAlN层的厚度为12nm。

二.器件制作

第一步，材料清洗。

先采用丙酮、乙醇对上述外延生长完成的异质结材料先进行各3min的有机溶剂的物理超声清洗，再进行18.2M欧姆的去离子水冲洗5min，然后用N₂吹干。

第二步，台面有源区隔离

用光刻胶做掩模，采用ICP干法刻蚀的方法，进行台面有源区隔离。即先采用2500转/min的转速，用甩胶机对上述清洗完成的异质结材料进行甩胶，得到光刻胶掩模厚度约2μm。采用Karl Suss MJB3光刻机进行25s曝光，形成台面有源区的掩模图形；再对光刻胶掩模在120℃进行10min后烘坚膜，保证掩模掩蔽质量；然后将做好掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行台面隔离的干法刻蚀，刻蚀深度为200nm，刻蚀速率采用1nm/s，刻蚀偏压用100V，刻蚀气体采用Cl₂/Ar比例为3∶1，总流量为40sccm；接着在丙酮、乙醇中各进行3min的有机溶剂的物理超声清洗，并用18.2M欧姆的去离子水冲洗5min，最后用N₂吹干。

第三步，制作源漏欧姆接触。

先对刻蚀完成的异质结材料进行甩胶，采用6000转/min的转速，用甩胶机得到光刻胶掩模厚度0.8μm；再采用Karl Suss MJB3光刻机进行15s曝光，形成源漏区掩模图形；然后对光刻胶掩模在80℃进行3min后烘，并采用真空蒸发设备对制作好掩模的异质结材料进行欧姆接触金属蒸发，金属选用Ti厚度20nm，Al厚度120nm，Ni厚度45nm，Au厚度55nm，蒸发速率为0.1nm/s；源漏欧姆接触金属蒸发完成后进行剥离，得到完整的源漏电极；再用RTP500快速热退火炉，在N₂气氛中800℃下进行30s的快速热退火，对欧姆接触金属进行合金。

第四步，槽栅刻蚀

先采用甩胶机在6000转/min的转速下，得到光刻胶掩模厚度0.8μm；再采用KarlSuss MJB3光刻机进行15s曝光，形成栅区域掩模图形；接着对光刻胶掩模在80℃的温度下进行3min后烘；最后将制作好栅掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行槽栅干法刻蚀，刻蚀深度12nm，刻蚀速率采用0.1nm/s，刻蚀偏压50V，刻蚀气体采用Cl₂/Ar比例1∶1，总流量40sccm。

第五步，栅介质和栅金属蒸发

将刻蚀槽栅完成的基片从ICP刻蚀设备中取出后直接放进真空蒸发台，连续进行栅介质和栅金属的蒸发，蒸发掩模采用槽栅刻蚀时的栅掩模，栅介质选用4nm厚的Al₂O₃介质，栅金属选用Ni厚度20nm，Au厚度200nm，蒸发速率为0.1nm/s；栅介质和栅金属连续蒸发完成后进行剥离，得到完整的介质栅电极。

第六步，电极引线的制作

先采用甩胶机在6000转/min的转速下，得到光刻胶掩模厚度0.8μm；再采用KarlSuss MJB3光刻机进行15s曝光，形成电极引线掩模图形；接着对光刻胶掩模在80℃进行3min后烘；接着采用真空蒸发设备对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度20nm，Au厚度200nm，蒸发速率为0.3nm/s；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。

按照实例2制作过程制作的InAlN/GaN异质结增强型高电子迁移率晶体管结构如图10所示。

实例3

一.外延生长异质结材料

第一步，生长GaN缓冲层。

选用4H SiC衬底Si面生长GaN缓冲层，即先在950℃下NH₃和H₂混合气体中对蓝宝石基片高温预处理10min，然后在520℃条件下生长30nm低温成核层，再升温到920℃生长3μm厚GaN缓冲层。

第二步，在GaN层上外延生长第一InAlN层。

在3μm厚GaN缓冲层生长完成后，设定温度800℃，连续生长In组分35％的第一InAlN层，该第一InAlN层的厚度为15nm。

第三步，在第一InAlN层上外延生长第二InAlN层。

在第一InAlN层上外延生长完成后，设定温度800℃，在第一InAlN层上再连续生长In组分为20％的第二InAlN层，该第二InAlN层的厚度为15nm。

二.器件制作

第一步，材料清洗。

先采用丙酮、乙醇对上述外延生长完成的异质结材料先进行各3min的有机溶剂的物理超声清洗，再进行18.2M欧姆的去离子水冲洗5min，然后用N₂吹干。

第二步，台面有源区隔离

用光刻胶做掩模，采用ICP干法刻蚀的方法，进行台面有源区隔离。即先采用2500转/min的转速，对上述清洗完成的异质结材料进行甩胶，得到光刻胶掩模厚度约2μm。采用Karl Suss MJB3光刻机进行25s曝光，形成台面有源区的掩模图形；再对光刻胶掩模在120℃进行10min后烘坚膜，保证掩模掩蔽质量；然后将做好掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行台面隔离的干法刻蚀，刻蚀深度为200nm，刻蚀速率采用1nm/s，刻蚀偏压用100V，刻蚀气体采用Cl₂/Ar比例为3∶1，总流量为40sccm；接着在丙酮、乙醇中各进行3min的有机溶剂的物理超声清洗，并用18.2M欧姆的去离子水冲洗5min，最后用N₂吹干。

第三步，制作源漏欧姆接触。

先对刻蚀完成的异质结材料进行甩胶，采用6000转/min的转速，得到光刻胶掩模厚度0.8μm；再采用Karl Suss MJB3光刻机进行15s曝光，形成源漏区掩模图形；然后对光刻胶掩模在80℃进行3min后烘，并采真空蒸发设备对制作好掩模的异质结材料进行欧姆接触金属蒸发，金属选用Ti厚度20nm，Al厚度120nm，Ni厚度45nm，Au厚度55nm，蒸发速率为0.1nm/s；源漏欧姆接触金属蒸发完成后进行剥离，得到完整的源漏电极；再用RTP500快速热退火炉，在N₂气氛中800℃下进行30s的快速热退火，对欧姆接触金属进行合金。

第四步，槽栅刻蚀

先采用甩胶机在6000转/min的转速下，得到光刻胶掩模厚度0.8μm；再采用KarlSuss MJB3光刻机进行15s曝光，形成栅区域掩模图形；接着对光刻胶掩模在80℃的温度下进行3min后烘；最后将制作好栅掩模的基片在ICP98c型感应耦合等离子体刻蚀机中进行槽栅干法刻蚀，刻蚀深度15nm，刻蚀速率采用0.1nm/s，刻蚀偏压50V，刻蚀气体采用Cl₂/Ar比例1∶1，总流量40sccm；刻蚀完成后在丙酮、乙醇中对槽栅刻蚀完成的基片各进行3min的有机溶剂的物理超声清洗，18.2M欧姆的去离子水冲洗5min，最后N₂吹干。

第五步，栅介质淀积

将槽栅刻蚀完成的基片，在350℃下采用原子层淀积设备在整个基片表面进行Al₂O₃层淀积，淀积厚度5nm。

第六步，栅金属蒸发

在6000转/min的转速下，采用甩胶台得到光刻胶掩模厚度0.8μm；采用Karl SussMJB3光刻机进行15s曝光，形成栅区掩模图形，对光刻胶掩模在80℃进行3min后烘；采用真空蒸发设备进行栅金属蒸发，栅金属选用Ni厚度20nm，Au厚度200nm，蒸发速率为0.1nm/s；栅金属蒸发完成后进行剥离，得到完整的栅电极。

第七步，电极引线的制作

在6000转/min的转速下，采用甩胶台得到光刻胶掩模厚度0.8μm；采用Karl SussMJB3光刻机进行15s曝光，形成电极引线掩模图形，并对光刻胶掩模在80℃进行3min后烘；然后在1∶10的HF溶液中湿法腐蚀30s去除掉源漏欧姆接触金属上的Al₂O₃介质层；接着采用真空蒸发设备对腐蚀掉介质层的基片进行引线电极金属蒸发；金属选用Ti厚度20nm，Au厚度200nm，蒸发速率为0.3nm/s；引线电极金属蒸发完成后进行剥离，得到完整的引线电极。

按照实例3制作过程制作的InAlN/GaN异质结增强型高电子迁移率晶体管结构如图11所示。

Claims (5)

1.一种InAlN/GaN异质结增强型高电子迁移率晶体管，包括蓝宝石或SiC衬底，和在蓝宝石或SiC衬底上生长有GaN缓冲层，其特征在于，在GaN缓冲层上依次生长有In组分为30～35％的InAlN层和In组分为10～20％的InAlN层，在In组分为10～20％的InAlN层中心设有槽栅结构，使栅电极下方仅有In组分为30～35％的InAlN层。

2.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于在槽栅结构中淀积有Al₂O₃介质层，以减少栅泄漏电流。

3.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于In组分为30～35％的InAlN层厚度为15～20nm。

4.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于In组分为10～20％的InAlN层厚度为10～15nm。

5.一种制作InAlN/GaN异质结增强型高电子迁移率晶体管器件的方法，包括如下过程：

第一步，在蓝宝石或SiC衬底上外延生长1～3μm的GaN缓冲层；

第二步，在GaN缓冲层上外延生长第一InAlN层，该第一InAlN层的厚度为15～20nm，In组分为30～35％，外延生长温度为800℃；

第三步，在第一InAlN层上外延生长第二InAlN层，该第二InAlN层的厚度为10～15nm，In组分为10～20％，外延生长温度为800℃；

第四步，在第二InAlN层上进行有源区台面隔离和欧姆接触制作；

第五步，在第二InAlN层上采用掩模进行栅光刻，并去除栅下方的第二InAlN层，形成槽栅结构；

第六步，在槽栅结构中淀积厚度为3～5nm的Al₂O₃介质层；

第七步，在Al₂O₃介质层上制作完成栅接触，并对源漏和栅引出电极。

Images