CN100388509C - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN100388509C
CN100388509C CNB038052059A CN03805205A CN100388509C CN 100388509 C CN100388509 C CN 100388509C CN B038052059 A CNB038052059 A CN B038052059A CN 03805205 A CN03805205 A CN 03805205A CN 100388509 C CN100388509 C CN 100388509C
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
field plate
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038052059A
Other languages
English (en)
Other versions
CN1639875A (zh
Inventor
斋藤涉
大村一郎
大桥弘通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1639875A publication Critical patent/CN1639875A/zh
Application granted granted Critical
Publication of CN100388509C publication Critical patent/CN100388509C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

一种功率半导体器件包括：非掺杂的GaN沟道层(1)、形成在沟道层(1)上的n型Al0.2Ga0.8N阻挡层(2)、有选择地形成在阻挡层(2)上的p型Al0.1Ga0.9N半导体层(3)、位于半导体层(3)两侧之一上并形成在阻挡层(2)上的漏电极(4)、在至少半导体层(3)和漏电极(4)之间在与半导体层(3)相邻的阻挡层(2)上形成的绝缘膜(7)、和形成在绝缘膜(7)上的场板电极(8)。

Description

功率半导体器件
技术领域
本发明涉及一种用于功率控制的功率半导体器件。特别是，本发明涉及一种使用氮化物半导体的横向型功率FET、肖特基势垒二极管(SBD)等。
背景技术
功率半导体器件如开关器件和二极管都用于功率控制电路如开关模式电源和反相器电路。功率半导体器件需要下列特性，即，高击穿电压和低导通电阻。在功率半导体器件中在击穿电压和导通电阻之间存在由器件材料决定的折衷关系。根据近年来的先进技术，低导通电阻结束了主要器件材料的限制，即，在功率半导体器件中实现了硅。为了进一步减小导通电阻，必须改变器件材料。如GaN和AlGaN氮化物半导体或碳化硅(SiC)，宽带隙半导体用作开关器件材料。因此，可以改进由上述材料确定的折衷关系，并且实现了低导通电阻。使用氮化物半导体如GaN和AlGaN的HEMT(高电子迁移率晶体管)已经在下列文献中公开了。该文献是R.Coffie等人的“p-Capped GaN-AlGaN-GaN High Electron Mobility Transistors(HEMT)”，IEEE ELECTRON DEVICE LETTERS，VOL.23，No.10，OCTOBER2002，第598-590页。
近年来，不断地在进行使用宽带隙半导体的功率半导体器件的研究。在氮化物半导体如GaN中，可以实现低导通电阻。但是，还没有考虑功率器件所特有的特性即雪崩承受能力而进行设计。这是因为基于GaN的器件是在射频(RE)器件基础上设计的。
顺便提及，在FET中，提供场板电极，由此实现了高击穿电压。上述技术已经在例如下列文献中被公开了：JPN.PAT.APPLN.KOKAI公报No.5-21793和2001-230263，公开的日本专利No.3271613。
发明内容
本发明的目的是提供一种功率半导体器件，它具有高雪崩承受能力和极低的导通电阻。
根据本发明的方案，提供一种功率半导体器件，包括：
非掺杂的AlXGa1-XN(0≤X＜1)的第一半导体层；
形成在第一半导体层的一个表面上的非掺杂的或n型AlYGa1-YN(0＜Y≤1，X＜Y)的第二半导体层；
选择形成在第二半导体层上的p型AlZGa1-ZN(0≤Z≤1)的第三半导体层；
位于第三半导体层两侧之一并形成在第二半导体层上的第一电极；
在第三半导体层和第一电极之间、形成在与第三半导体层相邻的第二半导体层上的绝缘膜；
形成在绝缘膜上的场板电极；
位于第三半导体层两侧的另一侧并形成在第二半导体层上的第二电极；和
形成在第三半导体层上的控制电极，
所述场板电极与所述控制电极或所述第二电极电气连接。
本发明的功率半导体器件通过组合AlGaN基异质结结构而产生具有高迁移率的两维电子气体，并在运载电流时使用如此产生的电子气体作为载体，由此可以实现低导通电阻。使用具有宽带隙的氮化物半导体，并且采用场板电极，可以实现高击穿电压。此外，p型AlGaN层形成在半导体层的表面上，由此当发生雪崩击穿时可以快速放电空穴；因此，可以获得高雪崩承受能力。发生雪崩击穿的位置存在于半导体中，即p-n结表面上，而不是半导体和钝化膜如场板电极的端面之间的界面处。为此，可以防止由热量引起的界面不稳定，因此实现了具有高可靠性的器件。
附图说明
图1是示意性地表示根据本发明第一实施例的功率半导体器件的剖面图；
图2是示意性地表示根据第一实施例的第一修改例的功率半导体器件的剖面图；
图3是示意性地表示根据第一实施例的第二修改例的功率半导体器件的剖面图；
图4是示意性地表示根据第一实施例的第三改性的功率半导体器件的剖面图；
图5是示意性地表示根据本发明第二实施例的功率半导体器件的剖面图；
图6A-6B是分别解释上述第二实施例的剖面图和特性图；
图7A-7C是分别解释上述第二实施例的剖面图和特性图；
图8是示意性地表示根据本发明第三实施例的功率半导体器件的剖面图；
图9是示意性地表示根据本发明第四实施例的功率半导体器件的剖面图；
图10是示意性地表示根据第四实施例的修改例的功率半导体器件的剖面图；
图11是示意性地表示根据本发明第五实施例的功率半导体器件的剖面图；
图12是示意性地表示根据第五实施例的第一修改例的功率半导体器件的剖面图；
图13A和13B是分别表示根据第五实施例的第二修改例的功率半导体器件的剖面图和顶部平面图；
图14是示意性地表示根据本发明第六实施例的功率半导体器件的剖面图；
图15是示意性地表示根据本发明第七实施例的功率半导体器件的剖面图；和
图16A和16B是分别解释上述第七实施例的剖面图和特性图。
实施本发明的最佳方式
下面将参照附图介绍本发明的实施例。所有附图中相同的参考标记表示相同的部分。
(第一实施例)
图1是示意性地表示根据本发明第一实施例的结型功率HEMT(高电子迁移率晶体管)的结构的剖面图。
HEMT设有沟道层1，该沟道层1包括作为非掺杂AlXGa1-XN(0≤X≤1)的GaN层(X＝0)。沟道层1的厚度设置为大约为1到2μm，以便获得600V的击穿电压。在沟道层1的表面(一侧)上形成作为n型AlYGa1-YN(0≤Y≤1，X＜Y)的阻挡层2，其厚度为0.02μm。阻挡层2包括Al0.2Ga0.8N层(Y＝0.2)，其中作为杂质掺杂了剂量为大约1013(原子/cm2)的Si。此外，半导体层3选择性地形成在阻挡层2上作为p型AlZGa1-ZN(0≤Z≤1)，其厚度为0.01μm。半导体层3包括其中作为杂质掺杂了Mg的Al0.1Ga0.9N(Z＝0.1)。
由Ti/Al/Ni/Au构成的漏电极(D：第一电极)4和源电极(S：第二电极)5彼此分开地形成在阻挡层2上的上述半导体层3的两侧。上述漏电极和源电极4和5分别与阻挡层2的表面电连接。
由Pt或Ni/Au构成的栅电极(G：控制电极)6形成在半导体层3上。栅电极6与半导体层3的表面电连接。
绝缘膜7形成得连续覆盖上述栅电极6和周围的阻挡层2。由Ti/Al/Ni/Au构成的场板电极8形成在绝缘膜7上，以便它可以设置在栅电极6和漏电极4之间。场板电极8与源电极5的表面电连接。
具有上述结构的HEMT作为结型FET操作，在所述结型FET中，形成在沟道层1的表面区中的耗尽层的深度是根据施加于栅电极6的电压控制的。因此，根据耗尽层的深度控制在源电极5和漏电极4之间的流动的电流。
在第一实施例的HEMT中，具有宽带隙的氮化物半导体如AlXGa1-XN、AlYGa1-YN和AlZGa1-ZN用作器件材料。因此，增强了临界场，从而可以实现器件的高击穿电压。场板电极8形成在确定击穿电压的栅电极和漏电极之间。因此，施加电压时，在栅电极6和漏电极4之间施加的电场再生，从而可防止击穿电压逐步下降。在包括阻挡层2和沟道层1的AlGaN/GaN异质界面中产生具有高迁移率的两维电子气体；因此，可实现低导通电阻。
p型半导体层3进一步形成在n型阻挡层2上。因此，如果在器件中发生雪崩击穿，则产生的空穴快速移动到p型半导体层3中，由此实现了高雪崩承受能力。
此外，p型半导体层3形成在阻挡层2上；因此，获得了下列效果，即减小了栅极泄漏电流。
在正常HEMT结构中，击穿电压由栅极的肖特基结中产生的电场确定。相反，在上述实施例的上述HEMT结构中，在p型半导体层3和n型阻挡层置之间的p-n结中产生的电场确定上述击穿电压。换言之，与肖特基结器件的特性非均匀性容易变大的结构相比，在半导体层中存在击穿点。因此，可防止下列效果，即击穿电压的非均匀性。
此外，在正常HEMT结构中，在肖特基界面、场板端部、半导体和钝化膜之间的金属界面等中产生高电场。为此，如果设计成在上述点中发生雪崩击穿，则很容易发生由热量引起的特性变化。相反，在上述实施例的HEMT结构中，击穿点存在于半导体层的pn结中。因此，雪崩击穿的稳定性增加，因此可以实现具有高可靠性的器件。
场板电极8与源电极5连接，因此其间的栅/漏电容变小；因此，可以实现高速开关操作。
通过晶体生长与沟道层1和阻挡层2一起均匀地形成包括p型Al0.1Ga0.9N的半导体层3。之后，可对半导体层3进行构图并通过刻蚀形成。此外，通过晶体生长形成半导体层3，之后，可以通过选择氧化工艺形成。此外，通过晶体生长形成沟道层1和阻挡层2；之后，可以通过选择生长在它们的层的表面上形成半导体层3。
(第一实施例的第一修改例)
图2是示意性地表示根据第一修改例的图1中所示的功率HEMT的结构的剖面图。在图1所示的功率HEMT中，介质层7形成得连续覆盖栅电极6和周围的阻挡层2，并且场板电极8电连接到源电极5。
相反，图2的功率HEMT具有下列结构。即，介质层7形成得位于半导体层3和漏电极4之间并与半导体层3相邻。栅电极6形成得除了半导体层3的上表面之外还延伸到介质层7。换言之，根据第一修改例，栅电极6同时用作图1所示的场板电极8。
该修改例的功率HEMT可以获得与图1相同的效果，此外，场板电极和栅电极可以一起形成。因此，可以获得下列效果；即，与图1相比简化了制造工艺。
(第一实施例的第二修改例)
图3是示意性地表示根据第二修改例的图1所示的功率HEMT的结构的剖面图。图3的功率HEMT不同于图1的地方在于栅电极6形成得延伸到与半导体层3的漏电极4一侧相邻的阻挡层2的表面。
即，在图3的功率HEMT中，栅电极6与阻挡层2形成肖特基结。
根据第二修改例，栅电极6与阻挡层2进行肖特基连接。但是，由于半导体层3与栅电极6连接，因此在雪崩击穿时空穴经半导体层3排放；因此，像图1的情况一样实现了高雪崩承受能力。此外，获得了与图1情况相同的效果。
(第一实施例的第三修改例)
图4是示意性地表示根据第三修改例的图1所示的功率HEMT的结构的剖面图。在图3的功率HEMT中，栅电极6形成得延伸到与半导体层3的漏电极4的一侧相邻的阻挡层2的表面。相反，在图4的功率HEMT中，栅电极6形成得延伸到与半导体层3的源电极5相邻的阻挡层2的表面。
根据第三修改例，栅电极6与阻挡层2形成肖特基连接。然而，由于半导体层3与栅电极6连接，因此在雪崩击穿时空穴经半导体层3排放；因此，与图1的情况一样实现了高雪崩承受能力。此外，获得了与图1的情况相同的效果。
(第二实施例)
图5是示意性地表示根据本发明的第二实施例的结型功率HEMT的结构的剖面图。在图1的功率HEMT中，包括p-AlGaN层的半导体层3形成为与栅电极6相同的长度。即，漏电极4一侧上的半导体层3的端部在位置上与漏电极4一侧上的栅电极6的端部对准。
相反，在第二实施例的功率HEMT中，形成包括p-AlGaN层的半导体层3，以便漏电极4一侧上的端部可以从漏电极4一侧上的栅电极6的端部延伸到漏电极4的一侧。此外，半导体层3形成为使得漏电极4一侧上的端部可以位于场板电极8的下面。
图6A是放大了图5的功率HEMT的半导体层3的端部的剖面图，图6B是表示当图5的功率HEMT工作时阻挡层2中的电场分布的特性图。
如图5所示，半导体层3形成得使得漏电极4一侧上的端部可以位于场板电极8的下面。借此，如图6B所示，场集中点存在于半导体层3的端部和场板电极8的端部。在图6B中，特性曲线(线)21表示形成厚到一定长度的绝缘膜7的情况；另一方面，特性曲线22表示形成薄到一定程度的绝缘膜7的情况。
更具体地说，场板电极8下面的绝缘层7形成得具有适当的厚度，由此在发生雪崩击穿的点即电场变为最大的点设置在半导体层3的端部。因此，在雪崩击穿时空穴快速排放，因而可以确保足够的雪崩承受能力。
下面介绍设置绝缘膜7的厚度的方法，以便电场在半导体层3的端部变为最高。图7A是放大了图5所示的功率HEMT的半导体层3的端部的剖面图。图7B是表示当图5的功率HEMT工作时在水平方向的电场分布的特性图。图7C是表示当图5的功率HEMT工作时在垂直方向的电场分布的特性图。在图7B和7C中，漏电极4一侧上的半导体层3的端部的点设置为A，场板电极8的端部下面的阻挡层2的点设置为B，并且场板电极8的端部上的点设置为C。上述点A-C的电场分别设置为EA、EB和EC。此外，从点A到B的距离即基场板电极8的长度设置为L，绝缘膜7的厚度设置为t。
在每个点的电场大小和每个元件的尺寸的基础上，由分别下列等式(1)和(2)表示点A和B之间的电压VAB以及点C和B之间的电压VCB。
VAB＝(EA+EB)L/2    …(1)
VCB＝Ect           …(2)
场板电极8的电位大致等于半导体层3的电位；因此，电压VAB等于电压VCB。由于电通量密度继续，电场EB和EC之间的关系由下列等式(3)表示。
εi·EC＝εSEB    …(3)
其中εi是绝缘层7的介电常数(相对介电常数)，εS是阻挡层2的介电常数。修改上述等式(1)-(3)，以便可以确定电场EA和EB之间的关系。上述关系由下列等式(4)表示。
EA/EB＝2εSt/εiL-1  …(4)
在这种情况下，电场EA设置得大于电场EB，由此雪崩承受能力变大。因此，由等式(4)表示的EA与EB的比设置得大于1。基于上述事实，当修改等式(4)时，获得下列等式(5)。
εSt＞εIL    …(5)
因此，希望设置绝缘膜7的厚度t和场板电极的长度L从而可满足由上述等式(5)表示的关系。
如果场板电极的长度L设置为2μm，绝缘膜7由SiO2构成，并且包括AlGaN层的阻挡层2的成分比设置为0.2，介电常数εi和εS分别为3.9和9.3。因此，希望绝缘膜7的厚度设置为0.83μm或更大。
在宽带隙半导体如AlGaN和GaN中，临界场靠近绝缘膜介质击穿场。如果绝缘膜7的介质击穿电压小于雪崩击穿电压，则介质击穿电压确定器件击穿电压。在这种情况下，如果等于器件击穿电压的电压施加于器件，则器件被击穿。如果半导体层的临界场等于绝缘膜的介质击穿场，则图7C所示的点C的电场EC小于图7B所示的点A的电场EA。借此，可以避免介质击穿。
当修改上述等式(1)-(3)以便可确定EA和EC之间的关系时，上述关系由下列等式(6)表示。
EA/EC＝2t/L-εi/εS    …(6)
由上述等式(6)表示的比例变得大于1，由此可以避免介质击穿。因此，希望设置绝缘膜7的厚度t和场板电极的长度L以便满足下列等式(7)。
2t/L＞(1+εi/εS)    …(7)
同样，如果场板电极的长度L设置为2μm，绝缘膜7由SiO2构成，并且包括AlGaN的阻挡层2的成分比设置为0.2，则介电常数εi和εS分别为3.9和9.3。因此，希望将绝缘膜7的厚度t设置为1.4μm或更大。
(第三实施例)
图8是表示根据本发明第三实施例的结型功率HEMT的结构的剖面图。栅极和漏极之间的距离确定图1所示的横向型功率器件的击穿电压；因此，希望将上述距离设置为长一些。此外，缩短了与击穿电压没有关系的源极和栅极之间的距离。这对于减小导通电阻有用。在第三实施例的功率HEMT中，栅极和漏极之间的距离设置得比栅极和源极之间的距离宽，以便实现高击穿电压和低导通电阻。更具体地说，距离Lgd设置得比距离Lgs宽。即，距离Lgd是漏电极4一侧上的栅电极6的端部和栅电极6一侧上的漏电极4的端部之间的长度。距离Lgs是源电极5一侧上的栅电极6的端部和栅电极6一侧上的源电极5的端部之间的长度。
图8示出了漏电极4的一侧上的半导体层3的端部位于场板电极8的下面的情况。但是，第三实施例不限于上述设置，并且如图1所示，半导体层3可以形成为使得漏电极4一侧上的端部可以与栅电极6的端部对准。如图3和4所示，栅电极6可以形成得延伸到与半导体层3的漏电极4一侧相邻的阻挡层2的表面上，或者延伸到其源电极5一侧。
(第四实施例)
图9是示意性地表示根据本发明第四实施例的结型功率HEMT的结构的剖面图。图9中所示的功率HEMT不同于图1的地方在于下列方面。即，包括其中作为杂质掺杂了Mg的GaN层(W＝0)的半导体层9形成在沟道层1的背面，并作为p型AlWGa1-WN。(0≤W≤1)。由Pt构成的背电极10进一步形成在半导体层3的表面上。在这种情况下，背电极10与源电极5电连接。
在具有上述结构的功率HEMT中，当发生雪崩时产生的空穴经半导体层9和背电极10排放；因此，可以进一步增强雪崩承受能力。
(第四实施例的修改例)
图10是表示第四实施例的修改例的剖面图。如图10所示，沟道层1的厚度设置得小于栅电极6和漏电极4之间的距离Lgd。借此，几乎不会在沟道层1和半导体层9之间的结处发生雪崩击穿；因此，沟道层1的厚度确定击穿电压。在这种情况下，沟道层1的厚度在晶体生长中控制；因此，可以制造几乎没有击穿电压变化的器件。包含在半导体层9中的杂质浓度很高；因此，快速释放空穴，并因此可以获得高雪崩承受能力。
在第四实施例和修改例的HEMT中，形成在沟道层1的背面上的接触件相对于半导体层9从衬底的背面引出。相对于半导体层9的该接触件可以从与源电极5相同的表面引出。在这种情况下，不需要导电衬底。
p型半导体层9快速排放在沟道层1中产生的空穴；因此，希望半导体层9具有与沟道层1相同或比其窄的带隙。为此，希望半导体层9的成分比W与沟道层1的成分比X相同或比其小。
(第五实施例)
图11是示意性地表示根据本发明第五实施例的横向型GaN-MISFET的结构的剖面图。
在第五实施例的MISFET中，给图5所示的HEMT增加栅极绝缘膜11。更具体地说，栅极绝缘膜11形成得连续覆盖半导体层3和周围的阻挡层2。栅电极6形成在为半导体层3上方的栅极绝缘膜11上。在这种情况下，栅极绝缘膜11部分地形成有开口部分，以便半导体层3可以经开口部分与栅电极6电连接。
在具有上述结构的MISFET中，根据施加于栅电极6的电压，沟道层1的表面形成有反向沟道。在源电极5和漏电极4之间流动的电流根据反向沟道的形成状态来控制。
在上述实施例的MISFET中，具有宽带隙的氮化物半导体如AlXGa1-XN、AlYGa1-YN和AlZGa1-ZN用作器件材料。这样，可以提高临界场，和在器件中实现高击穿电压。场板电极8形成在栅电极和漏电极之间以确定击穿电压。这用于在施加电压时解除栅电极6和漏电极4之间施加的电场；因此，可以防止击穿电压降低。在阻挡层2和沟道层之间的异质界面中产生具有高迁移率的两维电子气体；因此，实现了低导通电阻。
p型半导体层3形成在n型阻挡层2上。因此，当在器件中发生雪崩击穿时，产生的空穴快速移动到p型半导体层3中，由此可以获得高雪崩效应。
此外，p型半导体层3形成在阻挡层2上；因此，可以获得下列效果，以便减小栅极漏电流。
在上述实施例的结构中，p型半导体层3和n型阻挡层2之间的p-n结中的电场确定击穿电压。由于击穿点存在于半导体层中，因此可以获得下列效果，以便防止击穿电压的非均匀性。
在上述实施例的结构中，击穿点存在于半导体层的p-n结中。因此，稳定地增加了雪崩击穿，并且可以实现具有高可靠性的器件。
由于场板电极8与源电极5连接，因此栅电极和漏电极之间的电容变小；因此，可以实现高速开关操作。
半导体层3与栅电极6电连接；因此，可以获得下列效果，即可以使栅极漏电流很小。
(第五实施例的第一修改例)
图12示出了根据第五实施例的第一修改例的MISFET。从图12所示的MISFET看出，栅极绝缘膜11可以形成为没有开口部分，从而半导体层3可与栅电极6隔离。该MISFET具有上述结构，由此可以大大减小栅极漏电流。
在这种情况下，半导体层3不与栅电极电连接，因此它变为电位浮置状态，由此不会将空穴排放到半导体层3中。为此，在本修改例的MISFET中，源电极5形成得使它部分地延伸到半导体层3的上部。借此，半导体层3与源电极5电连接。因此，雪崩电流经半导体层3流进源电极5；然而，不流进栅电极6。这用于减小驱动栅电极6的栅极驱动电路的负载。
顺便提及，希望与半导体层3界面状态很小。为此，下列膜优选作为栅极绝缘膜11。这些膜包括氧化物膜如氧化AlGaN层的AlXGa2-XO3膜，绝缘膜如Al2O3、通过CVD工艺沉积的SiN等。
如果半导体层3的杂质浓度太高，这是使由施加于栅电极的电压产生的反向沟道的控制特性下降的因素。换言之，栅电极6的相互电容变小。相反，如果半导体层3的杂质浓度太低，则当放电空穴时放电电阻变大。因此，考虑到上述两个方面，希望半导体层3的杂质浓度设置成与阻挡层2的相同。
(第五实施例的第二修改例)
图13A和图13B是示意性地表示根据图12所示的功率MISFET的第二修改例的结构的剖面图和顶部平面图。在图12所示的功率MISFET中，半导体层3已经形成在栅极宽度方向的整个表面上。
相反，在图13A和13B所示的功率MISFET中，半导体层3形成为在栅极宽度方向类似于矩形形状。半导体层3具有上述形状，由此可以控制栅极阈值电压和导通电阻。
半导体层3形成为矩形形状，由此形成二个部分，即其中半导体层3被形成以及不形成在栅极下面的两个部分。在形成半导体层3的部分中，栅极阈值电压很高，此外，沟道电阻以及栅电极和源电极之间的偏置电阻很大。相反，在半导体层3不形成在栅极下面的部分中，栅极阈值电压很低，此外，沟道电阻以及栅极和源极之间的偏置电阻很小。
在整个器件中，前者和后者部分并行操作；因此，阈值电压或导通电阻可通过改变矩形半导体层3之间的间隔和密度来控制。
(第六实施例)
图14是示意性地表示根据本发明第六实施例的横向型GaN-肖特基势垒二极管(SBD)的结构的剖面图。
SBD设有包括非掺杂GaN层的沟道层1，与图1所示的FET一样。包括n型Al0.2Ga0.8N层(Y＝0.2)的阻挡层2形成在沟道层1的表面上。此外，在阻挡层2上选择地形成包括p型Al0.1Ga0.9N层的多个半导体层3。
由Ni/Au构成的阳极(A：第二电极)12形成得连续覆盖上述半导体层3和周围的阻挡层2。绝缘膜7形成在阻挡层2上以便与阳极12接触。由Ni/Au构成的场板电极8形成在绝缘膜7上。场板电极8与阳极12电连接。此外，由Ti/Al/Ni/Au构成的阴极(K：第一电极)13形成在阻挡层2上并处于与上述阳极12绝缘的状态下。
在第六实施例的SBD中，与前述HEMT一样，采用包括阻挡层2和沟道层1的n-AlGaN/GaN异质结构。借此，可以实现高击穿电压和超低导通电阻。
包括p-AlGaN层的半导体层3形成在包括n-AlGaN的阻挡层2上。借此，当发生雪崩击穿时可安全地排放空穴；因此，可实现高电压效应。用上述方式形成半导体层3，由此可以减小使阳极12与阻挡层直接接触的肖特基结面积，和减小反向漏电流。
(第七实施例)
图15是示意性地表示根据本发明的第七实施例的肖特基势垒二极管(SBD)的剖面图。
在第七实施例的SBD中，半导体层3形成在肖特基结端部。在这种情况下，阴极13一侧上的半导体层3的端部位于阴极13一侧上的场板电极8的端部和阴极13一侧上的阳极12的端部之间。
图16A是放大的图15所示的半导体层3的端部的剖面图，图16B是表示当图15的SBD工作时阻挡层2中的电场分布的特性图。
如图15所示，形成半导体层3，以便阴极13一侧上的端部可以位于场板电极88的下面。借此，场集中点存在于半导体层3的端部和场板电极8的端部，如图16B所示。在图16B中，特性曲线23表示形成厚到一定程度的绝缘膜7的情况；另一方面，特性曲线24表示形成薄到一定程度的绝缘膜7的情况。
更具体地说，在SBD中，绝缘膜7的厚度t设置成可满足上述等式(5)和(7)，如在上述第二实施例的HEMT中所述的。借此，可以确保雪崩承受能力，和避免介质击穿。
前面已经在第一到第七实施例的基础上介绍了本发明。顺便提及，本发明不限于上述实施例，此外，本领域技术人员可以很容易进行各种修改。
例如，在空穴放电方面，希望用于放电空穴的包括p-AlGaN层的半导体层3具有比包括n-AlGaN层的阻挡层2的带隙窄的带隙。即，希望Al的成分比很小，并且可使用p-GaN层。为了减小相对于半导体层3的接触电阻，具有窄带隙的半导体层如InGaN层用作接触层。接触层可形成在栅电极6或阳极12和半导体层3之间。
在上述实施例中，AlGaN/GaN的组合用作器件材料。在这种情况下，可采用GaN/InGaN或AlN/AlGaN。
本发明不限于单极器件，如结型FET。在这种情况下，本发明很容易适用于双极器件如pin二极管和在MISFET的漏极侧设有p层的IGBT，只要该器件是横向型的即可。
工业实用性
如从上述说明中明显看出的，根据本发明，可以获得横向型基于GaN的功率器件，它具有高雪崩承受能力、高击穿电压和超低导通电阻。

Claims (16)

1.一种功率半导体器件，包括：
非掺杂的AlXGa1-XN的第一半导体层，其中0≤X＜1；
形成在第一半导体层的一个表面上的非掺杂的或n型AlYGa1-YN的第二半导体层，其中0＜Y≤1，X＜Y；
有选择地形成在第二半导体层上的p型AlZGa1-ZN的第三半导体层，其中0≤Z≤1；
位于第三半导体层两侧之一并形成在第二半导体层上的第一电极；
在至少第三半导体层和第一电极之间、在与第三半导体层相邻的第二半导体层上形成的绝缘膜；
形成在绝缘膜上的场板电极；
位于第三半导体层两侧的另一侧并形成在第二半导体层上的第二电极；和
形成在第三半导体层上的控制电极，
所述场板电极与所述控制电极或所述第二电极电气连接。
2.根据权利要求1所述的功率半导体器件，其中第一电极一侧的第三半导体层的端部位于第一电极一侧的控制电极的端部和第一电极一侧的场板电极的端部之间。
3.根据权利要求1所述的功率半导体器件，其中当位于场板电极下面的绝缘膜的厚度设置为t，绝缘膜的介电常数设置为εi，第二半导体层的介电常数设置为εS，和第一电极一侧的第三半导体层的端部和第一电极一侧的场板电极的端部之间的水平距离设置为L时，则绝缘层的厚度t设置成满足下列关系：
εSt＞εiL。
4.根据权利要求1所述的功率半导体器件，其中当位于场板电极下面的绝缘膜的厚度设置为t，绝缘膜的介电常数设置为εi，第二半导体层的介电常数设置为εS，和第一电极一侧的第三半导体层的端部和第一电极一侧的场板电极的端部之间的水平距离设置为L时，则绝缘层的厚度t设置成满足下列关系：
2t/L＞(1+εi/εS)。
5.根据权利要求1所述的功率半导体器件，其中第一电极和控制电极之间的间隔比第二电极和控制电极之间的间隔宽。
6.根据权利要求1所述的功率半导体器件，还包括：
形成在控制电极和第三半导体层之间的栅极绝缘膜。
7.根据权利要求6所述的功率半导体器件，其中第二电极与第三半导体层电气连接。
8.根据权利要求7所述的功率半导体器件，其中第三半导体层在与平行设置的第一和第二电极相垂直的方向上形成为矩形形状
9.根据权利要求1所述的功率半导体器件，还包括：
形成在第一半导体层另一表面上的p型AlWGa1-WN的第四半导体层，其中0≤W＜1，W≤X，所述第四半导体层与第二电极电连接。
10.根据权利要求9所述的功率半导体器件，其中第一半导体层的厚度小于控制电极和第一电极之间的间隔。
11.一种功率半导体器件，包括：
非掺杂的AlXGa1-XN的第一半导体层，其中0≤X＜1；
形成在第一半导体层上的非掺杂的或n型AlYGa1-YN的第二半导体层，其中0＜Y≤1，X＜Y；
有选择地形成在第二半导体层上的p型AlZGa1-ZN的第三半导体层，其中0≤Z≤1；
形成在第二半导体层上的绝缘膜；
形成在绝缘膜上的场板电极；
形成在第二半导体层上的第一电极；和
形成在第三半导体层上的第二电极。
12.根据权利要求11的功率半导体器件，其中第二电极与第二半导体层电连接。
13.根据权利要求11的功率半导体器件，其中第二电极与场板电极电连接。
14.根据权利要求11的功率半导体器件，其中第一电极一侧的第三半导体层的端部位于第一电极一侧的场板电极的端部和第一电极一侧的第二电极的端部之间。
15.根据权利要求11所述的功率半导体器件，其中当位于场板电极下面的绝缘膜的厚度设置为t，绝缘膜的介电常数设置为εi，第二半导体层的介电常数设置为εS，和第一电极一侧的第三半导体层的端部和第一电极一侧的场板电极的端部之间的水平距离设置为L时，则绝缘层的厚度t设置成满足下列关系：
εSt＞εiL。
16.根据权利要求11所述的功率半导体器件，其中当位于场板电极下面的绝缘膜的厚度设置为t，绝缘膜的介电常数设置为εi，第二半导体层的介电常数设置为εS，和第一电极一侧的第三半导体层的端部和第一电极一侧的场板电极的端部之间的水平距离设置为L时，则绝缘层的厚度t设置成满足下列关系：
2t/L＞(1+εi/εS)。
CNB038052059A 2003-01-29 2003-01-29 功率半导体器件 Expired - Fee Related CN100388509C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000843 WO2004068590A1 (en) 2003-01-29 2003-01-29 Power semiconductor device

Publications (2)

Publication Number Publication Date
CN1639875A CN1639875A (zh) 2005-07-13
CN100388509C true CN100388509C (zh) 2008-05-14

Family

ID=32800805

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038052059A Expired - Fee Related CN100388509C (zh) 2003-01-29 2003-01-29 功率半导体器件

Country Status (4)

Country Link
JP (1) JP4568118B2 (zh)
KR (1) KR100573720B1 (zh)
CN (1) CN100388509C (zh)
WO (1) WO2004068590A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103930995A (zh) * 2011-11-22 2014-07-16 德州仪器公司 具有反向极化帽的增强模式iii-n族高电子迁移率晶体管

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2454269C (en) 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7126426B2 (en) 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP2006222414A (ja) * 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
JP4542912B2 (ja) 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP4768996B2 (ja) * 2005-02-14 2011-09-07 富士通株式会社 電界効果型トランジスタとその製造方法
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4902131B2 (ja) * 2005-03-31 2012-03-21 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
EP1901342A4 (en) * 2005-06-10 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR
EP1901341A4 (en) 2005-06-10 2009-07-15 Nec Corp FIELD EFFECT TRANSISTOR
EP2312634B1 (en) 2005-09-07 2019-12-25 Cree, Inc. Transistors with fluorine treatment
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5050364B2 (ja) * 2006-02-13 2012-10-17 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP5580872B2 (ja) * 2006-03-30 2014-08-27 日本碍子株式会社 半導体素子
JP5400266B2 (ja) * 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
KR101033388B1 (ko) * 2006-12-07 2011-05-09 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP5595685B2 (ja) 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP5645304B2 (ja) * 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
JP5460504B2 (ja) * 2010-07-20 2014-04-02 次世代パワーデバイス技術研究組合 半導体装置
EP2639820A1 (en) * 2010-11-10 2013-09-18 Mitsubishi Electric Corporation Semiconductor device, and method for producing semiconductor device
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5979836B2 (ja) 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP5504235B2 (ja) 2011-09-29 2014-05-28 株式会社東芝 半導体装置
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
CN102820325B (zh) * 2012-09-05 2014-12-10 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
KR101388721B1 (ko) * 2012-10-26 2014-04-25 삼성전기주식회사 반도체 소자
JP5764543B2 (ja) * 2012-10-26 2015-08-19 古河電気工業株式会社 半導体装置
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
JP6163956B2 (ja) * 2013-08-09 2017-07-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
JP6230456B2 (ja) 2014-03-19 2017-11-15 株式会社東芝 半導体装置
JP6270572B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
JP2016018939A (ja) * 2014-07-10 2016-02-01 株式会社豊田中央研究所 窒化物半導体基板に形成したショットキーバリアダイオード
CN104269434B (zh) * 2014-09-19 2018-01-05 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
JP5956616B2 (ja) * 2015-01-05 2016-07-27 株式会社東芝 窒化物半導体ショットキダイオード
CN107170819B (zh) * 2017-03-29 2020-05-05 西安电子科技大学 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN107170795B (zh) * 2017-03-29 2020-04-14 西安电子科技大学 源-漏复合场板垂直型电力电子器件
CN109390399A (zh) 2017-08-04 2019-02-26 无锡华润上华科技有限公司 一种ldmos器件及其制造方法和电子装置
CN108649075A (zh) * 2018-05-22 2018-10-12 西安电子科技大学 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN108767019A (zh) * 2018-05-22 2018-11-06 西安电子科技大学 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管
CN109166929A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN109192788A (zh) * 2018-08-28 2019-01-11 西安电子科技大学 一种基于场板和复合势垒层的GaN基肖特基势垒二极管
CN109378346A (zh) * 2018-08-28 2019-02-22 西安电子科技大学 一种基于场板的GaN基肖特基势垒二极管
CN109411526A (zh) * 2018-08-28 2019-03-01 西安电子科技大学 一种具有复合阳极的GaN基肖特基势垒二极管
CN112103337B (zh) * 2019-06-18 2022-02-08 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
WO2022006731A1 (en) * 2020-07-07 2022-01-13 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN115836394A (zh) * 2020-11-27 2023-03-21 华为技术有限公司 一种半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6100571A (en) * 1998-06-16 2000-08-08 Nec Corporation Fet having non-overlapping field control electrode between gate and drain
US20010015446A1 (en) * 1999-12-08 2001-08-23 Kaoru Inoue Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150981A (en) * 1978-05-18 1979-11-27 Matsushita Electric Ind Co Ltd Junction-type field effect transistor
JPS58170070A (ja) * 1982-03-31 1983-10-06 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
JPS60235477A (ja) * 1984-05-09 1985-11-22 Nec Corp 接合ゲ−ト形電界効果トランジスタ
JP4197400B2 (ja) * 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6100571A (en) * 1998-06-16 2000-08-08 Nec Corporation Fet having non-overlapping field control electrode between gate and drain
US20010015446A1 (en) * 1999-12-08 2001-08-23 Kaoru Inoue Semiconductor device

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
High breakdown voltage GaN HFET with field plate. J. LI,S.J. Cai, G.Z. Pan, Y.L. Chen, C.P. Wen and K.L. wang.electronics letters,Vol.37 No.3. 2001
High breakdown voltage GaN HFET with field plate. J. LI,S.J. Cai, G.Z. Pan, Y.L. Chen, C.P. Wen and K.L. wang.electronics letters,Vol.37 No.3. 2001 *
resurf ALGAN/GaN HEMT for high voltage power switching. Shreepad Karmalkar , Jiangyu Deng ,Michael S. Shur, andRemis Gaska.IEEE ELECTRON DEVICE LETTERS,Vol.22 No.8. 2001
resurf ALGAN/GaN HEMT for high voltage power switching. Shreepad Karmalkar , Jiangyu Deng ,Michael S. Shur, andRemis Gaska.IEEE ELECTRON DEVICE LETTERS,Vol.22 No.8. 2001 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103930995A (zh) * 2011-11-22 2014-07-16 德州仪器公司 具有反向极化帽的增强模式iii-n族高电子迁移率晶体管
CN103930995B (zh) * 2011-11-22 2018-03-20 德州仪器公司 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管

Also Published As

Publication number Publication date
CN1639875A (zh) 2005-07-13
WO2004068590A1 (en) 2004-08-12
JP2006513580A (ja) 2006-04-20
JP4568118B2 (ja) 2010-10-27
KR20040086423A (ko) 2004-10-08
KR100573720B1 (ko) 2006-04-26

Similar Documents

Publication Publication Date Title
CN100388509C (zh) 功率半导体器件
US6933544B2 (en) Power semiconductor device
JP4417677B2 (ja) 電力用半導体装置
CN104395993B (zh) 半导体装置
US8421123B2 (en) Semiconductor device having transistor and rectifier
WO2010021099A1 (ja) 電界効果トランジスタ
US20180233564A1 (en) Semiconductor device with lifetime killers and method of manufacturing the same
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
JP2009054685A (ja) 窒化物半導体装置とそれを含む電力変換装置
US20090273031A1 (en) Semiconductor device
KR20110134486A (ko) 실리콘 카바이드 바이폴라 접합 트랜지스터
US11139394B2 (en) Silicon carbide field-effect transistors
US9029945B2 (en) Field effect transistor devices with low source resistance
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN111969047A (zh) 一种具有复合背势垒层的氮化镓异质结场效应晶体管
Singh et al. Development of high-current 4H-SiC ACCUFET
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件
Wei et al. Proposal of a novel GaN/SiC hybrid FET (HyFET) with enhanced performance for high-voltage switching applications
CN114864687A (zh) 一种集成自反馈栅控制结构的氮化镓功率半导体器件
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN110828555A (zh) 一种非对称异质结碳化硅槽型场氧功率mos器件
US20230352520A1 (en) Wide band gap semiconductor device
US11894454B2 (en) Silicon carbide field-effect transistors
CN113540224B (zh) 一种N衬底沟槽型GaN绝缘栅双极型晶体管
CN216354231U (zh) 一种高耐压双p型夹层功率pin肖特基二极管器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20100129