CN112103337B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN112103337B
CN112103337B CN201910528572.XA CN201910528572A CN112103337B CN 112103337 B CN112103337 B CN 112103337B CN 201910528572 A CN201910528572 A CN 201910528572A CN 112103337 B CN112103337 B CN 112103337B
Authority
CN
China
Prior art keywords
substrate
gate
electrode
extension
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910528572.XA
Other languages
English (en)
Other versions
CN112103337A (zh
Inventor
裴轶
刘健
吴星星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201910528572.XA priority Critical patent/CN112103337B/zh
Priority to PCT/CN2020/096811 priority patent/WO2020253777A1/zh
Publication of CN112103337A publication Critical patent/CN112103337A/zh
Application granted granted Critical
Publication of CN112103337B publication Critical patent/CN112103337B/zh
Priority to US17/990,561 priority patent/US20230081211A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种半导体器件及其制备方法，其中，半导体器件包括衬底；位于衬底一侧的多层半导体层；位于多层半导体层远离衬底一侧的源极、栅极、漏极以及场板结构，场板结构包括主体部和第一延伸部；主体部位于栅极和漏极之间；第一延伸部与主体部连接，且位于栅极远离多层半导体层的一侧，第一延伸部与栅极至少部分交叠。采用上述技术方案，设置第一延伸部与栅极至少部分交叠，将场板结构向着栅极一侧延伸，增加场板结构对电场的调制效果，降低栅极靠近漏极一侧的电场累积，减小栅极靠近漏极一侧发生击穿的概率，同时设置场板结构向着栅极一侧延伸，增加场板结构与栅极之间的正对面积，增加场板结构的稳定性，提高半导体器件的可靠性。

Description

一种半导体器件及其制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。
由于AlGaN/GaN异质结构中存在较强的二维电子气，通常采用AlGaN/GaN异质结形成的高电子迁移率晶体管(High Electron Mobility Transistor；HEMT)为耗尽型器件。然而在实际器件工作过程中，势垒层耗尽区中电场线的分布不均匀，栅极靠近漏极一侧的边缘往往收集大部分的电场线，该处的电场强度相当高，在较高的电场下，器件漏电流会显著增加，从而导致器件发生雪崩击穿。
为了提高其击穿电压，充分发挥其较高输出功率的优势，同时增加器件可靠性，研究者采用场板结构对其进行了改造。但是传统的场板结构，半导体器件中仍然存在击穿问题，同时场板结构稳定性较差，尤其在高温环境下器件的可靠性较差，很容易造成失效，极大地限制了半导体器件的应用范围。
发明内容
有鉴于此，本发明实施例提供一种半导体器件及其制备方法，解决现有半导体器件高温可靠性较差的技术问题。
第一方面，本发明实施例提供了一种半导体器件，包括：
衬底；
位于所述衬底一侧的多层半导体层，所述多层半导体层中形成有二维电子气；
位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
位于所述多层半导体层远离所述衬底一侧的场板结构，所述场板结构包括主体部和第一延伸部；所述主体部位于所述栅极和所述漏极之间；所述第一延伸部与所述主体部连接，且所述第一延伸部位于所述栅极远离所述多层半导体层的一侧，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影至少部分交叠。
可选的，在所述栅极的延伸方向上，所述第一延伸部和所述主体部的宽度相同。
可选的，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影部分交叠，沿所述栅极指向所述漏极的方向，所述第一延伸部的延伸长度为L1，所述栅极的延伸长度为LG，其中，0.1*LG＜L1＜0.65*LG。
可选的，沿所述栅极指向所述漏极的方向，所述第一延伸部的延伸长度为L1，所述主体部的延伸长度为L2，其中，L1＜L2。
可选的，所述第一延伸部沿所述栅极指向所述源极的方向延伸至所述栅极与所述源极之间，且向着所述多层半导体层的方向延伸至所述多层半导体层表面；所述第一延伸部在所述衬底所在平面上的垂直投影覆盖所述栅极在所述衬底所在平面上的垂直投影。
可选的，沿所述栅极指向所述漏极的方向，所述第一延伸部在所述栅极与所述源极之间的延伸长度为L3，所述栅极与所述源极之间的距离为LGS，其中，0＜L3＜0.5*LGS。
可选的，沿所述栅极指向所述漏极的方向，所述主体部的延伸长度为L2，所述栅极与所述漏极之间的距离为LGD，其中，L2＜0.6*LGD。
可选的，所述多层半导体层包括依次设置的成核层、缓冲层、沟道层和势垒层；
沿垂直所述衬底的方向，所述第一延伸部与所述沟道层之间的距离L4满足50nm＜L4＜300nm。
可选的，所述半导体器件还包括至少一层介质层，所述介质层覆盖所述栅极的上表面和侧面。
第二方面，本发明实施例还提供了一种半导体器件的制备方法，包括：
提供衬底；
在所述衬底一侧制备多层半导层，所述多层半导体层中形成有二维电子气；
在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
在所述多层半导体层远离所述衬底的一侧制备场板结构，所述场板结构包括主体部和第一延伸部；所述主体部位于所述栅极和所述漏极之间；所述第一延伸部与所述主体部连接，且所述第一延伸部位于所述栅极远离所述多层半导体层的一侧，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影至少部分交叠。
本发明实施例提供的半导体器件及其制备方法，半导体器件依次包括衬底、多层半导体层、源极、栅极、漏极以及场板结构，场板结构包括主体部和第一延伸部；同时设置主体部位于栅极和漏极之间；第一延伸部与主体部连接，且位于栅极远离多层半导体层的一侧，第一延伸部与栅极至少部分交叠，如此将场板结构向着栅极一侧延伸，进一步增加场板结构对电场的调制作用，降低栅极靠近漏极一侧的电场累积，减小栅极靠近漏极一侧发生击穿的概率，增加半导体器件的可靠性；同时通过控制第一延伸部的延伸长度与栅极本身的延伸长度的比例关系，提高器件在高温环境下的有效可靠性，极大地扩大了半导体器件的应用范围；另一方面通过场板主体部和第一延伸部对栅极形成包围腔，可以满足半导体器件面临的日益增长的频率特性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的另一种半导体器件的结构示意图；
图2是图1提供的半导体器件要剖面线A-A’的剖面结构示意图；
图3是本发明实施例提供的另一种半导体器件的结构示意图；
图4是图3提供的半导体器件要剖面线B-B’的剖面结构示意图；
图5是本发明实施例提供的一种半导体器件的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是本发明实施例提供的一种半导体器件的结构示意图，图3是本发明实施例提供的另一种半导体器件的结构示意图，如图1和图3所示，本发明实施例提供的半导体器件可以包括：
衬底10；
位于衬底10一侧的多层半导体层20，多层半导体层20中形成有二维电子气；
位于多层半导体器件20远离衬底10一侧的源极31、栅极32和漏极33，栅极32位于源极31与漏极33之间；
位于多层半导体层20远离衬底10一侧的场板结构50，场板结构50包括主体部51和第一延伸部52；主体部51位于栅极32和漏极33之间；第一延伸部52与主体部51连接，且第一延伸部52位于栅极32远离多层半导体层20的一侧，第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影至少部分交叠。
如图1和图3所示，本发明实施例提供的场板结构50包括主体部51和第一延伸部52，主体部51位于栅极32和漏极33之间，用于在场板结构50下方的多层半导体层20中形成新的主体耗尽区，增加栅极32与漏极33之间的耗尽区面积，提高耗尽区可以承担的源漏电压，从而增大了半导体器件的击穿电压。同时采用场板结构50，可以将部分原本集中在栅极32靠近漏极33一侧边缘的电场集中收集在场板结构50上，这样降低了栅极32靠近漏极33处的电场，从而减小了栅极32泄露电流，从而提高半导体器件的可靠性。第一延伸部52位于栅极32远离多层半导体层20的一侧，第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影至少部分交叠，且在栅极32延伸方向上(即在垂直于X方向的栅宽方向上)，所述第一延伸部52和主体部51的尺寸相同具有相同的宽度，第一延伸部52用于在场板结构50下方的多层半导体层20中形成新的辅助耗尽区，用于调整主体耗尽区对电场的调制作用，由于第一延伸部52与栅极32至少部分交叠，因此基于第一延伸部52形成的辅助耗尽区可以调整电场向着栅极32远离漏极33一侧的方向调整，避免在栅极32靠近漏极33一侧累积大量电荷，避免在栅极32靠近漏极33一侧的栅角位置处发生击穿，提升半导体器件的可靠性。同时，由于第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影至少部分交叠，保证第一延伸部52与栅极32具备较大的正对面积，保证第一延伸部52与栅极32具备较大的接触面积，保证可以增加场板结构50的连接稳定性，进一步增加半导体器件的工作可靠性。
可选的，本发明实施例提供的场板结构50可以为源极场板结构，进一步的，源极场板结构还可以包括第二延伸部(图中未示出)，第二延伸部可以包括多个延伸分支，多个延伸分支位于栅极和源极远离多层半导体层的一侧，每个延伸分支的一端与第一延伸部连接，每个延伸分支的另一端与源极电连接，用于实现场板结构与源极的电连接，实现源极场板结构功能；或者还可以从半导体器件的外部实现源极与场板结构的电连接，实现源极场板结构功能，本发明实施例对此不进行限定。
可选的，衬底10的材料可以为Si、SiC或者蓝宝石。多层半导体层20位于衬底10一侧，多层半导体层20具体可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。
可选的，源极31、栅极32和漏极33位于多层半导体层20上远离衬底10的一侧，栅极32位于源极31和漏极33之间，如图1和图3所示。可选的，源极31、漏极33与多层半导体层20形成欧姆接触，栅极32与多层半导体层20形成肖特基接触。可选的，源极31和漏极33的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极32的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。栅极32可以是单层金属栅极，也可以是双层金属的叠层或多层栅极结构，例如，多层栅极结构可以在栅极与多层半导体层20之间设置一层绝缘介质(例如SiO2)的MIS结构(图中未示出)。可选的，栅极32的截面形状可以为矩形，还可以为T型，即栅极32的部分位于多层半导体层20中，保证栅极32与多层半导体层20的肖特基接触良好。
可选的，场板结构50可以为金属场板结构，本发明实施例对此不进行限定。
综上，本发明实施例提供的半导体器件，通过设置场板结构包括主体部和第一延伸部，同时设置主体部位于栅极和漏极之间，第一延伸部与主体部连接，且位于栅极远离多层半导体层的一侧，第一延伸部与栅极至少部分交叠，如此将场板结构向着栅极一侧延伸，进一步增加场板结构对电场的调制作用，降低栅极靠近漏极一侧的电场累积，减小栅极靠近漏极一侧发生击穿的概率，增加半导体器件的可靠性；同时设置场板结构向着栅极一侧延伸，增加场板结构与栅极之间的正对面积，增加场板的稳定性，提高半导体器件的可靠性。
可选的，第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影至少部分交叠，包括第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影部分交叠以及全部交叠的情况，下面将详细说明。
首先对第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影部分交叠的情况进行说明。
图1是本发明实施例提供的一种半导体器件的结构示意图，图2是图1提供的半导体器件沿剖面线A-A’的剖面结构示意图，如图1和图2所示，第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影部分交叠。
示例性的，设置第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影部分交叠，一方面可以保证基于第一延伸部52形成的辅助耗尽区可以调整电场向着栅极32远离漏极33一侧的方向调整，避免在栅极32靠近漏极33一侧累积大量电荷，避免在栅极32靠近漏极33一侧的栅角位置处发生击穿；另一方面还可以增加第一延伸部52与栅极32之间的正对面积，保证第一延伸部52与栅极32具备较大的接触面积，保证可以增加场板结构50的连接稳定性，进一步增加半导体器件的可靠性；再一方面还可以保证第一延伸部52与栅极32之间形成的耦合电容较小，降低耦合电容对半导体器件功率特性和频率特性的影响，保证半导体器件具备良好的功率特性和频率特性。
具体的，沿栅极32指向漏极33的方向，如图中所示的X方向，第一延伸部52由栅极32和漏极33之间的场板主体部51向栅极延伸，第一延伸部52的延伸长度为L1，栅极32的延伸长度为LG，其中，第一延伸部52的延伸长度并不是任意设置的，因为场板主体部51离栅极较离漏极更近，因此，第一延伸部52的延伸长度与栅极32本身的延伸长度是不可分割的，其长度关系会影响器件在工作状态下的可靠性和稳定性，在保证场板结构连接稳定性的基础上，提高器件在工作状态下的可靠性是该结构亟待解决的问题。经研究发现，设置第一延伸部52的延伸长度为L1满足0.1*LG＜L1＜0.65*LG，可以极大的提高器件工作在高温状态下的稳定性，从而避免器件在高温状态快速失效。在第一延伸部52的延伸长度为L1小于0.1*LG或者大于0.65*LG时，器件在高温状态下的可靠性会出现不同程度的下降，最终甚至导致器件在高温状态下失效。
另外，在研究过程中发现，设置第一延伸部52的延伸长度来提高器件在高温状态下的稳定性时，主体部51的延伸长度和第一延伸部52的延伸长度关系也会影响器件在高温状态下的稳定性，进而影响器件的工作性能。如图1所示，沿栅极32指向漏极33的方向，主体部51的延伸长度为L2，当L2＞L1时，该结构的器件可以进一步优化高温状态下的稳定性，优选地，当L2≥1.5*L1时器件在高温状态下的稳定性更好。
因此，设置第一延伸部52的延伸长度L1与栅极32的延伸长度LG满足0.1*LG＜L1＜0.65*LG，保证第一延伸部52既可以调整电场，与栅极具备最优的接触面积，还可以增加半导体器件在高温状态下的稳定性；同时也保证第一延伸部52与栅极32之间的耦合电容较小，对半导体器件的功率特性和频率特性影响较小，极大程度的提高了该结构半导体器件的工作性能。
可选的，栅极32的延伸长度LG满足100nm＜LG＜500nm。合理设置栅极32的延伸长度，一方面保证半导体器件具备合适的尺寸保证半导体器件可以正常工作，另一方面由于场板结构50的第一延伸部52满足0.1*LG＜L1＜0.65*LG，该结构既保证了第一延伸部52与栅极32之间的耦合电容较小，对半导体器件的功率特性和频率特性影响较小，再通过主体部51的延伸长度满足L2＞L1又可以进一步提高器件工作在高温状态下的稳定性，极大的提高了目前器件的性能，尤其提高了器件对高温环境的适应能力。
需要说明的是，本发明实施例仅以栅极32的延伸长度LG满足100nm＜LG＜500nm为例进行说明，而非对本发明实施例的限定。在满足第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影部分交叠的情况下，第一延伸部52的延伸长度L1可以随着栅极32的延伸长度LG变化，同样属于本发明实施例的保护范围。
接下来对第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影全部交叠的情况进行说明。
图3是本发明实施例提供的另一种半导体器件的结构示意图，图4是图3提供的半导体器件沿剖面线B-B’的剖面结构示意图，如图3和图4所示，第一延伸部52沿栅极32指向源极31的方向延伸至栅极32与源极31之间，且向着多层半导体层20的方向延伸至多层半导体层20表面；第一延伸部52在衬底10所在平面上的垂直投影覆盖栅极32在衬底10所在平面上的垂直投影。
示例性的，第一延伸部52沿栅极32指向源极31的方向延伸至栅极32与源极31之间，且向着多层半导体层20的方向延伸至多层半导体层20表面，场板当多层半导体层20表面存在其他膜层时，如图4中所,示的介质层60，第一延伸部52向着多层半导体层20的方向延伸至介质层60表面。第一延伸部52在衬底10所在平面上的垂直投影覆盖栅极32在衬底10所在平面上的垂直投影，即在源极31和漏极33之间，场板主体部51和第一延伸部52对栅极32形成包围腔，该结构一方面可以保证基于第一延伸部52形成的辅助耗尽区对电场的调制效果较强，可以调整电场向着栅极32远离漏极33一侧的方向调整较大的距离，如此可以完全避免在栅极32靠近漏极33一侧累积大量电荷，避免在栅极32靠近漏极33一侧的栅角位置处发生击穿，提升半导体器件的可靠性；另一方面，场板主体部51和第一延伸部52对栅极32形成包围腔，可以满足半导体器件面临的日益增长的频率特性，该结构可以极大地提高传统半导体器件的频率特性。
具体的，沿源极31指向漏极33的方向，如图中所示的X方向，第一延伸部52在栅极32与源极31之间的延伸长度为L3，栅极32与源极31之间的距离为LGS，其中，0＜L3＜0.5*LGS。设置第一延伸部52在栅极32与源极31之间的延伸长度L3与栅极32与源极31之间的距离LGS满足0＜L3＜0.5*LGS，且L3＜L2，不仅保证第一延伸部52对电场的调整效果较强的同时，提高器件频率特性，增加半导体器件的可靠性；还能保证第一延伸部52与栅极32之间的正对面积较大，保证可以增加场板结构50的连接稳定性，并且尽可能的减小栅源电容，进一步增加半导体器件的工作可靠性。
需要说明的是，本发明实施例仅以第一延伸部52在栅极32与源极31之间的延伸长度L3与栅极32与源极31之间的距离LGS满足0＜L3＜0.5*LGS且L3＜L2为优选方案。在满足第一延伸部52在衬底10所在平面上的垂直投影与栅极32在衬底10所在平面上的垂直投影完全交叠的情况下，第一延伸部52在栅极32与源极31之间的延伸长度L3与栅极32与源极31之间的距离LGS其他的对应关系也属于本发明实施例的保护范围。
可选的，继续参考图2所示，本发明实施例提供的半导体器件还包括至少一层介质层60，图3仅以一层介质层60为例进行说明。介质层60覆盖栅极32的上表面和侧面，沿垂直衬底10的方向，介质层60的厚度L5满足50nm＜L5＜300nm；可选地，沿栅极32指向漏极33的方向，介质层60的延伸长度L6满足50nm＜L6＜300nm，且L6＝L5。
示例性的，通过介质层60覆盖栅极32的上表面和侧面，对栅极32进行保护。同时，合理设置介质层60的厚度L5满足50nm＜L5＜300nm；以及沿栅极32指向漏极33的方向，介质层60的延伸长度L6满足50nm＜L6＜300nm，一方面可以避免介质层601被击穿，另一方可以尽量降低栅极32与源极31之间的耦合电容，降低耦合电容对半导体器件功率特性和频率特性的影响，保证半导体器件具备良好的功率特性和频率特性。
继续参考图1-图4所示，沿栅极32指向漏极33的方向，主体部51的延伸长度为L2，栅极32与漏极33之间的距离为LGD，其中，L2＜0.6*LGD。
示例性的，设置主体部51的延伸长度L2与栅极32与漏极33之间的距离LGD满足L2＜0.6*LGD，一方面可以优先改善半导体器件的电场分布，同时设置主体部51与漏极33之间的距离较大，可以保证漏极33与源极31之间的电容较小，避免因耦合电容影响半导体器件的功率特性和射频特性。
可选的，继续参考图2和图4所示，本发明实施例提供的多层半导体层20可以包括位于衬底10上的成核层201；位于成核层201远离衬底10一侧的缓冲层202；位于缓冲层202远离成核层201一侧的沟道层203；位于沟道层203远离缓冲层202一侧的势垒层204。
沿垂直衬底10的方向，如图中所示的Y方向，第一延伸部52与沟道层203之间的距离L4满足50nm＜L4＜300nm。示例性的，合理设置第一延伸部52与沟道层203之间的距离L4满足50nm＜L4＜300nm，可以保证第一延伸部52对电场良好的调整作用，调整电场向着栅极32远离漏极33一侧的方向调整，避免在栅极32靠近漏极33一侧累积大量电荷，避免在栅极32靠近漏极33一侧的栅角位置处发生击穿，提升半导体器件的可靠性。
示例性的，成核层201和缓冲层202的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，也可以为硅或者其他半导体材料。成核层201和缓冲层202可以用于匹配衬底10的材料和外延沟道层203。沟道层203的材料可以为GaN或者InAlN，也可以为硅或者其他半导体材料。势垒层204位于沟道层203上方，势垒层204的材料可以是包括镓类化合物半导体材料或氮类化物半导体材料，例如InxAlyGazN1-x-y-z，其中，0≤x≤1，0≤y≤1，0≤z≤1。可选的，沟道层203和势垒层204组成半导体异质结结构，在沟道层203和势垒层204的界面处形成高浓度二维电子气；可选的，势垒层204的材料还可以为也可以为硅或者其他半导体材料。因此，本发明实施例提供的多层半导体层20可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。
应该理解，本发明实施例是从半导体器件结构设计的角度来改善半导体器件的可靠性。所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)、绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)结构的晶体管、砷化镓(GaAs)基的晶体管以及金属氧化层半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)、金属绝缘层半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MISFET)、双异质结场效应晶体管(Double Heterojunction Field-Effect Transistor，简称DHFET)、结型场效应晶体管(Junction Field-EffectTransistor，简称JFET)，金属半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MESFET)，金属绝缘层半导体异质结场效应晶体管(Metal-SemiconductorHeterojunction Field-Effect Transistor，简称MISHFET)或者其他场效应晶体管。
基于同一发明构思，本发明实施例还提供了一种半导体器件的制备方法，如图5所示，本发明实施例提供的半导体器件的制备方法可以包括：
S110、提供衬底。
示例性的，衬底的材料可以为Si、SiC或者蓝宝石，还可以是其他适合生长半导体材料的材料。衬底的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、脉冲激光沉积法、原子层外延法、分子束外延法、溅射法或蒸发法。
S120、在所述衬底一侧制备多层半导体层，所述多层半导体层中形成有二维电子气。
示例性的，多层半导体层位于衬底一侧，多层半导体层具体可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。
S130、在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极。
示例性的，源极与漏极与多层半导体层形成欧姆接触，栅极与多层半导体层形成肖特基接触。可选的，源极和漏极的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。栅极可以是单层金属栅极，也可以是双层金属的叠层或多层栅极结构。可选的，栅极的形状可以为矩形，还可以为T型。
S140、在所述多层半导体层远离所述衬底的一侧制备场板结构，所述场板结构包括主体部和第一延伸部；所述主体部位于所述栅极和所述漏极之间；所述第一延伸部与所述主体部连接，且所述第一延伸部位于所述栅极远离所述多层半导体层的一侧，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影至少部分交叠。
示例性的，在多层半导体层远离衬底的一侧制备得到的场板结构包括主体部和第一延伸部，制备主体部位于栅极与漏极之间，通过主体部在场板结构下方的多层半导体层中形成新的主体耗尽区，增加栅极与漏极之间的耗尽区面积，提高耗尽区可以承担的源漏电压，从而增大了半导体器件的击穿电压。制备第一延伸部位于栅极远离多层半导体层的一侧，同时制备第一延伸部在衬底所在平面上的垂直投影与栅极在衬底所在平面上的垂直投影至少部分交叠，通过第一延伸部在场板结构下方的多层半导体层中形成新的辅助耗尽区，用于调整主体耗尽区对电场的调制作用，由于第一延伸部与栅极至少部分交叠，因此基于第一延伸部形成的辅助耗尽区可以调整电场向着栅极远离漏极一侧的方向调整，避免在栅极靠近漏极一侧累积大量电荷，避免在栅极靠近漏极一侧的栅角位置处发生击穿，提升半导体器件的可靠性。可选地，设置第一延伸部的延伸长度L1和栅极本身的延伸长度LG关系满足0.1*LG＜L1＜0.65*LG，可以极大的提高器件工作在高温状态下的稳定性，从而避免器件在高温状态快速失效。可选地，设置第一延伸部在衬底所在平面上的垂直投影覆盖栅极在衬底所在平面上的垂直投影，可以满足半导体器件面临的日益增长的频率特性。
综上，本发明实施例提供的半导体器件的制备方法，通过设置场板结构包括主体部和第一延伸部，同时设置主体部位于栅极和漏极之间；第一延伸部与主体部连接，且位于栅极远离多层半导体层的一侧，第一延伸部与栅极至少部分交叠，如此将场板结构向着栅极一侧延伸，进一步增加场板结构对电场的调制作用，降低栅极靠近漏极一侧的电场累积，减小栅极靠近漏极一侧发生击穿的概率，增加半导体器件的可靠性；同时通过控制第一延伸部的延伸长度与栅极本身的延伸长度的比例关系，提高器件在高温环境下的有效可靠性，极大地扩大了半导体器件的应用范围；设置场板主体部和第一延伸部对栅极形成包围腔，可以满足半导体器件面临的日益增长的频率特性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底一侧的多层半导体层，所述多层半导体层中形成有二维电子气；
位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
位于所述多层半导体层远离所述衬底一侧的场板结构，所述场板结构包括主体部和第一延伸部；所述主体部位于所述栅极和所述漏极之间；所述第一延伸部与所述主体部连接，且所述第一延伸部位于所述栅极远离所述多层半导体层的一侧；在所述栅极的延伸方向上，所述第一延伸部和所述主体部的宽度相同；
所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影部分交叠，且沿所述栅极指向所述漏极的方向，所述第一延伸部的延伸长度为L1，所述栅极的延伸长度为LG，其中，0.1*LG＜L1＜0.65*LG。
2.根据权利要求1所述的半导体器件，其特征在于，沿所述栅极指向所述漏极的方向，所述第一延伸部的延伸长度为L1，所述主体部的延伸长度为L2，其中，L1＜L2。
3.根据权利要求1-2任一项所述的半导体器件，其特征在于，沿所述栅极指向所述漏极的方向，所述主体部的延伸长度为L2，所述栅极与所述漏极之间的距离为LGD，其中，L2＜0.6*LGD。
4.根据权利要求1-2任一项所述的半导体器件，其特征在于，所述多层半导体层包括依次设置的成核层、缓冲层、沟道层和势垒层；
沿垂直所述衬底的方向，所述第一延伸部与所述沟道层之间的距离L4满足50nm＜L4＜300nm。
5.根据权利要求1-2任一项所述的半导体器件，其特征在于，所述半导体器件还包括至少一层介质层，所述介质层覆盖所述栅极的上表面和侧面。
6.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底一侧制备多层半导体 层，所述多层半导体层中形成有二维电子气；
在所述多层半导体层远离所述衬底的一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
在所述多层半导体层远离所述衬底的一侧制备场板结构，所述场板结构包括主体部和第一延伸部；所述主体部位于所述栅极和所述漏极之间；所述第一延伸部与所述主体部连接，且所述第一延伸部位于所述栅极远离所述多层半导体层的一侧，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影至少部分交叠；在所述栅极的延伸方向上，所述第一延伸部和所述主体部的宽度相同；
其中，所述第一延伸部在所述衬底所在平面上的垂直投影与所述栅极在所述衬底所在平面上的垂直投影部分交叠，且沿所述栅极指向所述漏极的方向，所述第一延伸部的延伸长度为L1，所述栅极的延伸长度为LG，其中，0.1*LG＜L1＜0.65*LG。
CN201910528572.XA 2019-06-18 2019-06-18 一种半导体器件及其制备方法 Active CN112103337B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910528572.XA CN112103337B (zh) 2019-06-18 2019-06-18 一种半导体器件及其制备方法
PCT/CN2020/096811 WO2020253777A1 (zh) 2019-06-18 2020-06-18 一种半导体器件及其制备方法
US17/990,561 US20230081211A1 (en) 2019-06-18 2022-11-18 Semiconductor device and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910528572.XA CN112103337B (zh) 2019-06-18 2019-06-18 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112103337A CN112103337A (zh) 2020-12-18
CN112103337B true CN112103337B (zh) 2022-02-08

Family

ID=73748424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910528572.XA Active CN112103337B (zh) 2019-06-18 2019-06-18 一种半导体器件及其制备方法

Country Status (3)

Country Link
US (1) US20230081211A1 (zh)
CN (1) CN112103337B (zh)
WO (1) WO2020253777A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
WO2022160240A1 (zh) * 2021-01-29 2022-08-04 华为技术有限公司 晶体管、电子器件及终端设备
US20240038886A1 (en) * 2021-08-11 2024-02-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
CN101238561A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管
CN104637991A (zh) * 2015-01-26 2015-05-20 电子科技大学 一种改进的场板结构氮化镓高电子迁移率晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN105322005B (zh) * 2015-04-17 2018-07-06 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN107104135B (zh) * 2017-04-06 2021-01-08 浙江大学 垂直型iii-v族氮化物功率器件终端结构及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
CN101238561A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管
CN104637991A (zh) * 2015-01-26 2015-05-20 电子科技大学 一种改进的场板结构氮化镓高电子迁移率晶体管

Also Published As

Publication number Publication date
WO2020253777A1 (zh) 2020-12-24
US20230081211A1 (en) 2023-03-16
CN112103337A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
JP6228167B2 (ja) ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
EP1921669B1 (en) GaN based HEMTs with buried field plates
US7501669B2 (en) Wide bandgap transistor devices with field plates
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
US7728355B2 (en) Nitrogen polar III-nitride heterojunction JFET
US8835986B2 (en) Method for fabrication of III-nitride device and the III-nitride device thereof
WO2010064362A1 (ja) 電界効果トランジスタ
US20080315256A1 (en) Nitride semiconductor device
US20230081211A1 (en) Semiconductor device and preparation method thereof
CN108807524B (zh) 半导体器件及其制造方法
JP2011238805A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
CN110970498B (zh) 一种半导体器件及其制备方法
CN112736136B (zh) 一种半导体器件及其制备方法
CN111354783A (zh) 一种半导体器件及其制备方法
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
CN111627988B (zh) 一种半导体器件及其制备方法
CN113497137A (zh) 一种半导体器件及其制备方法
CN112768358A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN113130642A (zh) 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法
TWI509795B (zh) 具場板之寬能帶隙電晶體裝置
CN117293166A (zh) 半导体器件及其制备方法
CN112349773A (zh) 一种半导体器件及其制备方法
CN115050829A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant