CN101238561A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101238561A
CN101238561A CNA2006800291922A CN200680029192A CN101238561A CN 101238561 A CN101238561 A CN 101238561A CN A2006800291922 A CNA2006800291922 A CN A2006800291922A CN 200680029192 A CN200680029192 A CN 200680029192A CN 101238561 A CN101238561 A CN 101238561A
Authority
CN
China
Prior art keywords
field plate
electrode
field
dielectric film
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800291922A
Other languages
English (en)
Other versions
CN101238561B (zh
Inventor
宫本广信
安藤裕二
冈本康宏
中山达峰
井上隆
大田一树
分岛彰男
笠原健资
村濑康裕
松永高治
山之口胜己
岛胁秀德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101238561A publication Critical patent/CN101238561A/zh
Application granted granted Critical
Publication of CN101238561B publication Critical patent/CN101238561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种在高压操作以及高频特性方面表现出良好性能的场效应晶体管。在本发明中，在包括第一场极板电极(116)和第二场极板电极(118)的场效应晶体管(100)中，第二场极板电极(118)包括屏蔽部分(119)，其位于第一场极板电极(116)和漏电极(114)之间的区域中，并用于将第一场极板电极(116)与漏电极(114)屏蔽开。具体地，在栅极长度方向上的截面图上，当将其中第二场极板电极(118)与包括第一场极板电极(116)和栅电极(113)的结构的上部交叠的交叠区域的在栅极长度方向上的长度指定为Lo1，和将栅极长度指定为Lg时，满足表示为0≤Lo1/Lg≤1的关系。

Description

场效应晶体管
技术领域
本发明涉及一种利用III族氮化物半导体的场效应晶体管。具体地，本发明涉及一种适于在利用III族氮化物半导体的异质结场效应晶体管中获得优良的高频特性和高压性能的结构。
背景技术
作为利用III族氮化物半导体的场效应晶体管，已经报告了如图17所示的场效应晶体管(非专利文献1：Y.Ando等，2001 InternationalElectron Devices Meeting Digest(IEDM 01)第381-384页)。图17是示出异质结场效应晶体管的结构的截面图(其在下文将简称为HJFET)。
在该HJFET 200中，在蓝宝石衬底209上形成AlN缓冲层211。在AlN缓冲层211上形成GaN沟道层212，以及在其上形成AlGaN电子供给层213。在AlGaN电子供给层213上形成源电极201和漏电极203。这些电极与AlGaN电子供给层213欧姆接触。此外，在源电极201和漏电极203之间形成栅电极202。该栅电极202与AlGaN电子供给层213肖特基接触。最终，形成用作表面保护膜的SiN膜221作为最上层。
在这种HJFET 200中，由于晶体管在其中具有AlGaN/GaN异质结，所以塌缩(collapse)的程度和栅极击穿电压之间存在折衷，而控制该折衷很困难。在AlGaN/GaN异质结处，由AlGaN层和GaN层之间晶格失配产生的应力引起了压电极化，并由此将两维电子气提供给AlGaN电子供给层213和GaN沟道层212之间的界面。为此，当产生应力的保护膜(SiN膜221)形成在器件表面上时，所得到的应力会对HJFET 200的器件性能产生影响。下面将描述这种影响。
图18示出了SiN膜221的厚度与塌缩的程度(图中用o表示)和栅极击穿电压(图中用Δ表示)之间的关系。在该情况下，塌缩是在HJFET进行大信号操作时导致由于表面陷阱的响应而在表面上积聚负电荷以致最大漏电流降低的状态的现象。当塌缩的程度变显著时，会抑制在大信号操作下的漏电流，由此，降低了饱和输出。
当在塌缩程度显著的这种器件的表面上形成SiN膜221时，由于SiN膜221引起的应力增加了AlGaN电子供给层213中的压电极化电荷，导致补偿表面负电荷的效应。为此，可以降低塌缩的程度。例如，在图18中不存在SiN膜221的情况下，即，在其膜厚度为0nm的情况下，塌缩的程度为60％或以上。相反，在SiN膜221的膜厚度为100nm的情况下，塌缩程度可以缩减到10％或以下。
另一方面，前述的表面负电荷有减缓栅极和漏极之间电场集中的效应，由此提高了栅极击穿电压。为此，当SiN膜221变厚以致表面负电荷被补偿时，栅极和漏极之间的电场集中变得更严重以致降低了栅极击穿电压。
结果，如图18所示，在塌缩和栅极击穿电压之间存在折衷，这取决于SiN膜221的厚度差。
为了解决HJFET中的这种问题，已经提出了一种增加了场极板电极的HJFET(非专利文献2：Li等，Electronic Letters，第37卷，第196-197页(2001))。图19是示出这种HJFET的结构的截面图。
图19所示的HJFET 250形成在衬底例如SiC衬底210上。AlN缓冲层211形成在SiC衬底210上。GaN沟道层212形成在AlN缓冲层211上。AlGaN电子供给层213形成在GaN沟道层212上。源电极201和漏电极203提供在AlGaN电子供给层213上，它们与其欧姆接触。在这些电极201和203之间，提供了栅电极202。栅电极202包括朝着漏极侧以悬置(overhang)形式突出的场极板部分205，并且与AlGaN电子供给层213肖特基接触。AlGaN电子供给层213的表面被SiN膜221覆盖。该SiN膜221直接位于场极板部分205下面。
由于可以通过增加场极板部分205抑制击穿电压的降低，所以可以在塌缩和栅极击穿电压之间的折衷方面加以改进。
发明内容
本发明要解决的问题
然而，发明人研究了在前参考图19描述的HJFET 250的结果，发现当例如在60V或以上的高压下执行操作时，再次观察到了塌缩使得不能获得在60V或以上的高压操作下期望的这种高输出密度。
此外，已经报告了在提供场极板的情况下，由于直接在场极板电极下面的寄生电容而引起的反馈电容变为如图16和20所示那么大，以致相比没有提供场极板的情况增益降低了(非专利文献3：Ando等，Workshop of the Institute of Electronic，Information and CommunicationEngineers，2003年1月)。图16是用于说明包括SiN膜221和场极板的HJFET的栅极和漏极之间电力线的图。此外，图20是示出晶体管的工作电压和增益之间关系的图。在图20中，LFP表示场极板电极的长度，并且在该实例中为1μm。
此外，在专利文献1：JP 2005-93864 A中，公开了一种包括多个场极板的功率半导体器件。根据该功率半导体器件，第二场极板电极的插入电极部分插入在第一场极板电极和漏电极之间，由此基本抵消栅-漏电容。
然而，发明人研究了前述文献(专利文献1：JP 2005-93864 A)中描述的结构的结果，发现从提高击穿电压同时提高高频区的增益的观点来看，有提高的空间。
鉴于前述情形创造了本发明，并且本发明提供了一种在高电压工作下显示出满意的高频特性和优良击穿电压的场效应晶体管。
解决该问题的手段
为了提高场效应晶体管高频区中的增益来提高其高频特性和提高击穿电压特性，发明人进行了积极的研究。具体地，我们研究了与包括用于确保栅极击穿电压的场极板的晶体管(示于图19中)有关的频率f和线性增益(下文简称为“增益”)之间的关系。在晶体管中，公知当工作频率在特定频率以上时存在增益快速降低的“拐点”。由于场效应晶体管用在相对于拐点低的频率侧，所以当在较低频率侧存在拐点时，会降低可用频率的上限。
图21是用于说明拐点的图。如由图中的实线所示，频率fc是拐点。在相对于其的高频侧，增益显著降低。从该事实可以看出，对于提高高频特性需要提高增益，并且使拐点位于高频侧。
此外，在先前在“要解决的问题”部分中已描述了的专利文献1：JP 2005-93864 A中，描述了一种功率HEMT，其中从第一场极板电极的上表面朝着源电极的上表面形成第二场极板电极。在该功率HEMT中，第二场极板电极和源电极在操作区域中电连接，并且这些电极被配置在相同的电位上。考虑到上述情况，作为本发明人已经研究了这种晶体管的结果，在从第一场极板电极朝着源电极提供第二场极板电极的情况下，新近发现，如图21中虚线所指示的，虽然提高了低频区的增益，但是拐点将向低频侧偏移(图中的fc’)。
考虑到上述情况，本发明人进一步研究了拐点偏移的原因。结果，本发明人新近发现，当包括栅极和第一场极板的结构与第二场极板交叠区域的长度大于栅极长度时，拐点向着低频侧偏移。
在本说明书中，要注意，在栅极长度方向上的截面图上，该交叠区域是其中第二场极板位于包括第一场极板和栅极的结构的上方的区域，并且是其中第二场极板和该结构在栅极长度方向彼此交叠的区域。如随后在实例中所示出的，由于当交叠区域长于栅极长度时，拐点向着低频侧偏移，所以可想到这样一个趋势，高频区中的增益显著降低。
以上文提到的发现为基础，本发明人研究了击穿电压特性优良的、和具有高增益且拐点位于高频侧的晶体管。结果发现，在包括双场极板电极结构的场效应晶体管中，当以特定的结构形成场极板电极的交叠区域、并且在第二场极板中提供屏蔽部分时，能够实现这种所希望的晶体管。
以这些新发现为基础创造了本发明。
根据本发明，提供一种场效应晶体管，包括：
由III族氮化物半导体制成的层结构，其包括异质结；
形成在由III族氮化物半导体制成的层结构上的源电极和漏电极，彼此隔开的一间隔；
设置在源电极和漏电极之间的栅电极；
第一场极板，设置在栅电极和漏电极之间的区域中的由III族氮化物半导体制成的层结构上方，并且与由III族氮化物半导体制成的层结构隔离；和
第二场极板，设置在由III族氮化物半导体制成的层结构上方，并且与由III族氮化物半导体制成的层结构和第一场极板隔离，
其中
第二场极板包括屏蔽部分，其位于第一场极板和漏电极之间的区域中，并且用于将第一场极板与漏电极屏蔽开，和
该屏蔽部分的上端位于第一场极板的上表面上方，
由此，在栅极长度方向上的截面图上，
当其中第二场极板与包括第一场极板和栅电极的结构的上部交叠的交叠区域的栅极长度方向上的长度被指定为Lol，而栅极长度被指定为Lg时，
满足下面表示的关系：
0≤Lol/Lg≤1。
根据本发明的场效应晶体管包括，在III族氮化物半导体结构上方，与由III族氮化物半导体制成的层结构的上部和第一场极板隔离的第二场极板，其中第二场极板包括屏蔽部分。此外，该屏蔽部分设置在第一场极板和漏电极之间的区域中以将第一场极板与漏电极屏蔽开，并且屏蔽部分的上端位于第一场极板的上表面上方。
这里，在漏电极侧的区域中，由于第一场极板的上部的拐角部分是电力线集中的部分，所以确保屏蔽该部分对于减小其寄生电容是很重要的。在本发明的场效应晶体管中，采用前述结构在第一场极板的该侧部分提供第二场极板，以便覆盖在从第一场极板的侧表面经由其上端朝着其上部的区域上方。通过利用这种结构，可以确保屏蔽第一场极板的上拐角部分以抑制寄生电容的出现。
在本说明书中，屏蔽部分指的是用来屏蔽第一场极板和漏极之间的电场的第二场极板中的部分。可构造该屏蔽部分，使得基本完全地屏蔽该电场，或者可构造该屏蔽部分以屏蔽电场的部分。第二场极板的全部可用作屏蔽部分，或者其一部分可以用作屏蔽部分。此外，在本说明书中，定位“在......上方”指的是位于远离由III族氮化物半导体制成的层结构的侧上，并且定位“在......下面”指的是位于由III族氮化物半导体制成的层结构的侧上。
此外，在本发明的场效应晶体管中，选择在交叠区域的栅极长度方向上的长度Lol，使得其满足下面的关系：
0≤Lol/Lg≤1。
通过选择0＝Lol，可以更可靠地抑制在包括第一场极板和栅极的结构与第二场极板之间产生寄生电容，并由此，可以更可靠地抑制拐点朝着低频侧偏移。因此，能够更可靠地抑制高频区中增益的降低。为此，能够可靠地提高高频特性。
此外，通过选择0≤Lol/Lg≤1，可以更稳定地减缓栅电极和漏电极之间的电场集中，由此可以将拐点保持在高频侧。由此，将本发明的场效应晶体管构造成高频特性优良的结构。
在本发明的场效应晶体管中，可采用这种结构，其中屏蔽部分的下端相对于第一场极板的下端位于由III族氮化物半导体制成的层结构侧上。通过选择这种结构，能够更有效地使第一场极板与漏电极屏蔽开。
在本说明书中，屏蔽部分的下端例如是屏蔽部分的下表面。在屏蔽部分的下表面包括偏移或倾斜的情况下，屏蔽部分的下端指的是位于由III族氮化物半导体制成的层结构侧上的端部。
在该结构中，可采用如下结构，其中场效应晶体管进一步包括用来覆盖在栅电极和漏电极之间的区域中由III族氮化物半导体制成的层结构的上表面的第一绝缘膜，其中凹陷部分提供在第一场极板和漏电极之间的区域中的第一绝缘膜处，并且第一场极板用与第一绝缘膜的上表面接触的方式提供，且屏蔽部分的下端位于该凹陷部分内。通过选择这种结构，可以将其中屏蔽部分的下端相对于第一场极板下端位于III族半导体层结构一侧上的场效应晶体管构造成制造稳定性更优良的结构。
此外，在本发明的场效应晶体管中，还可以采用第一场极板的下端相对于屏蔽部分下端位于由III族氮化物半导体制成的层结构一侧上的结构。通过使用这种结构，可以调节场极板对漏极侧(在栅电极和漏电极之间)影响的程度，以提供理想的电场分布。为此，能够有效地提高击穿电压特性，同时将高频特性的降低抑制在最小程度内。也就是说，可以将由第二场极板的屏蔽部分引起的在由III族氮化物半导体制成的层结构的上表面上的电场变化，调节在合适的范围内，由此，可以在漏极侧(在栅电极和漏电极之间)实现理想的电场分布。
在这种结构中，该场效应晶体管可包括用来覆盖栅电极和漏电极之间的区域中由III族氮化物半导体制成的层结构的表面的第一绝缘膜；和提供在第一场极板和漏电极之间的区域中第一绝缘膜上的第二绝缘膜，其中第一场极板可用与第一绝缘膜的上表面接触的方式提供，并且屏蔽部分的下端与第二绝缘膜的上表面接触。通过选择这种结构，调节场极板和由III族氮化物半导体制成的层结构之间的距离，由此能够调节静电电容的值。为此，在将高频特性的降低抑制在最小程度的同时，可以用能够进一步稳定制造的结构构造击穿电压有效提高的场效应晶体管。
发明效果
如上所述，根据本发明，可以实现在高压和高频操作条件下都显示出良好性能的场效应晶体管。
附图说明
图1是示意性地示出根据本发明示范性实施例的场效应晶体管的结构和反映其栅-漏区中电场分布的电力线的截面图；
图2是示出根据本发明示范性实施例的场效应晶体管的结构和其各结构元件尺寸的定义的截面图；
图3是示出一实例的场效应晶体管结构的截面图；
图4是示出实例1的场效应晶体管中的工作电压和功率性能(饱和的输出密度，线性增益)之间的评价关系的图；
图5是示出采用根据实例的宽凹陷结构的场效应晶体管结构的截面图；
图6是示出在实例2中制备的具有不同参数Lfd的多种类型的场效应晶体管的一结构的截面图；
图7是示出通过利用实例2中制备的具有不同参数Lfd的多种类型场效应晶体管评价的晶体管的参数Lfd和增益之间的关系的图；
图8是示出在实例2中制备的具有不同参数Lfd的多种类型的电子场晶体管的一种结构的截面图；
图9是示出通过利用实例3中制备的具有不同参数Lfp2的多种类型场效应晶体管评价的晶体管的参数Lfp1、Lfp2和增益之间的关系的图；
图10是示出通过利用实例4中制备的具有不同参数Lfd2的多种类型场效应晶体管评价的晶体管的参数Lfd1、Lfd2、d3和击穿电压之间的关系的图；
图11是示出根据本发明另一示范性实施例的场效应晶体管结构的截面图；
图12是示出通过利用实例5中制备的具有不同参数d2的多种类型场效应晶体管评价的晶体管的参数d2、Lfp2和增益之间的关系的图；
图13是示出根据本发明另一示范性实施例的场效应晶体管结构的截面图；
图14是示出实例7中制备的具有不同参数Lfd的多种类型场效应晶体管的一种结构的截面图；
图15是示出根据本发明又一示范性实施例的场效应晶体管的结构的截面图；
图16是示意性地示出包括一个场极板电极的常规类型场效应晶体管的结构和反映栅-漏区中电场分布的电力线的截面图；
图17是示意性地示出不包括场极板电极的常规类型场效应晶体管的结构的截面图；
图18是示出最上层的SiN膜厚度与由塌缩引起的电流变化和栅极击穿电压之间关系的图，其已在具有图17中所示结构的常规类型的场效应晶体管中评价了；
图19是示意性地示出包括与栅电极整体成型形状形成的场极板电极的常规类型场效应晶体管结构的截面图；
图20是示出两种常规类型场效应晶体管中的工作电压和增益之间关系的图，上述晶体管分别包括与栅电极整体成型形状形成的场极板电极和不包括这种场极板电极；
图21是示意性地示出除了与栅电极整体成型形状形成的第一场极板电极之外，提供第二场极板电极的常规类型场效应晶体管的频率和增益之间关系的变化的图；和
图22是示出具有图3中所示结构的实例1中描述的场效应晶体管中的频率和增益之间关系的图。
在前述图中，下面描述的参考标记具有以下含义。
100  场效应晶体管
110  衬底
111  氮化物半导体
112  源电极
113  栅电极
114  漏电极
115  第一绝缘膜
116  第一场极板电极
117  第二绝缘膜
118  第二场极板电极
119  屏蔽部分
131  AlN缓冲层
132  GaN层
133  AlGaN层
具体实施方式
现在将参考各图说明本发明的示范性实施例。在所有的图中，相同的附图标记分别指相同的结构元件，并且必要时在以下公开中将省略相同说明。
在下面说明的示范性实施例中，通过参考工作模式为“耗尽型模式”的FET，特别是HJFET，示出了本发明展示的优点和其优选模式。
(第一示范性实施例)
图1是示出本示范性实施例的氮化物半导体场效应晶体管的结构的截面图。图1所示的场效应晶体管是具有双场极板结构的利用氮化物半导体的HJFET型的晶体管。
该晶体管包括由III族氮化物半导体(氮化物半导体111)制成的层结构，该层结构包括异质结、以间隔的形式形成在氮化物半导体111的上部分上的源电极112和漏电极114、位于源电极112和漏电极114之间的栅电极113、提供在栅电极113和漏电极114之间区域中的氮化物半导体111的上方、且与氮化物半导体111隔离的第一场极板(第一场极板电极116)、和提供在氮化物半导体111的上方且与氮化物半导体111和第一场极板电极116隔离的第二场极板电极(第二场极板电极118)。
第二场极板电极118包括位于第一场极板电极116和漏电极114之间的区域中的屏蔽部分119，并且用于将第一场极板电极116与漏电极114屏蔽开。此外，在栅极长度方向上的截面中第二场极板电极118包括偏移部分，其中连接一个台阶和另一台阶的垂直型部分用作屏蔽部分119。
屏蔽部分119的上端位于第一场极板电极116的上表面上方，即在远离氮化物半导体111的一侧上。
在栅极长度方向上的截面上，当将第二场极板电极118与包括第一场极板电极116和栅电极113的结构的上部交叠的交叠区域在栅极长度方向上的长度设定为Lol，和将栅极长度设定为Lg时，以下表示的关系满足：
0≤Lol/Lg≤1。
例如，可选择Lol＝0，即Lol/Lg＝0。
在图1中，以与用于覆盖第一场极板电极116的侧表面的一层绝缘膜(第二绝缘膜117)接触的方式提供第二场极板电极118。第二场极板电极118还与从第一场极板电极116的侧表面朝着其上表面提供的绝缘膜(第二绝缘膜117)交叠。
场效应晶体管100包括：用于覆盖在栅电极113和漏电极114之间区域中的氮化物半导体111的表面的第一绝缘膜(第一绝缘膜115)，和提供在第一场极板电极116和漏电极114之间区域中的第一绝缘膜115上的第二绝缘膜(第二绝缘膜117)，其中提供第一场极板电极116与第一绝缘膜115上的一部分接触，且屏蔽部分119的下端与第二绝缘膜117的上表面接触。这是这样一种结构，其中第一场极板电极116的下端相对于屏蔽部分119下端位于氮化物半导体111的侧上的结构。
将第一场极板电极116偏置在与栅电极113相同的电位。另一方面，将第二场极板电极118偏置在与源电极112相同的电位。尤其是，以在工作区域中彼此电性独立的方式形成源电极112和第二场极板电极118。在工作区域的截面图中，源电极112和第二场极板电极118以分离的形式成形，但在隔离区域中源电极112和第二场极板电极118电连接。
以与栅电极113整体连续的方式构造第一场极板电极116。在该说明书中，“整体连续”指的是整体形成为连续体的状态。此外，优选采用由单个构件制成且其中不含连接部件的结构。
在图1所示的结构中，虽然第二场极板电极118和第一场极板电极116彼此交叠，且第二场极板电极118和栅电极113也彼此交叠，但也可采用这样的结构：第二场极板电极118和第一场极板电极116彼此交叠，而第二场极板电极118和栅电极113不彼此交叠。
此外，当在栅极长度方向上的截面上，将栅极长度设定为Lg，将从栅电极113端部朝着漏电极114的第一场极板电极116的在栅极长度方向的延伸宽度设定为Lfp1，将第二场极板电极118的下表面的在栅极长度方向上的长度、即从屏蔽部分119的栅极侧端部直至第二场极板电极118的漏极侧端部的第二场极板电极118的下表面的在栅极长度方向上的长度设定为Lfp2时，可以如下形状构造该结构，其中满足以下公式(1)：
0.5×Lfp1≤Lfp2  (1)。
此外，还可采用如下结构，以与用于覆盖栅电极113的侧表面的第二绝缘膜117接触的方式提供第二场极板电极118，由此当在栅极长度方向上的截面图上，将从栅电极113端部朝着漏电极114的第一场极板电极116的在栅极长度方向上的延伸宽度设定为Lfp1，第二长极板电极118的下表面在栅极长度方向上的长度为Lfp2，将栅电极113和漏电极114之间的距离设定为Lgd、以及将在第一场极板电极116的侧表面的第二绝缘膜117的厚度设定为d3时，
满足以下公式(1)和(2)：
0.5×Lfp1≤Lfp2    (1)
Lfp1+Lfp2+d3≤3/5×Lgd    (2)
此外，在栅极长度方向上的截面图上，当将第二场极板电极118下表面的在栅极长度方向上的长度设定为Lfp2，和将在第一场极板电极116和栅电极113之间区域中的第二场极板电极118的屏蔽部分119的下表面与氮化物半导体111之间的距离设定为d2时，可以如下形状构造该结构，其中满足以下公式(3)：
d2≤0.5×Lfp2    (3)
第一绝缘膜115将成为含氮的膜。
采用这样的形式，以使在第一场极板电极116(第一场极板)和氮化物半导体111(氮化物半导体层结构)的上表面之间仅存在绝缘膜，例如仅存在第一绝缘膜(第一绝缘膜115)。在这种情况下，选择第一绝缘膜(第一绝缘膜115)的厚度d1以便其落入如下范围内，在该范围由施加到第一场极板电极116(第一场极板)的电压产生的形成在第一绝缘膜(第一绝缘膜115)中的电场不超过出现该绝缘膜的电介质击穿的击穿电场强度。此外，当将例如与施加到栅极113的约1V的导通电压相同的电压施加到第一场极板电极116(第一场极板)时，在第一绝缘膜(第一绝缘膜115)为SiN膜的情况下，必须选择使该厚度至少设置在d1≥1nm的范围内的条件，作为用于使该范围的电场保持不超过击穿电场强度的条件。此外，当将第一场极板电极116(第一场极板)被偏置在与栅电极相同的电位时，为了获得电场的有效缓和，需选择Lfp1和d1之间的比率以便其至少落入Lfp1≥d1的范围内。通常，在利用用于第一绝缘膜(第一绝缘膜115)的绝缘膜的介电常数∈1和真空中的介电常数∈0进行标定(notation)时，优选选择Lfp1和d1之间的比率以便其落入Lfp1≥d1×(∈1/∈0)的范围内。例如，在第一绝缘膜(第一绝缘膜115)为SiN膜的情况下，当SiN膜的介电常数表示为∈SiN时，优选选择Ldp1和d1之间的比率以便其落入Lfp1≥d1×(∈SiN/∈0)的范围内。
另一方面，采用这样的形式，即使第一场极板电极116(第一场极板)和第二场极板电极118(第二场极板)形成为第二绝缘膜(第二绝缘膜117)位于它们之间的状态。
现在将更详细地描述电场效应晶体管100的结构。
在电场效应晶体管100中，源电极112和漏电极114形成在生长在衬底110上的氮化物半导体111的表面上。形成栅电极113和第一场极板电极116，第一绝缘膜115位于它们之间，并且第一场极板电极116电连接至器件的有源区上或隔离区上的栅电极113。此外，将该器件构造成双场极板结构，其中提供第二场极板电极118通过第二绝缘膜117邻接第一场极板电极116，并且第二场极板电极118电连接至该器件的隔离区上的源电极112。
将氮化物半导体111构造成这样的结构，其中，例如从下侧(衬底110一侧)顺序地层叠AlN缓冲层、GaN层和AlGaN层。
衬底110的材料是例如SiC、蓝宝石或Si。此外，可使用由III族氮化物半导体例如GaN或AlGaN制成的衬底。
第一绝缘膜115和第二绝缘膜117是含氮的膜，例如SiN膜。通过采用这种膜结构，这些绝缘膜作为表面保护膜显示出更高的效应，以使它们能进一步有效地抑制HJFET中的塌缩。
尤其是，当利用SiN膜作为第一绝缘膜115(第一绝缘膜)用于覆盖氮化物半导体111(由III族氮化物半导体制成的层结构)的表面，以及还利用SiN膜作为第二绝缘膜117(第二绝缘膜)时，由SiN膜引起的应变应力会被施加到氮化物半导体111(由III族氮化物半导体制成的层结构)的表面。结果，有效减小了电流塌缩。另外，通过利用SiN膜作为第一绝缘膜115(第一绝缘膜)，还存在降低在SiN膜和氮化物半导体111(由III族氮化物半导体制成的层结构)之间的界面引入的低界面态密度的效果。当至少利用含氮的膜作为第一绝缘膜115(第一绝缘膜)时，可以避免以高密度引入由氧引起的电子陷阱态的现象，在利用例如SiO2膜时频繁地观察到陷阱态。例如，含氮的膜除了SiN之外可包括SiON、BN、AlN等。在利用除SiN之外的这些含氮的膜作为第一绝缘膜115(第一绝缘膜)时，如果由其覆层引入到氮化物半导体111(由III族氮化物半导体制成的层结构)的表面上的应变应力的方向与利用SiN的方向相同，则在减小电流塌缩方面是有效的。
此外，当引入到氮化物半导体111(由III族氮化物半导体制成的层结构)的表面上的应变应力的幅度小于利用SiN中的应变应力的幅度时，会显示出栅极泄漏电流减小的另外的效果。
例如，还可采用其中利用SiN膜作为第一绝缘膜115(第一绝缘膜)并利用除了SiN膜外的含氮的膜作为第二绝缘膜117(第二绝缘膜)的模式。在这种情况下，当引入到氮化物半导体111(由III族氮化物半导体制成的层结构)的表面上的应变应力的方向与利用SiN中的应变应力的方向相同时，可以获得电流塌缩减小的效果。
应注意，当利用除了氮之外还包括其它原子例如氧形成电子陷阱态的这种含氮的膜例如SiON作为第一绝缘膜115(第一绝缘膜)时，相比利用SiN的情况界面态密度可能会更高。此外在该情形下，相比利用SiO2膜的情形，通过利用SiON膜相对抑制了引入的界面态密度。在相对低的界面态密度，即使电子被俘获在栅电极附近的界面处的电子陷阱态，当将第一场极板电极(第一场极板)偏置在与栅电极相同的电位时，也可以通过由于第一场极板电极(第一场极板)引起的电场调节其中电子被俘获在电子陷阱态中的沟道部分。结果，可以获得抑制电流塌缩出现的效果。
在场效应晶体管100中，将第二场极板电极118偏置在与源电极112相同的电位，由此终止第一场极板电极116和漏电极114之间的电力线的大部分以屏蔽掉。于是，可以大大减小在漏电极114和在与第一场极板电极116相同的电位偏置的栅电极113之间的反馈电容。由此，提高了晶体管的高频区中的增益。此外，在漏电极114的方向上顺序地布置第一场极板电极116和第二场极板电极118，其中将第一场极板电极116通过具有比空气高的介电常数的第二绝缘膜117偏置在与栅电极113相同的电位，将第二场极板电极118偏置在与源电极112相同的电位。由此，相比仅包括第一场极板电极116的常规类型的结构的情形，大大舒缓了栅电极113附近的电场集中。于是，该晶体管可以在更高的漏电压下工作。
此外，在场效应晶体管100中，第二场极板电极118没有形成在氮化物半导体111的表面上，而是形成在第二绝缘膜117上。为此，在执行大信号操作时，可以将从第二场极板电极118注入到氮化物半导体111的表面上的电子抑制到低水平。当注入电子时，导致负电荷聚集在表面陷阱态的状态。结果，会出现最大漏电流减小的现象(虚栅现象)。为此，通过利用该示范性实施例的结构，能够适当地抑制由虚栅现象产生的性能退化，该现象是由氮化物半导体晶体管中负电荷的注入引起的。
此外，场效应晶体管100以如下结构构造，即，在第一场极板电极116和栅电极113与第二场极板电极118彼此交叠的交叠区域的在栅极长度方向上的长度Lol与栅极长度Lg之间，满足以下表示的关系：
(i)Lol＝0，或
(ii)0＜Lol/Lg≤1。
在栅极长度方向上的截面图上，将交叠区域定义为第二场极板电极118与包括第一场极板电极116和栅电极113的结构在栅极长度方向上彼此交叠的区域。
通过选择交叠区域满足前述关系(ii)的这种结构，增益的拐点可以存在在高频侧。由此，可以抑制高频区中的增益降低以提高高频特性，并且可以进一步确保第一场极板电极116与漏电极114屏蔽开。此外，通过选择在前述范围内的Lol和Lg之间的比，相对于由栅电极113的栅极长度Lg产生的实际电容充分地降低栅极和源极之间多度的寄生电容的大小。
要注意，在满足前述关系(ii)的结构的情况下，更优选，可采用满足关系表示为0＜Lol/Lg≤0.7的结构。通过采用这种结构，能够更适当地抑制栅极和源极之间的寄生电容。此外，能够使拐点的频率更确保位于高频侧。
此外，通过采用交叠区域的长度Lol满足前述关系(i)的结构，能够进一步有效地抑制栅极和源极之间的寄生电容。此外，能够进一步适当地抑制增益的减小。
另外，作为第二绝缘膜(第二绝缘膜117)也插入在第一场极板电极116(第一场极板)侧壁和第二场极板电极118(第二场极板)的屏蔽部分119之间的事实的结果，产生了另外的寄生电容。由屏蔽部分119产生的该另外的寄生电容还助于栅极和源极之间的寄生电容。考虑到抑制由屏蔽部分119产生的另外寄生电容的作用，进行设置以便将第一场极板电极116(第一场极板)侧面的高度hfp1至少设置在不高于栅电极113的高度hg的范围内。也就是说，优选，在图2所示的结构中，第一场极板电极116(第一场极板)的侧壁的高度hfp1通常选择在hfp1≤0.4μm的范围内。
屏蔽部分119是第二场极板电极118的一部分，其提供在第一场极板电极116和漏电极114之间并在衬底110的法线方向上延伸。屏蔽部分119沿着第一场极板电极116的侧表面提供，并且用于将第一场极板电极116与漏电极114屏蔽开。此外，由于屏蔽部分119的上表面位于第一场极板电极116的上端部上方，所以优选通过屏蔽部分119，屏蔽电力线易于集中的第一场极板电极116的上拐角部分和上、下区域。为此，能够适当地抑制在第一场极板电极116和漏电极114之间反馈电容的出现。
此外，第一场极板电极116的下端相对于屏蔽部分119的下端可位于氮化物半导体111侧上。这是直接位于各个场极板下面的绝缘膜厚度随着离栅电极113侧的距离增加而变厚的结构。更具体地，在栅电极113和漏电极114之间，可在第一绝缘膜115和第二绝缘膜117上分别顺序地形成偏置在与栅电极113相同的电位的第一场极板电极116和偏置在与源电极112相同的电位的第二场极板电极118。通过采用这种结构，调节了场极板对漏极侧的影响程度以提供理想的电场分布。为此，能够进一步有效地提高击穿电压。
此外，第一场极板电极116可与栅电极113整体连续形成，且由此偏置在与栅电极113相同的电位。另一方面，第二场极板电极118可恒定地偏置在预定的电位，例如在与源电极112相同的电位。通过采用这种结构，能够更可靠地减小第一场极板电极116和漏电极114之间的电容。此外，可显著地改变施加到第二场极板电极118的电压。
在场效应晶体管100中，第二场极板电极118提供在第一场极板电极116和漏电极114之间，且第二场极板电极118可电连接至源电极112。此外，第二场极板电极118与偏置在与栅电极113相同电位的第一场极板电极116电隔离，第二绝缘膜117位于它们之间。通过采用这种结构，第二场极板电极118可以终止并屏蔽从漏电极114朝着第一场极板电极116的大部分电力线。为此，可以大大减少第一场极板电极116和漏电极114之间产生的反馈电容成分。
如上所述，通过利用本示范性实施例的结构，可以大大减小漏电极114和栅电极113之间的反馈电容，并且有效地抑制源电极112和栅电极113之间的寄生电容。此外，大大减轻了在栅电极113附近的电场集中。为此，高增益和高电压操作可以得兼，由此，可以显著提高在高频的功率性能。此外，通过利用用于第一绝缘膜115和第二绝缘膜117的SiN膜，SiN膜可以适当地用作表面保护膜，其可以有效地抑制塌缩的出现。因此，例如还是在60V或以上的工作电压下，改善了塌缩和栅极击穿电压之间的折衷，并且减小了栅电极和漏电极之间的反馈电容。由此，实现了具有高增益的高频场效应晶体管。
因此，根据该示范性实施例，能够稳定地获得可在在高电压下以高增益工作的高频/高功率场效应晶体管。
此外，在本示范性实施例中，采用如下结构，其中满足表示为0≤Lfd的关系，且分别以与第二绝缘膜117的两侧接触的方式提供第一和第二场极板电极116和118。通过采用第一和第二场极板电极116和118通过单层绝缘膜(第二绝缘膜117)隔开的结构，能够进一步确保将第一场极板电极116与漏电极114屏蔽开。
这里，在第一场极板电极116和第二场极板电极118提供在第一绝缘膜115表面上的同一水平面上、然后将绝缘膜提供在其整个上表面上以隔离这些场极板的情况下，存在这样的担心，即，由于在电极之间不满意的掩埋会在绝缘膜处形成气隙。结果，担心由于在气隙处的介电常数的降低会减小第一场极板电极116相对于栅电极113的屏蔽效应。鉴于上述情形，在本示范性实施例中，在形成第一场极板电极116之后，从第一场极板电极116的侧表面朝着第一绝缘膜115的上表面提供第二绝缘膜117，并且在第二绝缘膜117上形成第二场极板电极118，以便抑制在第二绝缘膜117处形成气隙。由此，第二场极板电极118可以以适合于与第二绝缘膜117直接接触的形状稳定地形成。
在场效应晶体管100中，可以由减缓电场集中和减小反馈电容的观点确定第二场极板电极118的尺寸。更优选例如下面在图2中描述的方式确定该尺寸。在图2和以下描述中，表示在栅极长度方向上的截面图上的长度的各个标记的含义如下。
Lg：栅极长度，
Lfp1：从栅电极113的漏极侧端部直至第一场极板电极116的漏电极114侧端部的长度，
Lfp2：在第二场极板电极118下表面的在栅极长度方向上的长度，即在从屏蔽部分119的栅极侧端部直至第二场极板电极118的漏极侧端部的第二场极板电极118下表面的在栅极长度方向上的长度，
Lfd：在包括第一场极板电极116和栅电极113的结构与第二场极板电极118之间的截面长度，其中第二绝缘膜117位于其间，
Lgd：在栅电极113和漏电极114之间的距离，
Lfg：在包括第一场极板电极116和栅电极113的结构、第二绝缘膜117和第二场极板电极118之间穿过第二绝缘膜117的截面长度，即，Lfd＝Lol+d3，
d1：在第一场极板电极116的下表面和氮化物半导体111之间的距离，其对应于图2中第一绝缘膜115的厚度，
d2：在第一场极板电极116的下表面(屏蔽部分119的下表面)和氮化物半导体111之间的距离，其对应于图2中第一绝缘膜115的厚度和第二绝缘膜117的厚度之和，
d3：夹在第一场极板电极116和第一场极板电极116(侧表面)之间绝缘膜的厚度，其对应于图2中第二绝缘膜117的在栅极长度方向上的厚度，和
Lol：在包括栅电极113和第一场极板电极116的结构与第二场极板电极118的交叠区域的在栅极长度方向上的长度。
此外，可将朝着第一场极板电极116的漏极侧伸出尺寸Lfp1设定为例如0.5μm。由此，能够更有效地抑制在栅电极113的漏极侧端部上的电场集中。可选地，Lfp1可以是1.5μm或以下。通过选择这种结构，能够更可靠地抑制随着反馈电容增加的高频特性的降低，例如，以第二场极板电极118和源电极112被偏置在相同的电位的模式。
此外，关于场效应晶体管100的第二场极板电极118，可将其在栅极长度方向上的长度Lfp2设定为例如，
0.5×Lfp1≤Lfp2    (1)。
通过采用这种选择，能够进一步充分地屏蔽第一场极板电极116和漏电极114之间的电力线。
另一方面，为了提高击穿电压，优选第二场极板电极118的端部与漏电极114隔开预定距离。在这一点，可采用如下结构，即，其中当将位于第一场极板电极116和第二场极板电极118之间的绝缘膜的厚度设定为d3，和将栅电极113和漏电极114之间的距离设定为Lgd时，例如，满足以下表示的公式：
Lfp1+Lfp2+d3≤3/5×Lgd    (2)。
通过采用这种结构，能够进一步提高栅极击穿电压。另外，更优选采用同时满足前述公式(1)和(2)的结构。
要注意，考虑到在执行高频操作时的击穿电场强度(3×106V/cm)和栅电极与漏电极之间的电位差，需要栅电极113和漏电极114之间的距离Lgd至少满足Lgd≥0.5μm。另一方面，在Lgd不必要地长的情况下，这会导致使得发生前述在界面态由电子俘获产生的功率性能的降低。考虑到上述情形，必须将栅电极113和漏电极114之间的距离Lgd最大设定到Lgd≤6μm。
位于第一场极板电极116(第一场极板)和第二场极板电极118(第二场极板)之间的绝缘膜，即，第二绝缘膜(第二绝缘膜117)将它们隔离。在第一场极板电极116(第一场极板)偏置在与栅电极113相同的电位、和第二场极板电极118(第二场极板)偏置在与源电极112相同的电位的情况下，必须选择绝缘膜的厚度d3以便第二绝缘膜(第二绝缘膜117)的介电击穿不会发生在这些部分。例如，在栅导通电压为1V的情况下，当第二绝缘膜(第二绝缘膜117)的介电击穿强度为Ebreak2时，至少要满足Ebreak2＞(1V/d3)，即，d3＞(1V/Ebreak2)。
另一方面，鉴于要减小由第一场极板电极116(第一场极板)、第二场极板电极118(第二场极板)和位于它们之间的绝缘膜组成的电容器产生的寄生电容，优选选择用于第二绝缘膜(第二绝缘膜117)的绝缘膜的厚度d3和绝缘膜的介电常数∈2以使它们落入0.5μm≥d3/(∈2/∈0)≥0.01μm的范围内。
此外，当第一绝缘膜115的厚度设定为d1时，可将化合物半导体111与形成在第一场极板电极116和漏电极114之间区域中的绝缘膜上的第二场极板电极118之间的距离d2设定为例如满足以下表示的公式：
d2≤0.5×Lfp2    (3)。
前述结构可以通过调节例如第一绝缘膜115的厚度和第二绝缘膜117的厚度以使它们满足前述公式(3)来获得。当采用这种方式时，能够进一步充分地屏蔽第一场极板电极116和漏电极114之间的电力线。
在该情况下，当第二场极板电极118和化合物半导体111之间的距离d2设定为例如第一绝缘膜115的厚度d1和第二绝缘膜117的厚度d3之和时，其下限由(d1+d3)的下限确定。另一方面，在如下描述的凹陷处理步骤之后形成第二场极板电极118的这种结构中，绝缘膜的厚度d2选择在使得由施加到第二场极板电极118(第二场极板)的电压产生的形成在该绝缘膜中的电场不超过出现该绝缘膜的介电击穿情况下的击穿电场。例如，当第二场极板118(第二场极板)偏置在与源电极相同的电位时，在绝缘膜为SiN膜的情况下，必须至少选择厚度d2设定在d2≥1nm的范围的这种条件，作为电场不超过击穿电场强度的条件。
在以下的示范性实施例中，主要对与第一示范性实施例的不同点进行描述。
(第二示范性实施例)
虽然已在第一示范性实施例中结合采用第一场极板电极116的下表面(下端)相对于屏蔽部分119的下表面(下端)位于氮化物半导体111侧上的结构的情形进行了说明。在第一实施例和随后的示范性实施例中描述的场效应晶体管中，可采用屏蔽部分119的下表面(下端)相对于第一场极板电极116的下表面(下端)位于更下部，即，在氮化物半导体111侧上的结构。在该示范性实施例中，将描述具有这种结构的晶体管。
图11是示出本示范性实施例的场效应晶体管结构的截面图。
在图11所示的场效应晶体管中，屏蔽部分119的下端(下表面)相对于第一场极板电极116的下端(下表面)位于氮化物半导体111侧。具体地，该器件包括第一绝缘膜115用于覆盖栅电极113和漏电极4之间的区域中的氮化物半导体111表面，其中在第一场极板电极116和漏电极114之间的区域中的第一绝缘膜115处提供凹陷部分(未示出)，并以与第一绝缘膜115的上表面接触的方式提供第一场极板电极116。此外，第二场极板电极118的屏蔽部分119的下端(下表面)位于凹陷部分内，且第二场极板电极118的下表面和其周围的部分掩埋在凹陷部分内。换句话说，在形成屏蔽部分119的区域中，移除第二绝缘膜117，并将第一绝缘膜115蚀刻为较薄。此外，屏蔽部分119与较薄的部分接触。
通过进行这样的修改，提供了屏蔽部分119的上部(上端)突出在第一场极板电极116的上表面上，且屏蔽部分119的下表面(下端)相对于第一场极板电极116的下表面(下端)朝着氮化物半导体111侧突出。为此，能够进一步有效地将电力线易于集中的第一场极板电极116的下拐角部分以及上拐角部分与漏电极114屏蔽开。由此，在栅电极113和第一场极板电极116整体连续形成的整体型结构中，进一步减小第一场极板电极116和漏电极114之间的反馈电容以提高高频特性。
(第三示范性实施例)
虽然在前述示范性实施例中已结合栅电极113和第一场极板电极116整体连续形成的整体型结构进行了说明，但也可采用栅电极113和第一场极板电极116结构上分离成不同构件并在该器件的隔离区(未示出)中电连接的结构。本示范性实施例涉及这种结构的场效应晶体管。
图13是示出本示范性实施例的场效应晶体管结构的截面图。在图13所示的场效应晶体管中，第一场极板电极116用作以与栅电极113间隔开的方式提供的电场控制电极。
此外，在本示范性实施例中，可以获得与第一示范性实施例中相似的优点。
此外，在图13所示的场效应晶体管中，在栅极长度方向上的截面图上，第一场极板电极116以与栅电极113间隔且隔离的方式提供。在该结构中，与第一示范性实施例不同，可独立于栅电极113控制第一场极板电极116的电位。第一场极板电极116可偏置在预定的电位，例如，偏置在与栅电极113相同的电位。由此，能够进一步稳定地抑制到栅电极113的漏极侧端部上的电集中。
此外，由于分离地提供栅电极113和第一场极板电极116作为不同的构件，所以能够分别独立地选择这些材料。例如，选择肖特基特性良好的金属材料作为栅电极113，以及可选择具有低布线电阻的且关于第一绝缘膜115有良好粘合性的金属材料作为第一场极板电极116。考虑到获得高的增益和高的电压操作，具有这种结构的器件可提供获得比第一示范性实施例更优良的高频/高输出性能的优点。
要注意，同样在根据该示范性实施例的器件包括以与栅电极113间隔的方式提供的第一场极板电极116的情况下，如通以下实例中公开的，可采用如下结构，其中在将要形成屏蔽部分119的区域中，移除第二绝缘膜117，并通过蚀刻移除第一绝缘膜115的一部分，由此以与第二示范性实施例很相似的方式，将第二场极板电极118的下表面(下端)定位在相对于第一场极板电极116的下表面(下端)的下侧上(氮化物半导体111侧)。图15是示出这种晶体管的结构的截面图。
虽然将在以下实例中示出电子用作用于FET操作的载流子的结构的具体情形，但当然在使用空穴作为载流子的结构中完全可以以相同的方式获得由第二场极板引起的屏蔽效果。
实例
现在将通过利用具体实例更详细地说明前述示范性实施例的结构。实例1至5对应于第一或第二示范性实施例，实例6至10对应于第二或第三示范性实施例。
(实例1)
在本实例中，制备图3所示的场效应晶体管并与常规类型的晶体管作比较。图3是示出该实例的场效应晶体管的结构的截面图。在图3所示的场效应晶体管中，作为半导体衬底100，使用高电阻SiC衬底。
作为对应于氮化物半导体111的层，在衬底110上顺序地形成4nm的AlN缓冲层131、2000nm的GaN层132和AlGaN层133(Al组分比0.25，厚度30nm)。接下来，按顺序沉积Ti、Al，然后使用剥离工艺形成源电极112和漏电极114。此外，在氮气氛下在650℃进行热处理，以由此形成这些电极和AlGaN层133之间的欧姆接触。
其后，在源电极112和漏电极114之间，例如通过等离子CVD方法，形成具有100nm膜厚度的SiN膜作为第一绝缘膜115。此外，通过于法蚀刻使将要形成栅电极113的区域开口以在第一绝缘膜115形成开口部分。
随后，在第一绝缘膜115上的预定区域中按顺序沉积Ni和Au以填充该开口部分，然后通过剥离工艺形成栅电极113和第一场极板电极116的整体电极。栅电极113的栅极长度Lg设定为0.5μm，第一场极板电极116的Lfp1设定为0.5μm。
此外，在从第二电极112的上部朝着漏电极114的上部的区域中形成具有150nm膜厚的SiN膜作为第二绝缘膜117。此外，以与第二绝缘膜117的上表面接触的方式形成第二场极板电极118。按顺序沉积用于第二场极板电极的Ti、Pt和Au，然后进行剥离工艺以在第二绝缘膜117上的预定区域中形成第二场极板电极118。在第二场极板电极118中，分别将Lfd和Lfp2设定为0.4μm和1.0μm。
在随后的布线步骤，在隔离区中电连接第二场极板电极118和源电极112(图3中未示出)。
另外，为了比较用于该实例的晶体管的结构与常规类型的结构的效果，制备不包括第二场极板电极118的场效应晶体管(示于图19中)作为具有常规结构类型场极板的场效应晶体管。
图4是示出用于在5GHz的工作频率下评价该实例的晶体管和常规类型晶体管的功率性能的结果的图。在本实例中，抑制了在该晶体管中产生的热的影响以进行具有2mm栅宽度的元件器件的脉冲操作的比较，以阐明本实例的结构的效果。
如图4所示，在常规类型的晶体管中(示于图19中)，在相对低的工作电压下由于场极板部分205引起的反馈电容，不能提供足够的增益，而在40V或以上的工作电压下增益为15dB。此外，同样关于输出密度，在60V或以上的工作电压下观察到电流塌缩。因此，存在使得饱和输出在10W/mm的值处饱和的趋势。
相反，在本实例的晶体管中，由于栅电极和漏电极之间的反馈电容减小了，所以从低工作电压获得了约17B的高增益。此外，由于第一场极板电极116和第二场极板电极118利用第二绝缘膜117作间隔物而相邻，所以其对电场集中的调节效果高。结果，直至100V操作也没有观察电流塌缩。由此，实现了15W/mm的饱和输出密度。
虽然使用其中形成栅电极113而没有凹陷蚀刻AlGaN层133的晶体管作为前述实例中的实例，但在沉积Ni和Au之前可凹陷蚀刻AlGaN层133，之后形成栅电极113。在该情况下，获得了图5中所示的结构。图5是示出该实例的场效应晶体管的另一结构的截面图。图5的结构是所谓的栅凹陷结构(必要时，在下文称为凹陷栅结构)。在图5中，在GaN层132和源、漏电极112和114之间提供AlGaN层133，并在源电极112和漏电极114之间的区域中的AlGaN层133处提供凹陷部分。此外，栅电极113的下部的一部分掩埋在AlGaN层133的凹陷部分内，并且以与AlGaN层133的上表面接触的方式提供源电极112和漏电极。通过该结构，可以通过组合第一场极板电极116的效果获得更优良的栅极击穿电压。
作为通过利用图5所示的场效应晶体管进行类似评价的事实的结果，获得了具有高增益的晶体管性能。
接下来，对于图4的评价中使用的晶体管分析了频率和增益之间的关系。具体地，在图3和19所示的晶体管中，进行设定使得在50V的工作电压下，电源电压Vdd＝50V，栅宽度Wg＝2mm，栅极长度Lg＝0.5μm，Lfp1＝0.5μm，和d3＝150nm，并且具有变化的Lfd＝0μm、0.2μm、0.5μm、0.7μm、1.0μm和1.5μm，以检验增益突然降低的拐点。
图22(a)和22(b)是示出拐点的测量结果的图。图22(a)是示出频率(GHz)和MSG(最大稳定的功率增益)(dB)或MAG(最大可可用功率增益)(dB)之间关系的图。图22(b)是示出在Lfd＝d3+Lol(μm)和对于图3所示的晶体管测量的拐点(GHz)之间关系的图。
从图22(a)和22(b)，相对于包括与栅电极整体形成一个场极板的常规类型的晶体管(示于图19中)，通过利用图3所示的结构，能够提高增益。此外，发现当在具有栅极长度Lg＝0.5μm的结构中设定表示为0≤Lfd≤0.5μm的关系时，拐点可以保持在100GHz或以上。要明白，操作可以在相对于拐点的低频侧进行，由此，能够在例如5GHz或以上的高频区中稳定地获得高增益。
此外，发现利用其中设定表示为0≤Lfd≤0.5μm、Lg＝0.5μm和d3＝150nm的关系的结构，由此，结合在第一场极板电极116和栅电极113与第二场极板电极118的交叠区域的在栅极长度方向上的长度Lol，满足以下表示的关系：
Lol/Lg＝(Lfd-d3)/Lg，且
0≤Lol/Lg≤1，
能够稳定地保持拐点在高频侧。
要注意，在本实例中使用Ti、Pt和Au作为用作第二场极板电极118的材料的金属，但在该实例和以下公开的其它实例中可使用在绝缘膜上不剥离的任意导电材料作为第二场极板电极118的材料，而没有进一步的限制。用于第二场极板电极118的这种其它材料包括，例如，由导电材料例如TiN、WSi、WN、Mo、Al或Cu制成的膜的单层或多层结构。
此外，虽然在本实例中使用SiC衬底作为衬底110，但是如在第一示范性实施例中描述的，在该实例和以下公开的其它实例中可使用上面能够形成氮化物半导体晶体的其它衬底，例如蓝宝石衬底或Si衬底。
虽然在本实例中把在5GHz频带中使用的氮化物半导体晶体管的情况作为实例，但如果以选择栅极长度Lg＝0.7-1.0μm作为用于在2GHz频带中使用的晶体管的范围的中心、以及选择栅极长度Lg＝0.10-0.25μm作为用于在亚毫米波段中使用的晶体管的范围的中心的这种限制进行制造，则可以在本实例和以下描述的实例中对于在其它频带中使用的晶体管提供类似的效果。也就是说，通过采用一种各尺寸满足前述关系的结构，能够获得高压/高频特性更优良的晶体管。
在以下实例中，主要对与实例1的不同点进行说明。
(实例2)
在本实例中，对于图3中所示的场效应晶体管分析了Lfd(在由第一场极板电极116和栅电极113构成的结构和第二绝缘膜117以及第二场极板电极118之间通过第二绝缘膜117的截面长度)对屏蔽效应的影响。其各个组成构件如下。在本说明书中，进行描述以便该层结构是从下层侧(靠近衬底110的侧)按顺序的“下层/(中间层)/上层”。
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，
第一场极板电极116：具有Lfp1＝0.5μm的Ni/Au电极，与栅电极113形成为整体电极
第二绝缘膜117：SiN膜，具有150nm的膜厚度
第二场极板电极118：具有Lfp2＝1.0μm的Ti/Pt/Au电极
Lfd＝-0.5μm，-0.25μm，+0.25μm，+0.5μm，+0.75μm，+1.0μm
如上所述，制备了不同截面长度Lfd的器件。在该情况下，在Lfd＝0的情况下，第二绝缘膜117和第二场极板118的侧表面彼此接触。在Lfd＜0的情况下，它们彼此间隔开(如图8所示)。另外，制备了这样的场效应晶体管(示于图6)，即，其中在布线步骤中，第二场极板电极118和源电极112在工作层区域中电连接。在图6所示的场效应晶体管中，将源极和漏极之间的有效距离Lsd设定为1.0μm，以及将Lfd设定为1.5μm。
对获得的晶体管(示于图3)评估了在5GHz的工作频率下通过功率性能的评估结果获得的线性增益与Lfd的关系。图7是示出评估的结果的图。
还是在常规类型晶体管中在40V或以上的工作电压下该增益约为15dB(如图4所示)，而由图7可以理解，在该实例的晶体管中提高了该增益，且当Lfd是正值(Lfd≥0)时，该增益相比负值的情况(如图8所示)进一步显著提高。认为当满足表示为Lfd≥0的关系时，第二场极板电极118的屏蔽效果大很多，由此可以进一步稳定地减少栅电极和漏电极之间的反馈电容。另一方面，在图6所示的结构的晶体管中，不能获得足够的增益。
(实例3)
在本实例中，对于图3所示的场效应晶体管分析了第一场极板电极116的长度Lfp1和第二场极板电极118的长度Lfp2之间的关系。其各组成元件如下：
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，
第一场极板电极116：具有Lfp1＝0.5μm的Ni/Au电极，与栅电极113形成为整体电极
第二绝缘膜117：具有200nm膜厚度的SiN膜(d3＝0.2μm)
第二场极板电极118：具有Lfd＝+0.75μm的Ti/Pt/Au电极
Lfp2＝0μm，0.1μm，0.25μm，0.5μm，0.75μm，1μm
关于获得的晶体管(示于图3)，评估了在5GHz的工作频率下由功率性能的评估结果获得的线性增益与Lfp2的关系。图9是示出评估的结果的图。
从图9可以看出，在该实例的晶体管中，提高了增益。具体地，在其中关于第一场极板电极116的长度Lfp1和第二场极板电极118的长度Lfp2之间的比，满足0.5≤Lfp2/Lfp1，即，满足前述公式(1)的结构中，通过屏蔽利用第二场极板电极118导致的电力线的屏蔽效应很高，由此减小了栅电极和漏电极之间的反馈电容，从而获得增益的显著提高。
(实例4)
在本实例中，对于图3所示的场效应晶体管分析了第二场极板电极118的长度Lfp2的最大值。其各组成构件如下：
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，
第一场极板电极116：具有Lfp1＝0.3μm的Ni/Au电极，与栅电极113形成为整体电极
第二绝缘膜117：具有200nm膜厚度的SiN膜(d3＝0.2μm)
第二场极板电极118：具有Lfd＝+0.75μm的Ti/Pt/Au电极
Lfp2＝0μm，0.3μm，0.9μm，1.7μm和2.3μm
Lgd＝3.5μm
此外，为了比较，制备了Lfp1＝0μm和Lfp2＝0μm的晶体管。
图10是示出对于获得的晶体管测量的击穿电压的评估结果的图。从图10看出，当在第一场极板电极116的长度Lfp1为0.3μm和第一场极板电极116的侧表面上的第二绝缘膜117的厚度d3为0.2μm的情况下，第二场极板电极118的长度Lfp2从0增加到0.3μm，并由此Lfp1+Lfp2+d3增加到0.8μm时，显著提高了击穿电压使得其变为高达300V。此外，当Lfp2增加到2.3μm以使得Lfp1+Lfp2+d3等于2.8μm时，击穿电压突然下降到150V。认为当关于Lgr(＝3.5μm)、Lfp1+Lfp2+d3大于3/5×Lgr时，第二场极板电极118的漏极端的电场集中变大使得击穿电压降低。于是，利用满足下述条件的结构：
Lfp1+Lfp2+d3≤3/5×Lgr，    (2)
能够进一步提高击穿电压。
要注意，虽然在前述实例中使用了其中形成栅电极113而没有凹陷蚀刻AlGaN层133的晶体管，但可在沉积Ni/Au之前凹陷蚀刻AlGaN层133，且然后形成栅电极113(示于图5)。在这种情况下，可以获得具有更高增益的晶体管性能。
(实例5)
在本实例中，在图3所示的场效应晶体管中，分析了第二场极板电极118的长度Lfp2和第二绝缘膜117的厚度d2。其各组成构件如下：
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：每个Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，
第一场极板电极116：具有Lfp1＝0.5μm的Ni/Au电极，与栅电极113形成为整体电极
第二绝缘膜117：具有多种膜厚度0.1μm、0.3μm、0.5μm和0.7μm的SiO2膜
第二场极板电极118：具有Lfp2＝1.0μm的Ti/Pt/Au电极
此外，制备了一种器件，其中第二绝缘膜117的SiO2膜的厚度被设定为0.1μm的器件的一部分被分开以通过蚀刻移除SiO2膜。此外，还制备了一种样品，其中第二绝缘膜117的SiO2膜的厚度设定为0.1μm，且从第一绝缘膜115的100nm的厚度起，通过蚀刻移除50nm厚度的一部分，然后在其上层上，通过沉积和剥离工艺形成具有Lfp2＝1.0μm的Ti/Pt/Au电极作为第二场极板电极118(示于图11)。
图12是示出对于获得的晶体管测量的在5GHz的工作频率下从功率性能的评估结果获得的线性增益与d2/Lfp2的关系的图。从图12看出，当满足表示为d2/Lfp2≤1/2的关系时，更确保显示了通过第二场极板电极118引起的屏蔽效应。由此，通过选择其中满足以下关系的这种结构：
D2≤0.5×Lfp2    (3)
能够进一步显著提高该增益。
(实例6)
图13是示出本实例的场效应晶体管的结构的截面图。在图13所示的场效应晶体管中，使用高电阻SiC衬底作为半导体衬底110。
作为对应于氮化物半导体111的层，在衬底110上按顺序形成了4nm的A1N缓冲层131、2000nm的GaN层132和AlGaN层133(Al组分比0.25，厚度30nm)。接下来，按顺序沉积Ti、Al，然后使用剥离工艺形成源电极112和漏电极114。此外，在氮气氛下在650℃进行热处理，以由此在这些电极和AlGaN层133之间形成欧姆接触。
其后，例如，通过等离子CVD方法，形成具有100nm膜厚度的SiN膜作为源电极112和漏电极114之间的第一绝缘膜115。此外，通过干法蚀刻使将要形成栅电极113的区域开口，以在第一绝缘膜115的栅极长度方向上形成具有0.5μm宽度的开口部分。
在这种结构中形成具有栅极长度Lg＝0.5μm的栅电极131，其填满该开口部分并进一步在第一绝缘膜115上方悬出0.2μm。作为用于栅电极113的金属，形成了具有比常规类型的Ni金属高的势垒高度和小的栅泄漏电流的Pt(下层(衬底侧))/Au(上层)电极。按顺序沉积Pt和Au，并使用抗蚀剂剥离工艺形成栅电极。
接下来，形成关于第一绝缘膜115结合性优良的Ti/Pt/Au电极作为第一场极板电极116。按顺序沉积了Ti、Pt和Au，并进行了剥离工艺来以与栅电极113间隔开的方式形成Lfp1＝0.8μm的第一场极板电极116。
此外，作为第二绝缘膜117，形成了具有150nm膜厚度的SiN膜。以与第二绝缘膜117的上表面接触的方式，通过沉积和剥离工艺，形成Lfd＝0.4μm、Lfp2＝1.0μm的Ti/Pt/Au电极作为第二场极板电极118。在随后的布线步骤，第二场极板电极118和源电极112在隔离区中电连接(未示于图中)。
获得的晶体管显示出了在5GHz等效于实例1的器件的脉冲功率性能。此外，在本实例中，因为使用分别适合于栅电极113和第一场极板电极116的金属材料的事实，结果显著提高了晶体管的性能和产率。由于可以应用对于栅电极113优化的材料，所以进一步增加了由栅泄漏电流减小引起的器件的长期稳定性。
此外，虽然已在上面结合其中形成栅电极113而没有凹陷蚀刻AlGaN层133的晶体管进行了描述，但如果在Ni/Au沉积之前凹陷蚀刻AlGaN层133，之后形成栅电极133，则可以获得凹陷栅结构。在以这种结构构造的晶体管中，获得了具有更高增益的晶体管性能。
在本实例中，在形成欧姆接触之后，通过等离子CVD方法形成100nm膜厚度的SiN膜作为第一绝缘膜115，然后在通过干法蚀刻获得的开口处形成栅极长度为0.5μm的T形栅电极113。作为另一方法，在形成欧姆电极之后，可通过沉积和剥离工艺形成栅极长度为0.5μm的矩形栅电极113，并且例如，可以通过利用等离子CVD方法，形成100nm膜厚度的SiN膜作为第一绝缘膜115。
在以下实例中，将主要对与实例6的不同点进行说明。
(实例7)
在本实例中，以与实例2类似的方式对图13所示的晶体管分析了穿过绝缘膜的在第一场极板电极116和第二场极板电极118之间的截面长度Lfd的对屏蔽效果的影响。其各组成元件如下：
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，Pt/Au电极
第一场极板电极116：具有Lfg＝0.5μm、Lfp1＝0.8μm的Ti/Pt/Au电极
Lfd＝-0.5μm，-0.25μm，+0.25μm，+0.5μm，+0.75μm，+1.0μm
在该情况下，以在第一绝缘膜115的上方悬出0.2μm的这种结构形成栅极长度Lg＝0.5μm的栅电极113。此外，Lfg是在栅极长度方向上的截面图上在栅电极113的端部和覆盖第一场极板电极116的第二绝缘膜117的端部之间的距离，且表示为Lfg＝Lfp1+d3。
作为由获得的晶体管的在5GHz的工作频率下的功率性能的评估结果确定Lfd与线性增益关系的事实的结果，存在与实例2类似的趋势。当穿过绝缘膜的在第一场极板电极116和第二场极板电极118之间的截面长度Lfd为正值时，相比在截面长度Lfd为负值的情况观察到的，第二场极板电极118的效果更大。由此，显著提高了该增益。
(实例8)
在本实例中，对于图13所示的场效应晶体管以与实例3类似的方式分析了第一场极板电极116的长度Lfp1和第二场极板电极118的长度Lfp2之间的关系。其各组成元件如下。此外在本实例中，以在第一绝缘膜115的上方悬出0.2μm的这种结构形成栅极长度Lg＝0.5μm的栅电极113。
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，Pt/Au电极，Lgd＝4.0μm
第一场极板电极116：具有Lfg＝0.5μm、Lfp1＝0.3μm的Ti/Pt/Au电极
第二绝缘膜117：具有200nm膜厚度的SiN膜(d3＝0.2μm)
第二场极板电极118：Ti/Pt/Au电极
Lfp2＝0μm，0.1μm，0.25μm，0.5μm，0.75μm，1μm
评估了获得的晶体管在5GHz工作频率下的功率性能。结果，与实例3的器件类似，利用结合第一场极板电极116的长度Lfp1和第二场极板电极118的长度Lfp2之间的比满足表示为0.5≤Lfp2/Lfp1的关系的结构，电力线的屏蔽效应很高，从而减小栅电极和漏电极之间的反馈电容，由此，能够获得增益的显著提高。
另外，在本实例中，使用了分别适合于栅电极113和第一场极板电极116的金属材料。由此，显著提高了晶体管的性能和产率。
(实例9)
在本实例中，对于图13所示的场效应晶体管以与实例4类似的方式分析了第二场极板电极118的长度Lfp2的最大值。其各组成构件如下。此外在本实例中，以在第一绝缘膜115上方悬出0.2μm的这种结构形成栅极长度Lg＝0.5μm的栅电极113。
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，Pt/Au电极，Lgd＝4.0μm
第一场极板电极116：具有Lfg＝0.5μm、Lfp1＝0.3μm的Ti/Pt/Au电极
第二绝缘膜117：具有200nm膜厚度的SiN膜(d3＝0.2μm)
第二场极板电极118：具有Lfd＝+0.75μm的Ti/Pt/Au电极
Lfp2＝0μm，0.3μm，0.9μm，1.7μm和2.3μm
作为获得的晶体管的击穿电压的评估的结果，获得了趋势与实例4的类似的结果。
通过采用满足Lfp1+Lfp2+d3≤3/5×Lgd的结构，能够进一步提高击穿电压。认为这是因为相比Lfp1+Lfp2+d3大于3/5×Lgd的范围，在相对于Lgd(＝4.0μm)，Lfp1+Lfp2+d3不大于3/5×Lgd的范围内进一步抑制了在第二场极板电极118的漏极侧端部的电场集中，使得提高了击穿电压。
另外，同样在本实例中，作为使用了分别适合于栅电极113和第一场极板电极116的金属材料的事实的结果，显著提高了晶体管的性能和产率。
(实例10)
在本实例中，对于图13所示的晶体管以与实例5类似的方式分析了第二场极板电极118的长度Lfp2和第二绝缘膜117的厚度d2。其各组成构件如下。此外在本实例中，以在第一绝缘膜115上方悬出0.2μm的这种结构形成栅极长度Lg＝0.5μm的栅电极113。
衬底110：高电阻SiC衬底
对应于氮化物半导体111的层：AlN缓冲层131(厚度4nm)、GaN层132(厚度2000nm)、AlGaN层133(Al组分比0.25，厚度30nm)
第一绝缘膜115：具有100nm膜厚度的SiN膜
源电极112，漏电极114：Ti/Al电极
栅电极113：栅极长度Lg＝0.5μm，Pt/Au电极
第一场极板电极116：具有Lfp1＝0.8μm的Ti/Pt/Au电极
第二绝缘膜117：具有多种膜厚度0.1μm、0.3μm、0.5μm和0.7μm的SiO2膜
第二场极板电极118：具有Lfp2＝1.0μm的Ti/Pt/Au电极
此外，制备了一种器件，其中分割了将第二绝缘膜117的SiO2膜的厚度设定为0.1μm的器件的一部分以通过蚀刻移除SiO2膜。此外，还制备了一种样品，其中第二绝缘膜117的SiO2膜的厚度设定为0.1μm，且从第一绝缘膜115的100nm的厚度起，通过蚀刻移除50nm厚度的一部分，然后在其上层上，通过沉积和剥离工艺形成具有Lfp2＝1.0μm的Ti/Pt/Au电极作为第二场极板电极118(示于图15)。
关于获得的晶体管，通过在5GHz的工作频率下评估功率性能分析了d2/Lfp2与线性增益的关系。结果，证实了与实例5类似的趋势。当满足表示为d2/Lfp2≤1/2的关系时，显示出了由第二场极板电极118的屏蔽效果，由此，显著提高了增益。
此外，在本实例中，作为使用分别适合于栅电极113和第一场极板电极116的金属材料的事实的结果，显著提高了晶体管的性能和产率。
此外，虽然在上面结合其中形成了栅电极113而没有凹陷蚀刻AlGaN层133的晶体管进行了描述，但如果在Ni/Au沉积之前凹陷蚀刻AlGaN层133，之后形成栅电极113，则获得了具有更高增益的晶体管性能。
已通过参考示范性实施例和实例描述了本发明。这些示范性实施例出于说明性目的，且本领域技术人员明白，对于各个部件或处理的各个工艺的组合可采用各种修改的实施例，并且这样的修改实施例落入本发明的技术范围内。
例如，虽然通过把其中SiC用作衬底110的材料的情形作为实例在前述实例中进行了描述，但除了上述之外，也可使用由不同类型的衬底材料例如蓝宝石制成的衬底、或由III族氮化物半导体例如GaN或AlGaN制成的衬底。
此外，作为位于栅电极113下面的半导体层的结构，可采用各种形式的结构，而不限制于所示出的结构。例如，还可采用这样的结构，其中用作电子供给层的AlGaN层133不仅可提供在用作沟道层的GaN层132上方，此外也可以在其下方。
此外，必要时，可在半导体层结构处提供中间层或帽盖层。例如，可以以其中按顺序层叠包含InxGa1-xN(0≤x≤1)的沟道层、包含AlyGa1-yN(0≤y≤1)的电子供给层和包含GaN的帽盖层的这种结构来构造所述由III族氮化物半导体制成的层结构。通过采用这种结构，可以增加有效的肖特基势垒高度。由此，可以实现较高的栅极击穿电压。要注意，进行设置以使得在前述公式中x和y不等于零。
此外，在以上描述的示范性实施例和实例中，可采用所谓的栅凹陷结构，其中栅电极113的下部的一部分掩埋在用作电子供给层的AlGaN供给层133中。由此，可以获得优良的栅极击穿电压。
此外，在已描述的示范性实施例和实例中，栅电极113和漏电极114之间的距离可以比栅电极113和漏电极112之间的距离长。该结构是所谓的“偏移结构”。由此，能够更有效地减缓在栅电极113的漏极侧上的端部的电场集中。
另外，在前述示范性实施例和实例中公开的场效应晶体管用作被包括在例如放大器电路或振荡电路中的部件。由于在这种用途中需要满意的高频特性，所以最大程度显示出了本发明的FET的优点。

Claims (15)

1.一种场效应晶体管，包括：
由III族氮化物半导体制成的层结构，其包括异质结；
形成在由III族氮化物半导体制成的层结构上的源电极和漏电极，彼此隔开一间隔；
栅电极，设置在源电极和漏电极之间；
第一场极板，设置在栅电极和漏电极之间的区域中由III族氮化物半导体制成的层结构上方，并且与由III族氮化物半导体制成的层结构隔离开；和
第二场极板，设置在由III族氮化物半导体制成的层结构上方，并且与由III族氮化物半导体制成的层结构和第一场极板隔离开，
其中
第二场极板包括屏蔽部分，其位于第一场极板和漏电极之间的区域中，并且用于将第一场极板与漏电极屏蔽开，和
该屏蔽部分的上端位于第一场极板的上表面上方，
由此，在栅极长度方向上的截面图中，
当其中第二场极板与包括第一场极板和栅电极的结构的上部交叠的交叠区域的在栅极长度方向上的长度指定为Lol和栅极长度指定为Lg时，
满足下面表示的关系：
0≤Lol/Lg≤1。
2.如权利要求1所述的场效应晶体管，
其中屏蔽部分的下端相对于第一场极板下端位于由III族氮化物半导体制成的层结构侧上。
3.如权利要求2所述的场效应晶体管，进一步包括：
第一绝缘膜，用于覆盖栅电极和漏电极之间的区域中的由III族氮化物半导体制成的层结构的表面，
其中在第一场极板和漏电极之间的区域中的第一绝缘膜处设置凹陷部分，和
以与第一绝缘膜的上表面接触的方式提供第一场极板，并且屏蔽部分的下端位于凹陷部分内。
4.如权利要求1所述的场效应晶体管，
其中第一场极板的下端相对于屏蔽部分的下端位于由III族氮化物半导体制成的层结构侧上。
5.如权利要求4所述的场效应晶体管，包括：
第一绝缘膜，用于覆盖栅电极和漏电极之间的区域中的由III族氮化物半导体制成的层结构的表面，以及
第二绝缘膜，提供在第一场极板和漏电极之间的区域中的第一绝缘膜上，
其中第一场极板以与第一绝缘膜的上表面接触的方式设置，且屏蔽部分的下端与第二绝缘膜的上表面接触。
6.如权利要求1至5中任一项所述的场效应晶体管，
其中第一场极板被偏置在与栅电极相同的电位。
7.如权利要求1-6中任一项所述的场效应晶体管，
其中第二场极板被偏置在与源电极相同的电位。
8.如权利要求1-7中任一项所述的场效应晶体管，
其中第一场极板与栅电极一起整体构造成单块形状。
9.如权利要求1-7中任一项所述的场效应晶体管，
其中第一场极板包括以与栅电极间隔开的方式提供的电场控制电极。
10.如权利要求1-9中任一项所述的场效应晶体管，
其中Lol＝0。
11.如权利要求1-9中任一项所述的场效应晶体管，
其中第二场极板表现出与第一场极板的一些交叠，且第二场极板不与栅电极交叠。
12.如权利要求1-11中任一项所述的场效应晶体管，
其中，在栅极长度方向上的截面图上，
当将从栅电极端部朝着漏电极的第一场极板的在栅极长度方向上的延伸宽度指定为Lfp1，以及将第二场极板的下表面的在栅极长度方向上的长度指定为Lfp2时，
满足以下表示的公式(1)：
0.5×Lfp1≤Lfp2    (1)。
13.如权利要求1-11中任一项所述的场效应晶体管，
其中
第二场极板以与覆盖第一场极板侧表面的绝缘膜接触的方式设置，
由此
以如下结构构造前述结构：
在栅极长度方向上的截面图上，
当将从栅电极端部朝着漏电极的第一场极板的在栅极长度方向上的延伸宽度指定为Lfp1；
将第二场极板的下表面的在栅极长度方向上的长度指定为Lfp2；
将栅电极和漏电极之间的距离指定为Lgd；和
将在第一场极板的侧表面处的绝缘膜的厚度指定为d3时，
满足以下表示的公式(1)和(2)：
0.5×Lfp1≤Lfp2    (1)
Lfp1+Lfp2+d3≤3/5×Lgd    (2)。
14.如权利要求1-13中任一项所述的场效应晶体管，
其中采用如下结构，在该结构中，
在栅极长度方向上的截面图中，
当将第二场极板下表面的在栅极长度方向上的长度指定为Lfp2，和
将在第一场极板和栅电极之间的区域中的第二场极板的下表面与由III族氮化物半导体制成的层结构之间的距离指定为d2时，满足下面表示的公式(3)：
d2≤0.5×Lfp2    (3)。
15.如权利要求1-14中任一项所述的场效应晶体管，
进一步包括第一绝缘膜，用于覆盖栅电极和漏电极之间的区域中的由III族氮化物半导体制成的层结构的表面，
其中第一绝缘膜是含氮的膜。
CN2006800291922A 2005-06-10 2006-06-12 场效应晶体管 Active CN101238561B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005171706 2005-06-10
JP171706/2005 2005-06-10
PCT/JP2006/311745 WO2006132418A1 (ja) 2005-06-10 2006-06-12 電界効果トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010105043537A Division CN101976686A (zh) 2005-06-10 2006-06-12 场效应晶体管

Publications (2)

Publication Number Publication Date
CN101238561A true CN101238561A (zh) 2008-08-06
CN101238561B CN101238561B (zh) 2011-08-24

Family

ID=37498600

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800291922A Active CN101238561B (zh) 2005-06-10 2006-06-12 场效应晶体管
CN2010105043537A Pending CN101976686A (zh) 2005-06-10 2006-06-12 场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105043537A Pending CN101976686A (zh) 2005-06-10 2006-06-12 场效应晶体管

Country Status (5)

Country Link
US (1) US7863648B2 (zh)
EP (1) EP1901341A4 (zh)
JP (1) JP4968067B2 (zh)
CN (2) CN101238561B (zh)
WO (1) WO2006132418A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895669A (zh) * 2015-02-16 2016-08-24 瑞萨电子株式会社 半导体器件
CN112103337A (zh) * 2019-06-18 2020-12-18 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP2312635B1 (en) 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5388514B2 (ja) * 2008-09-09 2014-01-15 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US20120248533A1 (en) * 2011-04-04 2012-10-04 Rob Van Dalen Field plate and circuit therewith
EP2525524B1 (en) 2011-05-12 2016-08-10 Nxp B.V. Transponder, reader and methods for operating the same
JP5845638B2 (ja) * 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
JP5596636B2 (ja) * 2011-07-15 2014-09-24 シャープ株式会社 電界効果トランジスタ
US9780738B2 (en) 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US9024324B2 (en) 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication
US9673286B2 (en) * 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
US9911817B2 (en) 2015-07-17 2018-03-06 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
WO2017069462A1 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
JP2017107942A (ja) * 2015-12-08 2017-06-15 株式会社東芝 半導体装置
US10014401B2 (en) * 2016-01-25 2018-07-03 Electronics And Telecommunications Research Institute Semiconductor device with passivation layer for control of leakage current
US9660134B1 (en) * 2016-04-08 2017-05-23 Palo Alto Research Center Incorporated Nitride semiconductor polarization controlled device
WO2020033431A1 (en) * 2018-08-06 2020-02-13 Macom Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
JP2020113625A (ja) * 2019-01-10 2020-07-27 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
JP7368107B2 (ja) * 2019-05-22 2023-10-24 株式会社東芝 半導体装置
US11855198B2 (en) 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US11848371B2 (en) 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
US20220376058A1 (en) * 2020-07-07 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
TW202236396A (zh) * 2021-02-16 2022-09-16 美商高效電源轉換公司 閘極金屬層-絕緣體層-場板金屬層積體電路電容器及其形成方法
CN117916866A (zh) * 2022-06-15 2024-04-19 英诺赛科(苏州)半导体有限公司 基于氮化物的半导体器件及其制造方法
CN118369769A (zh) * 2022-11-04 2024-07-19 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104259A (en) 1980-12-22 1982-06-29 Hitachi Ltd Metal oxide semiconductor device
JPH0196966A (ja) * 1987-10-09 1989-04-14 Mitsubishi Electric Corp 電界効果トランジスタ
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP2001118122A (ja) 1999-10-22 2001-04-27 Toppan Printing Co Ltd 視覚復号型暗号を利用した記録媒体
JP3353764B2 (ja) * 1999-11-12 2002-12-03 日本電気株式会社 半導体装置の製造方法
JP2002118122A (ja) * 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
JP2001230263A (ja) 2001-01-29 2001-08-24 Nec Corp 電界効果型トランジスタ
JP3744381B2 (ja) 2001-05-17 2006-02-08 日本電気株式会社 電界効果型トランジスタ
JP2002353444A (ja) 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP2004221344A (ja) 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP4568118B2 (ja) * 2003-01-29 2010-10-27 株式会社東芝 パワー半導体素子
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP2004327919A (ja) 2003-04-28 2004-11-18 Renesas Technology Corp 半導体装置
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
TWI560783B (en) 2003-09-09 2016-12-01 Univ California Fabrication of single or multiple gate field plates
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
EP2312635B1 (en) * 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895669A (zh) * 2015-02-16 2016-08-24 瑞萨电子株式会社 半导体器件
CN112103337A (zh) * 2019-06-18 2020-12-18 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN112103337B (zh) * 2019-06-18 2022-02-08 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
JP4968067B2 (ja) 2012-07-04
CN101238561B (zh) 2011-08-24
JPWO2006132418A1 (ja) 2009-01-08
US20090230429A1 (en) 2009-09-17
EP1901341A1 (en) 2008-03-19
US7863648B2 (en) 2011-01-04
CN101976686A (zh) 2011-02-16
EP1901341A4 (en) 2009-07-15
WO2006132418A1 (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
CN101238561B (zh) 场效应晶体管
US20230420526A1 (en) Wide bandgap transistors with gate-source field plates
US10109713B2 (en) Fabrication of single or multiple gate field plates
CN101238560B (zh) 场效应晶体管
EP3008760B1 (en) Recessed field plate transistor structures
EP3008759B1 (en) Cascode structures with gan cap layers
CA2566756C (en) Wide bandgap hemts with source connected field plates
EP2432021B1 (en) A transistor with a field plate
US11594625B2 (en) III-N transistor structures with stepped cap layers
WO2021230283A1 (ja) 電力増幅用半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130814

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130814

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

TR01 Transfer of patent right

Effective date of registration: 20180125

Address after: Tokyo, Japan

Patentee after: Missubishi Electric Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Renesas Electronics Corporation

TR01 Transfer of patent right