JPWO2006132418A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JPWO2006132418A1
JPWO2006132418A1 JP2007520206A JP2007520206A JPWO2006132418A1 JP WO2006132418 A1 JPWO2006132418 A1 JP WO2006132418A1 JP 2007520206 A JP2007520206 A JP 2007520206A JP 2007520206 A JP2007520206 A JP 2007520206A JP WO2006132418 A1 JPWO2006132418 A1 JP WO2006132418A1
Authority
JP
Japan
Prior art keywords
field plate
electrode
insulating film
effect transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007520206A
Other languages
English (en)
Other versions
JP4968067B2 (ja
Inventor
宮本　広信
広信 宮本
安藤　裕二
裕二 安藤
岡本　康宏
康宏 岡本
中山　達峰
達峰 中山
井上　隆
隆 井上
一樹 大田
一樹 大田
彰男 分島
彰男 分島
笠原　健資
健資 笠原
康裕 村瀬
康裕 村瀬
高治 松永
高治 松永
勝己 山之口
勝己 山之口
秀徳 嶋脇
秀徳 嶋脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007520206A priority Critical patent/JP4968067B2/ja
Publication of JPWO2006132418A1 publication Critical patent/JPWO2006132418A1/ja
Application granted granted Critical
Publication of JP4968067B2 publication Critical patent/JP4968067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、良好な高電圧動作特性と高周波特性とを兼ね備えた電界効果トランジスタを提供する。本発明では、第１のフィールドプレート電極（１１６）と第２のフィールドプレート電極（１１８）とを設ける電界効果トランジスタ（１００）において、第２のフィールドプレート電極（１１８）は、第１のフィールドプレート電極（１１６）とドレイン電極（１１４）との間の領域にあって、第１のフィールドプレート電極（１１６）をドレイン電極（１１４）から遮蔽する遮蔽部（１１９）を含む。また、ゲート長方向における断面視において、第１のフィールドプレート電極（１１６）とゲート電極（１１３）とから構成される構造体の上部に第２のフィールドプレート電極（１１８）がオーバーラップするオーバーラップ領域のゲート長方向の長さをＬｏｌとし、ゲート長をＬｇとしたときに、０≦Ｌｏｌ／Ｌｇ≦１である。

Description

本発明は、III族窒化物半導体を用いた電界効果トランジスタに関する。特には、本発明は、III族窒化物半導体を利用するヘテロ接合電界効果トランジスタにおいて、優れた高周波特性、ならびに、高電圧特性を達成する構造に関する。
III族窒化物半導体を用いた電界効果トランジスタとして、従来、図１７に示すものがある（非特許文献１：安藤（Ｙ．Ａｎｄｏ）ら、２００１年インターナショナル・エレクトロン・デバイス・ミーティング・ダイジェスト（ＩＥＤＭ０１−３８１〜３８４））。図１７は、ヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；以下ＨＪＦＥＴという）の構成を示す断面図である。
このＨＪＦＥＴ２００においては、サファイア基板２０９の上にＡｌＮバッファ層２１１が形成されている。ＡｌＮバッファ層２１１の上にＧａＮチャネル層２１２が形成され、その上にＡｌＧａＮ電子供給層２１３が形成されている。その上にソース電極２０１およびドレイン電極２０３が形成されており、これらの電極はＡｌＧａＮ電子供給層２１３にオーム性接触している。また、ソース電極２０１とドレイン電極２０３との間に、ゲート電極２０２が形成され、このゲート電極２０２は、ＡｌＧａＮ電子供給層２１３にショットキー性接触している。そして、最上層には、表面保護膜として機能するＳｉＮ膜２２１が形成されている。
このようなＨＪＦＥＴ２００においては、ＡｌＧａＮ／ＧａＮヘテロ接合を有するため、コラプス量とゲート耐圧の間にトレード・オフが存在し、その制御が非常に困難である。ＡｌＧａＮ／ＧａＮヘテロ接合においては、ＡｌＧａＮ層とＧａＮ層の格子不整合に起因するストレスによってピエゾ分極が発生し、ＡｌＧａＮ電子供給層２１３／ＧａＮチャネル層２１２の界面に、２次元電子ガスが供給される。このため、素子表面にストレスを生じる保護膜（ＳｉＮ膜２２１）を形成すると、ＨＪＦＥＴ２００の素子特性に影響を与える。以下、この点について説明する。
図１８は、ＳｉＮ膜２２１の厚さとコラプス量（図中○印）およびゲート耐圧（図中△印）との関係である。なお、コラプスとは、ＨＪＦＥＴが大信号動作する際に、表面トラップの応答によって表面に負電荷が蓄積された状態になり、最大ドレイン電流が低下する現象である。コラプスが顕著になると、大信号動作時のドレイン電流が抑制されるため、飽和出力が低下する。
このようにコラプスが顕著な素子の表面にＳｉＮ膜２２１を形成すると、ＳｉＮ膜２２１のストレスによってＡｌＧａＮ電子供給層２１３中のピエゾ分極電荷が増加し、表面負電荷を打ち消す効果がある。このため、コラプス量を減らすことができる。例えば、図１８において、ＳｉＮ膜２２１を有しない場合、つまり膜厚０ｎｍでは、コラプス量が６０％以上となっている。これに対し、ＳｉＮ膜２２１の膜厚が１００ｎｍの場合、コラプス量を１０％以下に抑制できる。
一方、上述の表面負電荷は、ゲート−ドレイン間の電界集中を緩和し、ゲート耐圧を高める効果がある。このため、ＳｉＮ膜２２１を厚くして表面負電荷が打ち消されると、ゲート−ドレイン間の電界集中が顕著になり、ゲート耐圧が低下する。
その結果、図１８に示したように、ＳｉＮ膜２２１の厚さの違いによって、コラプスとゲート耐圧の間にトレード・オフが存在する。
こうしたＨＪＦＥＴにおける課題を解決するため、フィールドプレート電極を付加したＨＪＦＥＴが提案されている（非特許文献２：Ｌｉら、２００１年エレクトロニクス・レターズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）、ｖｏｌ．３７、ｐ．１９６〜１９７）。図１９は、このようなＨＪＦＥＴの構成を示す断面図である。
図１９に示したＨＪＦＥＴ２５０は、ＳｉＣ基板２１０などの基板上に形成される。ＳｉＣ基板２１０上にはＡｌＮバッファ層２１１が形成されている。このＡｌＮバッファ層２１１上にＧａＮチャネル層２１２が形成されている。ＧａＮチャネル層２１２の上には、ＡｌＧａＮ電子供給層２１３が形成されている。ＡｌＧａＮ電子供給層２１３には、オーム性接触したソース電極２０１およびドレイン電極２０３が設けられ、これらの間に、ゲート電極２０２が設けられている。ゲート電極２０２は、ドレイン側にひさし状に張り出したフィールドプレート部２０５を有し、ＡｌＧａＮ電子供給層２１３とショットキー性接触している。ＡｌＧａＮ電子供給層２１３の表面は、ＳｉＮ膜２２１で覆われており、フィールドプレート部２０５の直下には、このＳｉＮ膜２２１が存在する。
フィールドプレート部２０５を付加することにより、耐圧の低下を抑制することができるため、コラプスとゲート耐圧のトレード・オフ改善が可能である。
ところが、図１９を参照して前述したＨＪＦＥＴ２５０について本発明者が検討したところ、例えば、６０Ｖ以上の高電圧で動作を行うと、再びコラプスが現れ、６０Ｖ以上の高電圧動作から期待される出力密度が得られないことが明らかになった。
また、フィールドプレートを設けた場合、図１６および図２０に示すように、フィールドプレート電極の直下の寄生容量による帰還容量が大きくなり、フィールドプレートを設けない場合に比べて利得が低下することが報告されている（非特許文献３：安藤ら、電子情報通信学会研究会、２００３年１月）。図１６は、ＳｉＮ膜２２１およびフィールドプレートを有するＨＪＦＥＴのゲート−ドレイン間の電気力線を説明する図である。また、図２０は、トランジスタの動作電圧と利得との関係を示す図である。図２０において、ＬＦＰは、フィールドプレート電極の長さであり、この例では１μｍである。
また、特許文献１：特開２００５−９３８６４号公報には、複数のフィールドプレートを有する電力用半導体装置が開示されている。この電力用半導体装置によれば、第２フィールドプレート電極の介在電極部が第１フィールドプレート電極とドレイン電極との間に介在することにより、ゲート−ドレイン間容量を実質的にキャンセルするとされている。
ところが、上記文献（特許文献１：特開２００５−９３８６４号公報）に記載の構成について、本発明者らが検討したところ、後述するように、高周波領域における利得を向上させつつ、耐圧特性を向上させるという点で、改善の余地があることが明らかになった。
本発明は上記事情に鑑みてなされたものであり、良好な高周波特性と、高電圧動作時における優れた耐圧特性とを兼ね備えた電界効果トランジスタを提供する。
本発明者らは、電界効果トランジスタの高周波領域における利得を向上させて高周波特性を向上させつつ、耐圧特性を向上させるという観点で、鋭意検討を行った。具体的には、ゲート耐圧を確保するためのフィールドプレートを有するトランジスタ（図１９）について、周波数ｆと線形利得（以下、単に「利得」とも呼ぶ。）との関係について検討した。トランジスタでは、ある周波数を超えると利得が急激に低下する「転換点」が存在することが一般に知られている。電界効果トランジスタは、転換点よりも低い周波数領域で使用することになるため、転換点が低周波数側に存在すると、使用可能な周波数の上限が低下することになる。
図２１は、転換点を説明する図である。図中に実線で示したように、周波数ｆｃが転換点であり、これより高周波数側では利得が著しく低下する。このことから、高周波特性を向上させるためには、利得を向上させるとともに、転換点を高周波数側に位置させることが必要となることが判る。
また、解決しようとする課題の項で前述した特許文献１：特開２００５−９３８６４号公報には、第１フィールドプレート電極の上面からソース電極の上面にわたって第２フィールドプレート電極が形成されたパワーＨＥＭＴが記載されている。このパワーＨＥＭＴでは、第２フィールドプレート電極とソース電極とが動作領域にて電気的に接続されており、これらが同電位となっている。そこで、次に、こうしたトランジスタについて本発明者が検討したところ、図２１中に点線で示したように、第１フィールドプレート電極からソース電極にわたって第２フィールドプレート電極を設けた場合、低周波領域における利得が向上するものの、転換点が低周波数側（図中ｆｃ'）にシフトしてしまうことが新たに見出された。
そこで、本発明者らは、転換点のシフトの原因についてさらに検討した。その結果、ゲート電極および第一フィールドプレートから構成される構造体と第二フィールドプレートとのオーバーラップ領域の長さが、ゲート長に対して大きくなると、転換点が低周波数側にシフトするという知見を新たに得た。
なお、本明細書において、オーバーラップ領域とは、ゲート長方向における断面視において、第一フィールドプレートとゲート電極とから構成される構造体の上部に第二フィールドプレートが配置されている領域であって、第二フィールドプレートと構造体とがゲート長方向に互いにオーバーラップしている領域である。実施例にて後述するように、このオーバーラップ領域がゲート長に対して長くなると、転換点が低周波数側にシフトしてしまうため、その転換点よりも高周波数領域における利得が著しく低下する傾向が認められた。
以上の知見に基づき、本発明者らは、耐圧特性に優れるとともに、高利得かつ転換点を高周波数側に位置するトランジスタについて検討した。その結果、デュアルフィールドプレート構造を有する電界効果トランジスタにおいて、フィールドプレート電極のオーバーラップ領域を特定の構造とするとともに、第二フィールドプレートに遮蔽部を設けることにより、こうしたトランジスタを実現可能であることが見出された。
本発明は、こうした新たな知見に基づきなされたものである。
本発明によれば、
ヘテロ接合を含むIII族窒化物半導体層構造と、
該III族窒化物半導体層構造上に離間して形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極の間に配置されたゲート電極と、
前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の上部に設けられるとともに、前記III族窒化物半導体層構造と絶縁された第一フィールドプレートと、
前記III族窒化物半導体層構造の上部に設けられるとともに、前記III族窒化物半導体層構造および前記第一フィールドプレートと絶縁された第二フィールドプレートと、
を含み、
前記第二フィールドプレートが、前記第一フィールドプレートと前記ドレイン電極との間の領域にあって前記第一フィールドプレートを前記ドレイン電極から遮蔽する遮蔽部を含み、
前記遮蔽部の上端が、前記第一フィールドプレートの上面よりも上部に位置しており、
ゲート長方向における断面視において、前記第一フィールドプレートと前記ゲート電極とから構成される構造体の上部に前記第二フィールドプレートがオーバーラップするオーバーラップ領域のゲート長方向の長さをＬｏｌとし、ゲート長をＬｇとしたときに、
０≦Ｌｏｌ／Ｌｇ≦１
である電界効果トランジスタが提供される。
本発明にかかる電界効果トランジスタにおいては、III族窒化物半導体層構造の上部に、III族窒化物半導体層構造の上部および第一フィールドプレートと絶縁された第二フィールドプレートを含み、第二フィールドプレートが遮蔽部を含む。そして、遮蔽部は、第一フィールドプレートとドレイン電極との間の領域にあって、第一フィールドプレートを前記ドレイン電極から遮蔽するとともに、遮蔽部の上端が、第一フィールドプレートの上面よりも上部に位置している。
ここで、前記ドレイン電極側の領域において、第一フィールドプレートの上部の角部は、電気力線が集中する箇所であるため、この部分を確実に遮蔽することが寄生容量を低減するために重要である。本発明の電界効果トランジスタにおいては、上記構造により、第一フィールドプレートの側方において、第一フィールドプレートの側面から上端（上部の角部）を経由してその上部に至る領域に第二フィールドプレートが設けられている。このため、第一フィールドプレートの上部角部を確実に遮蔽して、寄生容量の発生を抑制することができる。
なお、本明細書において、遮蔽部は、第二フィールドプレートにおいて、第一フィールドプレートとドレイン電極との間の電界を遮蔽する部分である。遮蔽部は、電界をほぼ完全に遮蔽するように構成されていてもよいし、一部を遮蔽するように構成されていてもよい。第二フィールドプレート全体が遮蔽部となっていてもよいし、一部が遮蔽部となっていてもよい。また、本明細書において、「上部」に位置するとは、III族窒化物半導体層構造から遠ざかる側に位置することをいい、「下部」に位置するとは、III族窒化物半導体層構造側に位置することをいう。
また、本発明の電界効果トランジスタにおいては、オーバーラップ領域のゲート長方向の長さＬｏｌが、
０≦Ｌｏｌ／Ｌｇ≦１
となっている。
０＝Ｌｏｌとすることにより、ゲート電極および第一フィールドプレートから構成される構造体と第二フィールドプレートとの間の寄生容量の発生をさらに確実に抑制することができる、また、転換点の低周波数側へのシフトをさらに確実に抑制できるため、高周波領域における利得の低下をさらに確実に抑制することができる。このため、高周波特性をさらに確実に向上させることができる。
また、０＜Ｌｏｌ／Ｌｇ≦１とすることにより、ゲート電極−ドレイン電極間における電界集中をさらに安定的に緩和し、転換点を高周波数側に存在させることが可能となる。よって、本発明の電界効果トランジスタは、高周波特性に優れた構造となっている。
本発明の電界効果トランジスタにおいて、前記遮蔽部の下端が、前記第一フィールドプレートの下端よりも前記III族窒化物半導体層構造の側に位置する構成とすることができる。こうすれば、第一フィールドプレートをドレイン電極に対してより一層効果的に遮蔽することができる。
なお、本明細書において、遮蔽部の下端とは、例えば、遮蔽部の下面であり、この遮蔽部の下面が段差や傾斜を有する場合、III族窒化物半導体層構造側の端部をいう。
この構成において、前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の表面を被覆する第一絶縁膜を有し、前記第一フィールドプレートと前記ドレイン電極との間の領域において、前記第一絶縁膜に凹部が設けられ、前記第一フィールドプレートが、前記第一絶縁膜上に接して設けられているとともに、前記遮蔽部の下端が前記凹部内に位置する構成とすることができる。このようにすれば、遮蔽部の下端が第一フィールドプレートの下端よりもIII族窒化物半導体層構造の側に位置する電界効果トランジスタをさらに製造安定性に優れた構成とすることができる。
また、本発明の電界効果トランジスタにおいて、前記第一フィールドプレートの下端が、前記遮蔽部の下端よりも前記III族窒化物半導体層構造の側に位置する構成とすることもできる。こうすることにより、ドレイン側（ゲート電極−ドレイン電極間）において、フィールドプレートの効き方を緩やかにし、理想的な電界分布とすることができる。このため、高周波特性の低下を最小限に抑えつつ、耐圧特性を効果的に向上させることができる。すなわち、第二フィールドプレートの遮蔽部に起因する、前記III族窒化物半導体層構造上面の電界変化を適正な範囲とすることができ、ドレイン側（ゲート電極−ドレイン電極間）に、理想的な電界分布を構成することができる。
この構成において、前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の表面を被覆する第一絶縁膜と、前記第一フィールドプレートと前記ドレイン電極との間の領域において、前記第一絶縁膜上に設けられた第二絶縁膜と、を有し、前記第一フィールドプレートが、前記第一絶縁膜上に接して設けられているとともに、前記遮蔽部の下端が前記第二絶縁膜上に接していてもよい。こうすれば、フィールドプレートとIII族窒化物半導体層構造との距離を変化させることにより静電容量の値を変化させることができる。このため、高周波特性の低下を最小限に抑えつつ、耐圧特性が効果的に向上した電界効果トランジスタをさらに安定的に製造可能な構成とすることができる。
以上説明したように、本発明によれば、良好な高電圧と高周波特性とを兼ね備えた電界効果トランジスタが実現される。
図１は、本発明の実施形態に係る電界効果トランジスタの構成と、ゲート−ドレイン領域における電界分布を反映する電気力線を模式的に示す断面図である。 図２は、本発明の実施形態に係る電界効果トランジスタの構成と、各構成要素のサイズの定義を示す断面図である。 図３は、実施例の電界効果トランジスタの構成を示す断面図である。 図４は、実施例１の電界効果トランジスタにおいて、評価された動作電圧とパワー特性（飽和出力密度、線形利得）との関係を示す図である。 図５は、実施例に係る、ゲートリセス構造を採用している電界効果トランジスタの構成を示す断面図である。 図６は、実施例２において作製される、パラメータＬｆｄが異なる複数種の電界効果トランジスタの一つの構成を示す断面図である。 図７は、実施例２において作製される、パラメータＬｆｄが異なる複数種の電界効果トランジスタを用いて、評価された該トランジスタのパラメータＬｆｄと利得との関係を示す図である。 図８は、実施例２において作製される、パラメータＬｆｄが異なる複数種の電界効果トランジスタの一つの構成を示す断面図である。 図９は、実施例３において作製される、パラメータＬｆｐ２が異なる複数種の電界効果トランジスタを用いて、評価された該トランジスタのパラメータＬｆｐ１およびＬｆｐ２と利得との関係を示す図である。 図１０は、実施例４において作製される、パラメータＬｆｐ２が異なる複数種の電界効果トランジスタを用いて、評価された該トランジスタのパラメータＬｆｐ１、Ｌｆｐ２、およびｄ３と耐圧との関係を示す図である。 図１１は、本発明の他の実施形態に係る電界効果トランジスタの構成を示す断面図である。 図１２は、実施例５において作製される、パラメータｄ２が異なる複数種の電界効果トランジスタを用いて、評価された該トランジスタのパラメータｄ２およびＬｆｐ２と利得との関係を示す図である。 図１３は、本発明の他の実施形態に係る電界効果トランジスタの構成を示す断面図である。 図１４は、実施例７において作製される、パラメータＬｆｄが異なる複数種の電界効果トランジスタの一つの構成を示す断面図である。 図１５は、本発明の他の実施形態に係る電界効果トランジスタの構成を示す断面図である。 図１６は、従来の、フィールドプレート電極を具えていない電界効果トランジスタの構成と、ゲート−ドレイン領域における電界分布を反映する電気力線を模式的に示す断面図である。 図１７は、従来の、フィールドプレート電極を具えていない電界効果トランジスタの構成を模式的に示す断面図である。 図１８は、図１７に示される構成の、従来の電界効果トランジスタにおいて評価された、最上層のＳｉＮ膜厚とコラプスによる電流変化およびゲート耐圧とを示す図である。 図１９は、ゲート電極と一体型の形状に作製されるフィールドプレート電極を具えている、従来の電界効果トランジスタの構成を模式的に示す断面図である。 図２０は、ゲート電極と一体型の形状に作製されるフィールドプレート電極を具えている、あるいは、具えていない、二種の従来の電界効果トランジスタにおける、動作電圧と利得との関係を示す図である。 図２１は、従来の電界効果トランジスタにおいて、ゲート電極と一体型の形状に作製される第一のフィールドプレート電極に加えて、第二のフィールドプレート電極を設ける際、その電界効果トランジスタの周波数と利得との関係の変化を模式的に示す図である。 図２２は、図３に示す構成を有する、実施例１に記載する電界効果トランジスタにおける、周波数と利得との関係を示す図である。
上記図面中、下記の符号は、以下の意味を有する。
１００ 電界効果トランジスタ
１１０ 基板
１１１ 窒化物半導体
１１２ ソース電極
１１３ ゲート電極
１１４ ドレイン電極
１１５ 第１の絶縁膜
１１６ 第１のフィールドプレート電極
１１７ 第２の絶縁膜
１１８ 第２のフィールドプレート電極
１１９ 遮蔽部
１３１ ＡｌＮバッファ層
１３２ ＧａＮ層
１３３ ＡｌＧａＮ層
以下、本発明の実施の形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同一の符号を付し、以下の説明において共通する説明を適宜省略する。
下記する実施の形態では、動作モードが「Ｄｅｐｌｅｔｉｏｎ モード」のＦＥＴ、特には、ＨＪＦＥＴにおいて、本発明が発揮する効果と、その好適な態様を示す。
（第１の実施の形態）
図１は、本実施の形態の窒化物半導体電界効果トランジスタの構成を示す断面図である。図１に示した電界効果トランジスタ１００は、窒化物半導体を用いたＨＪＦＥＴであって、デュアルフィールドプレート構造を有するトランジスタである。
このトランジスタは、ヘテロ接合を含むIII族窒化物半導体層構造（窒化物半導体１１１）と、窒化物半導体１１１に離間して形成されたソース電極１１２およびドレイン電極１１４と、ソース電極１１２とドレイン電極１１４との間に配置されたゲート電極１１３と、ゲート電極１１３とドレイン電極１１４との間の領域において、窒化物半導体１１１の上部に設けられるとともに、窒化物半導体１１１と絶縁された第一フィールドプレート（第１のフィールドプレート電極１１６）と、窒化物半導体１１１の上部に設けられるとともに、窒化物半導体１１１および第１のフィールドプレート電極１１６と絶縁された第二フィールドプレート（第２のフィールドプレート電極１１８）と、を含む。
第２のフィールドプレート電極１１８は、第１のフィールドプレート電極１１６とドレイン電極１１４との間の領域にあって第１のフィールドプレート電極１１６をドレイン電極１１４から遮蔽する遮蔽部１１９を含む。また、第２のフィールドプレート電極１１８が、ゲート長方向の断面視において、段差部を有し、段と段とを接続する縦型部が遮蔽部１１９となっている。
遮蔽部１１９の上端は、第１のフィールドプレート電極１１６の上面よりも上部、つまり、窒化物半導体１１１から遠ざかる側に位置している。
ゲート長方向における断面視において、第１のフィールドプレート電極１１６とゲート電極１１３とから構成される構造体の上部に第２のフィールドプレート電極１１８がオーバーラップするオーバーラップ領域のゲート長方向の長さをＬｏｌとし、ゲート長をＬｇとしたときに、
０≦Ｌｏｌ／Ｌｇ≦１
である。例えば、Ｌｏｌ＝０、つまりＬｏｌ／Ｌｇ＝０とすることができる。
図１においては、第２のフィールドプレート電極１１８は第１のフィールドプレート電極１１６の側面を被覆する一層の絶縁膜（第２の絶縁膜１１７）に接して設けられている。第２のフィールドプレート電極１１８が、第１のフィールドプレート電極１１６の側面から上面にわたって設けられた絶縁膜（第２の絶縁膜１１７）ともオーバーラップしている。
電界効果トランジスタ１００は、ゲート電極１１３とドレイン電極１１４の間の領域において、窒化物半導体１１１の表面を被覆する第一絶縁膜（第１の絶縁膜１１５）と、第１のフィールドプレート電極１１６とドレイン電極１１４との間の領域において、第１の絶縁膜１１５上に設けられた第二絶縁膜（第２の絶縁膜１１７）と、を有し、第１のフィールドプレート電極１１６が、第１の絶縁膜１１５上に接して設けられているとともに、遮蔽部１１９の下端が第２の絶縁膜１１７上に接している。これは、第１のフィールドプレート電極１１６の下端は、遮蔽部１１９の下端よりも窒化物半導体１１１の側に位置する構成である。
第１のフィールドプレート電極１１６は、ゲート電極１１３と同電位となっている。また、第２のフィールドプレート電極１１８が、ソース電極１１２と同電位となっている。具体的には、ソース電極１１２と第２のフィールドプレート電極１１８とが、動作層領域内では電気的に独立に形成され、動作層の断面視においてはソース電極１１２と第２のフィールドプレート電極１１８とが分離形状であるとともに、アイソレーション領域内でソース電極１１２と第２のフィールドプレート電極１１８とが電気的に接続されている。
第１のフィールドプレート電極１１６は、ゲート電極１１３と連続一体に構成されている。なお、本明細書において、「連続一体」とは、連続体として一体に成形されていることをいう。また、単一部材からなり、接合部を有しない構造であることが好ましい。
図１においては、第２のフィールドプレート電極１１８と第１のフィールドプレート電極１１６とがオーバーラップしているとともに、第２のフィールドプレート電極１１８とゲート電極１１３ともオーバーラップしているが、第２のフィールドプレート電極１１８と第１のフィールドプレート電極１１６とがオーバーラップしているとともに、第２のフィールドプレート電極１１８とゲート電極１１３とはオーバーラップしていない構成とすることもできる。
また、ゲート長方向の断面視において、ゲート長をＬｇ、ゲート電極１１３端部からドレイン電極１１４に向かう第１のフィールドプレート電極１１６のゲート長方向の延出幅をＬｆｐ１、第２のフィールドプレート電極１１８の下面のゲート長方向の長さ、つまり、遮蔽部１１９のゲート側端部から第２のフィールドプレート電極１１８のドレイン側端部までの第２のフィールドプレート１１８下面のゲート長方向の長さをＬｆｐ２、としたときに、下記式（１）を満たすように構成されていてもよい。
０．５×Ｌｆｐ１≦Ｌｆｐ２ （１）
また、ゲート電極１１３の側面を被覆する第２の絶縁膜１１７に接して第２のフィールドプレート電極１１８が設けられ、ゲート長方向の断面視において、ゲート電極１１３端部からドレイン電極１１４に向かう第１のフィールドプレート電極１１６のゲート長方向の延出幅をＬｆｐ１、第２のフィールドプレート電極１１８の下面のゲート長方向の長さをＬｆｐ２、ゲート電極１１３とドレイン電極１１４との距離をＬｇｄ、第１のフィールドプレート電極１１６の側面における第２の絶縁膜１１７の厚さをｄ３、としたときに、
下記式（１）および式（２）を満たすように構成されていてもよい。
０．５×Ｌｆｐ１≦Ｌｆｐ２ （１）
Ｌｆｐ１＋Ｌｆｐ２＋ｄ３≦３／５×Ｌｇｄ （２）
また、ゲート長方向の断面視において、第２のフィールドプレート電極１１８の下面のゲート長方向の長さをＬｆｐ２、第１のフィールドプレート電極１１６とゲート電極１１３との間の領域における第２のフィールドプレート電極１１８の遮蔽部１１９の下面と、窒化物半導体１１１との距離をｄ２、としたときに、下記式（３）を満たすように構成されていてもよい。
ｄ２≦０．５×Ｌｆｐ２ （３）
第１の絶縁膜１１５は、窒素を含む膜である。
なお、第１のフィールドプレート電極１１６（第一フィールドプレート）の下面と、窒化物半導体１１１（III族窒化物半導体層構造）の上面と間には、絶縁膜のみが存在する、例えば、第一絶縁膜（第１の絶縁膜１１５）が存在する形態とされる。その際、第一絶縁膜（第１の絶縁膜１１５）の厚さｄ１は、第１のフィールドプレート電極１１６（第一フィールドプレート）に印加される電圧に起因して、該第一絶縁膜（第１の絶縁膜１１５）中に形成される電界が、この絶縁膜の絶縁破壊を引き起こす、破壊電界強度を超えない範囲に選択する。例えば、ゲート１１３に印加されるターンオン電圧：約１Ｖと同じ電圧が、第１のフィールドプレート電極１１６（第一フィールドプレート）に印加される際にも、該破壊電界強度を超えない範囲とする条件として、第一絶縁膜（第１の絶縁膜１１５）がＳｉＮ膜である場合、少なくとも、ｄ１≧１ｎｍの範囲に選択することが必要である。また、第１のフィールドプレート電極１１６（第一フィールドプレート）を、ゲート電極と同電位とした際、有効な電界緩和を達成する上では、Ｌｆｐ１とｄ１の比率を、少なくとも、Ｌｆｐ１≧ｄ１の範囲に選択することが必要である。一般に、第一絶縁膜（第１の絶縁膜１１５）に利用する絶縁膜の誘電率：ε１、真空中の誘電率：ε０を利用して、表記する際、Ｌｆｐ１とｄ１の比率を、Ｌｆｐ１≧ｄ１×（ε１/ε０）の範囲に選択することが好ましい。例えば、第一絶縁膜（第１の絶縁膜１１５）がＳｉＮ膜である場合、ＳｉＮ膜の誘電率をεＳｉＮと表記すると、Ｌｆｐ１とｄ１の比率を、Ｌｆｐ１≧ｄ１×（εＳｉＮ/ε０）の範囲に選択することが好ましい。
一方、第１のフィールドプレート電極１１６（第一フィールドプレート）と、第２のフィールドプレート電極１１８（第二フィールドプレート）とは、第二絶縁膜（第２の絶縁膜１１７）を挟んでいる状態に形成する形態とされる。
以下、電界効果トランジスタ１００の構成をさらに詳細に説明する。
電界効果トランジスタ１００においては、基板１１０上に成長した窒化物半導体１１１の表面に、ソース電極１１２およびドレイン電極１１４が形成されている。ゲート電極１１３と第１の絶縁膜１１５を挟んだ第１のフィールドプレート電極１１６が形成され、デバイスの活性領域上あるいは絶縁分離領域上で、ゲート電極１１３と電気的に接続されている。さらに、第２のフィールドプレート電極１１８が第２の絶縁膜１１７を挟んで第１のフィールドプレート電極１１６と隣接し２重（デュアル）フィールドプレート構造となり、デバイスの絶縁分離領域上でソース電極１１２と電気的に接続されている。
窒化物半導体１１１は、例えば、ＡｌＮバッファ層、ＧａＮ層およびＡｌＧａＮ層が下（基板１１０側）からこの順に積層された構成とする。
基板１１０の材料は、例えば、ＳｉＣ、サファイアまたはＳｉとする。また、ＧａＮ、ＡｌＧａＮ等のIII族窒化物半導体基板等を用いてもよい。
第１の絶縁膜１１５および第２の絶縁膜１１７は、例えば、ともにＳｉＮ膜等の窒素を含む膜とする。こうすることにより、これらの絶縁膜を表面保護膜としての効果をさらに高め、ＨＪＦＥＴにおけるコラプスを、さらに効果的に抑制することができる。
特には、窒化物半導体１１１（III族窒化物半導体層構造）の表面を被覆する、第１の絶縁膜１１５（第一絶縁膜）にＳｉＮ膜を利用し、また、第２の絶縁膜１１７（第二絶縁膜）にもＳｉＮ膜を利用すると、このＳｉＮ膜に起因して、窒化物半導体１１１（III族窒化物半導体層構造）の表面に歪応力が加わり、その結果、電流コラプス低減に効果を示す。加えて、第１の絶縁膜１１５（第一絶縁膜）にＳｉＮ膜を利用することによって、窒化物半導体１１１（III族窒化物半導体層構造）との界面に導入される界面準位の密度を低くする効果もある。少なくとも、第１の絶縁膜１１５（第一絶縁膜）に、窒素を含む膜を利用すると、例えば、ＳｉＯ２膜を利用する際にしばしば観測される、酸素に起因する電子トラップ準位が高い密度で導入される現象を回避できる。例えば、窒素を含む膜としては、ＳｉＮ以外に、ＳｉＯＮ、ＢＮ、ＡｌＮなどが挙げられる。ＳｉＮ以外の、これらの窒素を含む膜を第１の絶縁膜１１５（第一絶縁膜）に利用する際、その被覆に起因して、窒化物半導体１１１（III族窒化物半導体層構造）の表面に導入される歪応力の方向が、ＳｉＮを利用する際と同じ方向であれば、電流コラプス低減に効果を示す。
また、窒化物半導体１１１（III族窒化物半導体層構造）の表面に導入される歪応力の大きさが、ＳｉＮを利用する際の歪応力の大きさよりも、小さくなると、ゲート・リーク電流低減の付随的な効果を示す。
例えば、第１の絶縁膜１１５（第一絶縁膜）にＳｉＮ膜を利用し、一方、第２の絶縁膜１１７（第二絶縁膜）には、それ以外の窒素を含む膜を利用する形態とすることもできる。但し、その際には、窒化物半導体１１１（III族窒化物半導体層構造）の表面に導入される歪応力の方向が、ＳｉＮを利用する際の歪応力の方向と同じとなる場合には、電流コラプス低減の効果が得られえる。
なお、ＳｉＯＮ等、窒素に加えて、電子トラップ準位を形成する酸素などを含んでいる、窒素を含む膜を第１の絶縁膜１１５（第一絶縁膜）に利用すると、ＳｉＮを利用する際と比較して、界面準位の密度が高くなる可能性がある。その際にも、導入される界面準位の密度は、ＳｉＯ２膜を利用する際と比較して、ＳｉＯＮ膜を利用することで、相対的に抑制される。この相対的に低い界面準位の密度においては、ゲート電極近傍の界面において、該電子トラップ準位に電子が捕獲されても、第１のフィールドプレート電極（第一フィールドプレート）が、ゲート電極と同じ電位とされる際、該第１のフィールドプレート電極（第一フィールドプレート）による電界によって、該電子トラップ準位に電子が捕獲されているチャネル部を変調できる結果、電流コラプスの発生を抑止する効果が得られる。
電界効果トランジスタ１００においては、第２のフィールドプレート電極１１８がソース電極１１２と同電位となることにより第１のフィールドプレート電極１１６とドレイン電極１１４間の電気力線の大部分を終端、遮蔽する。したがって、第１のフィールドプレート１１６と同電位のゲート電極１１３とドレイン電極１１４間の帰還容量を大幅に低減することが可能となりトランジスタの高周波領域の利得が向上する。さらに空気よりも誘電率の高い第２の絶縁膜１１７を挟んでゲート電極１１３と同電位の第１のフィールドプレート電極１１６とソース電極１１２と同電位の第２のフィールドプレート電極１１８がドレイン電極１１４方向に順次配置されることで、ゲート電極１１３近傍の電界集中が第１のフィールドプレート電極１１６のみの従来構造の場合と比較して大幅に緩和される。従って、より高いドレイン電圧までトランジスタ動作が可能となる。
また、電界効果トランジスタ１００においては、第２のフィールドプレート電極１１８が、窒化物半導体１１１の表面ではなく、第２の絶縁膜１１７上に形成されている。このため、大信号動作する際に、第２のフィールドプレート電極１１８から窒化物半導体１１１の表面への電子の注入を低く抑えることができる。電子が注入されると表面トラップに負電荷が蓄積された状態になり、最大ドレイン電流が減少する現象(仮想ゲート現象)が発生する。このため、本実施形態の構造を用いることにより、窒化物半導体トランジスタにおける負の電荷の注入による仮想ゲート現象に起因する特性劣化を好適に抑制することができる。
また、電界効果トランジスタ１００は、第１のフィールドプレート電極１１６およびゲート電極１１３と第２のフィールドプレート電極１１８とのオーバーラップ領域のゲート長方向の長さＬｏｌとゲート長Ｌｇとの間に、
（ｉ）Ｌｏｌ＝０、または
（ｉｉ）０＜Ｌｏｌ／Ｌｇ≦１
が成り立つ構成となっている。
オーバーラップ領域とは、ゲート長方向における断面視において、第２のフィールドプレート電極１１８と第１のフィールドプレート電極１１６およびゲート電極１１３からなる構造体とがゲート長方向に互いにオーバーラップしている領域である。
オーバーラップ領域を、上記（ｉｉ）を満たす構成とすることにより、利得の転換点を高周波数側に存在させることが可能であるため、高周波領域における利得の低下を抑制し、高周波特性を向上させつつ、第１のフィールドプレート電極１１６をドレイン電極１１４からさらに確実にシールドすることができる。そして、ＬｏｌとＬｇとの比を上記範囲とすることにより、ゲート・ソース間の余分な寄生容量の大きさを、ゲート電極１１３のゲート長Ｌｇに起因する真の容量に対して充分に小さくすることができる。
なお、上記（ｉｉ）を満たす構成の場合、さらに好ましくは、０＜Ｌｏｌ／Ｌｇ≦０．７とすることができる。こうすることにより、ゲート・ソース間の寄生容量をさらに好適に抑制することができる。また、転換点の周波数をさらに確実に高周波数側に位置させることができる。
また、オーバーラップ領域の長さＬｏｌが上記（ｉ）を満たす構成とすることにより、ゲート・ソース間の寄生容量をさらに効果的に抑制することができる。また、利得の低下をさらに好適に抑制可能である。
なお、第１のフィールドプレート電極１１６（第一フィールドプレート）側壁と、第２のフィールドプレート電極１１８（第二フィールドプレート）の遮蔽部１１９と間も、第二絶縁膜（第２の絶縁膜１１７）が挟まれている結果、付加的な寄生容量が生成している。この遮蔽部１１９に起因する、付加的な寄生容量も、ゲート・ソース間の寄生容量に寄与を示す。かかる遮蔽部１１９に起因する、付加的な寄生容量の寄与を抑制する上では、第１のフィールドプレート電極１１６（第一フィールドプレート）側壁の高さ：ｈｆｐ１は、少なくとも、ゲート電極１１３の高さ：ｈｇを超えない範囲に設定する。すなわち、図２に示す構成において、第１のフィールドプレート電極１１６（第一フィールドプレート）側壁の高さ：ｈｆｐ１は、一般に、ｈｆｐ１≦０．４μｍの範囲に選択することが好ましい。
遮蔽部１１９は、第２のフィールドプレート電極１１８のうち、第１のフィールドプレート電極１１６とドレイン電極１１４との間に設けられるとともに、基板１１０の法線方向に延在する領域である。遮蔽部１１９は、第１のフィールドプレート電極１１６の側面に沿って設けられており、第１のフィールドプレート電極１１６をドレイン電極１１４から遮蔽する。そして、遮蔽部１１９の上面が第１のフィールドプレート電極１１６の上端よりも上部に位置しているため、電気力線の集中しやすい第１のフィールドプレート電極１１６の上部の角部およびその上下の領域を遮蔽部１１９により遮蔽することができる。このため、第１のフィールドプレート電極１１６とドレイン電極１１４との間の帰還容量の発生を好適に抑制することができる。
また、第１のフィールドプレート電極１１６の下端が、遮蔽部１１９の下端よりも窒化物半導体１１１側に位置する。これは、各々のフィールドプレート直下の絶縁膜の厚さが、ゲート電極１１３側から遠ざかるにつれて厚くなっている構成である。さらに具体的には、ゲート電極１１３とドレイン電極１１４との間に、ゲート電極１１３と同電位の第１のフィールドプレート電極１１６と、ソース電極１１２と同電位の第２のフィールドプレート電極１１８とが、それぞれ、第１の絶縁膜１１５および第２の絶縁膜１１７上に順次形成されている。このようにすることによって、ドレイン側においてフィールドプレートの効き方を緩やかにし、理想的な電界分布とすることができる。このため、耐圧をさらに効果的に向上させることができる。
また、第１のフィールドプレート電極１１６は、ゲート電極１１３と連続一体に形成されており、ゲート電極１１３と同電位である。また、第２のフィールドプレート電極１１８は、所定の電位に固定することでき、例えば、ソース電極１１２と同電位である。このようにすることによって、第１のフィールドプレート電極１１６とドレイン電極１１４との間の容量をより一層確実に低減することができる。また、第２のフィールドプレート電極１１８に印加される電圧をダイナミックに変動させてもよい。
電界効果トランジスタ１００においては、第２のフィールドプレート電極１１８は、第１のフィールドプレート電極１１６とドレイン電極１１４との間に設けられ、第２のフィールドプレート電極１１８がソース電極１１２と電気的に接続されている。また、第２のフィールドプレート電極１１８は、ゲート電極１１３と同電位の第１のフィールドプレート電極１１６と第２の絶縁膜１１７とを挟んで電気的に分離されている。このような構成とすることにより、ドレイン電極１１４から第１のフィールドプレート電極１１６に向かっていた大部分の電気力線を第２のフィールドプレート電極１１８が終端、遮蔽することができる。このため、第１のフィールドプレート電極１１６とドレイン電極１１４との間で発生する帰還容量成分を大幅に低減することができる。
以上のように、本実施の形態の構造を用いることにより、ドレイン電極１１４とゲート電極１１３との間の帰還容量が大幅に低減されるとともに、ソース電極１１２とゲート電極１１３との間の寄生容量が効果的に抑制される。さらに、ゲート電極１１３の近傍の電界集中が大幅に緩和される。このため、高利得と高電圧動作との両立が可能となり、高周波における出力特性を格段に向上させることができる。また、第１の絶縁膜１１５および第２の絶縁膜１１７としてＳｉＮ膜を用いることにより、ＳｉＮ膜を表面保護膜として好適に機能させて、コラプスの発生を効果的に抑制することができる。したがって、例えば、６０Ｖ以上の動作電圧においても、コラプスとゲート耐圧のトレード・オフを改善するとともに、ゲート電極とドレイン電極間の帰還容量を低減して高い利得を有する高周波電界効果トランジスタが実現される。
したがって、本実施の形態によれば、高電圧・高利得で動作する高周波・高出力の電界効果トランジスタを安定的に得ることができる。
また、本実施の形態において、０≦Ｌｆｄであり、かつ第２の絶縁膜１１７の両側に接して第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８とがそれぞれ設けられた構成である。第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８とが一層の絶縁膜（第２の絶縁膜１１７）によって離隔された構成とすることにより、第１のフィールドプレート電極１１６をドレイン電極１１４からさらに確実に遮蔽することができる。
ここで、第１の絶縁膜１１５の表面に同一水平面上に第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８を設けた後、その上面全面に絶縁膜を設けてこれらのフィールドプレート間を絶縁する場合、電極間の埋設不良により絶縁膜にエアギャップが生じる懸念がある。すると、エアギャップにおける誘電率の低下により、第１のフィールドプレート電極１１６のゲート電極１１３に対する遮蔽効果が低下する懸念がある。そこで、本実施の形態では、第１のフィールドプレート電極１１６形成後、第１のフィールドプレート電極１１６の側面から第１の絶縁膜１１５の上面にわたって第２の絶縁膜１１７を設け、第２の絶縁膜１１７上に第２のフィールドプレート電極１１８を形成することにより、第２の絶縁膜１１７にエアギャップが形成されることが抑制される。よって、第２のフィールドプレート電極１１８を第２の絶縁膜１１７に直接接する状態で安定的に形成可能である。
電界効果トランジスタ１００において、第２のフィールドプレート電極１１８の寸法は、電界集中の緩和と帰還容量低減の観点から決定することができ、例えば、図２において、以下のように決めることがさらに好ましい。なお、図２および以下の説明において、各記号の意味は以下の通りである。
Ｌｇ：ゲート長、
Ｌｆｐ１：ゲート電極１１３のドレイン側端部から第１のフィールドプレート電極１１６のドレイン電極１１４側端部までの長さ、
Ｌｆｐ２：第２のフィールドプレート電極１１８の下面のゲート長方向の長さ、つまり、遮蔽部１１９のゲート側端部から第２のフィールドプレート電極１１８のドレイン側端部までの第２のフィールドプレート１１８下面のゲート長方向の長さ、
Ｌｆｄ：第１のフィールドプレート電極１１６とゲート電極１１３とから構成される構造体と第２のフィールドプレート電極１１８の第２の絶縁膜１１７を挟んでの交差量、
Ｌｇｄ：ゲート電極１１３とドレイン電極１１４との間の距離、
Ｌｆｇ：第１のフィールドプレート電極１１６とゲート電極１１３とから構成される構造体および第２の絶縁膜１１７と第２のフィールドプレート電極１１８の第２の絶縁膜１１７を挟んでの交差量、Ｌｆｇ＝Ｌｏｌ＋ｄ３である、
ｄ１：第１のフィールドプレート電極１１６の底面と窒化物半導体１１１との距離。図２では、第１の絶縁膜１１５の厚さに対応する。
ｄ２：第２のフィールドプレート電極１１８の底面（遮蔽部１１９の下面）と窒化物半導体１１１との距離。図２では、第１の絶縁膜１１５の厚さと第２の絶縁膜１１７の厚さの和に対応する。
ｄ３：第１のフィールドプレート電極１１６（その側面）と第２のフィールドプレート電極１１８に挟まれた絶縁膜の厚さ。図２においては、第２の絶縁膜１１７のゲート長方向の厚さに対応する。
Ｌｏｌ：ゲート電極１１３と第１のフィールドプレート電極１１６とから構成される構造体と第２のフィールドプレート電極１１８とのオーバーラップ領域のゲート長方向の長さ。
また、第１のフィールドプレート電極１１６のドレイン側への張り出し量：Ｌｆｐ１は、例えば、０．５μｍとすることができる。こうすることにより、ゲート電極１１３のドレイン側端部への電界集中を、より一層効果的に抑制することができる。また、Ｌｆｐ１は、１．５μｍ以下とすることができる。こうすることにより、例えば、第２のフィールドプレート電極１１８と、ソース電極１１２とを、同じ電位とする形態において、帰還容量の増加に伴う高周波特性の低下をさらに確実に抑制することができる。
また、電界効果トランジスタ１００の第２のフィールドプレート電極１１８に関して、
ゲート長方向の長さＬｆｐ２は、例えば、
０．５×Ｌｆｐ１≦Ｌｆｐ２ （１）
とすることができる。こうすることにより、第１のフィールドプレート電極１１６とドレイン電極１１４との間の電気力線をさらに充分に遮断することができる。
一方、耐圧の観点からは、第２のフィールドプレート電極１１８の端部をドレイン電極１１４から一定割合の距離だけ離すことが好ましい。この点では、第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８に挟まれた絶縁膜の厚さをｄ３、ゲート電極１１３とドレイン電極１１４間の距離をＬｇｄとすると、例えば、
Ｌｆｐ１＋Ｌｆｐ２＋ｄ３≦３／５×Ｌｇｄ （２）
を満たす構成とすることができる。こうすることにより、より一層ゲート耐圧を向上させることができる。また、上記式（１）および式（２）をともに満たす構成とすることがさらに好ましい。
なお、ゲート電極１１３とドレイン電極１１４との間の距離：Ｌｇｄは、破壊電界強度（３×１０６Ｖ／ｃｍ）と、高周波動作を行う際ｍゲート電極とドレイン電極との間に形成される電位差とを考慮すると、少なくとも、Ｌｇｄ≧０．５μｍとすることが必要である。一方、Ｌｇｄが不必要に長い場合、上述する界面準位への電子の捕獲に起因する、パワー特性の低下を引き起こす要因ともなる。その点を考慮すると、ゲート電極１１３とドレイン電極１１４との間の距離：Ｌｇｄは、大きくとも、Ｌｇｄ≦６μｍとすることが必要である。
第１のフィールドプレート電極１１６（第一フィールドプレート）と、第２のフィールドプレート電極１１８（第二フィールドプレート）との挟まれる絶縁膜、すなわち、第二絶縁膜（第２の絶縁膜１１７）は、この両者間を絶縁分離している。第１のフィールドプレート電極１１６（第一フィールドプレート）を、ゲート電極１１３と同じ電位に、第２のフィールドプレート電極１１８（第二フィールドプレート）をソース電極１１２と同じ電位にする際、かかる部位において、第二絶縁膜（第２の絶縁膜１１７）の絶縁破壊が生じないように、絶縁膜の厚さ：ｄ３を選択する必要がある。例えば、ゲートのターンオン電圧１Ｖの時に、該第二絶縁膜（第２の絶縁膜１１７）の絶縁破壊強度Ｅｂｒｅａｋ２とすると、少なくとも、Ｅｂｒｅａｋ２＞（１Ｖ／ｄ３）、すなわち、ｄ３＞（１Ｖ／Ｅｂｒｅａｋ２）を満足するようにする。
一方、第１のフィールドプレート電極１１６（第一フィールドプレート）と、第２のフィールドプレート電極１１８（第二フィールドプレート）と、それに挟まれる絶縁膜で構成されるキャパシタに起因する寄生容量を低減する上では、第二絶縁膜（第２の絶縁膜１１７）に用いる絶縁膜の厚さ：ｄ３、ならびに、該絶縁膜の誘電率：ε２は、０．５μｍ≧ｄ３／（ε２／ε０）≧０．０１μｍの範囲に選択することが好ましい。
また、第１の絶縁膜１１５の厚さをｄ１としたとき、第１のフィールドプレート電極１１６とドレイン電極１１４間の絶縁膜上の第２のフィールドプレート電極１１８と窒化物半導体１１１の距離ｄ２は、例えば、
ｄ２≦０．５×Ｌｆｐ２ （３）
とすることができる。上記構成は、例えば、第１の絶縁膜１１５の厚さおよび第２の絶縁膜１１７の厚さを、上記式（３）を満たす厚さになるよう調節することにより得られる。こうすれば、第１のフィールドプレート電極１１６とドレイン電極１１４間の電気力線をより一層充分に遮断することができる。
なお、第２のフィールドプレート電極１１８と窒化物半導体１１１の距離ｄ２は、例えば、第１の絶縁膜１１５の厚さ：ｄ１および第２の絶縁膜１１７の厚さ：ｄ３の和である際、その下限は、（ｄ１＋ｄ３）の下限によって決まる。一方、後述するように、リセス処理を行った後、第２のフィールドプレート電極１１８を形成する際には、絶縁膜の厚さ：ｄ２は、第２のフィールドプレート電極１１８（第二フィールドプレート）に印加される電圧に起因して、該絶縁膜中に形成される電界が、この絶縁膜の絶縁破壊を引き起こす、破壊電界強度を超えない範囲に選択する。例えば、第２のフィールドプレート電極１１８（第二フィールドプレート）を、ソース電極と同じ電位とする際には、該破壊電界強度を超えない範囲とする条件として、絶縁膜がＳｉＮ膜である場合、少なくとも、ｄ２≧１ｎｍの範囲に選択することが必要である。
以下の実施の形態では、第１の実施の形態と異なる点を中心に説明する。
（第２の実施の形態）
第１の実施の形態においては、第１のフィールドプレート電極１１６の下面（下端）が、遮蔽部１１９の下面（下端）よりも窒化物半導体１１１の側に位置する構成の場合について説明した。第１および以下の実施の形態に記載の電界効果トランジスタにおいて、遮蔽部１１９の下面（下端）が、第１のフィールドプレート電極１１６の下面（下端）よりも下部、すなわち窒化物半導体１１側に位置する構成とすることもできる。本実施の形態では、このようなトランジスタについて、説明する。
図１１は、本実施の形態の電界効果トランジスタの構成を示す断面図である。
図１１に示した電界効果トランジスタでは、遮蔽部１１９の下端（下面）が、第１のフィールドプレート電極１１６の下端（下面）よりも窒化物半導体１１１の側に位置する。具体的には、ゲート電極１１３とドレイン電極１１４との間の領域において、窒化物半導体１１１表面を被覆する第１の絶縁膜１１５を有し、第１のフィールドプレート電極１１６とドレイン電極１１４との間の領域において、第１の絶縁膜１１５に凹部（不図示）が設けられ、第１のフィールドプレート電極１１６が、第１の絶縁膜１１５上に接して設けられている。そして、第２のフィールドプレート電極１１８の遮蔽部１１９の下端（下面）が凹部内に位置しており、第２のフィールドプレート電極１１８の下面およびその近傍が、凹部内に埋設されている。また、遮蔽部１１９の形成領域において、第２の絶縁膜１１７が除去されるとともに、第１の絶縁膜１１５がエッチング除去されて薄化している。そして、遮蔽部１１９が薄化部に接している。
このようにすれば、遮蔽部１１９の上部（上端）が第１のフィールドプレート電極１１６の上面から上部に突出するとともに、遮蔽部１１９の下面（下端）が第１のフィールドプレート電極１１６の下面（下端）よりも窒化物半導体１１１側に突出する構成となる。このため、特に電気力線の集中しやすい第１のフィールドプレート電極１１６の上部の角部および下部の角部を、ドレイン電極１１４に対して、さらに効果的に遮蔽することができる。このため、ゲート電極１１３と第１のフィールドプレート電極１１６が連続一体に形成された一体型の構成において、第１のフィールドプレート電極１１６とドレイン電極１１４の間の帰還容量をさらに低減し、高周波特性を向上させることができる。
（第３の実施の形態）
以上の実施の形態においては、ゲート電極１１３と第１のフィールドプレート電極１１６が連続一体に形成された一体型の構成に関して説明したが、ゲート電極１１３と第１のフィールドプレート電極１１６が別個の部材に構造的に分離され、素子のアイソレーション領域（不図示）で電気的に接続する構成とすることもできる。本実施の形態は、こうした構成の電界効果トランジスタに関する。
図１３は、本実施の形態の電界効果トランジスタの構成を示す断面図である。図１３に示した電界効果トランジスタは、第１のフィールドプレート電極１１６が、ゲート電極１１３から離隔して設けられた電界制御電極となっている。
本実施の形態においても、第一の実施の形態と同様の効果が得られる。
さらに、図１３に示した電界効果トランジスタにおいては、ゲート長方向の断面視において、第１のフィールドプレート電極１１６が、ゲート電極１１３から離隔および絶縁して設けられている。この構成では、第１の実施の形態と異なり、第１のフィールドプレート電極１１６の電位はゲート電極１１３と独立に制御してもよい。第１のフィールドプレート電極１１６は所定の電位に固定することが可能であり、例えば、ゲート電極１１３と同電位とする。これにより、ゲート電極１１３のドレイン側端部への電界集中をさらに安定的に抑制することができる。
また、ゲート電極１１３と第１のフィールドプレート電極１１６とが別の部材として互いに離隔して設けられているため、これらの材料をそれぞれ独立に選択することが可能となる。例えば、ゲート電極１１３として、ショットキー特性が良好な金属材料を選択するとともに、第１のフィールドプレート電極１１６として、配線抵抗が低く、第一の絶縁膜１１５と密着性の良い金属材料を選択できる。よって、高利得および高電圧動作の観点から、第１の実施の形態よりもさらに優れた高周波・高出力特性が得られるという効果を奏する。
なお、実施例において後述するように、本実施の形態のように、ゲート電極１１３と離隔して設けられた第１のフィールドプレート電極１１６を有する場合においても、第２の実施の形態と同様に、遮蔽部１１９の形成領域において、第２の絶縁膜１１７が除去されるとともに、第１の絶縁膜１１５の一部がエッチング除去されており、第２のフィールドプレート電極１１８の下面（下端）が第１のフィールドプレート電極１１６の下面（下端）よりも下側（窒化物半導体１１１側）に位置する構成とすることもできる。図１５は、このようなトランジスタの構成を示す断面図である。
下記の実施例においては、ＦＥＴの動作にかかわるキャリアとして、電子を用いる事例を示すが、勿論、キャリアとして、正孔を用いる構成においても、第２のフィールドプレートによる遮蔽効果は、全く同様に得られる。
以下、具体的な実施例を用いて、以上の実施の形態の構成をさらに詳細に説明する。実施例１〜実施例５は、第１または第２の実施の形態に対応し、実施例６〜実施例１０は第２または第３の実施の形態に対応する。
（実施例１）
本実施例では図３に示す電界効果トランジスタを作成し、従来のトランジスタと比較した。図３は、本実施例の電界効果トランジスタの構成を示す断面図である。図３に示した電界効果トランジスタにおいて、基板１１０として高抵抗ＳｉＣ基板を用いた。
基板１１０上に、窒化物半導体１１１に対応する層として、４ｎｍのＡｌＮバッファ層１３１、２０００ｎｍのＧａＮ層１３２、およびＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）をこの順に形成した。次に、ＴｉおよびＡｌをこの順に蒸着し、リフトオフ工程を用いることにより、ソース電極１１２およびドレイン電極１１４を形成した。そして、窒素雰囲気中６５０℃で熱処理することにより、これらの電極とＡｌＧａＮ層１３３との間のオーミックコンタクトを形成した。
その後、ソース電極１１２とドレイン電極１１４との間に、例えば、プラズマＣＶＤ法を用いて、第１の絶縁膜１１５として、ＳｉＮ膜を１００ｎｍ形成した。そして、ゲート電極１１３が形成される領域をドライエッチングにより開口し、第１の絶縁膜１１５に開口部を形成した。
続いて、第１の絶縁膜１１５上の所定の領域に、開口部を埋め込むようにＮｉおよびＡｕをこの順に蒸着し、リフトオフ法により、ゲート電極１１３と第１のフィールドプレート電極１１６の一体型電極を形成した。なお、ゲート電極１１３のゲート長Ｌｇ＝０．５μｍとし、第１のフィールドプレート電極１１６のＬｆｐ１＝０．５μｍとした。
さらに、ソース電極１１２の上部からドレイン電極１１４の上部にわたる領域に、第２の絶縁膜１１７として、ＳｉＮ膜を１５０ｎｍ成膜した。そして、第２の絶縁膜１１７の上部に接して第２のフィールドプレート電極１１８を形成した。第２のフィールドプレート電極用、Ｔｉ、Ｐｔ、およびＡｕ電極を順次蒸着し、リフトオフすることにより、第２の絶縁膜１１７上の所定の領域に、第２のフィールドプレート電極１１８を形成した。第２のフィールドプレート電極１１８において、Ｌｆｄ＝０．４μｍ、Ｌｆｐ２＝１．０μｍとした。
その後の配線工程において、第２のフィールドプレート電極１１８とソース電極１１２とを、アイソレーション領域（不図示）にて電気的に接続した。
また、本実施例のトランジスタの構造に因る効果を、従来構造に対して比較するため、従来構造のフィールドプレートを具えるトランジスタとして、第２のフィールドプレート電極１１８を有しない電界効果トランジスタ（図１９）を作成した。
図４は、動作周波数５ＧＨｚにおける本実施例および従来のトランジスタのパワー特性評価結果を示す図である。本実施例では、トランジスタの発熱の影響を抑制して、本実施例のトランジスタの構造に因る効果を明確にするため、ゲート幅２ｍｍの基本素子のパルス動作で比較した。
図４に示したように、従来のトランジスタ（図１９）では、比較的低い動作電圧においても、フィールドプレート部２０５に因る帰還容量により、充分な利得が得られず、４０Ｖ以上の動作電圧においても、利得が１５ｄＢ程度であった。また、出力密度についても、６０Ｖ以上の動作電圧において、電流コラプスが現れて１０Ｗ／ｍｍの値で飽和の傾向にあった。
これに対し、本実施例のトランジスタでは、ゲート電極−ドレイン電極間の帰還容量が低減されるため、低い動作電圧から１７ｄＢ程度の高い利得が得られた。さらに、第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８とが、第２の絶縁膜１１７を介して隣接しているため、電界集中の緩和効果が高くなり、１００Ｖ動作まで電流コラプスは現れず、１５Ｗ／ｍｍの飽和出力密度を実現した。
なお、以上においては、ＡｌＧａＮ層１３３をリセスエッチングせずに、ゲート電極１１３を形成したトランジスタを例に用いたが、ＮｉおよびＡｕの蒸着前に、ＡｌＧａＮ層１３３をリセスエッチングし、その後、ゲート電極１１３を形成してもよい。この場合、図５に示した構造が得られる。図５は、本実施例の電界効果トランジスタの別の構成を示す断面図である。図５の構造は、所謂、ゲートリセス構造（以下、リセスゲート構造とも呼ぶ。）である。図５においては、ＧａＮ層１３２とソース電極１１２およびドレイン電極１１４との間にＡｌＧａＮ層１３３が設けられており、ソース電極１１２とドレイン電極１１４との間の領域において、ＡｌＧａＮ層１３３に凹部が設けられている。そして、ゲート電極１１３の下部の一部が、ＡｌＧａＮ層１３３の凹部に埋め込まれているとともに、ソース電極１１２およびドレイン電極がＡｌＧａＮ層１３３の上面に接して設けられている。この構造により、第１のフィールドプレート電極１１６の作用と相俟ってさらに優れたゲート耐圧が得られる。
図５に示した電界効果トランジスタを用いて同様の評価を行ったところ、さらに利得の高いトランジスタ特性が得られた。
次に、図４の評価に用いたトランジスタについて、周波数と利得の関係を調べた。具体的には、図３および図１９に示したトランジスタにおいて、動作電圧５０Ｖ、電源電圧Ｖｄｄ＝５０Ｖ、ゲート幅Ｗｇ＝２ｍｍ、ゲート長Ｌｇ＝０．５μｍ、Ｌｆｐ１＝０．５μｍ、ｄ３＝１５０ｎｍとして、Ｌｆｄ＝０μｍ、０．２μｍ、０．５μｍ、０．７μｍ、１．０μｍおよび１．５μｍと変化させて、利得が急激に低下する転換点を調べた。
図２２（ａ）および図２２（ｂ）は、転換点の測定結果を示す図である。図２２（ａ）は、周波数（ＧＨｚ）と最大安定電力利得（Ｍａｘｉｕｍ ｓｔａｂｌｅ ｐｏｗｅｒ ｇａｉｎ）ＭＳＧ：（ｄＢ）または最大有能電力利得（Ｍａｘｉｕｍ ａｖａｉｌａｂｌｅ ｐｏｗｅｒ ｇａｉｎ）：ＭＡＧ（ｄＢ）との関係を示す図である。図２２（ｂ）は、図３に示したトランジスタにおいて、Ｌｆｄ＝ｄ３＋Ｌｏｌ（μｍ）と転換点（ＧＨｚ）との関係を示す図である。
図２２（ａ）および図２２（ｂ）より、ゲート電極と一体型で形成されている、フィールドプレートを一つ有する従来のトランジスタ（図１９）に対して、図３に示した構成とすることにより、利得を向上させることが可能であった。そして、ゲート長Ｌｇ＝０．５μｍの構成において、０≦Ｌｆｄ≦０．５μｍとすることにより、転換点を１０ＧＨｚ以上に維持することが可能であり、例えば、５ＧＨｚ以上の高周波数領域においても、転換点よりも低周波数側で動作可能であり、高い利得を安定的に得ることが可能であることがわかった。
また、０≦Ｌｆｄ≦０．５μｍ、Ｌｇ＝０．５μｍ、ｄ３＝１５０ｎｍより、第１のフィールドプレート電極１１６およびゲート電極１１３と第２のフィールドプレート電極１１８とのオーバーラップ領域のゲート長方向の長さＬｏｌについて、Ｌｏｌ／Ｌｇ＝（Ｌｆｄ−ｄ３）／Ｌｇであり、
０≦Ｌｏｌ／Ｌｇ≦１
を満たす構成とすることにより、転換点を高周波数側に好適に維持することが可能であることが明らかになった。
また、本実施例では、第２のフィールドプレート電極１１８の材料として、Ｔｉ、Ｐｔ、およびＡｕの金属を用いたが、本実施例および以下の実施例において、第２のフィールドプレート電極１１８の材料は第２の絶縁膜１１７上で剥離しない導電材料であればこれに限られない。第２のフィールドプレート電極１１８の材料として、例えば、他に、ＴｉＮ、ＷＳｉ、ＷＮ、Ｍｏ、Ａｌ、Ｃｕ等の単層あるいは多層膜構造が挙げられる。
また、基板１１０に関しては、本実施例ではＳｉＣ基板を用いたが、本実施例および以下の実施例において、第１の実施の形態で上述したように、サファイア基板やＳｉ基板等、窒化物半導体結晶が形成できる他の基板を用いてもよい。
また、本実施例では、５ＧＨｚ帯の窒化物半導体トランジスタの場合を例にしたが、本実施例および以下の実施例において、他の周波数帯においても、例えば、２ＧＨｚ帯ではゲート長Ｌｇ＝０．７〜１．０μｍ程度を中心に、準ミリ波帯ではゲート長Ｌｇ＝０．１０〜０．２５μｍ程度を中心に作製すれば、同様の効果が得られる。また、各寸法が前述の関係式を満たすように構成することにより、さらに高電圧・高周波数特性に優れたトランジスタを得ることができる。
以下の実施例においては、実施例１と異なる点を中心に説明する。
（実施例２）
本実施例では、図３に示した電界効果トランジスタにおいて、ゲート電極１１３と第１のフィールドプレート電極１１６とから構成される構造体と第２のフィールドプレート電極１１８の第２の絶縁膜１１７を挟んでの交差量Ｌｆｄの遮蔽効果への影響に関して調べた。各部材の構成は以下の通りである。なお、本明細書において、積層構造は、下層側（基板１１０に近い側）から順に、「下層／（中層／）上層」のように記載する。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ
第１のフィールドプレート電極１１６：Ｎｉ／Ａｕ電極、Ｌｆｐ１＝０．５μｍ、ゲート電極１１３との一体型電極
第２の絶縁膜１１７：ＳｉＮ膜、膜厚１５０ｎｍ
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｐ２＝１．０μｍ
Ｌｆｄ＝−０．５μｍ、−０．２５μｍ、＋０．２５μｍ、＋０．５μｍ、＋０．７５μｍ、＋１．０μｍ
上記のように交差量Ｌｆｄの異なった素子を作製した。なお、Ｌｆｄ＝０において、第２の絶縁膜１１７と第２のフィールドプレート１１８の側面とが接し、Ｌｆｄ＜０では、これらが離隔している（図８）。また、配線工程において、第２のフィールドプレート電極１１８とソース電極１１２とを動作層領域にて電気的に接続した電界効果トランジスタ（図６）を作製した。図６に示した電界効果トランジスタにおいて、ソース・ドレイン間の距離Ｌｓｄ＝１．０μｍ、Ｌｆｄ＝１．５μｍとした。
得られたトランジスタ（図３）について、動作周波数５ＧＨｚでのパワー特性評価結果より求めた線形利得のＬｆｄ依存性を評価した。図７は、評価結果を示す図である。
従来のトランジスタでは、４０Ｖ以上の動作電圧においても利得が１５ｄＢ程度であった（図４）のに対し、図７より、本実施例のトランジスタにおいては利得が向上し、さらに、Ｌｆｄが正の値（Ｌｆｄ≧０）のときに、負の場合（図８）に比べて、利得が著しく向上することがわかる。これは、Ｌｆｄ≧０とすることにより、第２のフィールドプレート電極１１８の遮蔽効果がより一層大きく、ゲート電極−ドレイン電極間の帰還容量をさらに安定的に低減可能であるためと考えられる。また、図６に示した構成のトランジスタでは、充分な利得が得られなかった。
（実施例３）
本実施例では、図３に示した電界効果トランジスタにおいて、第１のフィールドプレート電極１１６の長さＬｆｐ１と第２のフィールドプレート電極１１８の長さＬｆｐ２との関係について調べた。各部材の構成は以下の通りである。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ
第１のフィールドプレート電極１１６：Ｎｉ／Ａｕ電極、Ｌｆｐ１＝０．５μｍ、ゲート電極１１３との一体型電極
第２の絶縁膜１１７：ＳｉＮ膜、膜厚２００ｎｍ（ｄ３＝０．２μｍ）
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｄ＝＋０．７５μｍ
Ｌｆｐ２＝０μｍ、０．１μｍ、０．２５μｍ、０．５μｍ、０．７５μｍ、１μｍ
得られたトランジスタ（図３）について、動作周波数５ＧＨｚでのパワー特性評価結果より求めた線形利得のＬｆｐ２依存性を評価した。図９は、結果を示す図である。
図９より、本実施例のトランジスタにおいては、利得が向上し、さらに、第１のフィールドプレート電極１１６の長さＬｆｐ１と第２のフィールドプレート電極１１８の長さＬｆｐ２の比に関して、０．５≦Ｌｆｐ２／Ｌｆｐ１、つまり上記式（１）を満たす構成において、第２のフィールドプレート電極１１８の使用に伴う、電気力線の遮断による遮蔽効果が高まり、ゲート−ドレイン電極間の帰還容量が低減して、利得の著しい向上がある。
（実施例４）
本実施例では、図３に示した電界効果トランジスタにおいて、第２のフィールドプレート電極１１８の長さＬｆｐ２の最大値について調べた。各部材の構成は以下の通りである。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ
第１のフィールドプレート電極１１６：Ｎｉ／Ａｕ電極、Ｌｆｐ１＝０．３μｍ、ゲート電極１１３との一体型電極
第２の絶縁膜１１７：ＳｉＮ膜、膜厚２００ｎｍ（ｄ３＝０．２μｍ）
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｄ＝＋０．７５μｍ
Ｌｆｐ２＝０μｍ、０．３μｍ、０．９μｍ、１．７μｍ、および２．３μｍ
Ｌｇｄ＝３．５μｍ
また、Ｌｆｐ１＝０μｍ、Ｌｆｐ２＝０μｍとしたトランジスタも比較のため作製した。
図１０は、得られたトランジスタの耐圧の評価結果を示す図である。図１０より、第１のフィールドプレート電極１１６の長さＬｆｐ１＝０．３μｍと第２の絶縁膜１１７の第１のフィールドプレート電極１１６側面の厚さｄ３＝０．２μｍのとき、第２のフィールドプレート電極１１８の長さＬｆｐ２が０から０．３μｍまで増加して、Ｌｆｐ１＋Ｌｆｐ２＋ｄ３が０．８μｍになると、耐圧は著しく向上して３００Ｖとなった。また、Ｌｆｐ２が２．３μｍに増加して、Ｌｆｐ１＋Ｌｆｐ２＋ｄ３が２．８μｍになると、耐圧が１５０Ｖまで急激に低下した。Ｌｆｐ１＋Ｌｆｐ２＋ｄ３が、Ｌｇｄ（＝３．５μｍ）に対して、３／５×Ｌｇｄより大きくなると、第２のフィールドプレート電極１１８のドレイン側端の電界集中が大きくなり、耐圧が低下したものと考えられる。従って、
Ｌｆｐ１＋Ｌｆｐ２＋ｄ３≦３／５×Ｌｇｄ （２）
を満たす構成とすることにより、耐圧をさらに向上させることができる。
なお、以上においては、ＡｌＧａＮ層１３３をリセスエッチングせずに、ゲート電極１１３を形成したトランジスタを例に用いたが、Ｎｉ／Ａｕの蒸着前に、ＡｌＧａＮ層１３３をリセスエッチングし、その後ゲート電極１１３を形成してもよい（図５）。この場合、さらに利得の高いトランジスタ特性が得られる。
（実施例５）
本実施例では、図３に示した電界効果トランジスタにおいて、第２のフィールドプレート電極１１８の長さＬｆｐ２と第２の絶縁膜１１７の厚さｄ２に関して調べた。各部材の構成は以下の通りである。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：いずれもＴｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ
第１のフィールドプレート電極１１６：Ｎｉ／Ａｕ電極、Ｌｆｐ１＝０．５μｍ、ゲート電極１１３との一体型電極
第２の絶縁膜１１７：ＳｉＯ２膜、膜厚０．１μｍ、０．３μｍ、０．５μｍ、および０．７μｍ
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｐ２＝１．０μｍ
また、第２の絶縁膜１１７のＳｉＯ２膜の厚さを０．１μｍとした装置の一部を分割してＳｉＯ２膜をエッチング除去した装置を作成した。また、第２の絶縁膜１１７のＳｉＯ２膜の厚さを０．１μｍとし、第１の絶縁膜１１５の厚さ１００ｎｍのうち５０ｎｍ分をエッチング除去した後、その上層に第２のフィールドプレート電極１１８として、Ｌｆｐ２＝１．０μｍのＴｉ／Ｐｔ／Ａｕ電極を蒸着リフトオフにより形成した試料も作製した（図１１）。
図１２は、動作周波数５ＧＨｚにおける、得られたトランジスタのパワー特性評価結果より求めた線形利得のｄ２／Ｌｆｐ２依存性を示す図である。図１２より、ｄ２／Ｌｆｐ２≦１／２で、第２のフィールドプレート電極１１８による遮蔽効果がさらに確実に現れた。
これより、
ｄ２≦０．５×Ｌｆｐ２ （３）
を満たす構成とすることにより、利得をさらに著しく向上させることができた。
（実施例６）
図１３は、本実施例の電界効果トランジスタの構成を示す断面図である。図１３に示した電界効果トランジスタにおいて、基板１１０として高抵抗ＳｉＣ基板を用いた。
基板１１０上に、窒化物半導体１１１に対応する層として、４ｎｍのＡｌＮバッファ層１３１、２０００ｎｍのＧａＮ層１３２、およびＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）をこの順に形成した。次に、ＴｉおよびＡｌをこの順に蒸着し、リフトオフ工程を用いることにより、ソース電極１１２およびドレイン電極１１４を形成した。そして、窒素雰囲気中、６５０℃で熱処理することにより、これらの電極とＡｌＧａＮ層１３３との間のオーミックコンタクトを形成した。
その後、第１の絶縁膜１１５として、ソース電極１１２とドレイン電極１１４との間に、例えば、プラズマＣＶＤ法を用いて、第１の絶縁膜１１５としてＳｉＮ膜を１００ｎｍ形成した。そして、ゲート電極１１３が形成される領域をドライエッチングにより開口し、第１の絶縁膜１１５に、ゲート長方向の開口幅が０．５μｍの開口部を形成した。
開口部に、ゲート長Ｌｇ＝０．５μｍであって第１の絶縁膜１１５に０．２μｍ乗り上げる構造のゲート電極１１３を形成した。ゲート電極１１３用金属として、障壁高さが従来のＮｉ金属より高く、ゲートリーク電流の小さいＰｔ（下層（基板側））／Ａｕ（上層）電極を形成した。Ｐｔ、およびＡｕをこの順に蒸着し、レジスト・リフトオフ工程を用いて形成した。
次に、第１のフィールドプレート電極１１６として、第１の絶縁膜１１５と密着性の良いＴｉ／Ｐｔ／Ａｕ電極を形成した。Ｔｉ、Ｐｔ、およびＡｕをこの順に蒸着した後、リフトオフして、Ｌｆｐ１＝０．８μｍの第１のフィールドプレート電極１１６をゲート電極１１３と離隔して形成した。
そして、第２の絶縁膜１１７として、ＳｉＮ膜を１５０ｎｍ成膜した。第２の絶縁膜１１７上に接して、第２のフィールドプレート電極１１８として、Ｌｆｄ＝０．４μｍ、Ｌｆｐ２＝１．０μｍのＴｉ／Ｐｔ／Ａｕ電極を蒸着リフトオフにより形成した。次の配線工程で、第２のフィールドプレート電極１１８とソース電極１１２とをアイソレーション領域（不図示）にて電気的に接続した。
得られたトランジスタは、実施例１と同等に、５ＧＨｚでのパルスパワー特性を示した。また、本実施例では、ゲート電極１１３と第１のフィールドプレート電極１１６として、それぞれ適した金属材料を用いたことで、トランジスタの特性、歩留まりが著しく向上した。ゲート電極１１３に最適な材料の適用が可能となったため、ゲートリーク電流の低減による素子の長期安定性がさらに増した。
また、以上においては、ＡｌＧａＮ層１３３をリセスエッチングせずに、ゲート電極１１３を形成したトランジスタで説明したが、Ｎｉ／Ａｕの蒸着前に、ＡｌＧａＮ層１３３をリセスエッチングした後に、ゲート電極１１３を形成すればリセスゲート構造が得られる。このような構成のトランジスタにおいては、さらに利得の高いトランジスタ特性が得られた。
なお、本実施例では、オーミックコンタクトを形成した後、第１の絶縁膜１１５として、ＳｉＮ膜をプラズマＣＶＤ法にて１００ｎｍ形成し、ドライエッチングによる開口で０．５μｍのＴ型のゲート電極１１３を形成した。もう１つの方法として、オーミック電極形成後、０．５μｍの矩形ゲート電極１１３を蒸着リフトオフにより形成し、例えば、プラズマＣＶＤ法を用いて、第１の絶縁膜１１５としてＳｉＮ膜を１００ｎｍ形成することも可能である。
以下の実施例では、実施例６と異なる点を中心に説明する。
（実施例７）
本実施例では、図１３に示したトランジスタについて、実施例２と同様に第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８の絶縁膜を挟んでの交差量Ｌｆｄの遮蔽効果に関して調べた。各部材の構成は以下の通りである。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ、Ｐｔ／Ａｕ電極
第１のフィールドプレート電極１１６：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｇ＝０．５μｍ、Ｌｆｐ１＝０．８μｍ
Ｌｆｄ＝−０．５μｍ、−０．２５μｍ、＋０．２５μｍ、＋０．５μｍ、＋０．７５μｍ、＋１．０μｍ
なお、ゲート長Ｌｇ＝０．５μｍのゲート電極１１３は、第１の絶縁膜１１５に０．２μｍ乗り上げる構造で形成した。また、Ｌｆｇは、ゲート長方向の断面視におけるゲート電極１１３の端部と第１のフィールドプレート電極１１６を被覆する第２の絶縁膜１１７の端部との距離であり、Ｌｆｇ＝Ｌｆｐ１＋ｄ３である。
得られたトランジスタの動作周波数５ＧＨｚでのパワー特性評価結果より、線形利得のＬｆｄ依存性を求めたところ、実施例２と同様の傾向であった。第１のフィールドプレート電極１１６と第２のフィールドプレート電極１１８の、第２の絶縁膜１１７を挟んでの交差量Ｌｆｄが正の値のとき、交差量Ｌｆｄが負の場合に比べて、第２のフィールドプレート電極１１８の効果がより一層大きく、利得の著しい向上があった。
（実施例８）
本実施例では、図１３に示したトランジスタについて、第３の実施例と同様に第１のフィールドプレート電極１１６の長さＬｆｐ１と第２のフィールドプレート電極１１８の長さＬｆｐ２の関係について調べた。各部材の構成は以下の通りである。なお、本実施例においても、ゲート長Ｌｇ＝０．５μｍのゲート電極１１３を、第１の絶縁膜１１５に０．２μｍ乗り上げる構造で形成した。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ、Ｐｔ／Ａｕ電極、Ｌｇｄ＝４．０μｍ
第１のフィールドプレート電極１１６：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｇ＝０．５μｍ、Ｌｆｐ１＝０．３μｍ
第２の絶縁膜１１７：ＳｉＮ膜、膜厚２００ｎｍ（ｄ３＝０．２μｍ）
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極
Ｌｆｐ２＝０μｍ、０．１μｍ、０．２５μｍ、０．５μｍ、０．７５μｍ、１μｍ
得られたトランジスタの動作周波数５ＧＨｚでのパワー特性を評価し、線形利得のＬｆｐ２依存性を求めた。その結果、本実施例においても、実施例３と同様に、第１のフィールドプレート電極１１６の長さＬｆｐ１と第２のフィールドプレート電極１１８の長さＬｆｐ２の比に関して、０．５≦Ｌｆｐ２／Ｌｆｐ１で、電気力線の遮断による遮蔽効果がより一層高まり、ゲート−ドレイン電極間の帰還容量が低減して利得の著しい向上が可能であった。
また、本実施例では、ゲート電極１１３と第１のフィールドプレート電極１１６として、それぞれ適した金属材料を用いたことで、トランジスタの特性、歩留まりが著しく向上した。
（実施例９）
本実施例では、図１３に示したトランジスタについて、実施例４と同様に第２のフィールドプレート電極１１８の長さＬｆｐ２の最大値について調べた。各部材の構成は以下の通りである。なお、本実施例においても、ゲート長Ｌｇ＝０．５μｍのゲート電極１１３を第１の絶縁膜１１５に０．２μｍ乗り上げる構造で形成した。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１
３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ、Ｐｔ／Ａｕ電極、Ｌｇｄ＝４．０μｍ
第１のフィールドプレート電極１１６：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｇ＝０．５μｍ、Ｌｆｐ１＝０．３μｍ
第２の絶縁膜１１７：ＳｉＮ膜、膜厚２００ｎｍ（ｄ３＝０．２μｍ）
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｄ＝＋０．７５μｍ
Ｌｆｐ２＝０μｍ、０．３μｍ、０．９μｍ、１．７μｍ、および２．３μｍ
得られたトランジスタの耐圧の評価の結果、実施例４と同様な傾向の結果が得られた。
Ｌｆｐ１＋Ｌｆｐ２＋ｄ３≦３／５×Ｌｇｄを満たす構成とすることにより、耐圧をより一層向上させることが可能であった。これは、Ｌｆｐ１＋Ｌｆｐ２＋ｄ３がＬｇｄ（＝４．０μｍ）に対して３／５×Ｌｇｄ以下の範囲では、３／５×Ｌｇｄより大きい範囲に比べて第２のフィールドプレート電極１１８のドレイン側端の電界集中がさらに抑制されて、耐圧が向上したものと考えられる。
また、本実施例においても、ゲート電極１１３と第１のフィールドプレート電極１１６として、それぞれ適した金属材料を用いたことで、トランジスタの特性、歩留まりが著しく向上した。
（実施例１０）
本実施例では、図１３に示したトランジスタについて、実施例５と同様に第２のフィールドプレート電極１１８の長さＬｆｐ２と第２の絶縁膜１１７の厚さｄ２に関して調べた。各部材の構成は以下の通りである。なお、本実施例においても、ゲート長Ｌｇ＝０．５μｍのゲート電極１１３を第１の絶縁膜１１５に０．２μｍ乗り上げる構造で形成した。
基板１１０：高抵抗ＳｉＣ基板
窒化物半導体１１１に対応する層：ＡｌＮバッファ層１３１（厚さ４ｎｍ）、ＧａＮ層１
３２（厚さ２０００ｎｍ）、ＡｌＧａＮ層１３３（Ａｌ組成比０．２５、厚さ３０ｎｍ）
第１の絶縁膜１１５：ＳｉＮ膜、膜厚１００ｎｍ
ソース電極１１２、ドレイン電極１１４：Ｔｉ／Ａｌ電極
ゲート電極１１３：ゲート長Ｌｇ＝０．５μｍ、Ｐｔ／Ａｕ電極
第１のフィールドプレート電極１１６：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｐ１＝０．８μｍ
第２の絶縁膜１１７：ＳｉＯ２膜、膜厚０．１μｍ、０．３μｍ、０．５μｍ、および０．７μｍ
第２のフィールドプレート電極１１８：Ｔｉ／Ｐｔ／Ａｕ電極、Ｌｆｐ２＝１．０μｍ
また、第２の絶縁膜１１７のＳｉＯ２膜の厚さを０．１μｍとした装置の一部を分割して、ＳｉＯ２膜をエッチング除去した装置を作成した。また、第２の絶縁膜１１７のＳｉＯ２膜の厚さを０．１μｍとし、第１の絶縁膜１１５の厚さ１００ｎｍのうち５０ｎｍ分をエッチング除去した後、その上層に第２のフィールドプレート電極１１８としてＬｆｐ２＝１．０μｍのＴｉ／Ｐｔ／Ａｕ電極を蒸着リフトオフにより形成した試料も作製した（図１５）。
得られたトランジスタについて、動作周波数５ＧＨｚでのパワー特性評価より線形利得のｄ２／Ｌｆｐ２依存性を調べた。その結果、実施例５と同様の傾向が認められ、ｄ２／Ｌｆｐ２≦１／２で、第２のフィールドプレート電極１１８による遮蔽効果がより一層高まり、利得の著しい向上があった。
また、本実施例では、ゲート電極１１３と第１のフィールドプレート電極１１６として、それぞれ適した金属材料を用いたことでトランジスタの特性、歩留まりが著しく向上した。
また、以上においては、ＡｌＧａＮをリセスエッチングせずにゲート電極１１３を形成したトランジスタで説明したが、Ｎｉ／Ａｕの蒸着前にＡｌＧａＮをリセスエッチングした後に、ゲート電極１１３を形成すれば、さらに利得の高いトランジスタ特性が得られた。
以上、本発明について、実施の形態および実施例を基に説明した。これらの実施例は、例示であり、各構成要素や各処理プロセスの組み合わせに、いろいろな変形例が可能なこと、また、そうした変形例も、本発明の技術的範囲にあることは当業者に理解されるところである。
例えば、以上の実施例では、基板１１０の材料として、ＳｉＣを用いた場合を例に説明したが、他に、サファイア等他の異種基板材料やＧａＮ、ＡｌＧａＮ等のIII族窒化物半導体基板等を用いてもよい。
また、ゲート電極１１３の下部における半導体層の構造としては、例示したものに限られず種々の態様が可能である。例えば、チャネル層として機能するＧａＮ層１３２の上部だけでなく、下部にも、電子供給層として機能するＡｌＧａＮ層１３３を併設した構造とすることも可能である。
また、この半導体層構造に、適宜、中間層やキャップ層を設けてもよい。例えば、III族窒化物半導体層構造が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）からなるチャネル層、ＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる電子供給層およびＧａＮからなるキャップ層がこの順で積層した構造を有する構成とすることができる。このようにすれば、実効的なショットキー高さを高くでき、さらに高いゲート耐圧が実現できる。ただし、上記式において、ｘとｙがともにゼロとならないようにする。
また、以上の実施の形態または実施例において、ゲート電極１１３の下部を一部、電子供給層として機能するＡｌＧａＮ電子供給層１３３中に埋め込んだ、所謂、ゲートリセス構造を採用することができる。これにより、優れたゲート耐圧が得られる。
また、以上の実施の形態または実施例において、ゲート電極１１３とドレイン電極１１４との距離を、ゲート電極１１３とソース電極１１２との間よりも長くすることもできる。所謂、オフセット構造と呼ばれるものであり、ゲート電極１１３のドレイン電極側の端部の電界集中をより効果的に分散・緩和することができる。
また、以上の実施の形態または実施例の電界効果型トランジスタは、例えば、増幅回路または発振回路を構成する素子として用いられる。このような用途では、高い利得と、良好な高周波特性が必要とされるため、本発明のＨＪＦＥＴの特徴が最大限に活かされる。

Claims (15)

  1. ヘテロ接合を含むIII族窒化物半導体層構造と、
    該III族窒化物半導体層構造上に離間して形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に配置されたゲート電極と、
    前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の上部に設けられるとともに、前記III族窒化物半導体層構造と絶縁された第一フィールドプレートと、
    前記III族窒化物半導体層構造の上部に設けられるとともに、前記III族窒化物半導体層構造および前記第一フィールドプレートと絶縁された第二フィールドプレートと、
    を含み、
    前記第二フィールドプレートが、前記第一フィールドプレートと前記ドレイン電極との間の領域にあって前記第一フィールドプレートを前記ドレイン電極から遮蔽する遮蔽部を含み、
    前記遮蔽部の上端が、前記第一フィールドプレートの上面よりも上部に位置しており、
    ゲート長方向における断面視において、前記第一フィールドプレートと前記ゲート電極とから構成される構造体の上部に前記第二フィールドプレートがオーバーラップするオーバーラップ領域のゲート長方向の長さをＬｏｌとし、ゲート長をＬｇとしたときに、
    ０≦Ｌｏｌ／Ｌｇ≦１
    である
    ことを特徴とする、電界効果トランジスタ。
  2. 前記遮蔽部の下端が、前記第一フィールドプレートの下端よりも前記III族窒化物半導体層構造の側に位置する
    ことを特徴とする、請求項１に記載の電界効果トランジスタ。
  3. 前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の表面を被覆する第一絶縁膜を有し、
    前記第一フィールドプレートと前記ドレイン電極との間の領域において、前記第一絶縁膜に凹部が設けられ、
    前記第一フィールドプレートが、前記第一絶縁膜上に接して設けられているとともに、前記遮蔽部の下端が前記凹部内に位置する
    ことを特徴とする、請求項２に記載の電界効果トランジスタ。
  4. 前記第一フィールドプレートの下端が、前記遮蔽部の下端よりも前記III族窒化物半導体層構造の側に位置する
    ことを特徴とする、請求項１に記載の電界効果トランジスタ。
  5. 前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の表面を被覆する第一絶縁膜と、
    前記第一フィールドプレートと前記ドレイン電極との間の領域において、前記第一絶縁膜上に設けられた第二絶縁膜と、
    を有し、
    前記第一フィールドプレートが、前記第一絶縁膜上に接して設けられているとともに、
    前記遮蔽部の下端が前記第二絶縁膜上に接している
    ことを特徴とする、請求項４に記載の電界効果トランジスタ。
  6. 前記第一フィールドプレートが、前記ゲート電極と同電位となっている
    ことを特徴とする、請求項１乃至５のいずれか一項に記載の電界効果トランジスタ。
  7. 前記第二フィールドプレートが、前記ソース電極と同電位となっている
    ことを特徴とする、請求項１乃至６のいずれか一項に記載の電界効果トランジスタ。
  8. 前記第一フィールドプレートが、前記ゲート電極と連続一体に構成されている
    ことを特徴とする、請求項１乃至７のいずれか一項に記載の電界効果トランジスタ。
  9. 前記第一フィールドプレートが、前記ゲート電極から離隔して設けられた電界制御電極を含む
    ことを特徴とする、請求項１乃至７のいずれか一項に記載の電界効果トランジスタ。
  10. Ｌｏｌ＝０
    である
    ことを特徴とする、請求項１乃至９のいずれか一項に記載の電界効果トランジスタ。
  11. 前記第二フィールドプレートと前記第一フィールドプレートとがオーバーラップしているとともに、前記第二フィールドプレートと前記ゲート電極とはオーバーラップしていない
    ことを特徴とする、請求項１乃至９のいずれか一項に記載の電界効果トランジスタ。
  12. ゲート長方向の断面視において、
    前記ゲート電極端部から前記ドレイン電極に向かう前記第一フィールドプレートのゲート長方向の延出幅をＬｆｐ１、
    前記第二フィールドプレートの下面のゲート長方向の長さをＬｆｐ２、
    としたときに、下記式（１）：
    ０．５×Ｌｆｐ１≦Ｌｆｐ２ （１）
    を満たすように、構成されている
    ことを特徴とする、請求項１乃至１１のいずれか一項に記載の電界効果トランジスタ。
  13. 前記第一フィールドプレートの側面を被覆する絶縁膜に接して、前記第二フィールドプレートが設けられ、
    ゲート長方向の断面視において、
    前記ゲート電極端部から前記ドレイン電極に向かう前記第一フィールドプレートのゲート長方向の延出幅をＬｆｐ１、
    前記第二フィールドプレートの下面のゲート長方向の長さをＬｆｐ２、
    前記ゲート電極と前記ドレイン電極との距離をＬｇｄ、
    前記第一フィールドプレートの側面における前記絶縁膜の厚さをｄ３、
    としたときに、下記式（１）および式（２）：
    ０．５×Ｌｆｐ１≦Ｌｆｐ２ （１）
    Ｌｆｐ１＋Ｌｆｐ２＋ｄ３≦３／５×Ｌｇｄ （２）
    を満たすように、構成されている
    ことを特徴とする、請求項１乃至１１のいずれか一項に記載の電界効果トランジスタ。
  14. ゲート長方向の断面視において、
    前記第二フィールドプレートの下面のゲート長方向の長さをＬｆｐ２、
    前記第一フィールドプレートと前記ゲート電極との間の領域における前記第二フィールドプレートの下面と、前記III族窒化物半導体層構造との距離をｄ２、
    としたときに、下記式（３）：
    ｄ２≦０．５×Ｌｆｐ２ （３）
    を満たすように、構成されている
    ことを特徴とする、請求項１乃至１３のいずれか一項に記載の電界効果トランジスタ。
  15. 前記ゲート電極と前記ドレイン電極との間の領域において、前記III族窒化物半導体層構造の表面を被覆する第一絶縁膜を有し、
    前記第一絶縁膜が窒素を含む膜である
    ことを特徴とする、請求項１乃至１４のいずれか一項に記載の電界効果トランジスタ。
JP2007520206A 2005-06-10 2006-06-12 電界効果トランジスタ Active JP4968067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007520206A JP4968067B2 (ja) 2005-06-10 2006-06-12 電界効果トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005171706 2005-06-10
JP2005171706 2005-06-10
PCT/JP2006/311745 WO2006132418A1 (ja) 2005-06-10 2006-06-12 電界効果トランジスタ
JP2007520206A JP4968067B2 (ja) 2005-06-10 2006-06-12 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2006132418A1 true JPWO2006132418A1 (ja) 2009-01-08
JP4968067B2 JP4968067B2 (ja) 2012-07-04

Family

ID=37498600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520206A Active JP4968067B2 (ja) 2005-06-10 2006-06-12 電界効果トランジスタ

Country Status (5)

Country Link
US (1) US7863648B2 (ja)
EP (1) EP1901341A4 (ja)
JP (1) JP4968067B2 (ja)
CN (2) CN101976686A (ja)
WO (1) WO2006132418A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP1938385B1 (en) 2005-09-07 2014-12-03 Cree, Inc. Transistors with fluorine treatment
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5388514B2 (ja) * 2008-09-09 2014-01-15 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US20120248533A1 (en) * 2011-04-04 2012-10-04 Rob Van Dalen Field plate and circuit therewith
EP2525524B1 (en) 2011-05-12 2016-08-10 Nxp B.V. Transponder, reader and methods for operating the same
JP5845638B2 (ja) * 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
JP5596636B2 (ja) * 2011-07-15 2014-09-24 シャープ株式会社 電界効果トランジスタ
WO2013027722A1 (ja) 2011-08-22 2013-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US9024324B2 (en) 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication
US9673286B2 (en) * 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
JP2016152255A (ja) * 2015-02-16 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
US9911817B2 (en) 2015-07-17 2018-03-06 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
WO2017069462A1 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
JP2017107942A (ja) * 2015-12-08 2017-06-15 株式会社東芝 半導体装置
US10014401B2 (en) * 2016-01-25 2018-07-03 Electronics And Telecommunications Research Institute Semiconductor device with passivation layer for control of leakage current
US9660134B1 (en) * 2016-04-08 2017-05-23 Palo Alto Research Center Incorporated Nitride semiconductor polarization controlled device
EP3834233A1 (en) * 2018-08-06 2021-06-16 MACOM Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
JP2020113625A (ja) * 2019-01-10 2020-07-27 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
JP7368107B2 (ja) * 2019-05-22 2023-10-24 株式会社東芝 半導体装置
CN112103337B (zh) * 2019-06-18 2022-02-08 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US11855198B2 (en) 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US11848371B2 (en) 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
US20220376058A1 (en) * 2020-07-07 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
TW202236396A (zh) * 2021-02-16 2022-09-16 美商高效電源轉換公司 閘極金屬層-絕緣體層-場板金屬層積體電路電容器及其形成方法
WO2023240491A1 (en) * 2022-06-15 2023-12-21 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2024092720A1 (en) * 2022-11-04 2024-05-10 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104259A (en) 1980-12-22 1982-06-29 Hitachi Ltd Metal oxide semiconductor device
JPH0196966A (ja) * 1987-10-09 1989-04-14 Mitsubishi Electric Corp 電界効果トランジスタ
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP2001118122A (ja) 1999-10-22 2001-04-27 Toppan Printing Co Ltd 視覚復号型暗号を利用した記録媒体
JP3353764B2 (ja) * 1999-11-12 2002-12-03 日本電気株式会社 半導体装置の製造方法
JP2002118122A (ja) * 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
JP2001230263A (ja) 2001-01-29 2001-08-24 Nec Corp 電界効果型トランジスタ
JP3744381B2 (ja) 2001-05-17 2006-02-08 日本電気株式会社 電界効果型トランジスタ
JP2002353444A (ja) 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP2004221344A (ja) 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
CN100388509C (zh) 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
JP2004327919A (ja) 2003-04-28 2004-11-18 Renesas Technology Corp 半導体装置
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
CN100541745C (zh) * 2003-09-09 2009-09-16 加利福尼亚大学董事会 单个或多个栅极场板的制造
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
EP1938385B1 (en) * 2005-09-07 2014-12-03 Cree, Inc. Transistors with fluorine treatment

Also Published As

Publication number Publication date
CN101238561A (zh) 2008-08-06
JP4968067B2 (ja) 2012-07-04
US20090230429A1 (en) 2009-09-17
CN101976686A (zh) 2011-02-16
US7863648B2 (en) 2011-01-04
WO2006132418A1 (ja) 2006-12-14
EP1901341A1 (en) 2008-03-19
EP1901341A4 (en) 2009-07-15
CN101238561B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
JP4968067B2 (ja) 電界効果トランジスタ
JP4968068B2 (ja) 電界効果トランジスタ
US10109713B2 (en) Fabrication of single or multiple gate field plates
JP4385205B2 (ja) 電界効果トランジスタ
JP6124511B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US7573078B2 (en) Wide bandgap transistors with multiple field plates
US7550783B2 (en) Wide bandgap HEMTs with source connected field plates
US8637905B2 (en) Semiconductor device and fabrication method thereof
JP4385206B2 (ja) 電界効果トランジスタ
JP5125512B2 (ja) 電界効果トランジスタ
US8338862B2 (en) Semiconductor device
TW201511261A (zh) 凹入式場板電晶體結構
US20220189953A1 (en) Nitride semiconductor device
US11594625B2 (en) III-N transistor structures with stepped cap layers

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4968067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250