CN108807524B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN108807524B CN108807524B CN201710796202.5A CN201710796202A CN108807524B CN 108807524 B CN108807524 B CN 108807524B CN 201710796202 A CN201710796202 A CN 201710796202A CN 108807524 B CN108807524 B CN 108807524B
- Authority
- CN
- China
- Prior art keywords
- ohmic
- semiconductor layer
- schottky
- electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims description 28
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 127
- 239000000463 material Substances 0.000 description 18
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001883 metal evaporation Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明提供了一种半导体器件及其制造方法，涉及微电子技术领域。该半导体器件，包括基于所述衬底制作的半导体层、基于半导体层制作的欧姆源极、欧姆漏极以及位于欧姆源极和欧姆漏极之间的栅极、以及基于所述半导体层制作并与该半导体层形成肖特基接触的肖特基源极。该肖特基源极和所述欧姆源极电连接。在该半导体器件中，肖特基源极与欧姆漏极可以构成肖特基二极管。在欧姆源极为高电位，欧姆漏极为低电位时，肖特基源极与欧姆漏极构成的肖特基二极管正向开启，形成续流回路。在需要用二极管进行续流的电路中，无需外接续流二极管，可通过自带的肖特基二极管实现续流功能，降低电路成本，使电路尺寸更小，同时降低电路设计难度，降低损耗。
Description
技术领域
本发明属于微电子技术领域，具体而言，涉及一种半导体器件及其制造方法。
背景技术
氮化镓半导体器件由于其材料和异质结具有的高临界击穿电场，高载流子浓度和高迁移率使其在电力电子领域受到广泛关注。同时由于氮化镓HEMT(High ElectronMobility Transistor，高电子迁移率晶体管)器件是通过控制栅极电压来控制栅下二维电子气(2DEG)的浓度实现器件开关。氮化镓HEMT器件与MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属氧化物半导体场效应晶体管)相比没有寄生的PN结，在需要用体二极管进行续流的电路(如桥式和LLC等电路)中应用受到限制。若采用电路外接续流二极管，会增加成本、尺寸和设计难度。在氮化镓cascode(共源共栅)增强型器件结构中，由于低压MOS具有寄生的PN结二极管结构，可以用在需要续流的电路中。但是由于PN结二极管反向恢复时间长，开启电压大，导致损耗增加，频率低。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，可以解决上述问题。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种半导体器件，包括：
衬底；
基于所述衬底制作的半导体层；
基于半导体层制作的欧姆源极、欧姆漏极以及位于欧姆源极和欧姆漏极之间的栅极；
基于所述半导体层制作并与该半导体层形成肖特基接触的肖特基源极，该肖特基源极和所述欧姆源极电连接。
进一步的，所述肖特基源极制作于所述半导体层上与所述欧姆源极、欧姆漏极以及栅极相对的一侧，与所述衬底接触。
进一步的，所述肖特基源极制作于所述半导体层上远离所述衬底的一侧，位于与所述欧姆漏极与栅极之间。
进一步的，所述半导体层包括沟道层和势垒层，该沟道层和势垒层之间形成二维电子气，所述欧姆漏极穿过所述势垒层与所述二维电子气接触。
进一步的，所述肖特基源极制作于所述半导体层上远离所述衬底的一侧，位于所述欧姆漏极远离所述栅极的一端，使所述欧姆漏极位于所述栅极和所述肖特基源极之间。
进一步的，所述半导体层包括沟道层和势垒层，该沟道层和势垒层之间形成二维电子气，所述肖特基源极穿过所述势垒层与所述二维电子气接触。
进一步的，所述肖特基源极和所述欧姆源极的通过封装键合形成电连接，或者通过金属走线形成电连接。
进一步的，所述半导体层包括沟道层和势垒层，所述栅极下方的势垒层被去除。
进一步的，所述栅极下方区域半导体层具有P型掺杂层。
本发明还提供了一种半导体器件的制造方法，该方法包括：
提供一衬底；
基于所述衬底制作半导体层；
基于所述半导体层制作欧姆源极、欧姆漏极和栅极；
基于所述半导体层制作与该半导体层形成肖特基接触的肖特基源极。
进一步的，基于所述半导体层制作与该半导体层形成肖特基接触的肖特基源极的步骤包括：
去除所述欧姆漏极下方对应的衬底；
在所述半导体层对应去除衬底的位置制作肖特基源极，使该肖特基源极与所述半导体层形成肖特基接触。
进一步的，所述半导体层包括沟道层和势垒层，所述沟道层和势垒层之间形成二维电子气；基于所述半导体层制作与该半导体层形成肖特基接触的肖特基源极的步骤包括：
刻蚀所述势垒层，至所述二维电子气的位置；
在刻蚀去除势垒层的位置制作肖特基源极，使所述欧姆漏极位于所述栅极和所述肖特基源极之间，且所述肖特基源极与所述二维电子气接触。
进一步的，所述肖特基源极制作于所述半导体层远离所述衬底的一侧，并位于所述欧姆漏极与栅极之间。
进一步的，该方法还包括：
通过封装键合或者通过金属走线使所述肖特基源极和所述欧姆源极形成电连接。
本发明在普通氮化镓器件的基础上增加一个肖特基源极，使肖特基源极与欧姆漏极可以构成肖特基二极管。在欧姆源极为高电位，欧姆漏极为低电位时，肖特基源极与欧姆漏极构成的肖特基二极管正向开启，形成续流回路。在需要用二极管进行续流的电路中，无需外接续流二极管，可以通过自带的肖特基二极管实现续流功能，降低了电路成本，使电路尺寸可以更小，同时降低了电路设计难度，降低损耗。肖特基源极和欧姆漏极构成的肖特基二极管没有反向恢复，避免了由反向恢复引起的延迟、直通问题，使器件可以工作在更高的频率。并且，由于肖特基源极采用导电材料，该肖特基源极与衬底材料相比导热性好，可以降低器件热阻，使器件能工作在更高温度的环境下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种半导体器件的结构示意图。
图2是本发明实施例提供的一种半导体器件的另一结构示意图。
图3是本发明实施例提供的一种半导体器件的另一结构示意图。
图4是本发明实施例提供的一种半导体器件的另一结构示意图。
图5是本发明实施例提供的一种半导体器件的另一结构示意图。
图6是本发明实施例提供的一种半导体器件的另一结构示意图。
图7是本发明实施例提供的半导体器件的制造方法流程图。
图标：10-半导体器件；100-衬底；200-半导体层；201-沟道层；202-势垒层；203-二维电子气；300-欧姆源极；400-欧姆漏极；500-栅极；501-绝缘介质层；600-肖特基源极。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本申请实施例提供了一种半导体器件10，如图1所示，包括衬底100、半导体层200、欧姆源极300、欧姆漏极400、栅极500以及肖特基源极600。
衬底100可以采用蓝宝石(sapphire)、SiC、GaN、Si或者本领域的技术人员公知的任何其他适合生长III族氮化物的材料形成，本发明对此没有任何限制。衬底100的沉积方法可以包括CVD(Chemical Vapor Deposition，化学气相沉积)、VPE(Vapour PhaseEpitaxy，气相外延)、MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition，低压力化学气相沉积)、PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)、PLD(Pulsed Laser Deposition，脉冲激光沉积)、原子层外延、MBE(Molecular BeamEpitaxy，分子束外延)、溅射、蒸发等。
所述半导体层200制作于所述衬底100上，半导体层200的材料可以是III-V族化合物。可选的，半导体层200包括沟道层201和势垒层202。沟道层201和势垒层202的界面处形成二维电子气203。半导体层200的制备方法可以包括MOCVD，MBE，原子层外延等。沟道层201和势垒层202可以形成异质结结构，在异质结界面处形成二维电子气203(2DEG)。可以理解的是，除沟道层201和势垒层202外，所述半导体层200还可以包括成核层(图中未示出)、缓冲层(图中未示出)、和帽层(图中未示出)。如此，半导体层200自下而上的结构可以是依次层叠形成的成核层、缓冲层、沟道层201，势垒层202和帽层。
势垒层202的材料可以是能够与沟道层201形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或III族氮化物半导体材料，例如InxAlyGazN，其中，0≤x≤1,0≤y≤1,0≤z≤1。
欧姆源极300、欧姆漏极400和栅极500基于半导体层200制作，栅极500位于欧姆源极300和欧姆漏极400之间。
本实施例中，欧姆源极300和欧姆漏极400与半导体层200中的2DEG形成欧姆接触。欧姆源极300和欧姆漏极400与半导体层200中的2DEG形成欧姆接触的方式可以采用，但不局限于高温退火、离子注入或重掺杂等方式形成在进行高温退火的情况下，欧姆源极300和欧姆漏极400的电极金属穿过势垒层202与沟道层201接触，从而与半导体层200中的2DEG形成电连接。在进行离子注入和重掺杂的情况下，欧姆源极300和欧姆漏极400由与半导体层200中形成的2DEG电连接的离子注入部分或重掺杂部分和其上的电极构成。可以理解的是，这里描述形成欧姆源极300和欧姆漏极400的方法只是举例，本发明可以通过本领域的技术人员公知的任何方法形成欧姆源极300和欧姆漏极400。栅极500可以是单层金属也可以是双层或多层栅极结构，栅极500的形状可以是T型栅，Γ型栅，也可以是无栅场板结构的栅极500。
肖特基源极600基于所述半导体层200制作并与该半导体层200形成肖特基接触，该肖特基源极600和所述欧姆源极300电连接。
如图1所示，在一种具体实施方式中，所述肖特基源极600制作于所述半导体层200上与所述欧姆源极300、欧姆漏极400以及栅极500相对的一侧，与所述衬底100接触。
在半导体层200上制作肖特基源极600的方法可以是在制备完成衬底100一侧的欧姆源极300、欧姆漏极400以及栅极500等结构之后，对衬底100进行减薄，刻蚀去除欧姆漏极400下方对应的衬底100的部分材料，至少露出半导体层200的材料。半导体层200去除区域的面积大小可根据实际电流大小进行调整。优选的去除区域面积即肖特基源极600的面积为整个半导体器件10面积的1/10～1/2。刻蚀深度大于或等于衬底100的厚度。然后，在去除的衬底100的区域进行蒸发或溅射金属，和半导体层200形成肖特基接触，即可形成肖特基源极600。该用于形成肖特基源极600的金属可以是一层或多层，与半导体层200直接接触形成肖特基接触，使用的金属可以是Ni，TiN，Ti等金属。肖特基源极600与欧姆漏极400形成二极管结构，使得肖特基源极600为高电位、欧姆漏极400为低电位时，二极管导通，形成续流通路。如此，肖特基二极管没有反向恢复，避免了由反向恢复引起的延迟，直通等问题，使得整个半导体器件10可以工作在更高的频率。此外，由于肖特基源极600采用了金属材料，该肖特基源极600与衬底100的材料相比，导热性好，可以更快的降低器件的热阻，器件能工作在更高温度。
本实施例中，肖特基源极600和欧姆源极300的电连接方式可以是在封装时进行连接。也可以在表面欧姆区或欧姆pad区通过通孔和金属将肖特基源极600和欧姆源极300进行连接。
在另一种具体实施方式中，如图2所示，所述肖特基源极600还可以制作于所述半导体层200上远离所述衬底100的一侧，位于与所述欧姆漏极400与栅极500之间。图2所示结构的肖特基源极600可以同时具有源极场板的作用，可以进一步降低栅漏电容。此外，由于肖特基源极600可以与栅极500同时制备，在沉积栅介质之后，刻蚀去除肖特基源极600对应区域的介质层，露出半导体层200，然后进行金属蒸发和剥离就可以同时形成栅极500和肖特基源极600，工艺更简单。
在另一种具体实施方式中，如图3所示，所述肖特基源极600可以制作于所述半导体层200上远离所述衬底100的一侧，位于所述欧姆漏极400远离所述栅极500的一端，使所述欧姆漏极400位于所述栅极500和所述肖特基源极600之间。如图3所示的结构与图2所示的结构相比，源漏电容更小，且肖特基源极600可以刻蚀至二维电子气203的位置，与半导体层200形成金半接触，使器件正向导通时具有低的正向开启电压，有利于降低器件工作时的功耗，提高器件的工作效率。
如图4至图6所示，所述栅极500和所述半导体层200之间还可以制作有绝缘介质层501。绝缘介质层501的厚度可以为几nm到几十nm。栅极500、绝缘介质层501和半导体层200之间可以形成MIS(Metal-Insulator-Semiconductor，金属-绝缘体-半导体)结构，可以降低栅极漏电。绝缘介质层501的材料可以是氧化硅，氮化硅，氧化铝，氧化铪等绝缘材料，制备方法可以是PECVD、LPCVD或ALD等本领域的技术人员公知的任何方法。
在一种具体实施方式中，再如图5所示，所述半导体层200位于所述栅极500下方区域的势垒层202可以被去除。通过刻蚀去除栅极500区域下的势垒层202，使半导体层200中栅极500下方没有沟道层201和势垒层202形成的异质结，该区域在栅源电压为零时无二维电子气203，因此栅源电压为零时器件关断，实现增强型器件。
本实施例中，所述半导体层200位于所述栅极500下方的半导体层可以制作P型掺杂层，形成帽层，例如由p-GaN材料形成。在形成与半导体层200中2DEG欧姆接触的欧姆源极300和欧姆漏极400之后，进行金属蒸发和剥离形成栅极500。刻蚀去除栅源和栅漏之间的帽层，此时栅源电压为零时器件关断，实现增强型器件。
帽层材料包括镓类化合物半导体材料或III族氮化物半导体材料，例如InxAlyGazN，其中，0≤x≤1,0≤y≤1,0≤z≤1。
本申请实施例还提供了一种半导体器件10的制造方法，如图7所示，该方法包括以下步骤。
步骤S101，提供一衬底100。
步骤S102，基于所述衬底100制作半导体层200。
衬底100的材料如前所述，这里不再赘述。沉积半导体层200的工艺如前所述，这里不再赘述。
步骤S103，基于所述半导体层200制作欧姆源极300、欧姆漏极400和栅极500。
欧姆源极300、欧姆漏极400和栅极500的结构如前所述，这里不再赘述。
步骤S104，基于所述半导体层200制作与该半导体层200形成肖特基接触的肖特基源极600。
详细的，制作肖特基源极600的步骤可以根据不同的肖特基源极600的结构进行选择。
在一种具体实施方式中，再如图1所示，可以先去除所述欧姆漏极400下方对应的衬底100。再在所述半导体层200对应去除衬底100的位置制作肖特基源极600，使该肖特基源极600与所述半导体层200形成肖特基接触。这样制作出的肖特基源极600位于衬底100远离半导体层200的一侧。
在另一种具体实施方式中，再如图2所示，所述半导体层200包括沟道层201和势垒层202，所述沟道层201和势垒层202之间形成二维电子气203。制作肖特基源极600时，可以先刻蚀所述势垒层202，至所述二维电子气203的位置。然后，再在刻蚀去除势垒层203的位置制作肖特基源极600，使所述欧姆漏极400位于所述栅极500和所述肖特基源极600之间，且所述肖特基源极600与所述二维电子气203接触。
在另一种具体实施方式中，再如图3所示，所述肖特基源极600制作于所述半导体层200远离所述衬底100的一侧，并位于所述欧姆漏极400与栅极500之间。肖特基源极600可以与栅极500同时制备，在沉积栅介质之后，先刻蚀去除肖特基源极600对应区域的绝缘介质层，露出半导体层200，然后进行金属蒸发和剥离就可以同时形成栅极500和肖特基源极600，工艺更简单。
制作完成肖特基源极600后，可以通过封装键合或者通过金属走线使所述肖特基源极600和所述欧姆源极300形成电连接。
综上所述，本发明实施例在普通氮化镓器件的基础上增加一个肖特基源极600，使肖特基源极600与欧姆漏极400可以构成肖特基二极管。在欧姆源极300为高电位，欧姆漏极400为低电位时，肖特基源极600与欧姆漏极400构成的肖特基二极管正向开启，形成续流回路。在需要用二极管进行续流的电路中，无需外接续流二极管，可以通过自带的肖特基二极管实现续流功能，降低了电路成本，使电路尺寸可以更小，同时降低了电路设计难度，降低损耗。另外，肖特基源极600和欧姆漏极400构成的肖特基二极管没有反向恢复，避免了由反向恢复引起的延迟、直通问题，使器件可以工作在更高的频率。并且，由于肖特基源极600采用导电材料，该肖特基源极600与衬底100的材料相比导热性更好，可以降低器件热阻，使器件能工作在更高温度的环境下。
以上虽然通过一些示例性的实施例对本发明的半导体器件以及用于制造半导体器件的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。
Claims (6)
1.一种半导体器件，其特征在于，包括：
衬底；
基于所述衬底制作的半导体层；
基于半导体层制作的欧姆源极、欧姆漏极以及位于欧姆源极和欧姆漏极之间的栅极；
基于所述半导体层制作并与该半导体层形成肖特基接触的肖特基源极，该肖特基源极和所述欧姆源极电连接；
所述肖特基源极制作于所述半导体层上与所述欧姆源极、欧姆漏极以及栅极相对的一侧，与所述衬底和所述半导体层接触；
其中，与所述欧姆漏极下方对应的所述衬底刻蚀去除，并露出所述半导体层，且在所述半导体层对应去除衬底的位置制作肖特基源极，使得该肖特基源极并和所述半导体层直接结合处形成肖特基接触。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括沟道层和势垒层，该沟道层和势垒层之间形成二维电子气，所述欧姆漏极穿过所述势垒层与所述二维电子气接触。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述肖特基源极和所述欧姆源极通过封装键合形成电连接，或者通过金属走线形成电连接。
4.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体层包括沟道层和势垒层，所述栅极下方的势垒层被去除。
5.根据权利要求1或2所述的半导体器件，其特征在于，所述栅极下方区域的半导体层具有P型掺杂层。
6.一种半导体器件的制造方法，其特征在于，该方法包括：
提供一衬底；
基于所述衬底制作半导体层；
基于所述半导体层制作欧姆源极、欧姆漏极和栅极；
去除所述欧姆漏极下方对应的衬底；
在所述半导体层对应去除衬底的位置制作肖特基源极，使该肖特基源极与所述半导体层形成肖特基接触；
其中，所述肖特基源极和所述欧姆源极电连接， 所述肖特基源极制作于所述半导体层上与所述欧姆源极、欧姆漏极以及栅极相对的一侧，与所述衬底和所述半导体层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710796202.5A CN108807524B (zh) | 2017-09-06 | 2017-09-06 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710796202.5A CN108807524B (zh) | 2017-09-06 | 2017-09-06 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807524A CN108807524A (zh) | 2018-11-13 |
| CN108807524B true CN108807524B (zh) | 2021-11-02 |
Family
ID=64095013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710796202.5A Active CN108807524B (zh) | 2017-09-06 | 2017-09-06 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807524B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113497137A (zh) * | 2020-04-07 | 2021-10-12 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111524998A (zh) * | 2020-05-07 | 2020-08-11 | 西安电子科技大学 | 太阳光盲区肖特基背栅金属氧化物半导体场效应光电晶体管 |
| CN113270478B (zh) * | 2021-04-23 | 2023-02-17 | 北京大学深圳研究生院 | 化合物半导体续流功率晶体管 |
| WO2023010583A1 (zh) * | 2021-08-06 | 2023-02-09 | 华为技术有限公司 | 集成电路、功率放大电路及电子设备 |
| CN115411106B (zh) * | 2022-08-30 | 2023-06-16 | 杭州云镓半导体科技有限公司 | 一种具有雪崩耐量的GaN器件及制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789445A (zh) * | 2008-12-22 | 2010-07-28 | 三垦电气株式会社 | 半导体装置 |
| CN102569423A (zh) * | 2010-12-09 | 2012-07-11 | 三星电机株式会社 | 基于氮化物的半导体器件及其制造方法 |
| CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
| CN102820325A (zh) * | 2012-09-05 | 2012-12-12 | 电子科技大学 | 一种具有背电极结构的氮化镓基异质结场效应晶体管 |
| CN103098221A (zh) * | 2010-07-28 | 2013-05-08 | 谢菲尔德大学 | 具有二维电子气和二维空穴气的半导体器件 |
| CN104051522A (zh) * | 2014-07-02 | 2014-09-17 | 苏州晶湛半导体有限公司 | 一种增强型氮化物半导体器件及其制造方法 |
| US10204998B2 (en) * | 2015-09-24 | 2019-02-12 | Epistar Corporation | Heterostructure device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| JP5056883B2 (ja) * | 2010-03-26 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
| JP5866773B2 (ja) * | 2011-02-25 | 2016-02-17 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US9660038B2 (en) * | 2012-09-16 | 2017-05-23 | Sensor Electronic Technology, Inc. | Lateral/vertical semiconductor device |
-
2017
- 2017-09-06 CN CN201710796202.5A patent/CN108807524B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789445A (zh) * | 2008-12-22 | 2010-07-28 | 三垦电气株式会社 | 半导体装置 |
| CN103098221A (zh) * | 2010-07-28 | 2013-05-08 | 谢菲尔德大学 | 具有二维电子气和二维空穴气的半导体器件 |
| CN102569423A (zh) * | 2010-12-09 | 2012-07-11 | 三星电机株式会社 | 基于氮化物的半导体器件及其制造方法 |
| CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
| CN102820325A (zh) * | 2012-09-05 | 2012-12-12 | 电子科技大学 | 一种具有背电极结构的氮化镓基异质结场效应晶体管 |
| CN104051522A (zh) * | 2014-07-02 | 2014-09-17 | 苏州晶湛半导体有限公司 | 一种增强型氮化物半导体器件及其制造方法 |
| US10204998B2 (en) * | 2015-09-24 | 2019-02-12 | Epistar Corporation | Heterostructure device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807524A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807524B (zh) | 半导体器件及其制造方法 | |
| Zhang et al. | GaN FinFETs and trigate devices for power and RF applications: Review and perspective | |
| US10204998B2 (en) | Heterostructure device | |
| Saito et al. | Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applications | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| CN110392929A (zh) | 氮化镓晶体管 | |
| CN106298882B (zh) | 高电子迁移率晶体管器件及其制造方法 | |
| TWI533453B (zh) | 具垂直結構之氮化鎵功率半導體裝置 | |
| WO2012003609A1 (en) | Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors | |
| US9093510B2 (en) | Field effect transistor device | |
| JP2008235613A (ja) | 半導体装置 | |
| JP5468609B2 (ja) | 縦型トランジスタ及びその製造方法、並びに半導体装置 | |
| US10505032B2 (en) | Semiconductor device with III-nitride channel region and silicon carbide drift region | |
| CN111370470B (zh) | 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法 | |
| US20150034958A1 (en) | Hemt-compatible lateral rectifier structure | |
| CN112103337B (zh) | 一种半导体器件及其制备方法 | |
| CN113745331A (zh) | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 | |
| US20220384424A1 (en) | Nitride-based semiconductor bidirectional switching device and method for manufacturing the same | |
| EP3539159B1 (en) | Semiconductor devices with multiple channels and three-dimensional electrodes | |
| CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN111627988B (zh) | 一种半导体器件及其制备方法 | |
| CN113130642A (zh) | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 | |
| CN113497137A (zh) | 一种半导体器件及其制备方法 | |
| Kim et al. | Normally-off operation of Al 2 O 3/GaN MOSFET based on AlGaN/GaN heterostructure with p-GaN buffer layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |