JP5956616B2 - 窒化物半導体ショットキダイオード - Google Patents

窒化物半導体ショットキダイオード Download PDF

Info

Publication number
JP5956616B2
JP5956616B2 JP2015000463A JP2015000463A JP5956616B2 JP 5956616 B2 JP5956616 B2 JP 5956616B2 JP 2015000463 A JP2015000463 A JP 2015000463A JP 2015000463 A JP2015000463 A JP 2015000463A JP 5956616 B2 JP5956616 B2 JP 5956616B2
Authority
JP
Japan
Prior art keywords
layer
schottky diode
nitride semiconductor
acceptor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015000463A
Other languages
English (en)
Other versions
JP2015092613A (ja
Inventor
真由美 森塚
真由美 森塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015000463A priority Critical patent/JP5956616B2/ja
Publication of JP2015092613A publication Critical patent/JP2015092613A/ja
Application granted granted Critical
Publication of JP5956616B2 publication Critical patent/JP5956616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、窒化物半導体ショットキダイオードに関する。
窒化物半導体電子デバイスは、従来の半導体の電子デバイスに比べて耐圧が高く、オン抵抗が小さいとして、小型で低損失のスイッチング電源への応用が期待されている。特に、アンドープGaN層とアンドープAlGaN層とのヘテロ接合を利用する窒化物半導体電子デバイスは、ヘテロ界面に移動度の高い2次元電子が高濃度に蓄積するため、損失が少ない。
スイッチング電源の回路構成には、スイッチング素子と整流素子が必要である。スイッチング素子にAlGaN/GaN電界効果トランジスタ(HEMT:High Electron Mobility Transistor)を用いる場合には、この素子と同程度に高い耐圧をもち、高速に動作するAlGaN/GaNショットキダイオードを組み合わせるのが最適である。
しかし、従来のAlGaN/GaNショットキダイオードは、逆バイアスでのリーク電流が大きいという問題があった。一般的なシリコンのショットキダイオードは、順方向電流に比べて逆方向リーク電流が5桁程度低くなるのに比べて、AlGaN/GaNショットキダイオードは、3桁程度低い値にとどまっており、リーク電流を低減することが強く望まれる。
特開2008−177369号公報
本発明が解決しようとする課題は、リーク電流を低減できる窒化物半導体ショットキダイオードを提供することである。
実施形態の窒化物半導体ショットキダイオードは、第1の窒化物半導体からなる第1の層と、前記第1の層の上に設けられ、前記第1の窒化物半導体よりも広いバンドギャップを有する第2の窒化物半導体からなる第2の層と、前記第2の層の上に設けられたオーミック電極と、前記第2の層に上に設けられたショットキ電極と、を含む。前記第2の層は、前記ショットキ電極と前記オーミック電極とのあいだにおいて、前記ショットキ電極の近傍にアクセプタを含む領域を有する。前記アクセプタを含む前記領域は、前記第2の層のうちの前記ショットキ電極の下の部分には設けられない。前記アクセプタを含む前記領域は、前記第1の層と前記第2の層との界面から離れている。
図1は、本発明の実施形態に係る窒化物半導体ショットキダイオードの模式断面図である。 図2は、本実施形態のショットキダイオードの製造方法を表す工程断面図である。 図3は、本実施形態のショットキダイオードの製造方法を表す工程断面図である。 図4は、比較例のショットキダイオードを表す模式断面図である。 図5(a)は、比較例のショットキダイオードの逆バイアス条件での電荷分布を表す模式図であり、図5(b)は、本実施形態のショットキダイオードの逆バイアス条件での電荷分布を表す模式図である。 図6(a)及び(b)は、比較例及び本実施形態のショットキダイオードについて、デバイスシミュレーションにより得られた電界強度分布を表すグラフ図である。 図7は、逆方向リーク電流のシミュレーション結果を表すグラフ図であり、横軸は逆バイアス電圧、縦軸は逆方向リーク電流をそれぞれ表す。
以下、図面を参照しつつ、実施形態について説明する。各図において、同様の構成要素には同一の符号を付し、その詳細な説明は適宜省略する。
図1は、本発明の実施形態に係る窒化物半導体ショットキダイオードの模式断面図である。
本実施形態に係る窒化物半導体ショットキダイオード(以下、単に「ショットキダイオード」と略すこともある)100は、下地層12と、下地層12の上に設けられた第1の層20と、第1の層20の上に設けられた第2の層30と、を備える。
第2の層30の上には、パッシベーション膜40が形成されており、その一部が開口されてオーミック電極41とショットキ電極43とが形成されている。さらに、第2の層30の表面側の領域のうちのショットキ電極43の周囲部分に、アクセプタを含む領域50が設けられている。
下地層12は、例えば、サファイア、SiC、シリコン、窒化ガリウムなどの各種の基板や、その基板の上に形成されたバッファ層などを含む。あるいは、サファイアなどの基板の上にバッファ層を介して第1の層20及び第2の層30を成長させ、その後、基板とバッファ層の少なくとも一部を除去して、新たに支持基板などを貼り付けたものを下地層12としてもよい。いずれにしても、実施形態において、下地層12は、必須の構成要素ではない。
第1の層20は、第1の窒化物半導体からなる。第2の層30は、第1の窒化物半導体よりも広いバンドギャップを有する第2の窒化物半導体からなる。
本願明細書において「窒化物半導体」とは、InAlGa--N(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
第1の層20を構成する第1の窒化物半導体としては、例えば、GaNを用いることができる。あるいは、InGaNや、AlGaNやInAlGaNを用いてもよい。
第2の層30を構成する第2の窒化物半導体としては、第1の窒化物半導体よりも広いバンドギャップを有するノンドープもしくはn形のAlGa1−XN(0<X≦1)、またはInAl1−YN(0<Y≦1)、または、ノンドープもしくはn形のAlGa1−XN(0<X≦1)と、InAl1−YN(0<Y≦1)と、の混合物、または、ノンドープもしくはn形のAlGa1−XN(0<X≦1)と、InAl1−YN(0<Y≦1)と、の積層体など、のいずれかを用いることができる。
第2の層30膜厚は、例えば、5nmから50nm程度とすることができる。
このような積層構造において、第1の層20内の第2の層30との界面の付近には、2次元電子ガスが発生する。
そして、本実施形態においては、ショットキ電極43の周囲部分にアクセプタを含む領域50を設けることにより、ショットキ電極43の近傍の電界を緩和させ、リーク電流を低減させることが可能となる。
次に、本実施形態のショットキダイオードの製造方法を説明する。
図2及び図3は、本実施形態のショットキダイオードの製造方法を表す工程断面図である。
まず、図2(a)に表したように、シリコンなどからなる支持基板10の上に、バッファ層11を形成する。バッファ層11としては、例えばAlGaN/GaN超格子層を形成することができる。また、バッファ層11の厚さは、例えば1〜10μmとすることができる。
次に、バッファ層11の上に、第1の層として厚さ1〜10μmのGaN層20を成長させ、さらに第2の層として厚さ5〜50nmのAlGaN層30を、(0001)面に対して垂直方向に成長させる。成長方法としては、例えばMOCVD(MetalOrganic Chemical Vapour Deposition)や、ハイドライドVPE(Vapour Phase Epitaxy)や、分子線エピタキシー(MBE:Molecular Beam Epitaxy)などを用いることができる。AlGaN層30を形成するAlGa(1−x)NのAl組成xは、0<x≦1である。
AlGaN層30上に、パッシベーション膜40として、例えば厚さ10〜500nmのSiN膜を、PE−CVD(Plasma-Enhanced Chemical Vapor Deposition)などの方法により形成する。
次に、図2(b)に表したように、パッシベーション膜40の一部をフォトリソグラフィー技術により開口する。そしてこれらの開口部に、オーミック電極41として例えばアルミニウム(Al)を含む積層膜を形成し、ショットキ電極43として例えばニッケル(Ni)を含む積層膜を形成する。
次に、図3(a)に表したように、パッシベーション膜40の、ショットキ電極43の周囲領域を開口して、AlGaN層30の表面を露出させる。
そして、図3(b)に表したように、露出させたAlGaN層30の表面に、アクセプタを含む領域50を形成する。具体的には、例えばアクセプタとしてフッ素(F)を含む化合物を含むガスを用いてプラズマ処理を行うことにより、AlGaN層30の表面にフッ素を含む領域50を形成することができる。フッ素を含む化合物としては、例えばSFを用いることができる。プラズマ処理は、例えば、ICP−RIE(Inductively Coupled Plasma-Reactive Ion Etching)法を用い、バイアスパワー10〜60Wにて実施することができる。
なお、図3(a)に表した工程と、図3(b)に表した工程と、を連続的に実施することも可能である。例えば、SFなどのフッ素を含むガスを用いたRIEにより、パッシベーション膜40の開口と、アクセプタを含む領域50の形成と、を連続的に実施することができる。この際に、パッシベーション膜40の開口の際のRIEの条件と、アクセプタを含む領域50の形成の際のRIEの条件と、は、同一としてもよく、あるいは、互いに適宜変えてもよい。
この後、必要に応じて、さらに図示しない保護膜や配線などを形成する。
以上説明したように、本実施形態においては、ショットキ電極43の近傍の第2の層30の表面にフッ素などのアクセプタを選択的に導入することにより、アクセプタを含む領域50を形成することができる。
次に、本実施形態の効果について説明する。
図4は、比較例のショットキダイオードを表す模式断面図である。
なお、図4以降の各図面においては、便宜的に、第2の層20よりも上層の部分のみを適宜表す。本比較例のショットキダイオード200においては、アクセプタを含む領域50は設けられていない。
図4においては、ショットキダイオード200の非動作状態、すなわち熱平衡状態での電荷分布も模式的に表した。(0001)面GaN層20上に、GaN層20の厚みよりも1桁以上薄いAlGaN層30を積層した構造では、GaN層20とAlGaN層30とのヘテロ界面に、格子歪によるピエゾ電荷と自発分極の差から生じる正の固定電荷31が存在する。一方、AlGaN層30の表面には、負の固定電荷32が蓄積している。これらの固定電荷を相殺するように、ヘテロ界面には2次元電子21が蓄積している。これは、成長方位を[0001]方向とした積層構造において、顕著となる現象である。そして、AlGaN層30の表面においては、高密度に存在するドナ型表面準位の一部が正にイオン化することで、電荷を相殺している。
図5(a)は、比較例のショットキダイオードの逆バイアス条件での電荷分布を表す模式図であり、図5(b)は、本実施形態のショットキダイオードの逆バイアス条件での電荷分布を表す模式図である。
まず、図5(a)に表した比較例について説明する。
比較例のショットキダイオード200に逆バイアスが印加された状態では、ショットキ電極43の近傍において、電界強度が極めて高い領域が生じる。この電界強度が高い領域におけるドナ型表面準位は電子を捕獲する。その結果として、電界強度が高い領域に、ドナ型表面順位が中性となる領域46が形成される。AlGaN層の表面には、負の固定電荷のみが残る。
一方、図5(b)に表した本実施形態のショットキダイオード100の場合も、逆バイアスが印加された状態において、比較例と同様に、AlGaN層30の表面近傍に、中性化した準位密度が高くなる領域46が形成される。加えて、アクセプタを含む領域50が設けられているので、負の電荷51が存在しており、負の電荷量が図5(a)に表した比較例よりも増大する。このように、負の電荷量の密度を高くすることで、ショットキ電極43の近傍の電界強度が低下し、逆方向リーク電流は低減する。
図6(a)及び(b)は、比較例及び本実施形態のショットキダイオードについて、デバイスシミュレーションにより得られた電界強度分布を表すグラフ図である。図6(a)及び(b)の横軸はAlGaN層30の表面における位置(マイクロメータ)を表し、縦軸はショットキ電極43に逆バイアスとしてマイナス100Vを印加したときの電界強度(V/cm)を表す。
図6(a)及び(b)のグラフ図において、横軸で表した0〜3マイクロメータまでの領域はオーミック電極41に対応し、8〜11マイクロメータまでの領域はショットキ電極43に対応する。
図6(a)から分かるように、比較例のショットキダイオード200においては、ショットキ電極43の端部の近傍において電界のピークがあり、その強度はおよそ5.5MV/cmである。これに対して、図6(b)から分かるように、本実施形態のショットキダイオード100においては、ショットキ電極43の端部の近傍における電界のピークの強度は4.2MV/cmに低減されている。
図7は、逆方向リーク電流のシミュレーション結果を表すグラフ図であり、横軸は逆バイアス電圧、縦軸は逆方向リーク電流をそれぞれ表す。
逆バイアス電圧が高くなるにしたがい、比較例のショットキダイオード200よりも本実施形態のショットキダイオード100のリーク電流のほうが低下することが分かる。そして、逆バイアスが10Vよりも高くなると、本実施形態では比較例に比べて、リーク電流を低減できる。例えば、逆バイアスが100V、すなわちショットキ電極43にマイナス100Vを印加した時のリーク電流は、比較例においてはおよそ1×10−3Aであるのに対して、本実施形態においてはおよそ2×10−4Aに抑えることができる。
このように、AlGaN層30の表面にアクセプタを含む領域50を形成することで、逆方向リーク電流を低減することができる。一方、アクセプタを含む領域50の、熱平衡状態における電子に対するポテンシャルは上昇し、この領域の直下の2次元電子密度は低下する場合もある。GaN層20とAlGaN層30とのヘテロ界面に近い領域までアクセプタを含む層を形成すると、2次元電子密度の低下が顕著になり、オン抵抗が増大する可能性がある。
そのため、アクセプタを含む領域50の効果が、表面側では顕著となり、ヘテロ界面においては相対的に影響が低くなるように、アクセプタを含む領域50の厚さ(深さ)を調整するとよい。具体的には、アクセプタを含む領域50の厚さ(深さ)は、AlGaN層30の1/2以下とすることが望ましい。
本実施形態におけるアクセプタを含む領域50の効果は、AlGaN層の表面の電界強度の低減であり、このためには、AlGaN層30のごく表面にのみ高濃度にアクセプタを導入すればよい。その方法としては、図3(b)に関して前述したように、フッ素を含む化合物を含むガスを用いたプラズマ処理を用いることが有利である。すなわち、このようなプラズマ処理によれば、AlGaN層30の表面近傍にのみ、選択的にアクセプタを高い濃度で導入することが容易である。
一方、アクセプタを含む領域50の幅(図1や図6などにおける左右方向の寸法)は、大きいほどリーク電流を低減する効果が得られる。すなわち、アクセプタを含む領域50の幅が大きいほど、高い逆方向電圧までリーク電流を抑制する効果が得られる。
一方、アクセプタを含む領域50の幅を大きくすると、寄生抵抗が上昇し、順方向における損失が増大する。そのため、アクセプタを含む領域50の幅は、ショットキ電極43とオーミック電極41の電極間隔の1/2以下とすることが望ましい。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 支持基板
11 バッファ層
12 下地層
20 第1の層
21 2次元電子
30 第2の層
31 固定電荷
32 固定電荷
40 パッシベーション膜
41 オーミック電極
43 ショットキ電極
46 中性となる領域
50 アクセプタを含む領域
51 負の電荷
100 ショットキダイオード
200 ショットキダイオード

Claims (3)

  1. 第1の窒化物半導体からなる第1の層と、
    前記第1の層の上に設けられ、前記第1の窒化物半導体よりも広いバンドギャップを有する第2の窒化物半導体からなる第2の層と、
    前記第2の層の上に設けられたオーミック電極と、
    前記第2の層に上に設けられたショットキ電極と、
    を備え、
    前記第2の層は、前記ショットキ電極と前記オーミック電極とのあいだにおいて、前記ショットキ電極の近傍にアクセプタを含む領域を有し、
    前記アクセプタを含む前記領域は、前記第2の層のうちの前記ショットキ電極の下の部分には設けられず、
    前記アクセプタを含む前記領域は、前記第1の層と前記第2の層との界面から離れている窒化物半導体ショットキダイオード。
  2. 前記アクセプタは、フッ素である請求項1の記載の窒化物半導体ショットキダイオード。
  3. 前記第1の層と前記第2の層は、(0001)面に対して垂直方向に結晶成長された層である請求項1または2に記載の窒化物半導体ショットキダイオード。
JP2015000463A 2015-01-05 2015-01-05 窒化物半導体ショットキダイオード Active JP5956616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015000463A JP5956616B2 (ja) 2015-01-05 2015-01-05 窒化物半導体ショットキダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015000463A JP5956616B2 (ja) 2015-01-05 2015-01-05 窒化物半導体ショットキダイオード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012074275A Division JP5701805B2 (ja) 2012-03-28 2012-03-28 窒化物半導体ショットキダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2015092613A JP2015092613A (ja) 2015-05-14
JP5956616B2 true JP5956616B2 (ja) 2016-07-27

Family

ID=53195568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015000463A Active JP5956616B2 (ja) 2015-01-05 2015-01-05 窒化物半導体ショットキダイオード

Country Status (1)

Country Link
JP (1) JP5956616B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068590A1 (en) * 2003-01-29 2004-08-12 Kabushiki Kaisha Toshiba Power semiconductor device
JP2008172055A (ja) * 2007-01-12 2008-07-24 Sharp Corp 窒化物半導体装置及びそれを用いた電力変換装置
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP5416399B2 (ja) * 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP2011210779A (ja) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ショットキダイオードおよびその製造方法
JP5751404B2 (ja) * 2010-08-23 2015-07-22 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015092613A (ja) 2015-05-14

Similar Documents

Publication Publication Date Title
JP4531071B2 (ja) 化合物半導体装置
JP6174874B2 (ja) 半導体装置
JP5810293B2 (ja) 窒化物半導体装置
US8981381B2 (en) GaN-based Schottky diode having dual metal, partially recessed electrode
JP2018011060A (ja) 窒化物半導体構造物
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
JP2007311733A (ja) 電界効果トランジスタ
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP5715588B2 (ja) 半導体装置およびその製造方法
JP5655424B2 (ja) 化合物半導体装置
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2013171898A (ja) エピタキシャル基板及び半導体装置
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP2019134153A (ja) 窒化物半導体装置
JP2015070151A (ja) 半導体装置とその製造方法
JP2011108712A (ja) 窒化物半導体装置
JP5701805B2 (ja) 窒化物半導体ショットキダイオードの製造方法
JP2010287594A (ja) 電界効果トランジスタ
JP6831312B2 (ja) ダイオード
JP2010258148A (ja) 化合物半導体素子
JP2016134565A (ja) 半導体装置
JP5956616B2 (ja) 窒化物半導体ショットキダイオード
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ
JP2015204425A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160616

R151 Written notification of patent or utility model registration

Ref document number: 5956616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151