JP2010177416A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2010177416A
JP2010177416A JP2009017948A JP2009017948A JP2010177416A JP 2010177416 A JP2010177416 A JP 2010177416A JP 2009017948 A JP2009017948 A JP 2009017948A JP 2009017948 A JP2009017948 A JP 2009017948A JP 2010177416 A JP2010177416 A JP 2010177416A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor material
lattice constant
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009017948A
Other languages
English (en)
Inventor
Katsuomi Shiozawa
勝臣 塩沢
Yuji Abe
雄次 阿部
Kyozo Kanemoto
恭三 金本
Muneyoshi Fukita
宗義 吹田
Takuma Nanjo
拓真 南條
Eiji Yagyu
栄治 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009017948A priority Critical patent/JP2010177416A/ja
Publication of JP2010177416A publication Critical patent/JP2010177416A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高出力かつ高周波動作が可能な窒化物半導体装置を提供する。
【解決手段】基板上に、第1窒化物半導体材料で構成されるバッファ層と、AlとInとGaとNとを含み、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有し、第2窒化物半導体材料で構成されるチャネル層と、第2窒化物半導体材料よりも大きなバンドギャップを有する第3窒化物半導体材料で構成されるバリア層とを備えた窒化物半導体装置による。
【選択図】図2

Description

この発明は、ヘテロ接合電界効果型トランジスタなどの窒化物半導体装置に関するものである。
従来の窒化物半導体を用いたヘテロ接合電界効果型トランジスタ(High Electron Mobility Transistor:HEMT)では、一般にGaNからなるチャネル層の上にAlGaNからなるバリア層が形成されていた(例えば非特許文献1)。このようなHEMTにおいては、バリア層内下部のチャネル層のヘテロ界面付近に正の電荷が発生するのに対応して、バリア層内上部の表面付近には負の分極電荷、すなわち、表面トラップ電荷が発生する。
また、チャネル層やバリア層がAlInGaNで構成されたHEMTの例の記載があるが(例えば特許文献1、特許文献2)、具体的なAl、In、Gaの組成を特定したものではなかった。
特表2007−518265号公報 特開2008−53436号公報
信学技報Vol.102,No.118,ED2002−94,LQE2002−69,pp85−88,2002
このような窒化物半導体を用いたHEMTを高出力および高周波対応にすることが求められている。窒化物半導体を用いたHEMTを高出力化するためには、トランジスタを高耐圧化して高電圧で動作させればよい。トランジスタの耐圧はチャネル層の絶縁破壊電界に依存するため、チャネル層を絶縁破壊電界の大きな材料にすることにより、トランジスタの高耐圧化、すなわち、HEMTを高出力化が可能となる。
また、窒化物半導体を用いたHEMTを高周波化するためには、トランジスタを高速化すればよい。トランジスタの速度はチャネル層の飽和電界速度に依存するため、トランジスタを高速化するためには、チャネル層を飽和電界速度の大きな材料にすることが望ましい。
したがって、これら両方の特性を満たす材料をチャネル層に用いることが望ましい。この発明は、上記のような課題を解決するためになされたものであり、高出力かつ高周波動作が可能な窒化物半導体装置を得ることを目的としている。
本発明の窒化物半導体装置は、基板と、基板上に形成され、第1窒化物半導体材料で構成されるバッファ層と、前記バッファ層上に接して形成され、AlとInとGaとNとを含み、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有する第2窒化物半導体材料で構成されるチャネル層と、このチャネル層の上部に接して形成され、前記第2窒化物半導体材料よりも大きなバンドギャップを有する第3窒化物半導体材料で構成されるバリア層とを備えたものである。
本発明の窒化物半導体装置によれば、高出力かつ高周波動作が可能な窒化物半導体装置を得ることができる。
この発明の実施の形態1における窒化物半導体装置を示す断面模式図である。 この発明の実施の形態1における窒化物半導体装置のチャネル層の組成の領域の飽和電子速度と絶縁破壊電界の関係を示す図である。 この発明の実施の形態1における窒化物半導体装置のチャネル層の組成の領域の格子定数とバンドギャップエネルギーの関係を示す図である。 この発明の実施の形態1における窒化物半導体装置のバリア層の膜厚とシートキャリア密度との関係を示す図である。 この発明の実施の形態1における窒化物半導体装置のバリア層の膜厚とシートキャリア密度との関係図である。 この発明の実施の形態1における窒化物半導体装置の製造方法の一工程を説明する断面模式図である。 この発明の実施の形態1における窒化物半導体装置の製造方法の一工程を説明する断面模式図である。 この発明の実施の形態1における窒化物半導体装置の製造方法の一工程を説明する断面模式図である。 この発明の実施の形態1における窒化物半導体装置の製造方法の一工程を説明する断面模式図である。 この発明の実施の形態1における窒化物半導体装置の一形態を示す断面模式図である。 この発明の実施の形態2における窒化物半導体装置のバッファ層のAlとIn組成とシートキャリア密度との関係を示す図である。 この発明の実施の形態2における窒化物半導体装置の一形態を示す断面模式図である。
実施の形態1.
図1は、本実施の形態における窒化物半導体装置の概略を示す断面模式図である。図1において、基板1の上面上に第1窒化物半導体材料で構成されるバッファ層2が形成されており、バッファ層2上に接して、AlとInとGaとNとを含み第2窒化物半導体材料で構成されるチャネル層3が形成されている。チャネル層3の上にはチャネル層3に接して第2窒化物半導体材料よりも大きなバンドギャップを有する第3窒化物半導体材料で構成されるバリア層4が形成されている。
バリア層4の表面上の所定の箇所にはゲート電極5が形成されており、また、バリア層4の表面上のゲート電極5が形成されていない所定の箇所には、ゲート電極5を挟んで対向するように、ソース電極6およびドレイン電極7が形成されている。
本実施の形態における窒化物半導体装置のチャネル層3を構成する第2窒化物半導体材料は、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有する。図2は、本実施の形態における窒化物半導体装置のチャネル層3の飽和電子速度と絶縁破壊電界の範囲を説明する図である。
二元系窒化物半導体GaN、AlN、InNの絶縁破壊電界はそれぞれ3.3MV/cm、12MV/cm、2MV/cmであり、二元系窒化物半導体GaN、AlN、InNの飽和電子速度はそれぞれ2.5×10cm/s、2×10cm/s、4.2×10cm/sである。図2は、これら二元系窒化物半導体の絶縁破壊電界、飽和電子速度をGa、Al、Inの組成比で線形に内挿して求めたものである。本実施の形態における窒化物半導体装置のチャネル層3を構成する第2窒化物半導体材料は、図2の斜線部分の組成に該当する。したがって、本実施の形態における窒化物半導体装置は、GaNをチャネル層3とした窒化物半導体装置と比較して、キャリア(電子)の飽和電子速度が大きく、高電界で動作させることができる。
例えば、Al0.06In0.3Ga0.64Nの組成のチャネル層3とすることで、図2に示すように、GaNをチャネル層3とした場合より飽和電子速度を約1.2倍大きくしてGaNをチャネル層3とした場合と同程度の電界強度で動作させることができる。
図3は、本実施の形態における窒化物半導体装置のチャネル層3を構成する第2窒化物半導体材料の範囲の格子定数とバンドギャップエネルギーの関係を示す図である。図3において、斜線部の領域が本実施の形態における窒化物半導体装置のチャネル層3の範囲である。
図3からわかるように、GaNにAlとInを同じ混合比で混入した四元系化合物は、Al(In)の比率が増加するにしたがって、格子定数は増加するが、バンドギャップエネルギーはほとんど変化しない。また、本実施の形態における窒化物半導体装置のチャネル層3を構成する第2窒化物半導体材料の格子定数は、GaNの格子定数と同程度もしくはそれ以上となる。
次に、本実施の形態における窒化物半導体装置のバリア層4について説明する。バリア層4は、チャネル層3よりバンドギャップエネルギーが大きい第3窒化物半導体材料で構成される。図4および図5は、チャネル層3とバリア層4とのヘテロ接合界面に発生するキャリアのシートキャリア濃度とバリア層膜厚の関係を示す図である。図4および図5は、ポアソン方程式とシュレディンガー方程式とをセルフコンシステントに解いて得られたものである。
例えば、図4は、チャネル層3がAl0.05In0.05Ga0.9Nの組成で、膜厚が20nmである場合に、バリア層4が、Al0.5In0.1Ga0.4N、Al0.4In0.08Ga0.52N、Al0.3In0.06Ga0.64N、Al0.25In0.05Ga0.07N、Al0.1In0.02Ga0.88N、Al0.25Ga0.75Nの組成であり、膜厚が5nm、10nm、20nm、30nmである場合にチャネル層3とバリア層4とのヘテロ接合界面に発生するキャリアのシートキャリア濃度を計算したものである。ここで、各組成のバリア層4は、いずれもGaNにほぼ格子整合したものであり、バッファ層2はGaNとした。
このように、バッファ層2がGaNまたはこれと格子整合した材料である場合、バリア層4の格子定数をGaNとほぼ同じにすることにより、より良好な結晶性を維持したままシートキャリア濃度を増加させることができる。
また、図4において、バリア層4の組成によらずバリア層4の膜厚が増加するにしたがってシートキャリア濃度が増加している。シートキャリア濃度をある程度以上の濃度にするためには、バリア層4の厚さを5nm以上にする必要がある。バリア層4の膜厚が増加するにしたがってシートキャリア濃度が増加するのは、ピエゾ効果による分極の増加のためである。
一方、バリア層4の厚さを増加させつづけてもバリア層4の厚さが20nm程度以上で50nm程度になると、バリア層4で格子緩和が発生するためピエゾ効果による分極が増加しなくなり、シートキャリア濃度の増加度合いは鈍化する。したがって、バリア層4の厚さは5nm以上、50nm以下であることが望ましい。
つづいて、図5を用いてバリア層4とチャネル層3との関係を説明する。図5は、バリア層4がAl0.5In0.1Ga0.4NおよびAl0.25In0.05Ga0.7Nであり、チャネル層3がAl0.1In0.1Ga0.8N、Al0.07In0.07Ga0.86N、Al0.05In0.05Ga0.9Nの組成である場合のチャネル層3とバリア層4とのヘテロ接合界面に発生するキャリアのシートキャリア濃度を計算したものである。ここでも、バッファ層2はGaNとした。
図5に示したバリア層4の組成はGaNとほぼ格子整合する組成であり、チャネル層3は、Al混合比とIn混合比が等しいことから、図3からもわかるように、GaNより格子定数が大きいものである。3種類のチャネル層3の組成の内、Al(In)の混合比が大きいほど格子定数が大きくなる。チャネル層3の格子定数がバリア層4の格子定数より大きく、その差が大きいほど、ピエゾ効果による分極が増加し、シートキャリア濃度が増加する。その中でも、バリア層4のAl混合比を増加させるほど、バリア層4のバンドギャップエネルギーを増加させることができ、シートキャリア濃度をより増加させることができる。
つづいて、図6〜図9および図1を用いて、本実施の形態における窒化物半導体装置の製造方法を説明する。図6〜図9は、本実施の形態における窒化物半導体装置の製造方法を説明する断面模式図である。
まず、図6に示すように、サファイア、SiC、Si、GaNなどの基板1上に、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MO−CVD)法や分子線エピタキシャル成長(Molecular Beam Epitaxy:MBE)法などを用いて、バッファ層2、チャネル層3、バリア層4を順にエピタキシャル成長する。
次に、バッファ層2、チャネル層3、バリア層4を形成した基板1のバリア層4の表面上のソース電極6およびドレイン電極7を形成する箇所以外にフォトレジスト10を形成した状態で(図7)、はじめにTiを、続けてAlを蒸着する(蒸着法)。蒸着後、フォトレジスト10を溶剤で融解し、フォトレジスト10上のTiとAlを剥離して(リフトオフ法)、ソース電極6およびドレイン電極7を形成する(図8)。ここで、ソース電極6およびドレイン電極7の材料はバリア層4とオーミック接合するものであればTiとAlの積層電極でなくてもバリア層4側からTi/Al/Pt/Au積層膜などであってもよい。また、金属形成方法は、スパッタ法など他の方法であってもよい。
つづいて、ゲート電極5を、ソース電極6およびドレイン電極7と同様に、リフトオフ法で形成する。まず、図9に示すように、バリア層4の表面上のゲート電極5を形成する箇所以外にフォトレジスト11を形成する。次に、バリア層4とショットキー接合を形成するNi/Au(バリア層4側から)などの金属を蒸着、フォトレジスト11を溶解し、ゲート電極5を形成する。ゲート電極5の材料はバリア層4とショットキー接合を形成するものであればNi、Ptなどの仕事関数の高い金属やシリサイド、WNなど窒化金属からなるものであってもよい。このようにして、図1に示した本実施の形態における窒化物半導体装置を製造できる。
また、特に図示しないが、イオン注入による素子分離領域形成などは、従来の窒化物半導体装置の製造方法と同様に行なえばよい。
なお、バリア層4の不純物濃度は、1×1018cm−3より低濃度であることが、高耐圧化の観点から、望ましい。窒化物半導体では故意に不純物を導入しない場合(ノンドープ)であっても、成長炉や雰囲気ガス中から不純物が半導体中に入り、n型となる。このため、結晶成長においてノンドープであっても実際の不純物濃度が1×1018cm-3 未満であれば本発明を適用できる。窒化物半導体は、故意に不純物添加しなくても、成長炉からの不純物、雰囲気ガスからの不純物混入、空孔発生などによりドナー準位ができてn型になることがあるが、このような意図的ではなくできたドナーにより発生する電子も含めてバリア層4のキャリア(電子)濃度が1×1018cm−3より少なければよい。
また、バリア層4は、AlとInとGaとNとを含む四元の窒化物半導体材料である必要はなく、AlInNやAlNなどニ元、三元の窒化物半導体材料であってもよい。
さらに、バッファ層2は単一の層である必要はなく、図10に示すように、組成の異なる第1のバッファ層21と第2のバッファ層22とが積層されたものであっても、また、バッファ層2の中で組成が漸次変化するものでもよい。その際、バッファ層2に相当する層の最上層、すなわち、バッファ層が複数層であればその最上層(図10の第2のバッファ層22など)の格子定数がバリア層4の格子定数と同じであれば、先に説明したように、良好な結晶性を維持したままシートキャリア濃度を増加させることができる。さらに、
また、チャネル層3の厚さは、キャリア(電子)が流れる程度の厚さであればよく、50〜3000nm程度であればよい。また、チャネル層3の不純物濃度、導電型も問わない。
また、図示して説明しないが、バリア層4表面にキャップ層を設けた構造、ゲート領域をエッチングしたリセス構造、チャネル層3とバリア層4との間に中間層を設ける構造などであってもよい。
以上、説明したように、本実施の形態における窒化物半導体装置は、高いシートキャリア濃度を有し、また、チャネル層が、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有するため、高出力かつ高周波動作が可能なである。
実施の形態2.
本実施の形態における窒化物半導体装置は、実施の形態1の窒化物半導体装置と同様、図1に示す断面構造を有する。本実施の形態における窒化物半導体装置は、バッファ層2の格子定数が、チャネル層3の格子定数とバリア層4の格子定数との間の値を示すものであることの他は、実施の形態1と同様であるので、詳しい説明を省略する。
図11は、チャネル層3の組成がAl0.1In0.1Ga0.8Nで、バリア層4の組成がAl0.5In0.1Ga0.4NおよびAl0.25In0.05Ga0.7Nであるときの、シートキャリア濃度のバッファ層2中のAl(In)の混合比依存性を示す図である。図11も、実施の形態1の図4および図5と同様に、ポアソン方程式とシュレディンガー方程式とをセルフコンシステントに解いて得られたものである。ここで、バッファ層2中のAl混合比とIn混合比は等しいものとする。
本実施の形態における窒化物半導体装置のバッファ層2が、図11に示したようにAl混合比とIn混合比とが等しいAlとInとGaとNとを含む窒化物半導体材料である場合、バッファ層2中のAl混合比(In混合比)が増加するにしたがい、図3からもわかるように、エネルギーバンドギャップはほとんど変化しないままでバッファ層2の格子定数が増加する。
通常、バッファ層2は十分に厚く、例えば0.5〜2μmの厚さで形成されるので、バッファ層2にて応力がほぼ緩和される。バッファ層2の上に形成されたチャネル層3は、バッファ層2表面と格子整合する組成であればチャネル層3に応力が発生しない。一方、チャネル層3がバッファ層2表面と格子整合しない組成である場合、チャネル層3には応力がある程度残存する。チャネル層3上に形成されるバリア層4は、チャネル層3の結晶情報を受け継ぎ応力を有してエピタキシャル成長されるが、応力緩和が発生しない程度の膜厚である5〜50nm程度の膜厚であればよい。また、このとき、バッファ層2とチャネル層3とバリア層4と応力関係については、層の積層毎に応力が増加するような応力関係ではなく、バッファ層2とチャネル層3との間の応力と、チャネル層3とバリア層4との間の応力との符号が逆であればよい。
図11に示されるように、バッファ層2の格子定数がチャネル層3の格子定数より小さくてGaNの格子定数より大きく、バリア層4の格子定数がGaNの格子定数とほぼ等しい場合、バッファ層2の格子定数がバリア層4の格子定数とチャネル層3の格子定数との間の値を有する。
このようなバッファ層2、チャネル層3、バリア層4の格子定数の関係にある窒化物導体装置(HEMT)は、シートキャリア濃度をより増加させることができ、より高出力動作が可能となる。
なお、ここまで説明してきたバッファ層2の格子定数については、その最上層の格子定数が上記の関係にあればよい。選択する基板1の材料にも依存するが、バッファ層2は基板1の格子定数から所望の格子定数に格子定数を変換する役割をも有する。基板1は、単結晶であれば、Si、SiC、GaNなどであればよく、バッファ層2はこれらの基板1から漸次、または、急峻に格子定数を変換するものであればよい。
ただし、バッファ層2のバンドギャップエネルギーは、チャネル層3に形成されるキャリア(電子)濃度、分布に悪影響を与えないように設定する必要がある。なぜなら、バッファ層2のバンドギャップエネルギーがチャネル層3のバンドギャップエネルギーより大きくなりすぎると、チャネル層3とバッファ層2との分極効果が大きくなりバリア層4とチャネル層3との分極効果を抑制してしまい、チャネル層3中のキャリア(電子)が減少するため、所望のシートキャリア濃度を得ることができなくなるためである。
また、バッファ層2のバンドギャップエネルギーがチャネル層3のバンドギャップエネルギーより小さくなりすぎると、バリア層4とチャネル層3との分極効果の影響が大きくなりキャリア(電子)がチャネル層3全体に広がってしまい、ゲート電極5の電圧により窒化物半導体装置のオン/オフを制御できなくなるためである。
また、図12に示すように、バッファ層2とチャネル層3が同じ組成の窒化物半導体材料として、バッファ層2とチャネル層3とを両者の機能を兼ね備えたチャネル・バッファ層23に置き換えてもよい。
このように、本実施の形態における窒化物半導体装置も、高いシートキャリア濃度を有し、また、チャネル層が、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有するため、高出力かつ高周波動作が可能なである。
1 基板、2 バッファ層、3 チャネル層、4 バリア層、5 ゲート電極、6 ソース電極、7 ドレイン電極、10 フォトレジスト、11 フォトレジスト、21 第1バッファ層、22 第2バッファ層、23 チャネル・バッファ層。

Claims (8)

  1. 基板と、
    基板上に形成され、第1窒化物半導体材料で構成されるバッファ層と、
    前記バッファ層上に接して形成され、AlとInとGaとNとを含み、GaNより大きな絶縁破壊電界を有し、GaNより大きな飽和電子速度を有し、第2窒化物半導体材料で構成されるチャネル層と、
    このチャネル層の上部に接して形成され、前記第2窒化物半導体材料よりも大きなバンドギャップを有する第3窒化物半導体材料で構成されるバリア層と
    を備えたことを特徴とする窒化物半導体装置。
  2. 第2窒化物半導体材料の格子定数は、第3窒化物半導体材料の格子定数より大きいことを特徴とする請求項1に記載の窒化物半導体装置。
  3. 第1窒化物半導体材料の格子定数と第3窒化物半導体材料の格子定数とは等しく、第2窒化物半導体材料の格子定数が第1窒化物半導体材料の格子定数より大きいことを特徴とする請求項1に記載の窒化物半導体装置。
  4. バッファ層の最上部の第1窒化物半導体材料の格子定数と第3窒化物半導体材料の格子定数とは等しく、第2窒化物半導体材料の格子定数が第1窒化物半導体材料の格子定数より大きいことを特徴とする請求項1に記載の窒化物半導体装置。
  5. 第1窒化物半導体材料の格子定数は、第3窒化物半導体材料の格子定数と第2窒化物半導体材料の格子定数との間の値を有することを特徴とする請求項1に記載の窒化物半導体装置。
  6. バッファ層の最上部の第1窒化物半導体材料の格子定数は、第3窒化物半導体材料の格子定数と第2窒化物半導体材料の格子定数との間の値を有することを特徴とする請求項1に記載の窒化物半導体装置。
  7. バリア層は、膜厚が5nm以上、50nm以下であることを特徴とする請求項1〜6のいずれかに記載の窒化物半導体装置。
  8. 第1窒化物半導体材料は、GaNであることを特徴とする請求項1〜7のいずれかに記載の窒化物半導体装置。
JP2009017948A 2009-01-29 2009-01-29 窒化物半導体装置 Pending JP2010177416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009017948A JP2010177416A (ja) 2009-01-29 2009-01-29 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017948A JP2010177416A (ja) 2009-01-29 2009-01-29 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2010177416A true JP2010177416A (ja) 2010-08-12

Family

ID=42708069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017948A Pending JP2010177416A (ja) 2009-01-29 2009-01-29 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP2010177416A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928038B2 (en) 2011-05-16 2015-01-06 Renesas Electronics Corporation Field effect transistor containing a group III nitride semiconductor as main component
KR20150129804A (ko) * 2013-03-14 2015-11-20 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244036A (ja) * 2007-03-27 2008-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244036A (ja) * 2007-03-27 2008-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928038B2 (en) 2011-05-16 2015-01-06 Renesas Electronics Corporation Field effect transistor containing a group III nitride semiconductor as main component
JP5718458B2 (ja) * 2011-05-16 2015-05-13 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
US9231096B2 (en) 2011-05-16 2016-01-05 Renesas Electronics Corporation Semiconductor device and field effect transistor with controllable threshold voltage
US9530879B2 (en) 2011-05-16 2016-12-27 Renesas Electronics Corporation Semiconductor device and field effect transistor with controllable threshold voltage
KR20150129804A (ko) * 2013-03-14 2015-11-20 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック,インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
KR102225693B1 (ko) * 2013-03-14 2021-03-12 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들

Similar Documents

Publication Publication Date Title
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP6174874B2 (ja) 半導体装置
JP6371986B2 (ja) 窒化物半導体構造物
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP4531071B2 (ja) 化合物半導体装置
JP5400266B2 (ja) 電界効果トランジスタ
US20110227093A1 (en) Field effect transistor and method of manufacturing the same
JP6152124B2 (ja) 半導体装置の製造方法
JP6330148B2 (ja) 半導体装置
JP2011166067A (ja) 窒化物半導体装置
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
JP2010206020A (ja) 半導体装置
US20120007049A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2009032713A (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP2009026975A (ja) 半導体装置
JP2010199597A (ja) 化合物半導体装置の製造方法
JP2010258313A (ja) 電界効果トランジスタ及びその製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5415668B2 (ja) 半導体素子
JP2010123899A (ja) 電界効果トランジスタ
JP2010177416A (ja) 窒化物半導体装置
JP2015126034A (ja) 電界効果型半導体素子
US20160211358A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Effective date: 20130227

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130305

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130702

Free format text: JAPANESE INTERMEDIATE CODE: A02