JP5400266B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP5400266B2 JP5400266B2 JP2006179088A JP2006179088A JP5400266B2 JP 5400266 B2 JP5400266 B2 JP 5400266B2 JP 2006179088 A JP2006179088 A JP 2006179088A JP 2006179088 A JP2006179088 A JP 2006179088A JP 5400266 B2 JP5400266 B2 JP 5400266B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- effect transistor
- gan
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims description 76
- 239000000758 substrate Substances 0.000 claims description 38
- 239000000203 mixture Substances 0.000 claims description 28
- 229910052594 sapphire Inorganic materials 0.000 claims description 13
- 239000010980 sapphire Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000000737 periodic effect Effects 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 2
- 230000003796 beauty Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 23
- 238000002955 isolation Methods 0.000 description 14
- 230000010287 polarization Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 229910021140 PdSi Inorganic materials 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、例えば汎用インバータなどで用いられるパワースイッチングトランジスタに用いられるIII族窒化物半導体からなる電界効果トランジスタに関するものである。
GaN系窒化物半導体は、Si半導体又はGaAsなどの化合物半導体などに比べてバンドギャップが大きく、大きな絶縁破壊電界及び飽和ドリフト速度を有しており、高耐圧パワーデバイスや高速高出力トランジスタ等の電子デバイス応用に向け注目されている。特に、一般に形成される(0001)面上では分極の影響によりAlGaN/GaNへテロ接合においてアンドープでも1013cm-2以上の高いシートキャリア濃度が得られることが大きな特徴であり、大きなドレイン電流を有するAlGaN/GaNへテロ接合電界効果トランジスタ(Heterojunction Field Effect Transistor:HFET)が報告されている(非特許文献1参照)。このように、大電流動作が可能である特長を活かしたGaN系電子デバイスの応用分野としてパワースイッチング素子が有望視されているが、実用化のためには高耐圧化とゲート電極に電圧印加しない状態で電流が流れないノーマリオフ化とが強く求められる。
従来、AlGaN/GaN HFET構造については、特許文献１や非特許文献１に示されている。また、AlGaN/InGN/GaN HFET構造については、特許文献２に示されている。
以下に、従来のサファイア基板上に形成したAlGaN/GaN HFET構造について説明する。
図１０は、従来におけるサファイア基板上に形成したAlGaN/GaN HFET構造の断面図を示している。図１０において、901はサファイア基板、902はアンドープGaN層、903はAlGaN電子供給層、904はTi/Alソース電極、905はPdSiゲート電極、906はTi/Alドレイン電極、907は素子分離層である。
ここでは、サファイア基板901の(0001)面上に、低温GaNバッファ層、2μmのアンドープGaN層902、さらに、25nmのAl0.15Ga0.85N電子供給層903がこの順に、有機金属気相成長法(Metal Organic Chemical Vapor Deposition : MOCVD)により形成されている。さらに、AlGaN電子供給層903の表面に、PdSiゲート電極905、Ti/Alソース電極904、Ti/Alドレイン電極906がそれぞれ形成されており、選択酸化により素子分離層907が形成されている。
図１１は、図１０に示した電界効果トランジスタのIds-Vgs特性を示しており、同図から明らかなように、閾値電圧-2Vとノーマリオン特性とが示されていることが分かる。
図１２は、オフ時におけるIds-Vds特性を示しており、同図から明らかなように、オフ耐圧が70Vであることが分かる。なお、この場合のゲート長Lgは1μmであり、ゲート・ドレイン間距離は3μmである。なお、ここで「オフ耐圧」を以下のように定義した。具体的には、ゲート電圧をVg=-5Vとし、ソース-ドレイン間に電圧を印加していき、ドレイン電流Ids=100・/mmとなるときの電圧の値とした。この定義は、以下に述べる本発明の電界効果トランジスタについても同様に適用されるものである。
特開２００３−１０９９７３号公報
特開２００６−３２５２４号公報
Y.F.Wu et al., Appl.Phys.Lett.,69 (1996) 1438
しかしながら、従来のAlGaN/GaN HFET構造では耐圧が70Vと低く、高耐圧化のためにはゲート・ドレイン間距離を長くする必要があり、結果として、チップ面積が大きくなり高コストとなる。一方、耐圧を大きくすると、ソース・ドレイン間のオン時直列抵抗であるオン抵抗が大きくなってしまい、パワースイッチング素子としての損失が大きくなってしまうという問題がある。また、前述の分極電界によるシートキャリア濃度が大きく閾値電圧が-2Vであってノーマリオン特性となるため、パワースイッチング素子に強く求められるノーマリオフ特性を実現することが困難であった。
前記に鑑み、本発明の目的は、高耐圧の電界効果トランジスタ、さらには、ノーマリオフ特性を実現することのできる電界効果トランジスタを提供することである。
前記の目的を達成するために、本発明における電界効果トランジスタは以下に述べる構成を有している。即ち、電子の流れるチャネル層がチャネル層よりも禁制帯幅の大きな下地層と電子供給層に挟まれた形で形成される、いわゆるダブルヘテロ構造となっている。このような構成を有することにより、従来構造と比較して下地層の絶縁破壊電界が大きくなり、高耐圧を有する電界効果トランジスタが実現できる。さらに、チャネル層のキャリア濃度を低い値から制御でき、ノーマリオフ型の動作を実現できる。
具体的には、本発明の一側面に係る電界効果トランジスタは、基板上に窒化物半導体材料より構成される下地層とチャネル層と電子供給層とがこの順に形成されており、チャネル層の禁制帯幅が下地層及び電子供給層の禁制帯幅よりも小さい構成を有している。
このような構成により、下地層とチャネル層が同一材料からなる従来構造と比較して、下地層の絶縁破壊電界が大きくなり、高耐圧を有する電界効果トランジスタが実現できる。
本発明の一側面に係る電界効果トランジスタにおいて、下地層の禁制帯幅がチャネル層側から基板側に向けて大きくなるような構成となっている。
このような構成により、例えば分極がトランジスタを構成する結晶面に垂直に発生する場合には、下地層においての分極電界によるキャリアの発生を防ぎ、閾値電圧を正電圧側へシフトでき、良好なピンチオフ特性を有するノーマリオフ型のトランジスタを実現できる。
本発明の一側面に係る電界効果トランジスタにおいて、下地層のうちチャネル層に接する部分の禁制帯幅が電子供給層のうちチャネル層に接する部分の禁制帯幅よりも小さい構成となっている。
このような構成により、チャネル層での２次元電子ガス層におけるキャリアの閉じ込めが向上し、チャネル移動度を向上できるので、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、電子供給層に凹部が設けられており、凹部の底面に接してゲート電極が形成される構成となっている。
このように、いわゆるリセス構造を設けて、閾値電圧を制御することでノーマリオフ化を実現できる。
本発明の一側面に係る電界効果トランジスタにおいて、窒化物半導体材料が分極電界を面に垂直に生じさせる面方位にて形成される構成となっている。
このような構成により、チャネル層では分極電界により例えばアンドープにおいてもキャリアが発生し、ドレイン電流を大きくできるので、より大電流の電界効果トランジスタを作製することができる。
本発明の一側面に係る電界効果トランジスタにおいて、下地層及び電子供給層がAlxGa1-xN(0<ｘ≦1)により構成される。
このような構成により、電子供給層のAl組成によりチャネル層でのキャリア濃度を制御することができ、閾値電圧及びドレイン電流を広範囲で制御することができる。
本発明の一側面に係る電界効果トランジスタにおいて、チャネル層がGaN又はInxGa1-xN(0<x≦1)により構成される。
このような構成により、チャネル層でのキャリアの移動度を大きくでき、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、下地層がAlN層上のAlxGa1-xN(0<x≦1)により構成される。
このような構成により、AlN層上にて結晶性に優れた下地層及びチャネル層を作製することが可能となり、キャリアの移動度を大きく、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。また、分極電界がトランジスタの面に垂直に形成される場合には下地層よりAl組成が段階的に減少する構成となっているために下地層より下方に分極によるキャリアが生じることなくノーマリオフ型の電界効果トランジスタを実現することができる。
この場合において、下地層におけるAlN層とAlxGa1-xN層の間に組成の異なるInxAlｙGa1-x-yN層(0≦x≦1、0≦y≦1)の周期構造が挿入される構成となっている。このような構成により、例えばSiなどの窒化物半導体と熱膨張係数及び格子定数が大きく異なる基板を使用した場合に、基板と下地層の間に生じるストレスを緩和し、クラックの発生を抑制することができる。これにより、大面積で低コストにて入手可能な基板上に電界効果トランジスタを形成することができ、低コスト化を実現することができる。
さらに、上記の周期構造がGaN及びAlNの2層が周期的に形成されてなる層により構成されている。このような構成により、基板と窒化物半導体の熱膨張係数の差あるいは格子不整合が大きい場合に、基板と下地層の間に生じるストレスを緩和する効果が大きくなり、より厚膜の下地層を形成できるので、窒化物半導体の結晶性が改善され、より低オン抵抗かつ高耐圧の電界効果トランジスタを実現することが可能である。
本発明の一側面に係る電界効果トランジスタにおいて、基板がサファイア、SiC、Si又はGaNからなる構成となっている。
このような構成により、結晶性に優れた下地層及び前記チャネル層の成長が可能となり、キャリアの移動度が大きく、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、上記のAlNの膜厚が1μm以上である構成となっている。
このような構成により、結晶性に優れたAlGaN下地層及びチャネル層の作製が可能となり、キャリアの移動度が大きく、高速動作及び低オン抵抗の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、AlGaNのAl組成が基板側から単調に減少し、チャネル層に接している構成となっている。
このような構成により、基板とチャネル層との格子歪をより緩和することができ、高品質なチャネル層が作製でき、キャリアの移動度が大きく、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。さらに、分極がトランジスタを構成する面に垂直に形成された場合には下地層中に分極による電荷が生じることなく、ノーマリオフ型の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、AlｘGa1-xN層が0.5μm以上である構成となっている。
このような構成により、下地層、及び前記チャネル層の平坦化を実現することができ、キャリアの移動度が大きく高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。
本発明の一側面に係る電界効果トランジスタにおいて、チャネル層が10nm以下である構成となっている。
このような構成により、チャネル層部分での2次元電子ガスの閉じ込めを向上させ、チャネル層でのキャリア濃度を減少させることができ、ノーマリオフ動作の電界効果トランジスタを実現できる。
本発明の一側面に係る電界効果トランジスタにおいて、下地層がGaN層とその上に形成された第１のAlxGa1-xN(0≦x≦1)層と、第１のAlxGa1-xN層の上に形成された第２のAlｙGa1-ｙN(0<y≦1)層から形成され、第１のAlxGa1-xN層のAl組成は第２のAlｙGa1-ｙN層の下面からGaN層の上面に向かって単調に減少している。
このような構成により、GaN層上にて結晶性に優れた下地層及びチャネル層を作製することが可能となり、キャリアの移動度を大きく、高速スイッチング動作可能でかつ低オン抵抗の電界効果トランジスタを実現することが可能となる。
以上説明したように、本発明の一側面に係る電界効果トランジスタによると、２次元電子ガスチャネル層の下方の下地層及びバッファ層がAlxGa1-xN(0<x≦1)とすることにより、高耐圧でノーマリオフ特性を有する電界効果トランジスタを実現することができる。
(第１の実施形態)
図１は、本発明の第１の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図１において、101はサファイア基板、102はAlNバッファ層、103はAlGaN下地層、104はGaNチャネル層、105はAlGaN電子供給層、106はTi/Alソース電極、107はPdSiゲート電極、108はTi/Alドレイン電極、109は素子分離層である。
図１は、本発明の第１の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図１において、101はサファイア基板、102はAlNバッファ層、103はAlGaN下地層、104はGaNチャネル層、105はAlGaN電子供給層、106はTi/Alソース電極、107はPdSiゲート電極、108はTi/Alドレイン電極、109は素子分離層である。
図１に示すように、サファイア基板101の(0001)面上に、500nmのAlNバッファ層102、AlGaN下地層103として0.5μmのAl0.05Ga0.95N、10nmのGaNチャネル層104、及び電子供給層105として25nmのAl0.15Ga0.85Nがこの順に、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)によって形成されている。さらに、AlGaN電子供給層105の表面にPdSiゲート電極107、Ti/Alソース電極106、及びTi/Alドレイン電極108がそれぞれ形成されており、さらに、選択酸化により素子分離層109が形成されている。
ここでは、GaNチャネル層104の下地をAlGaN/AlN構造とし、電流の流れるGaNチャネル層104がAlGaN層に挟まれた形で形成されている。いわゆるダブルヘテロ電界効果トランジスタが実現されている。従来のAlGaN/GaNヘテロ接合では下地層はGaNで構成されているのに対して、図１では、下地層103がAlGaN（一例としてAl0.05Ga0.95N）により構成されていることが大きな特長である。
また、ここで、AlNバッファ層102は、成長温度を1100℃としてMOCVD法によって成長しており、層厚を0.5μｍと厚くしている。このAlNバッファ層102は、成長温度が500℃程度かつ層厚が50nm程度の従来知られた低温薄膜AlNバッファ層とは異なるものであり、低温薄膜AlNバッファ層と比較して結晶性が著しく改善されたものである。
図２は、図１に示した電界効果トランジスタのIds-Vgs特性を示している。
図２から明らかなように、閾値電圧は-0.4Vであってノーマリオフ特性がほぼ示されていることが分かる。前述した図１０に示す従来例の場合と比較すると、＋1.5V以上プラス電圧側に閾値電圧がシフトできている。これは、AlNバッファ層102として高温成長された厚膜のものを用い、下地層103をAlGaNとすることでGaNチャネル部分でのポテンシャルが上昇し、結果としてチャネル層104でのキャリア濃度が減少したためであると考えられる。 図３は、オフ時におけるIds-Vds特性を示している。
図３から明らかなように、オフ耐圧として275Vが得られていることが分かる。なお、この場合のゲート長Lgは1μmであり、ゲート・ドレイン幅は3μmである。本実施形態では、従来例と比較して耐圧が大幅に向上しているが、これは、下地層103をAl0.05Ga0.95N/AlNとすることで、従来のGaNの場合と比較して禁制帯幅を大きくし、材料の絶縁破壊電界が大きくなったためであると考えられる。
図４は、図１に示すエピタキシャル構造のＸ線回折パターンを示している。
図４から明らかなように、GaN(0002)のピークがないGaNフリー構造が実現できていることが分かる。さらに、閾値電圧をプラス電圧側にシフトさせて、例えば0V以上の完全ノーマリオフ化を実現するためには、電子供給層105であるAl0.15Ga0.85GaNのAl組成をさらに小さくする、膜厚を薄くする、又は、電子供給層105に凹部を形成したリセス構造として凹部底部にゲート電極を形成すればよい。
以上の通り、図１に示した第１の実施形態の構造によると、高耐圧にてほぼノーマリオフ型の電界効果トランジスタを実現することが可能となる。
＜第１の変形例＞
図５は、本発明の第１の実施形態における変形例を示す電界効果トランジスタの断面図である。
図５は、本発明の第１の実施形態における変形例を示す電界効果トランジスタの断面図である。
図５に示す変形例は、図１に示した電界効果トランジスタ構造における下地層を、組成が傾斜しているAlGaN及びGaN層で構成した例であって、前述のダブルヘテロトランジスタ構造を実現しようとした場合に採用し得る構造の一例である。また、基板としてサファイア基板501を用い、Al0.05Ga0.95N下地層504の下層に格子不整合緩和のためのAlGaN組成傾斜層503、さらに、GaN下地層502（層厚1.5μm）が形成されている。なお、チャネル層505、電子供給層506、ソース電極507、ゲート電極508、ドレイン電極509、及び素子分離層510は、それぞれ、図１に示したチャネル層104、電子供給層105、ソース電極106、ゲート電極107、ドレイン電極108、及び素子分離層109と同様である。
ここで、組成傾斜層503の組成は、Al0.05Ga0.95N下地層504の下面からGaN下地層502の上面に向かってAl組成が減少するように形成されている。より具体的には、組成傾斜層503の組成は、Al組成が0.05から0まで変化している。なお、ここでは、組成傾斜層503の代わりに、Al組成を0より大きく0.05よりも小さいAlGaN層を用いてもよい。
図６は、図５に示した電界効果トランジスタのオフ時におけるIds-Vds特性を示している。図６からわかるように、オフ耐圧として135Vが得られており、従来例と比較してオフ耐圧は向上している。
図７は、図５に示した電界効果トランジスタのIds-Vgs特性を示している。
図７から明らかなように、閾値電圧が-8V程度であって大きな負電圧となっていることが分かる。図１に示した構造と図５に示した構造とを比較した場合、図５に示した構造では、下地としてのAl0.05Ga0.95N下地層504/組成傾斜層503/GaN下地層502の付近に分極差よりキャリアが存在しているため、閾値電圧が大きく負電圧側にシフトしていると考えられる。
そこで、当該第１の変形例の場合に関して、ノーマリオフ動作を実現する構成を以下の第２の変形例で説明する。
＜第２の変形例＞
第２の変形例においては、上記の第１の変形例１におけるAl0.05Ga0.95N下地層504/組成傾斜層503/GaN下地層502の代わりに、例えばAl0.05Ga0.95N下地層504/組成傾斜層/AlN下地層を用い、組成傾斜層のAl組成をAl0.05Ga0.95N下地層504の下面からAlN下地層の上面に向かってAl組成が0.05から1に増加するように形成することにより、Al0.05Ga0.95N下地層504/組成傾斜層/AlN下地層の付近に分極差よるキャリアが減少し、閾値電圧が負電圧側にシフトすることがなくなり、ノーマリオフ動作を実現することができる。
第２の変形例においては、上記の第１の変形例１におけるAl0.05Ga0.95N下地層504/組成傾斜層503/GaN下地層502の代わりに、例えばAl0.05Ga0.95N下地層504/組成傾斜層/AlN下地層を用い、組成傾斜層のAl組成をAl0.05Ga0.95N下地層504の下面からAlN下地層の上面に向かってAl組成が0.05から1に増加するように形成することにより、Al0.05Ga0.95N下地層504/組成傾斜層/AlN下地層の付近に分極差よるキャリアが減少し、閾値電圧が負電圧側にシフトすることがなくなり、ノーマリオフ動作を実現することができる。
なお、ここでは、組成傾斜層の代わりに、Al組成が０よりも大きく１よりも小さいAlGaN層を用いてもよい。また、下地層504のAl組成は0.05に限られず、０より大きく１より小さい値を取り得る。
以上の通り、図１に示した第１の実施形態によると、高耐圧にてほぼノーマリオフ型の電界効果トランジスタを実現することが可能となる。
なお、以上では、サファイア基板の(0001)面上に形成した構造例を用いて説明したが、基板はSiC、又はGaN等、優れた結晶性のダブルヘテロ構造を実現できる限り、いかなる基板を用いてもよく、主面からオフアングルのついた形状を有する場合であってもよい。
なお、以上において、チャネル層はInGaNとし、AlGaN/InGaN/AlGaNのダブルヘテロ構造であってもよい。
（第２の実施形態)
図８は、本発明の第２の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図８において、701はSi基板、702はAlNバッファ層、703はAlGaNバッファ層、704はAlN/GaN周期構造、705はAlGaN下地層、706はGaNチャネル層、707はAlGaN電子供給層、708はTi/Alソース電極、709はPdSiゲート電極、710はTi/Alドレイン電極、711は素子分離層である。
図８は、本発明の第２の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図８において、701はSi基板、702はAlNバッファ層、703はAlGaNバッファ層、704はAlN/GaN周期構造、705はAlGaN下地層、706はGaNチャネル層、707はAlGaN電子供給層、708はTi/Alソース電極、709はPdSiゲート電極、710はTi/Alドレイン電極、711は素子分離層である。
図８に示すように、Si基板701の（111）面上に、AlNバッファ層702（層厚40nm）、バッファ層703（Al0.26Ga0.74N、層厚40nm）、AlN/GaN周期構造704（合計層厚0.5μm） 、下地層705（Al0.05Ga0.95N、層厚0.5μm）、GaNチャネル層706（層厚 10nm）、及びAlGaN電子供給層707（Al0.15Ga0.85N、層厚25nm）がこの順に、MOCVD法によって形成されている。さらに、AlGaN電子供給層707の表面にPdSiゲート電極709、Ti/Alソース電極708、及びTi/Alドレイン電極710がそれぞれ形成されており、さらに、選択酸化により素子分離層711が形成されている。
ここでは、チャネル層706の下地をAlGaN/(AlGaN/GaN)周期構造/AlGaN/AlN構造とし、電流の流れるGaNチャネル層706がAlGaN下地層705とAlGaN電子供給層707とに挟まれた形で形成されている。いわゆるダブルヘテロ電界効果トランジスタが実現されている。第１の実施形態と同様に、図では、下地層705がAlGaN（一例としてAl0.05Ga0.95N）により構成されていることが大きな特長である。
また、第１の実施形態と同様に、チャネル層でのキャリア濃度を減少させることにより、プラス電圧側に閾値電圧をシフトさせ、ノーマリオフ特性を実現することができる。ここでは、ノーマリオフ化を完全に実現するために、AlGaN電子供給層707に凹部を形成したリセス構造として凹部の底部にゲート電極を形成してもよい。下地層705をAlGaN/(AlGaN/GaN)周期構造/AlGaN/AlNとすることにより、下地層をGaNとする従来例と比較してオフ耐圧を大幅に向上できる。これは、下地層をAlGaN/(AlGaN/GaN)周期構造/AlGaN/AlNとし、従来のGaNと比較して禁制帯幅を大きくし、材料の絶縁破壊電界が大きくなったためであると考えられる。また、大面積で低コストにて入手可能なSi基板上にデバイスを形成することにより、低コスト化を実現することができる。
なお、以上の第２の実施形態において、チャネル層706をInGaNとし、AlGaN/InGaN/AlGaNダブルヘテロ構造としてもよい。
(第３の実施形態)
図９は、本発明の第３の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図９において、801はSi基板、802はAlNバッファ層、803はAlGaNバッファ層、804はAlN/GaN周期構造、805はAlGaN下地層、806はGaNチャネル層、807はAlGaN電子供給層、808はTi/Alソース電極、809はPdSiゲート電極、810はTi/Alドレイン電極、811は素子分離層、812はp型GaN層である。
図９は、本発明の第３の実施形態におけるヘテロ接合電界効果トランジスタの断面図である。図９において、801はSi基板、802はAlNバッファ層、803はAlGaNバッファ層、804はAlN/GaN周期構造、805はAlGaN下地層、806はGaNチャネル層、807はAlGaN電子供給層、808はTi/Alソース電極、809はPdSiゲート電極、810はTi/Alドレイン電極、811は素子分離層、812はp型GaN層である。
図９に示すように、Si基板801の（111）面上に、AlNバッファ層802（層厚40nm）、AlGaNバッファ層（Al0.26Ga0.74N、層厚40nm）、AlN/GaN周期構造804（合計層厚0.5μm） 、AlGaN下地層（Al0.05Ga0.95N、層厚0.5μm）、GaNチャネル層806（層厚10nm）、AlGaN電子供給層807（Al0.2Ga0.8N、層厚25nm）、及びp型GaN層812（層厚200nm）がこの順に、MOCVD法によって形成されている。さらに、p型GaN層812の表面にはPdSiゲート電極809が形成され、AlGaN電子供給層807の表面にはTi/Alソース電極808及びTi/Alドレイン電極810が形成され、さらに、選択酸化により素子分離層811が形成されている。
ここでは、第２の実施形態の電界効果トランジスタにおいて、AlGaN電子供給層807とPdSiゲート電極809との間にp型GaN層812が挿入されている。ゲート部分をpn接合とすることで、ゲート電極809の下部でのシートキャリア濃度を低減し、閾値電圧をプラス電圧側にシフトさせてノーマリオフを実現すると共に、ゲート電極にプラス電圧を印加した場合、ゲート電極809の下部でホールが注入され、これにあわせて電子が発生する効果によってドレイン電流が増加することで、従来の電界効果トランジスタと比較してより大きなプラス電圧を印加した状態でも、ゲート電流を小さく保持したまま、より大きなドレイン電流を実現できる。
以上の通り、図９に示した第３の実施形態の構造によると、高耐圧かつ大電流動作を実現可能なノーマリオフ型の電界効果トランジスタを実現することができる。
本発明に係る半導体素子は、例えば汎用インバータなどに用いられるGaN系半導体により構成される高耐圧・高出力トランジスタとして有用である。
101 サファイア基板
102 AlNバッファ層
103 AlGaN下地層
104 GaNチャネル層
105 AlGaN電子供給層
106 ソース電極
107 ゲート電極
108 ドレイン電極
109 素子分離層
501 サファイア基板
502 GaNバッファ層
503 組成傾斜AlGaN層
504 AlGaN下地層
505 GaNチャネル層
506 AlGaN電子供給層
507 ソース電極
508 ゲート電極
509 ドレイン電極
510 素子分離層
701 Si基板
702 AlNバッファ層
703 AlGaNバッファ層
704 AlN/GaN周期構造層
705 AlGaN下地層
706 GaNチャネル層
707 AlGaN電子供給層
708 ソース電極
709 ゲート電極
710 ドレイン電極
711 素子分離層
801 Si基板
802 AlNバッファ層
803 AlGaNバッファ層
804 AlN/GaN周期構造層
805 AlGaN下地層
806 GaNチャネル層
807 AlGaN電子供給層
808 ソース電極
809 ゲート電極
810 ドレイン電極
811 素子分離層
812 p型GaN層
102 AlNバッファ層
103 AlGaN下地層
104 GaNチャネル層
105 AlGaN電子供給層
106 ソース電極
107 ゲート電極
108 ドレイン電極
109 素子分離層
501 サファイア基板
502 GaNバッファ層
503 組成傾斜AlGaN層
504 AlGaN下地層
505 GaNチャネル層
506 AlGaN電子供給層
507 ソース電極
508 ゲート電極
509 ドレイン電極
510 素子分離層
701 Si基板
702 AlNバッファ層
703 AlGaNバッファ層
704 AlN/GaN周期構造層
705 AlGaN下地層
706 GaNチャネル層
707 AlGaN電子供給層
708 ソース電極
709 ゲート電極
710 ドレイン電極
711 素子分離層
801 Si基板
802 AlNバッファ層
803 AlGaNバッファ層
804 AlN/GaN周期構造層
805 AlGaN下地層
806 GaNチャネル層
807 AlGaN電子供給層
808 ソース電極
809 ゲート電極
810 ドレイン電極
811 素子分離層
812 p型GaN層
Claims (11)
- サファイア基板、ＳｉＣ基板またはＧａＮ基板の (0001)面である主面上、またはSi基板の(111)面である主面上に、III族窒化物半導体より構成される下地層とチャネル層と電子供給層とｐ型層とがこの順に形成されており、前記ｐ型層の上にはゲート電極が形成され、
前記下地層が前記基板側よりAlN層とその上に形成されたAlxGa1-xN層(0<x<1)とにより構成され、かつ前記チャネル層の禁制帯幅が前記AlxGa1-xN層及び前記電子供給層の禁制帯幅よりも小さいことを特徴とするノーマリオフ型の電界効果トランジスタ。 - 前記下地層のうち前記チャネル層に接する部分の禁制帯幅が、前記電子供給層のうち前記チャネル層に接する部分の禁制帯幅よりも小さいことを特徴とする請求項１に記載の電界効果トランジスタ。
- 前記電子供給層に凹部が設けられており、前記凹部の底面に接してゲート電極が形成されていることを特徴とする請求項１又は２に記載の電界効果トランジスタ。
- 前記ｐ型層は、ＧａＮよりなることを特徴とする請求項１〜３のうちのいずれか１項に記載の電界効果トランジスタ。
- 前記電子供給層がAlxGa1-xN(0<x<1)により構成されることを特徴とする請求項１に記載の電界効果トランジスタ。
- 前記チャネル層がGaN又はInxGa1-xN(0<x≦1)により構成されることを特徴とする請求項１に記載の電界効果トランジスタ。
- サファイア基板、ＳｉＣ基板またはＧａＮ基板の (0001)面である主面上、またはSi基板の(111)面である主面上に、III族窒化物半導体より構成される下地層とチャネル層と電子供給層とｐ型層とがこの順に形成されており、前記ｐ型層の上にはゲート電極が形成され、
前記下地層は、前記基板側よりAlN層、互いに組成の異なる２層のInｙAlｚGa1-ｙ-ｚN(0≦ｙ≦1、0≦ｚ≦1)よりなる周期構造、およびAlxGa1-xN層(0<x<1)を有し、
かつ前記チャネル層の禁制帯幅が前記AlxGa1-xN層及び前記電子供給層の禁制帯幅よりも小さいことを特徴とするノーマリオフ型の電界効果トランジスタ。 - 前記周期構造がGaN及びAlNの2層が周期的に形成されてなる層により構成されていることを特徴とする請求項７に記載の電界効果トランジスタ。
- 前記下地層は、前記AlN層と前記AlxGa1-xN層(0<x<1)との間にAlｙGa1-ｙN層(0<y<1かつx<y)を有し、前記AlｙGa1-ｙN層のAl組成が前記基板側より単調に減少し、前記AlxGa1-xN層が前記チャネル層に接していることを特徴とする請求項１に記載の電界効果トランジスタ。
- 前記AlxGa1-xN層が0.5μm以上であることを特徴とする請求項１に記載の電界効果トランジスタ。
- 前記チャネル層が10nm以下であることを特徴とする請求項１に記載の電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006179088A JP5400266B2 (ja) | 2006-04-17 | 2006-06-29 | 電界効果トランジスタ |
| US11/709,690 US7687828B2 (en) | 2006-04-17 | 2007-02-23 | Field-effect transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006113786 | 2006-04-17 | ||
| JP2006113786 | 2006-04-17 | ||
| JP2006179088A JP5400266B2 (ja) | 2006-04-17 | 2006-06-29 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311733A JP2007311733A (ja) | 2007-11-29 |
| JP5400266B2 true JP5400266B2 (ja) | 2014-01-29 |
Family
ID=38748727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006179088A Active JP5400266B2 (ja) | 2006-04-17 | 2006-06-29 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7687828B2 (ja) |
| JP (1) | JP5400266B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4691060B2 (ja) * | 2007-03-23 | 2011-06-01 | 古河電気工業株式会社 | ＧａＮ系半導体素子 |
| JP5032965B2 (ja) * | 2007-12-10 | 2012-09-26 | パナソニック株式会社 | 窒化物半導体トランジスタ及びその製造方法 |
| JP5809802B2 (ja) * | 2008-03-12 | 2015-11-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5697012B2 (ja) * | 2009-03-31 | 2015-04-08 | 古河電気工業株式会社 | 溝の形成方法、および電界効果トランジスタの製造方法 |
| WO2010118090A1 (en) * | 2009-04-08 | 2010-10-14 | Efficient Power Conversion Corporation | Enhancement mode gallium nitride transistor with improved gate characteristics |
| JP2011040676A (ja) * | 2009-08-18 | 2011-02-24 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| EP2498293B1 (en) * | 2009-11-06 | 2018-08-01 | NGK Insulators, Ltd. | Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element |
| JPWO2011118098A1 (ja) * | 2010-03-26 | 2013-07-04 | 日本電気株式会社 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
| US9041244B2 (en) * | 2010-12-30 | 2015-05-26 | Infineon Technologies Ag | On-board power supply protection |
| WO2013096821A1 (en) | 2011-12-21 | 2013-06-27 | Massachusetts Institute Of Technology | Aluminum nitride based semiconductor devices |
| JP5883331B2 (ja) * | 2012-01-25 | 2016-03-15 | 住友化学株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法 |
| KR101972045B1 (ko) * | 2012-06-08 | 2019-04-24 | 엘지이노텍 주식회사 | 헤테로 구조 반도체 소자 |
| JP5779151B2 (ja) * | 2012-07-31 | 2015-09-16 | 株式会社豊田中央研究所 | 半導体装置 |
| WO2014057906A1 (ja) | 2012-10-11 | 2014-04-17 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| TWI506788B (zh) * | 2012-12-25 | 2015-11-01 | Huga Optotech Inc | 場效電晶體 |
| CN104167362B (zh) * | 2014-08-07 | 2017-10-31 | 北京大学 | 氮化镓盖帽层掩模的凹槽栅氮化镓基增强型器件制备方法 |
| JP6139494B2 (ja) * | 2014-11-17 | 2017-05-31 | 株式会社東芝 | 窒化物半導体装置 |
| JP6414576B2 (ja) * | 2015-12-17 | 2018-10-31 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US9972710B2 (en) | 2015-12-17 | 2018-05-15 | Nichia Corporation | Field effect transistor |
| KR102455088B1 (ko) * | 2016-01-11 | 2022-10-14 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치 |
| CN106910770B (zh) * | 2017-03-03 | 2020-05-15 | 上海新傲科技股份有限公司 | 氮化镓基反相器芯片及其形成方法 |
| US10644142B2 (en) * | 2017-12-22 | 2020-05-05 | Nxp Usa, Inc. | Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor |
| JP7060207B2 (ja) * | 2018-12-06 | 2022-04-26 | 理一郎 白田 | 窒化物半導体トランジスタ装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
| US6639255B2 (en) * | 1999-12-08 | 2003-10-28 | Matsushita Electric Industrial Co., Ltd. | GaN-based HFET having a surface-leakage reducing cap layer |
| JP3393602B2 (ja) * | 2000-01-13 | 2003-04-07 | 松下電器産業株式会社 | 半導体装置 |
| JP3751791B2 (ja) * | 2000-03-28 | 2006-03-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
| JP3762678B2 (ja) | 2001-09-28 | 2006-04-05 | 日本電信電話株式会社 | 半導体装置 |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| TWI230978B (en) * | 2003-01-17 | 2005-04-11 | Sanken Electric Co Ltd | Semiconductor device and the manufacturing method thereof |
| CN100388509C (zh) * | 2003-01-29 | 2008-05-14 | 株式会社东芝 | 功率半导体器件 |
| JP4554287B2 (ja) | 2003-07-02 | 2010-09-29 | パナソニック株式会社 | Ｉｉｉ族窒化物結晶の製造方法、および半導体基板の製造方法 |
| JP2005086102A (ja) | 2003-09-10 | 2005-03-31 | Univ Nagoya | 電界効果トランジスタ、及び電界効果トランジスタの作製方法 |
| JP4609876B2 (ja) | 2004-02-02 | 2011-01-12 | 日本電信電話株式会社 | リセスゲート構造ｈｆｅｔおよびその製造方法 |
| JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
| US7859014B2 (en) | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| JP2006032524A (ja) | 2004-07-14 | 2006-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 |
| JP4744109B2 (ja) * | 2004-07-20 | 2011-08-10 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
-
2006
- 2006-06-29 JP JP2006179088A patent/JP5400266B2/ja active Active
-
2007
- 2007-02-23 US US11/709,690 patent/US7687828B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7687828B2 (en) | 2010-03-30 |
| US20070272945A1 (en) | 2007-11-29 |
| JP2007311733A (ja) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5400266B2 (ja) | 電界効果トランジスタ | |
| JP5468768B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR101497725B1 (ko) | 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로 | |
| JP6371986B2 (ja) | 窒化物半導体構造物 | |
| JP5041701B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| US20080079009A1 (en) | Semiconductor device | |
| JP5190923B2 (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| KR101008272B1 (ko) | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 | |
| JP2007059595A (ja) | 窒化物半導体素子 | |
| WO2009116223A1 (ja) | 半導体装置 | |
| JP2010135640A (ja) | 電界効果トランジスタ | |
| JP2007035905A (ja) | 窒化物半導体素子 | |
| JP2005509274A (ja) | バリア／スペーサ層を有するｉｉｉ族窒化物系の高電子移動度トランジスタ（ｈｅｍｔ） | |
| JP2011166067A (ja) | 窒化物半導体装置 | |
| JP5740643B2 (ja) | 電界効果トランジスタ | |
| JP2007080855A (ja) | 電界効果型トランジスタ | |
| JP2019169572A (ja) | 半導体装置及びその製造方法 | |
| JP5415668B2 (ja) | 半導体素子 | |
| JP5721782B2 (ja) | 半導体装置 | |
| JP4607506B2 (ja) | 半導体装置 | |
| JP2011108712A (ja) | 窒化物半導体装置 | |
| JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
| KR102067597B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP5514231B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2007088186A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121126 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5400266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |