JP2019134153A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2019134153A
JP2019134153A JP2018175269A JP2018175269A JP2019134153A JP 2019134153 A JP2019134153 A JP 2019134153A JP 2018175269 A JP2018175269 A JP 2018175269A JP 2018175269 A JP2018175269 A JP 2018175269A JP 2019134153 A JP2019134153 A JP 2019134153A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
nitride
composition
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018175269A
Other languages
English (en)
Other versions
JP6883007B2 (ja
JP2019134153A5 (ja
Inventor
謙次郎 上杉
Kenjiro Uesugi
謙次郎 上杉
重哉 木村
Shigeya Kimura
重哉 木村
年輝 彦坂
Toshiki Hikosaka
年輝 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2019134153A publication Critical patent/JP2019134153A/ja
Publication of JP2019134153A5 publication Critical patent/JP2019134153A5/ja
Application granted granted Critical
Publication of JP6883007B2 publication Critical patent/JP6883007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明が解決しようとする課題は、チャネル層の結晶品質を向上させ、かつ閾値電圧を向上させた窒化物半導体装置を提供することにある。【解決手段】本発明の窒化物半導体装置は、Ａｌｘ１Ｇａ（１−ｘ１）Ｎ（０＜ｘ１≦１）である第１の半導体層と、前記第１の半導体層上にあり、インジウムを含む窒化物半導体Ｉｎｙ２Ａｌｘ２Ｇａ（１−ｘ２−ｙ２）Ｎ（０＜ｘ２＜１、０＜ｙ２＜１、０＜ｘ２＋ｙ２≦１）である第２の半導体層と、前記第２の半導体層上にあり、Ａｌｘ３Ｇａ（１−ｘ３）Ｎ（０≦ｘ３＜１）である第３の半導体層と、前記第３の半導体層上にあり、Ｉｎｙ４Ａｌｘ４Ｇａ（１−ｘ４−ｙ４）Ｎ（０＜ｘ４＜１、０≦ｙ４＜１、０＜ｘ４＋ｙ４≦１）である第４の半導体層と、を備える。【選択図】 図１

Description

窒化物半導体装置に関する。
窒化物半導体を用いたトランジスタは、ワイドバンドギャップ材料である窒化物半導体の電気的な材料特性により高耐圧な特性が得られ、シリコンを用いたパワーデバイスに代わる半導体素子となる。窒化物半導体は結晶構造の対象性に起因した分極を有しており、構成元素の組成が異なる窒化物半導体層の積層界面には二次元電子ガスが発生する場合があることが知られている。二次元電子ガスは高い電子移動度を有するため、二次元電子ガスをチャネルとしたトランジスタは電気的に高速な応答が可能となり、高速スイッチング素子として利用すると高いエネルギー変換効率が得られる。このような窒化物半導体を用いたトランジスタは高耐圧・高速応答性を有していることから電源などの電力変換装置への利用が期待されている。
窒化物半導体の積層構造において、分極によって発生した二次元電子ガスは外部電場を印加していない状態でも蓄積するため、二次元電子ガスをチャネルとしたトランジスタは閾値電圧が負値となるが、安全性の向上、消費電力の低減、構成回路の簡素化の観点から、閾値電圧が正値となるトランジスタが望まれる。閾値電圧を上昇させる技術として、例えば、ゲート電極下部のみ二次元電子ガスが発生しないよう、素子に凹型の溝を形成する技術が知られている。また、バックバリア層上に、チャネル層を積層させて閾値電圧を向上させる技術が知られている。例えば、窒化ガリウム（ＧａＮ）チャネル層とし、窒化アルミニウムガリウム（ＡｌＧａＮ）をバックバリア層として用いた場合、バックバリア層に含まれるアルミニウム（Ａｌ）の組成が高いほど、閾値電圧を向上させることが可能である。
しかしながら、バックバリア層のＡｌの組成を高くすると、バックバリア層とチャネル層の格子不整合率が大きくなるため、バックバリア層上にチャネル層を積層する際に、チャネル層に結晶欠陥が導入されやすくなり、チャネル層の結晶品質が低下する。具体的には、チャネル層の表面平坦性が低下しチャネル層の厚みが不均一となる。また、チャネル層において貫通転位などの結晶欠陥が増大する。チャネル層の結晶品質が低下すると、チャネル層における電子移動度が低下するため、トランジスタのオン抵抗が増大し消費電力が増大する。よって、チャネル層の結晶品質を向上させ、かつ閾値電圧を向上させることが可能な窒化物半導体装置が望まれる。
特開２００１−１９６５７５号公報
本発明が解決しようとする課題は、チャネル層の結晶品質を向上させ、かつ閾値電圧を向上させた窒化物半導体装置を提供することにある。
本発明の窒化物半導体装置は、Ａｌｘ１Ｇａ（１−ｘ１）Ｎ（０＜ｘ１≦１）である第１の半導体層と、前記第１の半導体層上にあり、インジウムを含む窒化物半導体Ｉｎｙ２Ａｌｘ２Ｇａ（１−ｘ２−ｙ２）Ｎ（０＜ｘ２＜１、０＜ｙ２＜１、０＜ｘ２＋ｙ２≦１）である第２の半導体層と、前記第２の半導体層上にあり、Ａｌｘ３Ｇａ（１−ｘ３）Ｎ（０≦ｘ３＜１）である第３の半導体層と、前記第３の半導体層上にあり、Ｉｎｙ４Ａｌｘ４Ｇａ（１−ｘ４−ｙ４）Ｎ（０＜ｘ４＜１、０≦ｙ４＜１、０＜ｘ４＋ｙ４≦１）である第４の半導体層と、を備える。
実施形態の窒化物半導体装置の模式断面図。 窒化物半導体の分極とａ軸格子定数の関係を示す図。 窒化物半導体の分極とａ軸格子定数の関係を示す図 窒化物半導体の分極とａ軸格子定数の関係を示す図。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中、「窒化ガリウム系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中における「ＩＩＩ族原子」とは、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）の総称である。
窒化物半導体を用いたトランジスタは閾値電圧が低いため、バックバリア層である窒化アルミニウムガリウム（ＡｌＧａＮ）上に、チャネル層となる窒化ガリウム（ＧａＮ）を積層させて閾値電圧を向上させる。この場合、バックバリア層のＡｌＧａＮに含まれるアルミニウム（Ａｌ）の組成が高いほど、トランジスタの閾値電圧を向上させることが可能である。
しかしながら、ＡｌＧａＮのＡｌの組成を高くすると、ＡｌＧａＮとＧａＮの格子不整合率が大きくなるため、ＧａＮを均一に成膜できない。そのため、ＧａＮを均一に成膜して結晶品質を向上させ、かつ閾値電圧を向上させることが可能な窒化物半導体装置が望まれる。
図１に本実施形態の窒化物半導体装置１００を説明する模式断面図を示す。
窒化物半導体装置１００は、ＧａＮ系半導体で構成される電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。
窒化物半導体装置１００は、基板５上に、第１の半導体層１、第２の半導体層２、第３の半導体層３、第４の半導体層４が順に積層された半導体層を備えている。また、第４の半導体層４上に、ソース電極６、ドレイン電極７が設けられている。また、第４の半導体層４上の、ソース電極６とドレイン電極７の間に絶縁層９が設けられ、さらに絶縁層９上に、ゲート電極８が設けられている。
窒化物半導体装置１００は、バックバリア層である第２の半導体層２を窒化インジウムガリウムアルミニウム（ＩｎＡｌＧａＮ）とし、チャネル層である第３の半導体層３をＧａＮとして備えている。一般にＡｌＧａＮのａ軸格子定数はＧａＮのａ軸格子定数より小さく、ＩｎＧａＮのａ軸格子定数はＧａＮのａ軸格子定数より大きい。ＡｌＧａＮ中のＧａの一部をＩｎに置換したＩｎＡｌＧａＮのａ軸格子定数は、ＡｌＧａＮのａ軸格子定数より大きく、Ｇａに対するＩｎの比率が高まるほどａ軸格子定数が大きくなる。ＩｎＡｌＧａＮのａ軸格子定数がＧａＮのａ軸格子定数を超えない範囲において、Ａｌ組成の等しいＡｌＧａＮとＩｎＡｌＧａＮのａ軸格子定数を比較すると、ＩｎＡｌＧａＮの方がＧａＮのａ軸格子定数と近い。よって、バックバリア層であるＩｎＡｌＧａＮとチャネル層であるＧａＮの格子不整合率は小さい。そのため、バックバリア層のＩｎＡｌＧａＮ上でチャネル層のＧａＮを均一に成膜することが可能である。また、バックバリア層のＩｎＡｌＧａＮのＡｌの組成を大きくすることで、窒化物半導体装置１００の閾値電圧を向上させることができる。
基板５は、例えば、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ２Ｏ３）などである。基板５上に後述する半導体層を積層することで、基板５は半導体層を固定する。基板５の厚さは、例えば、２００μｍ以上２０００μｍ以下である。
第１の半導体層１は、基板５上に設けられる。第１の半導体層１は、例えば、窒化アルミニウムガリウム（Ａｌｘ１Ｇａ（１−ｘ１）Ｎ、０＜ｘ１≦１）である。
なお、ｘ１は、第１の半導体層１に含まれるＩＩＩ族原子の全体に対してのＡｌの原子比である。
第１の半導体層１は、バッファ層である。以下、窒化アルミニウムガリウムはＡｌＧａＮと表記する。第１の半導体層１はＡｌとＧａの組成がＡｌｘ１Ｇａ（１−ｘ１）Ｎ（０＜ｘ１≦１）の範囲で互いに異なる半導体層を複数積層したものであってもよく、さらに例えば基板５側から上に積層するにつれて、各半導体層のＡｌの含有量を少なくしたものが挙げられる。その場合、第１の半導体層において、基板５側から積層するにつれて、分極が小さくなっている。また、第１の半導体層において、基板５側から積層するにつれて、ａ軸格子定数が大きくなっている。第１の半導体層１の厚さは、例えば、１０ｎｍ以上１０μｍ以下である。
第１の半導体層１は、電流を流れにくくし耐圧を向上させるために不純物を含んでいてもよい。第１の半導体層１は、不純物として、例えば、Ｃ（炭素）、Ｆｅ（鉄）、Ｍｇ（マグネシウム）、Ｚｎ（亜鉛）等が挙げられる。第１の半導体層１の不純物濃度は、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下であることが望ましい。なお、第１の半導体層１は、異なる不純物が含まれていても良い。また、第１の半導体層１は、Ｈ（水素）、Ｏ（酸素）、Ｓｉ（シリコン）等の意図せずに含まれた不純物を含んでいても良い。
第２の半導体層２は、第１の半導体層１上に設けられる。第２の半導体層２は、例えば、窒化インジウムアルミニウムガリウム（Ｉｎｙ２Ａｌｘ２Ｇａ（１−ｘ２−ｙ２）Ｎ、０＜ｘ２＜１、０＜ｙ２＜１、０＜ｘ２＋ｙ２≦１）である。なお、ｘ２は、第２の半導体層２に含まれるＩＩＩ族原子の全体に対してのＡｌの原子比である。また、ｙ２は、第２の半導体層２に含まれるＩＩＩ族原子の全体に対してのＩｎの原子比である。
第２の半導体層２は、バックバリア層である。以下、窒化インジウムアルミニウムガリウムはＩｎＡｌＧａＮと表記する。第２の半導体層２の厚さは、例えば、１０ｎｍ以上１μｍ以下である。
第２の半導体層２は、電流を流れにくくし耐圧を向上させるために不純物を含むことが望ましい。第２の半導体層２は、不純物として、例えば、Ｃ（炭素）、Ｆｅ（鉄）、Ｍｇ（マグネシウム）、Ｚｎ（亜鉛）等が挙げられる。第２の半導体層２の不純物濃度は、１×１０１６ｃｍ−３以上１×１０２０ｃｍ−３以下が望ましい。なお、第２の半導体層２は、異なる不純物が含まれていても良い。また、第２の半導体層２は、Ｈ（水素）、Ｏ（酸素）、Ｓｉ（シリコン）等の意図せずに含まれた不純物を含んでいても良い。
第２の半導体層２のＩｎＡｌＧａＮに含まれるＡｌの組成が大きいほど、閾値電圧の向上の効果が大きい。そのため、Ａｌの組成を示すｘ２は、０．１以上であることが望ましい。閾値電圧の向上の効果のために、さらに望ましくは０．１５以上であるとよい。
また、第２の半導体層２にＩｎを加えると、第２の半導体層２のａ軸格子定数を、後述するチャネル層の第３の半導体層３に近づけて、第３の半導体層３との格子不整合率を減少させることができる。Ｉｎの組成を示すｙ２は０を超えていればよいが、特に０．０１以上０．１以下が望ましい。第２の半導体層の結晶品質を向上させるために、Ｉｎの組成を示すｙ２は、０．０２以上０．０５以下がさらに望ましい。
第３の半導体層３は、第２の半導体層２上に設けられる。第３の半導体層３は、例えば、窒化アルミニウムガリウム（Ａｌｘ３Ｇａ（１−ｘ３）Ｎ、０≦ｘ３＜１）である。なお、ｘ３は、第３の半導体層３に含まれるＩＩＩ族原子の全体に対してのＡｌの原子比である。
第３の半導体層３は、チャネル層である。バックバリア層である第２の半導体層２による閾値電圧の向上の効果を大きくし、またオン抵抗を抑えチャネル移動度を向上させるため、第３の半導体層３の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下が望ましい。さらに望ましくは、２０ｎｍ以上１００ｎｍ以下がよい。
第３の半導体層３はアンドープ層である。第３の半導体層３には、意図的な不純物のドーピングはなくともよく、その場合弱いｎ型伝導を示す。また、第３の半導体層３は、Ｈ（水素）、Ｏ（酸素）、Ｓｉ（シリコン）等の意図せずに含まれた不純物を含んでいても良い。
第４の半導体層４は、第３の半導体層３上に設けられる。第４の半導体層４は、例えば、窒化インジウムアルミニウムガリウム（Ｉｎｙ４Ａｌｘ４Ｇａ（１−ｘ４−ｙ４）Ｎ、０＜ｘ４＜１、０≦ｙ４＜１、０＜ｘ４＋ｙ４≦１）である。なお、ｘ４は、第４の半導体層４に含まれるＩＩＩ族原子の全体に対してのＡｌの原子比である。
第４の半導体層４は、電子供給層である。第４の半導体層４はアンドープ層である。第４の半導体層４は、意図的な不純物のドーピングはなくともよく、その場合、弱いｎ型伝導を示す。また、第４の半導体層４は、Ｈ（水素）、Ｏ（酸素）、Ｓｉ（シリコン）等の意図せずに含まれた不純物を含んでいても良い。
第４の半導体層４の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。第４の半導体層４の一部には、後述するゲート電極８が絶縁層９を介して埋め込まれている。そのため、ゲート電極８下の第４の半導体層４の厚さは、例えば、０ｎｍ以上５ｎｍ以下である。
また、第４の半導体層４において、ゲート電極８下の部分とそれ以外の部分でＩｎ組成およびＡｌ組成が異なっていてもよい。例えば、ゲート電極８下の部分の方が、それ以外の部分よりもＡｌ組成が小さいか、またはＩｎ組成が大きくても良い。また、第４の半導体層４は、Ｉｎ組成およびＡｌ組成の異なる複数のＩｎＡｌＧａＮが積層された構造であってもよい。
ゲート電極８下の第４の半導体層４に隣接する第３の半導体層３に二次元電子ガスを発生させないようにするために、Ａｌの組成ｘ４は、例えば、第４の半導体層４に含まれるＩＩＩ族原子の全体に対して、０．２以下の原子比とすることが望ましい。また、ゲート電極８下の第４の半導体層４の厚さを０ｎｍ以上５ｎｍ以下とすることが望ましい。
また、ゲート電極８下の部分以外の第４の半導体層４に隣接する第３の半導体層３に２次元電子ガスが発生させ、オン抵抗を減少させるために、Ａｌの組成ｘ４は、例えば、第４の半導体層４に含まれるＩＩＩ族原子の全体に対して、０．１５以上とすることが望ましい。また、ゲート電極８下の部分以外の第４の半導体層４の厚みを２０ｎｍ以上１００ｎｍ以下とする。
第４の半導体層４において、ゲート電極８下の部分以外のＡｌ組成を、ゲート電極８下の部分のＡｌ組成よりも高くしてもよい。これにより、第４の半導体層４において、Ａｌ組成ｘ４を第４の半導体層４に含まれるＩＩＩ族原子の全体に対して、０．２以下の原子比であっても、第３の半導体層３のゲート電極８下ではない部分において、高濃度の２次元電子ガスを発生させることができる。これにより、高い閾値電圧と低いオン抵抗の両立が可能となる。
絶縁層９は、第４の半導体層４上に設けられる。絶縁層９は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガリウム、酸化アルミニウム、酸窒化アルミニウム、酸化ハフニウムなどである。また、絶縁層９は、これらの絶縁体からなる互いに異なる２つ以上の材料が複数層積層されている構造であってもよい。絶縁層９の厚さは、例えば、５ｎｍ以上１００ｎｍ以下である。
ソース電極６およびドレイン電極７は、第４の半導体層４上に設けられる。ソース電極６とドレイン電極７は、例えば、金属電極である。金属電極は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。なお、ソース電極６およびドレイン電極７は、第４の半導体層４の一部をエッチングした面の上に設けられていてもよい。また、ソース電極６およびドレイン電極７は、第４の半導体層４の一部分をエッチングして第３の半導体層３を露出させた面の上に設けられていてもよい。
ゲート電極８は、ソース電極３とドレイン電極４の間にあって、絶縁層９上に設けられる。ゲート電極８は、例えば、金属電極である。ゲート電極８は、例えば、Ａｌ、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）からなる群から選択された少なくとも一つを含む。ゲート電極８は、絶縁層９を介して、一部が第４の半導体層４に埋め込まれている。
第３の半導体層３と第４の半導体層４の界面付近において、第３の半導体層３には２次元電子ガス層が形成される。図１の長二点鎖線は２次元電子ガスが存在する位置を示す。第４の半導体層４のゲート電極８下の部分において、第４の半導体層４の厚さは薄く、Ａｌ組成が小さいため、この部分に隣接した第３の半導体層３には２次元電子ガスが存在しない。したがって、ゲート電極８に電圧を印加していない状態では、窒化物半導体装置１００はノーマリオフである。
ゲート電極８に正の電圧を印加した場合、ゲート電極８側の第３の半導体層３は電子が誘起される蓄積状態となる。そのため、蓄積状態で誘起された電子と、第３の半導体層３と第４の半導体層４の界面で存在する２次元電子ガス層が連結する。したがって、図１の点線で示した矢印方向に電子が流れる。よって、半導体装置１００はＦＥＴとして動作する。
２次元電子ガスが流れるときのゲート電極８に印加される電圧は、ゲート電極８を構成する金属の仕事関数、絶縁層９の誘電率、絶縁層９の厚み、第４の半導体層４のゲート電極８下の部分のＩｎ組成およびＡｌ組成および厚み、第３の半導体層３に含まれるドナーやアクセプタの濃度、および第３の半導体層３の表面ポテンシャルで決まる。
なお、積層方向において、第１の半導体層１、第２の半導体層２、第３の半導体層３の順に含有するＡｌの量は少なくしている。そのため、第１の半導体層１、第２の半導体層２、第３の半導体層３の順に分極は小さくなり、第１の半導体層１、第２の半導体層２、第３の半導体層３の間で意図しない二次元電子ガスは発生しない。
また、積層方向において、第１の半導体層１、第２の半導体層２、第３の半導体層３の順に含有するＡｌの量は少ないため、この順にａ軸格子定数は大きい。そのため、半導体層の結晶成長中および結晶成長後に、半導体層が直下の層から受ける面内方向に引っ張られる応力が抑制され、また半導体層へのクラックの発生も効果的に抑制することができる。
なお、第１の半導体層１から第４の半導体層４は、例えば有機金属気相成長（ＭＯＣＶＤ）法によって形成される。
ＭＯＣＶＤ法による結晶成長において、Ｇａ原子の原料として、例えば、トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、Ａｌ原子の原料として、例えば、トリメチルアルミニウム（ＴＭＡｌ）、Ｉｎ原子の原料として、例えば、トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）、Ｎ原子の原料として、例えばアンモニア（ＮＨ３）を用いることができる。また、ＭＯＣＶＤ法による結晶成長において、上記原料以外に、例えば、水素、窒素、アルゴンのいずれか、もしくはこれらの混合ガスをキャリアガスとして同時に供給する。結晶成長時に供給する原料の比率を変更することで、成長する半導体層の組成を変化させることができる。
図２（ａ）に窒化物半導体の分極（Ｃ／ｍ２）とａ軸格子定数（Å）の関係図、図２（ｂ）に図２（ａ）の拡大図を示す。図２（ａ）、図２（ｂ）を用いて、バックバリア層である第２の半導体層２の分極とａ軸格子定数の関係について示す。ここで、窒化物半導体の分極（Ｃ／ｍ２）は自発分極とピエゾ分極の和である。
図２（ａ）において、３点で、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化ガリウム（ＧａＮ）のそれぞれの、分極とａ軸格子定数の関係を示している。また、ＡｌＮとＩｎＮを示す２点間の直線は、窒化アルミニウムインジウム（ＡｌＩｎＮ）の分極とａ軸格子定数の関係を示している。ＩｎＮとＧａＮを示す２点間の直線は、窒化インジウムガリウム（ＩｎＧａＮ）の分極とａ軸格子定数の関係を示している。ＧａＮとＡｌＮを示す２点間の直線は、窒化アルミニウムガリウム（ＡｌＧａＮ）の分極とａ軸格子定数の関係を示している。また、３つの直線で囲まれた領域は、窒化インジウムガリウムアルミニウム（ＩｎＡｌＧａＮ）の分極とａ軸格子定数の関係を示している。また、ＧａＮのａ軸格子定数である３．１８９Åの位置に破線を示す。ＧａＮのａ軸格子定数の３．１８９Åは、ＧａＮの結晶格子に歪みがない場合の物性値である。
図２（ａ）から、例えば、ＡｌＧａＮにＩｎを加えるとＩｎＡｌＧａＮとすることができることがわかる。また、ＡｌＧａＮをＩｎＡｌＧａＮとすることで、ａ軸格子定数をＧａＮ（＝３．１８９Å）に近づけることが可能である。したがって、窒化物半導体装置１００のバックバリア層である第２の半導体層２をＩｎＡｌＧａＮとした場合、第２の半導体層２とチャネル層のＧａＮである第３の半導体層との格子不整合率は小さい。
図２（ｂ）に、図２（ａ）のＧａＮを示す点の付近を拡大した図を示す。図２（ｂ）で、バックバリア層である第２の半導体層２の分極とａ軸格子定数の関係について示す。
図２（ｂ）のＡｌＧａＮを示す直線、組成Ａｌ０．２５Ｇａ０．７５Ｎの分極を示す長鎖線、およびＧａＮのａ軸格子定数を示す破線で囲まれた領域Ａに注目する。チャネル層である第３の半導体層３を均一に成膜し高品質とするために、第２の半導体層２の組成は、分極とａ軸格子定数の関係が領域Ａに含まれる組成にする。
まず、ＡｌＧａＮを示す直線上に、組成Ａｌ０．２５Ｇａ０．７５Ｎの点を示す。これは、第１の半導体層１と第２の半導体層２の界面付近の第１の半導体層１の組成である。ＩｎＡｌＧａＮのａ軸格子定数と分極は、ＩｎＡｌＧａＮに含まれるＡｌとＩｎの量により調整することが可能である。ＩｎＡｌＧａＮに含まれるＡｌの量を少なくするほど、あるいは、Ｉｎの量を大きくするほど、ＩｎＡｌＧａＮのａ軸格子定数は大きくなる。また、ＩｎＡｌＧａＮに含まれるＡｌの量を大きくするほど、ＩｎＡｌＧａＮの分極は大きくなる。なお、Ｉｎの量を大きくした場合は、後述するＩｎＡｌＧａＮの格子緩和率によって、分極が大きくなるか小さくなるかが異なる。
以下に、チャネル層である第３の半導体層３を均一に成膜し高品質とするための条件について説明する。
まず、バックバリア層である第２の半導体層２のａ軸格子定数は、図２（ｂ）の破線で示すＧａＮのａ軸格子定数と等しいか、またはＧａＮのａ軸格子定数よりも小さくする。第２の半導体層２のａ軸格子定数がＧａＮのａ軸格子定数よりも大きい場合、チャネル層である第３の半導体層３がバックバリア層である第２の半導体層２から引っ張り応力を受ける。そのため、チャネル層である第３の半導体層３が均一に成膜されず結晶品質が低下してしまう。さらに、第３の半導体層３と第２の半導体層３の界面に二次元電子ガスが発生してしまう可能性がある。
また、バックバリア層である第２の半導体層２の分極は、バッファ層である、第１の半導体層１と第２の半導体層２の界面付近の第１の半導体層１の分極と等しいか、またはそれよりも小さくする。バックバリア層である第２の半導体層２の分極が、バッファ層である第１の半導体層１の分極よりも大きい場合、第２の半導体層２と第１の半導体層１の界面に２次元電子ガスが発生してしまう可能性がある。
さらに、バックバリア層である第２の半導体層２のＩｎの組成は０よりも大きくする。第２の半導体層２にＩｎが含まれることで、第２の半導体層２の格子定数をＡｌＧａＮよりも大きくすることができる。また、第２の半導体層２にＩｎが含まれることで、第２の半導体層２の格子定数がＡｌＧａＮの格子定数と同じであっても、第２の半導体層２はＡｌＧａＮよりも分極を大きくすることができる。また、第２の半導体層２にＩｎが含まれることで、第２の半導体層２の分極がＡｌＧａＮの分極と同じであっても、第２の半導体層２はＡｌＧａＮよりも格子定数を大きくすることができる。
図３（ａ）〜図３（ｂ）に、格子緩和率が異なる第２の半導体層２の分極とａ軸格子定数の関係について示す。第２の半導体層２の格子緩和率について、図３（ａ）は格子緩和率が１００％の場合、図３（ｂ）は格子緩和率が５０％の場合、図３（ｃ）は格子緩和率が３０％の場合を示している。
ＩｎＡｌＧａＮである第２の半導体層２はＡｌＧａＮである第１の半導体層１よりもａ軸格子定数が大きいため、第２の半導体層２は第１の半導体層から圧縮応力を受ける。つまり、第２の半導体層２は、第１の半導体層１のａ軸格子定数に合わせて結晶成長しているため歪んでいる。第２の半導体層２の圧縮応力は格子緩和率によって変化する。第２の半導体層２の格子緩和率が小さいほど第２の半導体層２が受ける圧縮応力が大きくなり、第２の半導体層２の格子緩和率が大きいほど第２の半導体層２が受ける圧縮応力が小さくなる。
第２の半導体層２が受ける圧縮応力の大きさにより第２の半導体層２のピエゾ分極の大きさが変化するため、第２の半導体層２に発生する分極の大きさも変化する。つまり、第２の半導体層２が受ける圧縮応力が大きいほど、第２の半導体層２に発生する分極は大きくなる。そのため、第２の半導体層２の格子緩和率が変化した場合に、チャネル層である第３の半導体層３を均一に成膜し高品質とするために、第１の半導体層１のＡｌの組成ｘ１、第２の半導体層２のＡｌの組成ｘ２、および第２の半導体層２のＩｎの組成ｙ２が取り得る値を算出した。
図３（ａ）の格子緩和率が１００％、つまり第２の半導体層２が全く圧縮応力を受けていない場合、第１の半導体層１の組成をＡｌ０．２５Ｇａ０．７５Ｎと仮定し、これを示す点をＡとする。点Ａと同じ分極で、且つＧａＮと同じａ軸格子定数である点Ｂにおいて、第２の半導体層２のＡｌの組成ｘ２は０．２４２、第２の半導体層２のＩｎの組成ｙ２は０．０５４となる。また、バックバリア層である第２の半導体層２のａ軸格子定数は、図３（ａ）の破線で示すＧａＮのａ軸格子定数と等しいか、またはＧａＮのａ軸格子定数よりも小さくするために、ｙ２≦０．２２４＊ｘ２の関係を満たす必要がある。また、バックバリア層である第２の半導体層２の分極は、バッファ層である、第２の半導体層２との界面付近の第１の半導体層１の分極と等しいか、またはそれよりも小さくするために、ｘ２−ｘ１≦−０．１４３＊ｙ２の関係を満たす必要がある。
図３（ｂ）の格子緩和率が５０％、つまり第２の半導体層２が圧縮応力を受けている場合、図３（ａ）と同様に、第１の半導体層１の組成をＡｌ０．２５Ｇａ０．７５Ｎと仮定し、これを示す点をＡとする。点Ａと同じ分極で、且つＧａＮと同じａ軸格子定数である点Ｂにおいて、第２の半導体層２のＡｌの組成ｘ２は０．３８１、第２の半導体層２のＩｎの組成ｙ２は０．１４１となる。また、バックバリア層である第２の半導体層２のａ軸格子定数は、図３（ｂ）の破線で示すＧａＮのａ軸格子定数と等しいか、またはＧａＮのａ軸格子定数よりも小さくするために、ｙ２≦０．２２４＊ｘ２＋０．０５６の関係を満たす必要がある。また、バックバリア層である第２の半導体層２の分極は、バッファ層である、第２の半導体層２との界面付近の第１の半導体層１の分極と等しいか、またはそれよりも小さくするために、ｘ２−ｘ１≦０．９２９＊ｙ２の関係を満たす必要がある。
図３（ｃ）の格子緩和率が３０％、つまり第２の半導体層２が圧縮応力を大きく受けている場合、図３（ａ）と同様に、第１の半導体層１の組成をＡｌ０．２５Ｇａ０．７５Ｎと仮定し、これを示す点をＡとする。点Ａと同じ分極で、且つＧａＮと同じａ軸格子定数である点Ｂにおいて、第２の半導体層２のＡｌの組成ｘ２は０．６４６、第２の半導体層２のＩｎの組成ｙ２は０．２７５となる。また、バックバリア層である第２の半導体層２のａ軸格子定数は、図３（ｃ）の破線で示すＧａＮのａ軸格子定数と等しいか、またはＧａＮのａ軸格子定数よりも小さくするために、ｙ２≦０．２２４＊ｘ２＋０．１３１の関係を満たす必要がある。また、バックバリア層である第２の半導体層２の分極は、バッファ層である、第２の半導体層２との界面付近の第１の半導体層１の分極と等しいか、またはそれよりも小さくするために、ｘ２−ｘ１≦１．４４＊ｙ２の関係を満たす必要がある。
なお、格子緩和率は｛（第２の半導体層２のａ軸格子定数）−（第１の半導体層１のａ軸格子定数）｝／｛（圧縮応力のない場合の第２の半導体層２のａ軸格子定数）−（第１の半導体層１のａ軸格子定数）｝で定義される。
以上より、窒化物半導体装置１００は、バックバリア層である第３の半導体層３を窒化インジウムガリウムアルミニウム（ＩｎＡｌＧａＮ）とし、チャネル層である第４の半導体層４をＧａＮとして備えているため、バックバリア層のＩｎＡｌＧａＮのａ軸格子定数とチャネル層のＧａＮのａ軸格子定数が近く、バックバリア層とチャネル層の格子不整合率は小さい。したがって、バックバリア層のＩｎＡｌＧａＮ上でチャネル層のＧａＮを均一に成膜することが可能である。また、バックバリア層のＩｎＡｌＧａＮのＡｌの組成を大きくすることで、窒化物半導体装置１００の閾値電圧を向上させることができる。
なお、本実施形態において、窒化物半導体装置１００は横型のＦＥＴとしたが、窒化物半導体装置１００は窒化物半導体層を支持する基板にドレイン電極を備えた縦型のＦＥＴであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 第１の半導体層
２ 第２の半導体層
３ 第３の半導体層
４ 第４の半導体層
５ 基板
６ ソース電極
７ ドレイン電極
８ ゲート電極
９ 絶縁層
１００ 半導体装置

Claims (15)

  1. Ａｌｘ１Ｇａ（１−ｘ１）Ｎ（０＜ｘ１≦１）である第１の半導体層と、
    前記第１の半導体層上にあり、インジウムを含む窒化物半導体Ｉｎｙ２Ａｌｘ２Ｇａ（１−ｘ２−ｙ２）Ｎ（０＜ｘ２＜１、０＜ｙ２＜１、０＜ｘ２＋ｙ２≦１）である第２の半導体層と、
    前記第２の半導体層上にあり、Ａｌｘ３Ｇａ（１−ｘ３）Ｎ（０≦ｘ３＜１）である第３の半導体層と、
    前記第３の半導体層上にあり、Ｉｎｙ４Ａｌｘ４Ｇａ（１−ｘ４−ｙ４）Ｎ（０＜ｘ４＜１、０≦ｙ４＜１、０＜ｘ４＋ｙ４≦１）である第４の半導体層と、
    を備える窒化物半導体装置。
  2. 前記第３の半導体層の格子定数は、前記第２の半導体層の格子定数よりも大きい請求項１に記載の窒化物半導体装置。
  3. 前記第１の半導体層、前記第２の半導体層、前記第３の半導体層、前記第４の半導体層の順に、各半導体層の自発分極とピエゾ分極の和は小さい請求項１または請求項２に記載の窒化物半導体装置。
  4. 前記第１の半導体層と前記第２の半導体層において、Ａｌの組成ｘ１およびｘ２、Ｉｎの組成ｙ２は、ｙ２≦０．２２４＊ｘ２＋１．３１、ｘ２−ｘ１≦１．０１＊ｙ２の関係を満たす請求項１ないし請求項３のいずれか１項に記載の窒化物半導体装置。
  5. 前記第１の半導体層と前記第２の半導体層において、Ａｌの組成ｘ１およびｘ２、Ｉｎの組成ｙ２は、ｙ２≦０．２２４＊ｘ２、ｘ２−ｘ１≦−０．１４３＊ｙ２の関係を満たす請求項１ないし請求項３のいずれか１項に記載の窒化物半導体装置。
  6. 前記第２の半導体層のＡｌの組成ｘ２の原子比は、前記第２の半導体層に含まれるＩＩＩ族原子の全体に対して、０．１以上である請求項１ないし請求項５のいずれか１項に記載の窒化物半導体装置。
  7. 前記第２の半導体層のＡｌの組成ｘ２の原子比は、前記第２の半導体層に含まれるＩＩＩ族原子の全体に対して、０．１５以上である請求項１ないし請求項６のいずれか１項に記載の窒化物半導体装置。
  8. 前記第３の半導体層の厚さは１０ｎｍ以上２００ｎｍ以下である請求項１ないし請求項７のいずれか１項に記載の窒化物半導体装置。
  9. 前記第３の半導体層の厚さは２０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項８のいずれか１項に記載の窒化物半導体装置。
  10. 前記第４の半導体層上にあるソース電極と、
    ドレイン電極と、
    前記ソース電極と前記ドレイン電極の間にあるゲート電極と、
    をさらに備える請求項１ないし請求項９のいずれか１項に記載の窒化物半導体装置。
  11. 前記第４の半導体層上にあり、前記ソース電極と前記ドレイン電極の間にある絶縁層をさらに備え、前記ドレイン電極は前記第４の半導体層上にあり、前記ゲート電極は前記絶縁層上にある請求項１０に記載の窒化物半導体装置。
  12. 前記ゲート電極の下においては、第４の半導体層のＡｌの組成ｘ４の原子比は、第４の半導体層に含まれるＩＩＩ族原子の全体に対して、０．２以下である請求項１１に記載の窒化物半導体装置。
  13. 前記ゲート電極の下においては、第４の半導体層の厚さは０ｎｍ以上５ｎｍ以下である請求項１２に記載の窒化物半導体装置。
  14. 前記ゲート電極の下以外の第４の半導体層においては、Ａｌの組成ｘ４の原子比は、第４の半導体層に含まれるＩＩＩ族原子の全体に対して、０．１５以上である請求項１０ないし請求項１３のいずれか１項に記載の窒化物半導体装置。
  15. 前記ゲート電極の下以外の第４の半導体層においては、第４の半導体層の厚さは２０ｎｍ以上１００ｎｍ以下である請求項１４に記載の窒化物半導体装置。
JP2018175269A 2018-01-30 2018-09-19 窒化物半導体装置 Active JP6883007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018013976 2018-01-30
JP2018013976 2018-01-30

Publications (3)

Publication Number Publication Date
JP2019134153A true JP2019134153A (ja) 2019-08-08
JP2019134153A5 JP2019134153A5 (ja) 2019-10-31
JP6883007B2 JP6883007B2 (ja) 2021-06-02

Family

ID=67393660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175269A Active JP6883007B2 (ja) 2018-01-30 2018-09-19 窒化物半導体装置

Country Status (2)

Country Link
US (1) US10483354B2 (ja)
JP (1) JP6883007B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6765589B1 (ja) * 2020-02-17 2020-10-07 三菱電機株式会社 エピタキシャルウエハ、半導体装置およびエピタキシャルウエハの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
JP7462544B2 (ja) * 2020-12-11 2024-04-05 株式会社東芝 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
WO2012157625A1 (ja) * 2011-05-16 2012-11-22 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2013004735A (ja) * 2011-06-16 2013-01-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014093305A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置及びその製造方法
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
JP2016134564A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体装置
JP2016171265A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098649A (ja) 1973-12-30 1975-08-05
JPS5466505A (en) 1977-11-05 1979-05-29 Ozono Kensetsu Kk Method of cutting and registering concrete piles
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US8853666B2 (en) 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP5466505B2 (ja) 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2015162641A (ja) 2014-02-28 2015-09-07 株式会社豊田中央研究所 絶縁ゲート型窒化物半導体トランジスタ
JP2016035949A (ja) 2014-08-01 2016-03-17 日本電信電話株式会社 窒化物半導体装置の製造方法
JP6565223B2 (ja) 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US10411125B2 (en) * 2016-11-23 2019-09-10 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device having high linearity-transconductance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
WO2012157625A1 (ja) * 2011-05-16 2012-11-22 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2013004735A (ja) * 2011-06-16 2013-01-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014093305A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置及びその製造方法
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
JP2016134564A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体装置
JP2016171265A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6765589B1 (ja) * 2020-02-17 2020-10-07 三菱電機株式会社 エピタキシャルウエハ、半導体装置およびエピタキシャルウエハの製造方法
WO2021166024A1 (ja) * 2020-02-17 2021-08-26 三菱電機株式会社 エピタキシャルウエハ、半導体装置およびエピタキシャルウエハの製造方法
CN115088058A (zh) * 2020-02-17 2022-09-20 三菱电机株式会社 外延晶片、半导体装置以及外延晶片的制造方法

Also Published As

Publication number Publication date
JP6883007B2 (ja) 2021-06-02
US20190237550A1 (en) 2019-08-01
US10483354B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP5804768B2 (ja) 半導体素子及びその製造方法
JP5634681B2 (ja) 半導体素子
JP6883007B2 (ja) 窒化物半導体装置
JP5891650B2 (ja) 化合物半導体装置及びその製造方法
JP2013235873A (ja) 半導体装置およびその製造方法
JP2009289956A (ja) 半導体電子デバイス
JP2014179546A (ja) 半導体装置
JP2018037435A (ja) 半導体装置
JP2011049271A (ja) 半導体装置
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
US20220310794A1 (en) Semiconductor device with strain relaxed layer
CN107845712A (zh) 含氮半导体元件
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2007088252A (ja) 電界効果トランジスタ
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A5 (ja)
JP2011108712A (ja) 窒化物半導体装置
JP2015159300A (ja) 化合物半導体装置及びその製造方法
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US20170069747A1 (en) Semiconductor device
JP5701805B2 (ja) 窒化物半導体ショットキダイオードの製造方法
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP4729872B2 (ja) 電界効果トランジスタの製造方法
JP6534993B2 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
US11955520B2 (en) Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210507

R151 Written notification of patent or utility model registration

Ref document number: 6883007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151