JP7462544B2 - 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法 - Google Patents

窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法 Download PDF

Info

Publication number
JP7462544B2
JP7462544B2 JP2020205601A JP2020205601A JP7462544B2 JP 7462544 B2 JP7462544 B2 JP 7462544B2 JP 2020205601 A JP2020205601 A JP 2020205601A JP 2020205601 A JP2020205601 A JP 2020205601A JP 7462544 B2 JP7462544 B2 JP 7462544B2
Authority
JP
Japan
Prior art keywords
region
nitride
nitride region
electrode
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020205601A
Other languages
English (en)
Other versions
JP2022092728A (ja
Inventor
年輝 彦坂
肇 名古
純平 田島
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020205601A priority Critical patent/JP7462544B2/ja
Priority to US17/305,470 priority patent/US11955520B2/en
Publication of JP2022092728A publication Critical patent/JP2022092728A/ja
Priority to US18/510,840 priority patent/US20240096969A1/en
Application granted granted Critical
Publication of JP7462544B2 publication Critical patent/JP7462544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Description

本発明の実施形態は、窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法に関する。
例えば、窒化物半導体に基づく半導体装置において、特性の向上が望まれる。
特開２０１３－０６９９８３号公報
本発明の実施形態は、特性の向上が可能な窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法を提供する。
本発明の実施形態によれば、窒化物半導体は、窒化物部材を含む。前記窒化物部材は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１≦１）を含む第１窒化物領域と、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む第２窒化物領域と、第３窒化物領域と、を含む。前記第１窒化物領域と前記第３窒化物領域との間に前記第２窒化物領域がある。前記第３窒化物領域は、Ａｌ、Ｇａ及びＮを含む。前記第３窒化物領域は、炭素を含まない。または、前記第３窒化物領域における第３炭素濃度は、前記第２窒化物領域における第２炭素濃度よりも低い。
図１は、第１実施形態に係る窒化物半導体を例示する模式的断面図である。 図２は、窒化物半導体の特性を例示するグラフ図である。 図３は、窒化物半導体の特性を例示するグラフ図である。 図４は、第１実施形態に係る窒化物半導体を例示する模式的断面図である。 図５は、第１実施形態に係る窒化物半導体を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、第１実施形態に係る窒化物半導体を例示するグラフ図である。 図７は、第１実施形態に係る窒化物半導体を例示する模式図である。 図８は、窒化物半導体の特性を例示するグラフ図である。 図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第４実施形態に係る窒化物半導体の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体を例示する模式的断面図である。
図１に示すように、実施形態に係る窒化物半導体１１０は、窒化物部材１０Ｍを含む。窒化物部材１０Ｍは、第１窒化物領域１１、第２窒化物領域１２及び第３窒化物領域１３を含む。窒化物部材１０Ｍは、第４窒化物領域１４及び第５窒化物領域１５を含んでも良い。第４窒化物領域１４及び第５窒化物領域１５は、機能領域に対応する。第４窒化物領域１４及び第５窒化物領域１５は必要に応じて設けられ、省略されても良い。窒化物半導体１１０は、基板１８ｓを含んでも良い。
第１窒化物領域１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１≦１）を含む。第１窒化物領域１１におけるＡｌの組成比ｘ１は、例えば、０．３５以上１以下である。１つの例において、第１窒化物領域１１は、ＡｌＮを含む。第１窒化物領域１１は、例えば、Ａｌの組成比が異なる複数のＡｌＧａＮ膜を含んでも良い。第１窒化物領域１１は、例えば、ＡｌＮ膜とＡｌ０．３５Ｇａ０．６５Ｎ膜とを含んでも良い。
第２窒化物領域１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む。第２窒化物領域１２におけるＡｌの組成比ｘ２は、例えば、０．０８以上、０．２８以下である。第２窒化物領域１２は、例えば、ＡｌＧａＮ（例えば、Ａｌ０．１５Ｇａ０．８５Ｎ）である。
第１窒化物領域１１と第３窒化物領域１３との間に第２窒化物領域１２がある。第３窒化物領域１３は、Ａｌ、Ｇａ及びＮを含む。後述するように、第３窒化物領域１３は、例えば、Ａｌ組成比が互いに異なる積層膜を含んでも良い。第３窒化物領域１３は、炭素を含まない。または、第３窒化物領域１３における炭素の濃度（第３炭素濃度）は、第２窒化物領域１２における炭素の濃度（第２炭素濃度）よりも低い。
第１窒化物領域１１から第２窒化物領域１２への方向を第１方向とする。第１方向は、例えば、積層方向に対応する。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。例えば、第１～第３窒化物領域１１～１３は、Ｘ－Ｙ平面に実質的に平行に広がる層状である。例えば、第１～第３窒化物領域１１～１３は、Ｘ－Ｙ平面に実質的に平行に広がる膜である。
基板１８ｓが設けられる場合、基板１８ｓと第３窒化物領域１３との間に第１窒化物領域１１がある。基板は、例えば、シリコンを含む。基板１８ｓは、シリコン、サファイア、炭化珪素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、及び、窒化ガリウム（ＧａＮ）よりなる群から選択された少なくとも１つを含んでも良い。基板１８ｓは、例えば、シリコン基板である。
実施形態に係るウェーハ２１０は、実施形態に係る窒化物半導体１１０と、基板１８ｓと、を含む。ウェーハ２１０において、基板１８ｓと第３窒化物領域１３との間に第１窒化物領域１１がある。
既に説明したように、窒化物部材１０Ｍは、第４窒化物領域１４及び第５窒化物領域１５を含んでも良い。第４窒化物領域１４は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１）を含む。第４窒化物領域１４におけるＡｌの組成比ｘ４は、例えば、０以上０．５以下である。第４窒化物領域１４は、例えば、ＧａＮを含む。第４窒化物領域１４におけるＡｌの組成比ｘ４は、第３窒化物領域１３におけるＡｌの組成比よりも低い。
図１に示すように、第４窒化物領域１４は、第１膜領域１４ａ及び第２膜領域１４ｂを含んでも良い。第１膜領域１４ａは、第３窒化物領域１３と第２膜領域１４ｂとの間にある。第１膜領域１４ａは、炭素を含む。第２膜領域１４ｂは、炭素を含まない。または、第２膜領域１４ｂにおける炭素濃度は、第１膜領域１４ａにおける炭素濃度よりも低い。炭素を含む第１膜領域１４ａが設けられることにより、例えば、低い転位密度が得易くなる。炭素濃度が低い第２膜領域１４ｂにより、例えば、高い電子移動度が得易い。
第５窒化物領域１５は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ４＜ｘ５）を含む。第５窒化物領域１５におけるＡｌの組成比ｘ５は、例えば、０．０５以上０．３５以下である。第５窒化物領域１５は、例えば、ＡｌＧａＮである。第３窒化物領域１３は、第１窒化物領域１１と第５窒化物領域１５との間にある。第４窒化物領域１４は、第３窒化物領域１３と第５窒化物領域１５との間にある。
例えば、第４窒化物領域１４の第５窒化物領域１５に対向する部分にキャリア領域が形成される。キャリア領域は、例えば、２次元電子ガスである。窒化物半導体１１０に基づく半導体装置において、キャリア領域が半導体装置の動作に用いられる。
実施形態においては、上記のように、炭素を含む第２窒化物領域１２が設けられる。これにより、例えば、窒化物部材１０Ｍにおいて、低い転位密度が得られる。これは、炭素を含む第２窒化物領域１２において、転位の方向が曲がり、第２窒化物領域１２よりも上に延びる転位が減少することが原因であると考えられる。第２窒化物領域１２における炭素濃度が第３窒化物領域１３における炭素濃度よりも高いことで、例えば、第３窒化物領域１３に加わる歪みが大きくなる。これにより、転位密度が低減する。
窒化物部材１０Ｍは、例えば、III族元素（ＡｌまたはＧａ）を含む原料ガスと、Ｖ族元素（Ｎ）を含む原料ガスと、を用いて、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）などにより形成される。第２窒化物領域１２の形成において、例えば、処理条件によって、原料ガスに含まれる炭素が窒化物の中に取り込まれやすくなる。これにより、第２窒化物領域１２における炭素の濃度を高くできる。処理条件によって、第２窒化物領域１２における炭素の濃度を制御できる。
図２は、窒化物半導体の特性を例示するグラフ図である。
図２の横軸は、第２窒化物領域１２における炭素の濃度（第２炭素濃度ＣＣ２）である。縦軸は、第４窒化物領域１４における転位密度ＤＤである。図２の例において、第３窒化物領域１３における炭素の濃度（第３炭素濃度）は、約５×１０１８／ｃｍ３である。
図２に示すように、第２炭素濃度ＣＣ２が第３炭素濃度よりも高い８×１０１８／ｃｍ３以上において、転位密度ＤＤが低くなる。これは、第２窒化物領域１２において、転位の伝搬方向が曲がりやすくなることが原因であると考えられる。第２窒化物領域１２において、炭素濃度が高いと、第２窒化物領域１２の横方向成長が促進される。その結果、転位が曲がり、転位密度ＤＤが低くなると考えられる。
図２に示すように、第２炭素濃度ＣＣ２が過度に高いと、転位密度ＤＤが高くなる。過度に炭素が高くなることで、結晶格子間への炭素の混入が生じ、結晶の品質が低くなることが原因であると考えられる。
実施形態において、例えば、第２炭素濃度ＣＣ２は、１×１０１９／ｃｍ３以上であることが好ましい。例えば、第２炭素濃度ＣＣ２は、例えば、８×１０１９／ｃｍ３以下であることが好ましい。低い転位密度ＤＤが得られる。特性の向上が可能な窒化物半導体を提供できる。
例えば、第２窒化物領域１２の形成において、例えば、処理条件によって、原料ガスに含まれる酸素が窒化物の中に取り込まれにくくなる。これにより、第２窒化物領域１２に含まれる酸素の濃度を低くできる。処理条件によって、第２窒化物領域１２に含まれる酸素の濃度を制御できる。酸素は、例えば、原料ガスに含まれても良い。酸素を含むガスが、上記の原料ガスとは別に供給されても良い。
図３は、窒化物半導体の特性を例示するグラフ図である。
図３の横軸は、第２窒化物領域１２における酸素の濃度（第２酸素濃度ＣＯ２）である。縦軸は、転位密度ＤＤである。図３の例において、第３窒化物領域１３における酸素の濃度（第３酸素濃度）は、６×１０１６／ｃｍ３である。
図３に示すように、第２酸素濃度ＣＯ２が、第３酸素濃度よりも低い４×１０１６／ｃｍ３以下において、転位密度ＤＤが低くなる。これは、第２窒化物領域１２において、格子緩和が低減されることが原因であると考えられる。酸素濃度が低いと、第２窒化物領域１２において格子緩和が低減される。その結果、転位密度が低減すると考えられる。酸素濃度が低いと、第３窒化物領域１３に加わる歪みが大きくなる。第２窒化物領域１２における酸素素濃度が第３窒化物領域１３における酸素濃度よりも低いことで、例えば、第３窒化物領域１３に加わる歪みが大きくなる。これにより、転位密度が低減する。
実施形態において、例えば、第２酸素濃度ＣＯ２は、４×１０１６／ｃｍ３以下であることが好ましい。第２酸素濃度ＣＯ２は、３×１０１４／ｃｍ３以上でも良い。第２酸素濃度ＣＯ２が過度に低くなくて良い。
このように、第２窒化物領域１２は、酸素を含まないことが好ましい。または、第２窒化物領域１２における酸素濃度ＣＯ（第２酸素濃度）は、第３窒化物領域１３における酸素濃度ＣＯ（第３酸素濃度）よりも低いことが好ましい。特性の向上が可能な窒化物半導体を提供できる。
例えば、第３窒化物領域１３におけるＡｌ組成比は、第２窒化物領域１２におけるＡｌ組成比（組成比ｘ２）よりも高く、第１窒化物領域１１におけるＡｌ組成比（組成比ｘ１）よりも低いことが好ましい。組成比は、それぞれの窒化物領域における平均の組成比で良い。このような組成比の関係により、適正な応力または歪みが生じ易くなり、低い転位密度ＤＤが易くなる。
第３窒化物領域１３におけるＡｌ組成比は、０．１８以上、０．３８以下であることが好ましい。このような組成比において、適正な応力または歪みが生じ易くなり、低い転位密度ＤＤが得易い。
実施形態において、第２窒化物領域１２におけるＡｌ組成比（組成比ｘ２）は、例えば、０．０８以上、０．２８以下であることが好ましい。このような組成比ｘ２において、適正な応力または歪みが生じ易くなり、低い転位密度ＤＤが得易い。
図１に示すように、第１窒化物領域１１は、第１方向（Ｚ軸方向）に沿う厚さ（第１窒化物領域厚さｔｒ１）を有する。第１窒化物領域厚さｔｒ１は、例えば、１０ｎｍ以上１５００ｎｍ以下である。１つの例において、第１窒化物領域厚さｔｒ１は、約１５０ｎｍである。
図１に示すように、第２窒化物領域１２は、第１方向に沿う厚さ（第２窒化物領域厚さｔｒ２）を有する。第２窒化物領域厚さｔｒ２は、例えば、５０ｎｍ以上２０００ｎｍ以下である。１つの例において、第２窒化物領域厚さｔｒ２は、約２００ｎｍである。
図１に示すように、第３窒化物領域１３は、第１方向に沿う厚さ（第３窒化物領域厚さｔｒ３）を有する。第３窒化物領域厚さｔｒ３は、例えば、１００ｎｍ以上７０００ｎｍ以下である。１つの例において、第３窒化物領域厚さｔｒ３は、約３０００ｎｍである。
図４は、第１実施形態に係る窒化物半導体を例示する模式的断面図である。
図４に示すように、実施形態に係る窒化物半導体１１１及びウェーハ２１１において、第３窒化物領域１３は、積層構造を有する。
例えば、第３窒化物領域１３は、複数の第１領域１３ａと、複数の第２領域１３ｂと、含む。第１窒化物領域１１から第２窒化物領域１２への第１方向（Ｚ軸方向）において、複数の第１領域１３ａの１つは、複数の第２領域１３ｂの１つと、複数の第２領域１３ｂの別の１つとの間にある。複数の第２領域１３ｂの上記の１つは、複数の第１領域１３ａの上記の１つと、複数の第１領域１３ａの別の１つとの間にある。例えば、第１領域１３ａと第２領域１３ｂとが、Ｚ軸方向に沿って、交互に設けられる。
第１領域１３ａは、Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１）を含む。第２領域１３ｂは、Ａｌｙ２Ｇａ１－ｙ２Ｎ（０≦ｙ２＜ｙ１）を含む。
第１領域１３ａにおけるＡｌ組成比（組成比ｙ１）は、例えば、０．７５以上１以下である。１つの例において、第１領域１３ａは、ＡｌＮである。
第２領域１３ｂにおけるＡｌ組成比（組成比ｙ２）は、例えば、０．０６以上０．３以下である。１つの例において、第２領域１３ｂは、Ａｌ０．１３Ｇａ０．８７Ｎである。
１つの例において、組成比ｙ１は、組成比ｘ１以下である。１つの例において、組成比ｙ２は、組成比ｘ２よりも高い。
例えば、複数の第１領域１３ａの１つが第２窒化物領域１２と接しても良い。例えば、複数の第２領域１３ｂの１つが第２窒化物領域１２と接しても良い。例えば、複数の第１領域１３ａの１つが第４窒化物領域１４と接しても良い。例えば、複数の第２領域１３ｂの１つが第４窒化物領域１４と接しても良い。複数の第１領域１３ａと、複数の第２領域１３ｂと、は、例えば、超格子構造を形成しても良い。複数の第１領域１３ａの数と、複数の第２領域１３ｂの数と、の差の絶対値は、０でも良く１でも良い。複数の第１領域１３ａの数は、例えば、１０以上２００以下である。
複数の第１領域１３ａのそれぞれは、第１方向（Ｚ軸方向）に沿う第１領域厚さｔ１を有する。例えば、第１領域厚さｔ１は、第２窒化物領域１２の第１方向に沿う第２窒化物領域厚さｔｒ２よりも薄い。複数の第２領域１３ｂのそれぞれは、第１方向に沿う第２領域厚さｔ２を有する。例えば、第２領域厚さｔ２は、第２窒化物領域厚さｔｒ２よりも薄い。例えば、第１領域厚さｔ１は、第２領域厚さｔ２よりも薄い。
例えば、複数の第１領域１３ａのそれぞれの第１方向に沿う第１領域厚さｔ１は、第１窒化物領域１１の第１方向に沿う第１窒化物領域厚さｔｒ１よりも薄い。複数の第２領域１３ｂのそれぞれの第１方向に沿う第２領域厚さｔ２は、第１窒化物領域厚さｔｒ１よりも薄い。
第１領域厚さｔ１は、例えば、３ｎｍ以上１０ｎｍ以下である。１つの例において、第１領域厚さｔ１は、５ｎｍである。第２領域厚さｔ２は、例えば、１５ｎｍ以上４０ｎｍ以下である。１つの例において、第２領域厚さｔ２は、２５ｎｍである。
このような構造を有する第３窒化物領域１３において、例えば、第１領域１３ａと第２領域１３ｂとの間の界面において、転位が曲がりやすくなる。より低い転位密度ＤＤが得易い。Ａｌの組成比が異なる複数の領域が設けられることで、例えば高い耐圧が得易くなる。
複数の第１領域１３ａと、複数の第２領域１３ｂと、を含む第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、以下により得られる。既に説明したように、複数の第１領域１３ａのそれぞれは、第１方向に沿う第１領域厚さｔ１を有する。複数の第２領域１３ｂのそれぞれは、第１方向に沿う第２領域厚さｔ２を有する。第１領域厚さｔ１、第２領域厚さｔ２、組成比ｙ１、及び、組成比ｙ２を用いて、第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、
ｚａ３＝（ｙ１・ｔ１＋ｙ２・ｔ２）／（ｔ１＋ｔ２）
で表される。
実効的なＡｌ組成比ｚａ３は、複数の第１領域１３ａと、複数の第２領域１３ｂと、を含む第３窒化物領域１３における平均のＡｌ組成比とみなすことができる。
実施形態において、第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、第２窒化物領域１２におけるＡｌ組成比（組成比ｘ２）よりも高いことが好ましい。例えば、組成比ｘ２、第１領域厚さｔ１、第２領域厚さｔ２、組成比ｙ１、及び、組成比ｙ２は、
ｘ２＜{（ｙ１・ｔ１＋ｙ２・ｔ２）／（ｔ１＋ｔ２）}
を満たすことが好ましい。
実施形態において、第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、第１窒化物領域１１におけるＡｌ組成比（組成比ｘ１）よりも低いことが好ましい。例えば、組成比ｘ２、第１領域厚さｔ１、第２領域厚さｔ２、組成比ｙ１、及び、組成比ｙ２は、
{（ｙ１・ｔ１＋ｙ２・ｔ２）／（ｔ１＋ｔ２）}＜ｘ１
を満たすことが好ましい。
図５は、第１実施形態に係る窒化物半導体を例示するグラフ図である。
図５の横軸は、Ａｌ組成比Ｃ（Ａｌ）である。縦軸は、Ｚ軸方向における位置ｐＺである。図５に示すように、第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、組成比ｙ１と組成比ｙ２と間にある。例えば、Ａｌ組成比ｚａ３は、組成比ｘ２よりも高い。これにより、低い転位密度ＤＤが得易い。例えば、Ａｌ組成比ｚａ３は、組成比ｘ１よりも低い。これにより、低い転位密度ＤＤが得易い。第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、例えば、０．１８以上０．２８以下であることが好ましい。低い転位密度ＤＤが得易い。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る窒化物半導体を例示するグラフ図である。
これらの図は、窒化物半導体１１１のＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果を例示している。これらの図において、横軸は、Ｚ軸方向における位置ｐＺである。図６（ａ）の縦軸は、炭素濃度ＣＣまたは酸素濃度ＣＯである。図６（ｂ）の縦軸は、Ａｌの２次イオン強度Ｉｎｔ＿Ａｌである。
図６（ｂ）に示すように、Ａｌ組成比が互いに異なる第１領域１３ａ及び第２領域１３ｂが第３窒化物領域１３に設けられる場合においても、分析条件によっては、第３窒化物領域１３におけるＡｌの２次イオン強度Ｉｎｔ＿Ａｌが実質的に一定であるように観測されても良い。
図６（ａ）に示すように、第２窒化物領域１２における炭素濃度ＣＣは、第３窒化物領域１３における炭素濃度ＣＣよりも高い。図６（ａ）に示すように、第２窒化物領域１２における酸素濃度ＣＯは、第３窒化物領域１３における酸素濃度ＣＯよりも低い。このような構成により、低い転位密度が得易い。
例えば、第２窒化物領域１２における炭素濃度ＣＣは、第１窒化物領域１１における炭素濃度ＣＣよりも高い。第２窒化物領域１２における酸素濃度ＣＯは、第１窒化物領域１１における酸素濃度ＣＯよりも低い。
第２窒化物領域１２における炭素濃度ＣＣは、例えば、１×１０１９／ｃｍ３以上８×１０１９／ｃｍ３以下（例えば約３．９×１０１９／ｃｍ３）である。第２窒化物領域１２における酸素濃度ＣＯは、例えば、０．４×１０１６／ｃｍ３以上４×１０１６／ｃｍ３未満（例えば約１．４×１０１６／ｃｍ３）である。
第３窒化物領域１３における炭素濃度ＣＣは、例えば、１×１０１９／ｃｍ３以上２×１０１９／ｃｍ３未満（約１．５×１０１９／ｃｍ３）である。第３窒化物領域１３における酸素濃度ＣＯは、例えば、３×１０１６／ｃｍ３以上５×１０１６／ｃｍ３以下（例えば約３．９×１０１６／ｃｍ３）である。
このように、第２窒化物領域１２における炭素濃度ＣＣは、第３窒化物領域１３における炭素濃度ＣＣよりも高い。例えば、第２窒化物領域１２における酸素濃度ＣＯは、第３窒化物領域１３における酸素濃度ＣＯよりも低い。
図７は、第１実施形態に係る窒化物半導体を例示する模式図である。
図７は、窒化物半導体１１１の（２０－２４）非対称反射における逆格子空間マッピング図である。図７の横軸は、＜２０－２０＞方向の格子定数の逆数Ｑｘである。縦軸は、＜０００４＞方向の格子定数の逆数Ｑｚである。逆数Ｑｚが大きいことは、Ａｌ組成比が高いことに対応する。
図７に示すように、第２窒化物領域１２におけるＡｌ組成比（組成比ｘ２）は、第３窒化物領域１３における実効的なＡｌ組成比（組成比ｚａ３）よりも低い。
図８は、窒化物半導体の特性を例示するグラフ図である。
図８の横軸は、第２窒化物領域１２におけるＡｌ組成比（組成比ｘ２）である。縦軸は、第４窒化物領域１４における転位密度ＤＤである。図８の例において、第３窒化物領域１３の第１領域１３ａにおけるＡｌ組成比（組成比ｙ１）は、１である。第１領域１３ａの第１領域厚さｔ１は、５ｎｍである。第３窒化物領域１３の第２領域１３ｂにおけるＡｌ組成比（組成比ｙ２）は、０．１３である。第２領域１３ｂの第２領域厚さｔ２は、２５ｎｍである。複数の第１領域１３ａの数は、１０１である。複数の第２領域１３ｂの数は、１００である。第３窒化物領域１３における実効的なＡｌ組成比ｚａ３は、０．２７５である。
図８に示すように、組成比ｘ２がＡｌ組成比ｚａ３よりも低いと、転位密度ＤＤが低くなる。組成比ｘ２がＡｌ組成比ｚａ３以下であることで、第３窒化物領域１３に加わる歪みが引張歪みとなる。第２窒化物領域１２と第３窒化物領域１３との間の界面に近い領域で、転位の屈曲効果が増大される。これにより、転位が低減されると考えられる。
図８に示すように、組成比ｘ２が組成比ｙ２よりも低いと、さらに低い転位密度ＤＤが得られる。組成比ｘ２が組成比ｙ２よりも低いことで、第２領域１３ｂに効果的に引張歪みが導入される。第１領域１３ａと第２領域１３ｂとの間の界面において、転位の屈曲効果が得られると考えられる。
（第２実施形態）
第２実施形態は、ウェーハに係る。実施形態に係るウェーハ（ウェーハ２１０またはウェーハ２１１）は、第１実施形態に係る窒化物半導体（窒化物半導体１１０または窒化物半導体１１１）の少なくとも一部と、基板１８ｓと、を含む（図１または図４参照）。基板１８ｓと第３窒化物領域１３との間に第１窒化物領域１１がある。実施形態によれば、特性の向上が可能なウェーハを提供できる。
（第３実施形態）
第３実施形態は、半導体装置に係る。
図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、実施形態に係る半導体装置１２０は、第１実施形態に係る窒化物半導体（この例では、窒化物半導体１１０）と、第１電極５１と、第２電極５２と、第３電極５３と、絶縁部材６１と、を含む。
第１電極５１から第２電極５２への方向は、第１方向（Ｚ軸方向）と交差する第２方向に沿う。第２方向は、例えばＸ軸方向である。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。
窒化物部材１０Ｍは、第１～第５窒化物領域１１～１５を含む。第４窒化物領域１４は、第１部分領域１０ａ、第２部分領域１０ｂ、第３部分領域１０ｃ、第４部分領域１０ｄ、及び、第５部分領域１０ｅを含む。第１部分領域１０ａから第１電極５１への方向は、第１方向（Ｚ軸方向）に沿う。第２部分領域１０ｂから第２電極５２への方向は、第１方向に沿う。第３部分領域１０ｃは、第２方向（Ｘ軸方向）において第１部分領域１０ａと第２部分領域１０ｂとの間にある。第３部分領域１０ｃから第３電極５３への方向は、第１方向に沿う。第４部分領域１０ｄは、第２方向において第１部分領域１０ａと第３部分領域１０ｃとの間にある。第５部分領域１０ｅは、第２方向において第３部分領域１０ｃと第２部分領域１０ｂとの間にある。
第５窒化物領域１５は、第６部分領域１５ｆ及び第７部分領域１５ｇを含む。第４部分領域１０ｄから第６部分領域１５ｆへの方向は、第１方向（Ｚ軸方向）に沿う。第５部分領域１０ｅから第７部分領域１５ｇへの方向は、第１方向に沿う。
絶縁部材６１は、窒化物部材１０Ｍと第３電極５３との間にある。例えば、絶縁部材６１は、第１絶縁領域６１ｐを含む。第１絶縁領域６１ｐは、第１方向（Ｚ軸方向）において、第３部分領域１０ｃと第３電極５３との間に設けられる。
半導体装置１２０は、窒化物半導体１１１を含んでも良い。半導体装置１２０において、第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、例えば、第１電極５１の電位を基準にした電位である。第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。１つの例において、半導体装置１２０は、ＨＥＭＴ（High Electron Mobility Transistor）である。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
半導体装置１２０においては、第３電極５３の少なくとも一部は、第２方向（例えばＸ軸方向）において、第６部分領域１５ｆと第７部分領域１５ｇとの間にある。第３電極５３の少なくとも一部が、第２方向（例えばＸ軸方向）において、第４部分領域１０ｄと第５部分領域１０ｅとの間にあっても良い。半導体装置１２０は、例えば、ノーマリオフ型である。
図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１２１は、第１実施形態に係る窒化物半導体（この例では、窒化物半導体１１０）と、第１電極５１と、第２電極５２と、第３電極５３と、絶縁部材６１と、を含む。半導体装置１２１においては、第３電極５３は、第２方向（例えばＸ軸方向）において、第６部分領域１５ｆ及び第７部分領域１５ｇと重ならない。第３電極５３は、第２方向（例えばＸ軸方向）において、第４部分領域１０ｄ及び第５部分領域１０ｅと重ならない。半導体装置１２１は、例えば、ノーマリオン型である。
（第４実施形態）
第４実施形態は、窒化物半導体の製造方法に係る。第４実施形態に係る窒化物半導体の製造方法は、ウェーハの製造方法、または、半導体装置の製造方法に適用されても良い。
図１１は、第４実施形態に係る窒化物半導体の製造方法を例示するフローチャート図である。
図１１に示すように、実施形態に係る窒化物半導体の製造方法は、第２窒化物領域１２を形成すること（ステップＳ１１０）と、第３窒化物領域１３を形成すること（ステップＳ１２０）と、を含む。
第２窒化物領域１２の形成においては、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１≦１）を含む第１窒化物領域１１の上に、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む第２窒化物領域１２が形成される。
第３窒化物領域１３の形成においては、第２窒化物領域１２の上に、第３窒化物領域１３が形成される。第３窒化物領域１３は、Ａｌ、Ｇａ及びＮを含む。第３窒化物領域１３は、炭素を含まない。または、第３窒化物領域１３における第３炭素濃度は、第２窒化物領域１２における第２炭素濃度よりも低い。
第２窒化物領域１２における炭素の濃度は、例えば、第２窒化物領域１２の形成において使用される原料ガスの供給量と、成長温度と、の少なくともいずれかにより制御できる。原料ガスは、例えば、ＴＭＡｌ（トリメチルアルミニウム）及びＴＭＧａ（トリメチルガリウム）などを含む。例えば、原料ガスの供給量を増大させると、第２窒化物領域１２における炭素の濃度が上昇する。成長温度を低くすると、第２窒化物領域１２における炭素の濃度が上昇する。第３窒化物領域１３における炭素の濃度は、例えば、第３窒化物領域１３の形成において使用される原料ガスの供給量と、成長温度と、の少なくともいずれかにより制御できる。原料ガスは、例えば、ＴＭＡｌ及びＴＭＧａなどを含む。例えば、原料ガスの供給量を増大させると、第３窒化物領域１３における炭素の濃度が上昇する。成長温度を低くすると、第３窒化物領域１３における炭素の濃度が上昇する。実施形態によれば、特性の向上が可能な窒化物半導体の製造方法が提供できる。
第３窒化物領域１３における第３酸素濃度は、第２窒化物領域１２における第２酸素濃度よりも高くしてもよい。第２窒化物領域１２における酸素の濃度は、例えば、第２窒化物領域１２の形成において使用される原料ガスの供給量と、成長温度と、の少なくともいずれかにより制御できる。原料ガスは、例えば、アンモニアなどを含む。例えば、原料ガスの供給量を減少させると、第２窒化物領域１２における酸素の濃度が減少する。成長温度を高くすると、第２窒化物領域１２における酸素の濃度が減少する。第３窒化物領域１３における酸素の濃度は、例えば、第３窒化物領域１３の形成において使用される原料ガスの供給量と、成長温度と、の少なくともいずれかにより制御できる。原料ガスは、例えば、アンモニアなどを含む。例えば、原料ガスの供給量を減少させると、第３窒化物領域１３における酸素の濃度が減少する。成長温度を高くすると、第３窒化物領域１３における酸素の濃度が減少する。実施形態によれば、特性の向上が可能な窒化物半導体の製造方法が提供できる。
窒化物半導体を用いた半導体装置において、低オン抵抗及び高耐圧が得られる。半導体装置において、結晶内に生じる転位を低減することで、より良好な特性が得られる。実施形態によれば、例えば、転位を低減できる。
実施形態において、窒化物領域の形状などに関する情報は、例えば、電子顕微鏡観察などにより得られる。窒化物領域における組成及び元素濃度に関する情報は、例えば、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）、または、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。窒化物領域における組成に関する情報は、例えば、逆格子空間マッピングなどによりえられても良い。
実施形態によれば、特性の向上が可能な窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体に含まれる、窒化物領域及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｍ…窒化物部材、 １０ａ～１０ｅ…第１～第５部分領域、 １１～１５…第１～第５窒化物領域、 １３ａ、１３ｂ…第１、第２領域、 １４ａ、１４ｂ…第１、第２膜領域、 １５ｆ…第６部分領域、 １５ｇ…第７部分領域、 １８ｓ…基板、 ５１～５３…第１～第３電極、 ６１…絶縁部材、 ６１ｐ…第１絶縁領域、 １１０、１１１…窒化物半導体、 １２０…半導体装置、 ２１０、２１１…ウェーハ、 Ｃ（Ａｌ）…Ａｌ組成比、 ＣＣ２…第２炭素濃度、 ＣＯ…酸素濃度、 ＣＯ２…第２酸素濃度、 ＤＤ…転位密度、 Ｉｎｔ＿Ａｌ…２次イオン強度、 Ｑｘ…逆数、 Ｑｚ…逆数、 ｐＺ…位置、 ｔ１、ｔ２…第１、第２領域厚さ、 ｔｒ１～ｔｒ３…第１～第３窒化物領域厚さ、 ｘ１、ｘ２、ｙ１、ｙ２…組成比、 ｚａ３…組成比

Claims (20)

  1. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１≦１）を含む第１窒化物領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む第２窒化物領域と、
    第３窒化物領域であって、前記第１窒化物領域と前記第３窒化物領域との間に前記第２窒化物領域があり、前記第３窒化物領域は、Ａｌ、Ｇａ及びＮを含み、前記第３窒化物領域は、炭素を含まない、または、前記第３窒化物領域における第３炭素濃度は、前記第２窒化物領域における第２炭素濃度よりも低い、前記第３窒化物領域と、
    を含む窒化物部材を備え、
    前記第２炭素濃度は、１×１０ １９ ／ｃｍ ３ 以上８×１０ １９ ／ｃｍ ３ 以下である、窒化物半導体。
  2. 前記第２窒化物領域は酸素を含まない、または、
    前記第２窒化物領域における第２酸素濃度は、前記第３窒化物領域における第３酸素濃度よりも低い、請求項１に記載の窒化物半導体。
  3. 前記第２酸素濃度は、４×１０１６／ｃｍ３以下である、請求項２に記載の窒化物半導体。
  4. 前記ｘ２は、０．０８以上、０．２８以下である、請求項１～３のいずれか１つに記載の窒化物半導体。
  5. 前記第３窒化物領域におけるＡｌ組成比は、前記第２窒化物領域におけるＡｌ組成比よりも高く、前記第１窒化物領域におけるＡｌ組成比よりも低い、請求項１～４のいずれか１つに記載の窒化物半導体。
  6. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１≦１）を含む第１窒化物領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む第２窒化物領域と、
    第３窒化物領域であって、前記第１窒化物領域と前記第３窒化物領域との間に前記第２窒化物領域があり、前記第３窒化物領域は、Ａｌ、Ｇａ及びＮを含み、前記第３窒化物領域は、炭素を含まない、または、前記第３窒化物領域における第３炭素濃度は、前記第２窒化物領域における第２炭素濃度よりも低い、前記第３窒化物領域と、
    を含む窒化物部材を備え、
    前記第３窒化物領域におけるＡｌ組成比は、前記第２窒化物領域におけるＡｌ組成比よりも高く、前記第１窒化物領域におけるＡｌ組成比よりも低い、窒化物半導体。
  7. 前記第３窒化物領域における前記Ａｌ組成比は、０．１８以上、０．３８以下である、請求項５または６に記載の窒化物半導体。
  8. Ａｌ ｘ１ Ｇａ １－ｘ１ Ｎ（０＜ｘ１≦１）を含む第１窒化物領域と、
    Ａｌ ｘ２ Ｇａ １－ｘ２ Ｎ（０＜ｘ２＜１、ｘ２＜ｘ１）を含み炭素を含む第２窒化物領域と、
    第３窒化物領域であって、前記第１窒化物領域と前記第３窒化物領域との間に前記第２窒化物領域があり、前記第３窒化物領域は、炭素を含まない、または、前記第３窒化物領域における第３炭素濃度は、前記第２窒化物領域における第２炭素濃度よりも低い、前記第３窒化物領域と、
    を含む窒化物部材を備え、
    前記第３窒化物領域は、複数の第１領域と、複数の第２領域と、含み、
    前記第１窒化物領域から前記第２窒化物領域への第１方向において、前記複数の第１領域の１つは、前記複数の第２領域の１つと前記複数の第２領域の別の１つとの間にあり、前記複数の第２領域の前記１つは、前記複数の第１領域の前記１つと、前記複数の第１領域の別の１つとの間にあり、
    前記第１領域は、Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１）を含み、
    前記第２領域は、Ａｌｙ２Ｇａ１－ｙ２Ｎ（０≦ｙ２＜ｙ１）を含む、窒化物半導体。
  9. 前記ｙ２は、前記ｘ２よりも高い、請求項８記載の窒化物半導体。
  10. 前記ｙ１は、前記ｘ１以下である、請求項８または９に記載の窒化物半導体。
  11. 前記複数の第１領域のそれぞれの前記第１方向に沿う第１領域厚さは、前記第２窒化物領域の前記第１方向に沿う第２窒化物領域厚さよりも薄く、
    前記複数の第２領域のそれぞれの前記第１方向に沿う第２領域厚さは、前記第２窒化物領域厚さよりも薄い、請求項８～１０のいずれか１つに記載の窒化物半導体。
  12. 前記複数の第１領域のそれぞれの前記第１方向に沿う第１領域厚さは、前記第１窒化物領域の前記第１方向に沿う第１窒化物領域厚さよりも薄く、
    前記複数の第２領域のそれぞれの前記第１方向に沿う第２領域厚さは、前記第１窒化物領域厚さよりも薄い、請求項８～１０のいずれか１つに記載の窒化物半導体。
  13. 前記複数の第１領域のそれぞれは、前記第１方向に沿う第１領域厚さｔ１を有し、
    前記複数の第２領域のそれぞれは、前記第１方向に沿う第２領域厚さｔ２を有し、
    前記ｘ２、前記ｔ１、前記ｔ２、前記ｙ１及び前記ｙ２は、
    ｘ２＜{（ｙ１・ｔ１＋ｙ２・ｔ２）／（ｔ１＋ｔ２）}
    を満たす、請求項８～１０のいずれか１つに記載の窒化物半導体。
  14. 前記複数の第１領域のそれぞれは、前記第１方向に沿う第１領域厚さｔ１を有し、
    前記複数の第２領域のそれぞれは、前記第１方向に沿う第２領域厚さｔ２を有し、
    前記ｘ１、前記ｔ１、前記ｔ２、前記ｙ１及び前記ｙ２は、
    {（ｙ１・ｔ１＋ｙ２・ｔ２）／（ｔ１＋ｔ２）}＜ｘ１
    を満たす、請求項１３記載の窒化物半導体。
  15. 基板をさらに備え、
    前記基板と前記第３窒化物領域との間に前記第１窒化物領域がある、請求項１～１４のいずれか１つに記載の窒化物半導体。
  16. 前記窒化物部材は、
    Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１）を含む第４窒化物領域と、
    Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ４＜ｘ５）を含む第５窒化物領域と、
    をさらに含み、
    前記第３窒化物領域は、前記第１窒化物領域と前記第５窒化物領域との間にあり、
    前記第４窒化物領域は、前記第３窒化物領域と前記第５窒化物領域との間にある、
    請求項１～１４のいずれか１つに記載の窒化物半導体。
  17. 前記第４窒化物領域は、第１膜領域及び第２膜領域を含み、
    前記第１膜領域は、前記第３窒化物領域と前記第２膜領域との間にあり、
    前記第１膜領域は、炭素を含み、
    前記第２膜領域は、炭素を含まない、または、前記第２膜領域における炭素濃度は、前記第１膜領域における炭素濃度よりも低い、請求項１６記載の窒化物半導体。
  18. 請求項１～１４のいずれか１つに記載の窒化物半導体と、
    基板と、
    を備え、
    前記基板と前記第３窒化物領域との間に前記第１窒化物領域がある、ウェーハ。
  19. 請求項１～７のいずれか１つに記載の窒化物半導体と、
    第１電極と、
    第２電極と、
    第３電極と、
    絶縁部材と、
    を備え、
    前記窒化物部材は、
    Ａｌ ｘ４ Ｇａ １－ｘ４ Ｎ（０≦ｘ４＜１）を含む第４窒化物領域と、
    Ａｌ ｘ５ Ｇａ １－ｘ５ Ｎ（０＜ｘ５≦１、ｘ４＜ｘ５）を含む第５窒化物領域と、
    をさらに含み、
    前記第３窒化物領域は、前記第１窒化物領域と前記第５窒化物領域との間にあり、
    前記第４窒化物領域は、前記第３窒化物領域と前記第５窒化物領域との間にあり、
    前記第１電極から前記第２電極への方向は、前記第１窒化物領域から前記第２窒化物領域への第１方向と交差する第２方向に沿い、
    前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にあり、
    前記第４窒化物領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、及び、第５部分領域を含み、
    前記第１部分領域から前記第１電極への方向は、前記第１方向に沿い、
    前記第２部分領域から前記第２電極への方向は、前記第１方向に沿い、
    前記第３部分領域は、前記第２方向において前記第１部分領域と前記第２部分領域との間にあり、前記第３部分領域から前記第３電極への方向は、前記第１方向に沿い、
    前記第４部分領域は、前記第２方向において前記第１部分領域と前記第３部分領域との間にあり、
    前記第５部分領域は、前記第２方向において前記第３部分領域と前記第２部分領域との間にあり、
    前記第５窒化物領域は、第６部分領域及び第７部分領域を含み、
    前記第４部分領域から前記第６部分領域への方向は、前記第１方向に沿い、
    前記第５部分領域から前記第７部分領域への方向は、前記第１方向に沿い、
    前記絶縁部材は、前記窒化物部材と前記第３電極との間にある、半導体装置。
  20. 請求項８～１４のいずれか１つに記載の窒化物半導体と、
    第１電極と、
    第２電極と、
    第３電極と、
    絶縁部材と、
    を備え、
    前記窒化物部材は、
    Ａｌ ｘ４ Ｇａ １－ｘ４ Ｎ（０≦ｘ４＜１）を含む第４窒化物領域と、
    Ａｌ ｘ５ Ｇａ １－ｘ５ Ｎ（０＜ｘ５≦１、ｘ４＜ｘ５）を含む第５窒化物領域と、
    をさらに含み、
    前記第３窒化物領域は、前記第１窒化物領域と前記第５窒化物領域との間にあり、
    前記第４窒化物領域は、前記第３窒化物領域と前記第５窒化物領域との間にあり、
    前記第１電極から前記第２電極への方向は、前記第１方向と交差する第２方向に沿い、
    前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にあり、
    前記第４窒化物領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、及び、第５部分領域を含み、
    前記第１部分領域から前記第１電極への方向は、前記第１方向に沿い、
    前記第２部分領域から前記第２電極への方向は、前記第１方向に沿い、
    前記第３部分領域は、前記第２方向において前記第１部分領域と前記第２部分領域との間にあり、前記第３部分領域から前記第３電極への方向は、前記第１方向に沿い、
    前記第４部分領域は、前記第２方向において前記第１部分領域と前記第３部分領域との間にあり、
    前記第５部分領域は、前記第２方向において前記第３部分領域と前記第２部分領域との間にあり、
    前記第５窒化物領域は、第６部分領域及び第７部分領域を含み、
    前記第４部分領域から前記第６部分領域への方向は、前記第１方向に沿い、
    前記第５部分領域から前記第７部分領域への方向は、前記第１方向に沿い、
    前記絶縁部材は、前記窒化物部材と前記第３電極との間にある、半導体装置。
JP2020205601A 2020-12-11 2020-12-11 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法 Active JP7462544B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020205601A JP7462544B2 (ja) 2020-12-11 2020-12-11 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法
US17/305,470 US11955520B2 (en) 2020-12-11 2021-07-08 Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same
US18/510,840 US20240096969A1 (en) 2020-12-11 2023-11-16 Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020205601A JP7462544B2 (ja) 2020-12-11 2020-12-11 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024041365A Division JP2024060080A (ja) 2024-03-15 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2022092728A JP2022092728A (ja) 2022-06-23
JP7462544B2 true JP7462544B2 (ja) 2024-04-05

Family

ID=81941865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020205601A Active JP7462544B2 (ja) 2020-12-11 2020-12-11 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Country Status (2)

Country Link
US (2) US11955520B2 (ja)
JP (1) JP7462544B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891174A (zh) 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片
JP2015070091A (ja) 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板
JP2020098939A (ja) 2020-03-09 2020-06-25 株式会社東芝 半導体基板及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592742B2 (ja) 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5179635B1 (ja) 2011-09-26 2013-04-10 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
JP5362085B1 (ja) 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP6101565B2 (ja) 2013-05-27 2017-03-22 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
US10483354B2 (en) * 2018-01-30 2019-11-19 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2021009886A (ja) * 2019-06-28 2021-01-28 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891174A (zh) 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片
US20130020581A1 (en) 2011-07-19 2013-01-24 Sharp Kabushiki Kaisha Epitaxial wafer including nitride-based semiconductor layers
JP2013026321A (ja) 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
JP2015070091A (ja) 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板
JP2020098939A (ja) 2020-03-09 2020-06-25 株式会社東芝 半導体基板及び半導体装置

Also Published As

Publication number Publication date
US20220190119A1 (en) 2022-06-16
US20240096969A1 (en) 2024-03-21
JP2022092728A (ja) 2022-06-23
US11955520B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
JP5529420B2 (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP5608238B2 (ja) 半導体構造
US8378388B2 (en) Semiconductor device having a GaN-based semiconductor layer doped with Fe
JP6152124B2 (ja) 半導体装置の製造方法
EP2346068A1 (en) Iii nitride semiconductor electronic device, method for manufacturing iii nitride semiconductor electronic device, and iii nitride semiconductor epitaxial wafer
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
US10483354B2 (en) Nitride semiconductor device
JP2007080855A (ja) 電界効果型トランジスタ
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US9356128B2 (en) Semiconductor power device
CN112687732B (zh) 半导体薄膜结构以及包括其的电子器件
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007129203A (ja) 半導体デバイスの製造方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP7462544B2 (ja) 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法
US20200044068A1 (en) Semiconductor device
JP2024060080A (ja) 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法
JP2008135768A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
KR20050113942A (ko) 질화물 반도체 발광소자
US20230046560A1 (en) Nitride semiconductor, semiconductor device, and method for manufacturing nitride semiconductor
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP7388422B2 (ja) 窒化物半導体基板の製造方法
JP7441794B2 (ja) 核生成層の堆積方法
US20230049717A1 (en) Nitride semiconductor, semiconductor device, and method for manufacturing nitride semiconductor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326