JP7441794B2 - 核生成層の堆積方法 - Google Patents

核生成層の堆積方法 Download PDF

Info

Publication number
JP7441794B2
JP7441794B2 JP2020554883A JP2020554883A JP7441794B2 JP 7441794 B2 JP7441794 B2 JP 7441794B2 JP 2020554883 A JP2020554883 A JP 2020554883A JP 2020554883 A JP2020554883 A JP 2020554883A JP 7441794 B2 JP7441794 B2 JP 7441794B2
Authority
JP
Japan
Prior art keywords
starting material
layer
gaseous starting
main group
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020554883A
Other languages
English (en)
Other versions
JP2021520643A (ja
Inventor
モールダー、クリストフ・マルティン
Original Assignee
アイクストロン、エスイー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイクストロン、エスイー filed Critical アイクストロン、エスイー
Publication of JP2021520643A publication Critical patent/JP2021520643A/ja
Application granted granted Critical
Publication of JP7441794B2 publication Critical patent/JP7441794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Description

本発明は、III主族及びＶ主族の元素を含む核生成層を、IV主族の元素を含む基板の表面上に直接堆積させるための方法に関し、III主族の元素を含む第１のガス状開始物質と共にＶ主族の元素を含む第２のガス状開始物質が、５００℃を超えるプロセス温度で、基板を収容したプロセスチャンバに導入される。核生成層の堆積の少なくとも開始時に、Ｖ主族の元素を含むガス状開始物質が付加的にプロセスチャンバに供給され、それは層内にドーピングを生じさせる。
本発明はさらに、この方法により作製された層シーケンス、特にＨＦＥＴトランジスタに関する。
一般的な方法は、特許文献１に記載されている。機械的変形を抑制するために、III主族及びＶ主族の元素に加えて核生成層にドーパントとしてシリコンを高濃度で組み込むことが考えられる。
ＨＦＥＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）又はヘテロ構造電界効果トランジスタは層シーケンスで構成され、その層シーケンスは、シリコン基板上に先ずＡｌＮからなる核生成層が堆積される。核生成層の上に、ＧａＮからなるバッファ層が堆積される。バッファ層の上に、ＡｌＧａＮ層が活性層として堆積されることによって、活性層とバッファ層との間に二次元電子ガスを形成する。
ＨＥＭＴの別の製造方法は、特許文献２に記載されている。シリコン基板上に、先ずシリコンからなる核生成層が堆積される。プロセスチャンバの壁に付着したガリウム、アルミニウム又は類似のものによるプロセスチャンバ内の汚染により、シリコン核生成層はｐ型の導電性を有する。核生成層を金属でドーピングすることにより、ｐ－ドーピングを補償する。シリコン核生成層の上にIII－Ｖバッファ層が堆積される。
III－Ｖ族の核生成層を基板上に堆積する際、核生成層と基板との間に高い電気伝導度の界面が形成される。この導電性境界層の形成は、特に、核生成層（ＡｌＮ層）の堆積時の温度が比較的高いことに起因する。しかしながら、この導電性の原因はまだ十分に解明されていない。２つの互いに隣接する層の境界面を超える原子の拡散もまた、導電性を促進し得る。加えて、界面に電荷キャリアの蓄積を生じ得る強い内部電界が存在する。核生成層と基板との間の界面で導電性が上昇するこの現象は、高いスイッチング周波数において分散や減衰によってデバイス特性を大きく損なう。
非特許文献１は、サファイアからなる基板上のシリコンドーピングＡｌＮ層の堆積を記載しており、ドーパントとしてシランが用いられている。
特許文献３及び４は、III及びＶ族半導体層の堆積方法を記載している。
特開２０１３－０３０７２５公報 米国特許第9,917,156号明細書 米国特許出願公開第2002/0117104号明細書 米国特許出願公開第2003/0092263号明細書
Growth and studies of Si-doped AlN-layers, Journal of crystal growth 310 (2008) 4939-4941
本発明は、特に、ＧａＮベースのＨＦＥＴデバイス構造において、寄生分散効果を低減することができる手段を提供することを課題とする。
上記の課題は、請求の範囲に与えられた方法及びそこで特定された層構造によって解決される。
従属項は、主請求項のさらなる進展として有利であるだけでなく、課題の独立した解決手段も表している。
第１にそして本質的に、核生成層の堆積中に堆積パラメータを修正することにより、分散又は減衰が低減される。第１にそして本質的に、核生成層の堆積の少なくとも開始時に、第３のガス状開始物質が第１及び第２のガス状開始物質と共にプロセスチャンバに供給され、その場合、第３のガス状開始物質が、一定のドーピング効果を発現することが提示される。第１及び第２のガス状開始物質は、基板の表面上に化学量論的に正しい多成分結晶、特にIII－Ｖ結晶が堆積されるようにプロセスチャンバに供給される。
本発明の好ましい形態では、基板が、（１１１）又は（１１０）配向を有するシリコン基板である。III主族の元素は、アルミニウムとすることができるが、ゲルマニウム又はインジウムとすることもでき、Ｖ主族の元素は、窒素とすることができるが、ヒ素又はリンとすることもできる。第１のガス状開始物質は、アルミニウム、ガリウム、又はインジウムを含む有機金属化合物、例えばＴＭＡｌとすることができる。第２のガス状開始物質は、Ｖ族－水素－化合物、特に窒素－水素－化合物とすることができ、例えばＮＨ３である。核生成層が堆積され、好ましくはアルミニウムと窒素が１：１の比で組み込まれるプロセス温度は、８００～１２００℃の範囲である。堆積プロセスは、３０～３００ｍｂａｒの全圧で行われる。好ましい形態において、第１のガス状開始物質に対する第２のガス状開始物質のモル比が、好ましくはアルミニウム化合物に対する窒素化合物のモル比が、およそ１０～５０００である。第１のガス状開始物質（III主族）の分圧を介して調整される核生成層の成長速度は、好ましくは０．０１～２μｍ／ｈである。
本発明によれば、結晶マトリクスを形成する２つのガス状開始物質に加えて、第３のガス状開始物質がプロセスチャンバに供給され、その結果、ｎ－ドーピング、特に弱いｎ－ドーピングを生じさせ、層内のドーパント濃度が１×１０１９ｃｍ－３よりも低くなる。ドーパントの機能を有するこの第３の開始物質は、核生成層の堆積の全期間に亘って供給することも、核生成層の堆積の開始時にのみ部分的に供給することもできる。適切な開始物質は、シリコン又はゲルマニウムの水素化物である。第３のガス状開始物質は、例えば、ＳｉｎＨ２ｎ＋２又はＧｅｎＨ２ｎ＋２の構造式に対応することができる。原則的に、シリコン又はゲルマニウムを含むどのようなガス状開始物質でもよい。プロセスチャンバ内の第３のガス状開始物質の分圧又は第３のガス状開始物質のガスフローは、好ましくは、ドーパントレベルが１×１０１７～１×１０１８ｃｍ－３の範囲内であるように調整される。
好ましい方法では、ＴＭＡｌ及びＮＨ３と共に例えばシラン又はゲルマンである水素化シリコン化合物又は水素化ゲルマニウム化合物をプロセスチャンバに供給することによって、シリコン基板の表面上にＡｌＮ核生成層が形成される。
本発明のさらなる発展において、III族窒化物、特にＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、又はＡｌＩｎＧａＮの材料系からなるバッファ層を核生成層上に堆積させることが提示される。そのさらなる層も同様にドーピングすることができる。ドーパントとしてシリコンも考えられる。少なくとも１つのバッファ層の上にさらに１又は複数の活性層が堆積され、それは、例えば活性層とバッファ層との間、又は、２つの活性層の間に二次元電子ガスを有するヘテロ構造電界効果トランジスタを作製するために必要である。このために、特にＧａＮ／ＡｌＮ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＮ、ＩｎＧａＮ／ＡｌＮ、ＩｎＧａＮ／ＧａＮ、及び／又は、ＩｎＧａＮ／ＡｌＩｎＮのヘテロ構造が好ましい。
上記のように核生成層を堆積させた構造体を用いた実験では、著しく低い減衰量が得られた。シリコン基板上の約２００ｎｍ厚のＡｌＮ層上に堆積されたコプレナー線路について計測された高周波数減衰（フォワード伝送Ｓ２１）は、最大１０１８ｃｍ－３のドーパントレベルで有意に低い減衰値を示した。
本発明はさらに、上記方法により作製された層シーケンスに関し、層シーケンスはシリコン基板上に堆積され、Ｖ主族元素でドーピングされたIII－Ｖ核生成層を有する。核生成層は、III－Ｖ材料を有する少なくとも１つのバッファを担持する。バッファ層と活性層の間には二次元電子ガスが生じる。
以下、添付図面を参照して本発明の実施形態について説明する。
図１は、高電子移動度トランジスタの層構造を示す。 図２は、図１に示した層シーケンスを堆積するためのＣＶＤリアクタの概略図である。 図３は、ＡｌＮ層に異なるドーパントを有するＡｌＮ／Ｓｉ構造上のコプレナー線路のＳ２１減衰パラメータを示す。
図１は、ＨＥＭＴの構成を概略的に示しており、この場合、シリコン基板１の表面２上に核生成層３が堆積される。核生成層３の堆積前に、シリコン基板１の表面２が適切に準備される。このために、シリコン基板１が、ＣＶＤリアクタ７のプロセスチャンバ８内に配置される。５０～８００ｍｂａｒの範囲の典型的な全圧で水素雰囲気中で９００℃～１２００℃に加熱される。この準備ステップの間に、基板の自然なＳｉＯ２層が熱的に除去される。その後、例えばＴＭＡｌ又はＮＨ３又は他のガス状開始物質を用いてより低温又はより高温及び変化した圧力で基板の任意のさらなる前処理が行われる。
ＡｌＮの核形成層３の実際のエピタキシャル成長は、ＴＭＡｌ及びＮＨ３の同時供給により行われる。核生成層３は、温度、圧力及びガスフローを変化させることができる多段階のプロセスで堆積させることができる。核生成層３を堆積させるための温度範囲は、典型的には、８００～１２００℃の範囲にあり、その場合、プロセスチャンバ８内の全圧は３０～３００ｍｂａｒの範囲にある。
ガス入口部材１１を通ってガス状開始物質が、例えば窒素である搬送ガスと共にプロセスチャンバ８に供給される。プロセスチャンバ８内においては、加熱装置１０により加熱されたサセプタ９上に、核生成層３で被覆された１又は複数の基板１が配置されている。ガス入口部材１１を通して、III族開始物質に対するＶ族開始物質のモル比が１０～５０００の範囲で、ガス状プリカーサ、特にＴＭＡｌ及びＮＨ３がプロセスチャンバ８に供給される。ガス状開始物質の流量は、ＡｌＮ核生成層３の成長速度が０．０１～２μｍ／ｈの範囲となるように調整されている。
本発明にとって不可欠な点は、核生成層３の堆積中に、しかしながら核生成層３の堆積の少なくとも開始時に、弱いｎ導電性を生じさせるさらなるガス状開始物質がプロセスチャンバ８に供給されることである。この第３のガス状開始物質は、好ましくは、ＳｉｎＨ２ｎ＋２又はＧｅｎＨ２ｎ＋２の構造式を有するシラン又はゲルマニウムである。
III－Ｖ核生成層３の追加のｎ－ドーピングは、冒頭で述べた分散効果の大幅な低減と減衰の低減をもたらす。図３には、例えば、
ａ）ドーピングされていないＡｌＮ
ｂ）１×１０１８ｃｍ－３ でドーピングされたＡｌＮ、又は
ｃ）２×１０１７ｃｍ－３ でドーピングされたＡｌＮ、
ｄ）５×１０１７ｃｍ－３ でドーピングされたＡｌＮ
が示されている。
図３は、２×１０１７ｃｍ－３ 及び５×１０１７ｃｍ－３ のドーパント濃度で減衰の大きな低減を示している。それに対して、１×１０１８ｃｍ－３ の高いドーピングでは、減衰は再び増加し、ドーピングされていないＡｌＮの値に近い値をとる。この結果、より高いドーパント濃度では、所望の効果が明らかに得られないことが判った。
その後、核生成層３上に公知の方法で、先ずＧａＮバッファ層４を堆積させ、その後、ＡｌＧａＮ活性層６を堆積させることによって、バッファ層４と活性層６との間の界面５に二次元電子ガスが形成される。加えて、ゲート接点、ソース接点、ドレイン接点が、公知の方法で作製される。
以上の説明は、本願によって包含される発明を全体として説明するためのものであり、少なくとも以下の特徴の組み合わせによって、それぞれが独立した特徴を有することによって、従来技術をさらに発展させるものである。その場合、これらの特徴の組み合わせのうちの２つ、いくつか、又は全てを組み合わせることも可能である。すなわち：
核生成層３の堆積の少なくとも開始時に、第１及び第２のガス状開始物質と共に第３の、IV主族の元素を含むガス状開始物質がプロセスチャンバ８に供給されることを特徴とする方法。
プロセスチャンバ８内の第３のガス状開始物質の分圧が、第１及び第２のガス状開始物質の分圧よりも少なくとも１０分の１小さいこと、及び／又は、プロセスチャンバ８内の第３のガス状開始物質の分圧又はマスフローが、最大１×１０１８ｃｍ－３のドーピングを生じさせるように選択されることを特徴とする方法。
プロセス温度が、８００℃～１２００℃の範囲、好ましくは９５０℃～１０５０℃の範囲にあることを特徴とする方法。
核生成層３が、３０～３００ｍｂａｒの全圧で堆積されることを特徴とする方法。
第１のガス状開始物質に対する第２のガス状開始物質のモル比が、１０～５０００の範囲にあることを特徴とする方法。
第３のガス状開始物質の添加により、１×１０１７～５×１０１８×ｃｍ－３の範囲の核生成層のｎ－ドーピングが得られることを特徴とする方法。
基板１がシリコン又はゲルマニウムからなり、かつ／又は、第３のガス状開始物質がＳｉｎＨ２ｎ＋２若しくはＧｅｎＨ２ｎ＋２、又は、シリコン若しくはゲルマニウムを含む他のガス状開始物質であることを特徴とする方法。
III主族の元素がＡｌであり、かつ／又は、第１のガス状開始物質がＴＭＡｌであることを特徴とする方法。
Ｖ主族の元素が窒素であり、かつ／又は、第２のガス状開始物質がＮＨ３であることを特徴とする方法。
核生成層３上に特にＡｌＮからなるバッファ層４が堆積され、かつ、バッファ層４上に活性層６が堆積されることによって、活性層６とバッファ層４との間の界面５に二次元電子ガスを形成すること、及び／又は、第３のガス状開始物質の供給が高周波減衰の減衰値を低減させることを特徴とする方法。
IV主族の元素を含む基板１の表面２上にIV主族及びＶ主族の元素を含む核生成層３が堆積され、核生成層３は、少なくとも表面２上に直接隣接する領域においてIV主族の元素でドーピングされることを特徴とする層シーケンス。
核生成層３上に少なくともバッファ層４が堆積され、その上に活性層６もまた堆積されることによってバッファ層４と活性層６との間の界面５に二次元電子ガスを形成することを特徴とする層シーケンス。
開示された全ての特徴は、（それ自体のために、また互いに組み合わされて）本発明に不可欠である。ここでの出願の開示は、関連する／追加された優先権書類（先の出願の写し）の開示内容をその内容全体に含み、それはこれらの書類の特徴を本願の請求項に組み込む目的でもある。従属請求項は、特にこれらの請求項に基づいて分割出願を行うために、引用される請求項の特徴がなくても、先行技術の独立した発明性のあるさらなる発展を特徴とする。各請求項で特定された発明は、前述の説明で特定された、特に参照符号が付与された、及び／又は符号の説明で特定された、１つ以上の機能を追加で有することができる。本発明はまた、特に、それらがそれぞれの使用目的に明らかに不要であるか、または技術的に同じ効果を有する他の手段で置き換えることができる限り、前述の説明で述べた特徴の個々のものが実装されない設計形態に関する。
１ 基板
２ 表面
３ 核生成層
４ バッファ層
５ 界面
６ 活性層
７ リアクタ
８ プロセスチャンバ
９ サセプタ
１０ 加熱装置
１１ ガス入口部材

Claims (11)

  1. III主族及びＶ主族の元素を含む核生成層（３）をIV主族の元素を含む基板（１）の表面（２）上に直接堆積するための方法であって、III主族の元素を含む第１のガス状開始物質と共にＶ主族の元素を含む第２のガス状開始物質が５００℃を超えるプロセス温度で前記基板（１）を収容するプロセスチャンバ（８）に導入され、前記核生成層（３）の堆積の少なくとも開始時に、前記第１及び第２のガス状開始物質と共にIV主族の元素を含む第３のガス状開始物質が前記プロセスチャンバ（８）に供給され、前記核生成層（３）上にバッファ層（４）が堆積されかつ前記バッファ層（４）上に活性層（６）が堆積されることによって前記活性層（６）と前記バッファ層（４）との間の界面（５）に二次元電子ガスを形成する、前記方法において、
    前記プロセスチャンバ（８）内の前記第３のガス状開始物質の分圧又はマスフローが、２×１０１７ｃｍ－３～５×１０１７ｃｍ－３のドーピングを生じさせると共に、高周波減衰の低減を生じさせるように選択されることを特徴とする方法。
  2. 前記プロセス温度が、８００℃～１２００℃の範囲にあることを特徴とする請求項１に記載の方法。
  3. III主族及びＶ主族の元素を含む核生成層（３）をIV主族の元素を含む基板（１）の表面（２）上に直接堆積するための方法であって、III主族の元素を含む第１のガス状開始物質と共にＶ主族の元素を含む第２のガス状開始物質が５００℃を超えるプロセス温度で前記基板（１）を収容するプロセスチャンバ（８）に導入され、前記核生成層（３）の堆積の少なくとも開始時に、前記第１及び第２のガス状開始物質と共にIV主族の元素を含む第３のガス状開始物質が前記プロセスチャンバ（８）に供給される、前記方法において、
    前記プロセスチャンバ（８）内の前記第３のガス状開始物質の分圧又はマスフローが、２×１０１７ｃｍ－３～５×１０１７ｃｍ－３のドーピングを生じさせるように選択され、
    前記核生成層（３）が、３０～３００ｍｂａｒの範囲の全圧で堆積されることを特徴とする方法。
  4. 前記第１のガス状開始物質に対する前記第２のガス状開始物質のモル比が、１０～５０００の範囲にあることを特徴とする請求項１～３のいずれかに記載の方法。
  5. 前記第３のガス状開始物質の追加により、２×１０１７ｃｍ－３～５×１０１７ｃｍ－３の範囲の前記核生成層のｎ－ドーピングが得られることを特徴とする請求項１～４のいずれかに記載の方法。
  6. 前記基板（１）がシリコン又はゲルマニウムからなり、かつ／又は、前記第３のガス状開始物質がＳｉｎＨ２ｎ＋２若しくはＧｅｎＨ２ｎ＋２、又は、シリコン若しくはゲルマニウムを含む他のガス状開始物質であることを特徴とする請求項１～５のいずれかに記載の方法。
  7. 前記III主族の元素がＡｌであり、かつ／又は、前記第１のガス状開始物質がＴＭＡｌであることを特徴とする請求項１～６のいずれかに記載の方法。
  8. 前記Ｖ主族の元素が窒素であり、かつ／又は、前記第２のガス状開始物質がＮＨ３であることを特徴とする請求項１～７のいずれかに記載の方法。
  9. 前記核生成層（３）上にＡｌＮからなるバッファ層（４）が堆積され、かつ、前記バッファ層（４）上に活性層（６）が堆積されることによって活性層（６）と（バッファ層（４）との間の界面（５）に二次元電子ガスを形成すること、及び／又は、前記第３のガス状開始物質の供給が高周波減衰の減衰値を低減させることを特徴とする請求項１～８のいずれかに記載の方法。
  10. 請求項１～９のいずれかに記載の方法を含む層シーケンスであって、IV主族の元素を含む基板（１）の表面（２）上にIV主族及びＶ主族の元素を含む核生成層（３）が堆積され、前記核生成層（３）は、少なくとも前記表面（２）上に直接隣接する領域においてIV主族の元素でドーピングされることを特徴とする層シーケンス。
  11. 前記核生成層（３）上に少なくともバッファ層（４）が堆積され、その上に活性層（６）もまた堆積されることによってバッファ層（４）と活性層（６）との間の界面（５）上に二次元電子ガスを形成することを特徴とする請求項１０に記載の層シーケンス。
JP2020554883A 2018-04-11 2019-04-10 核生成層の堆積方法 Active JP7441794B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018108604.0 2018-04-11
DE102018108604.0A DE102018108604A1 (de) 2018-04-11 2018-04-11 Nukleationsschicht-Abscheideverfahren
PCT/EP2019/059010 WO2019197433A1 (de) 2018-04-11 2019-04-10 Nukleationsschicht-abscheideverfahren

Publications (2)

Publication Number Publication Date
JP2021520643A JP2021520643A (ja) 2021-08-19
JP7441794B2 true JP7441794B2 (ja) 2024-03-01

Family

ID=66223683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020554883A Active JP7441794B2 (ja) 2018-04-11 2019-04-10 核生成層の堆積方法

Country Status (8)

Country Link
US (1) US11887848B2 (ja)
EP (1) EP3775334A1 (ja)
JP (1) JP7441794B2 (ja)
KR (1) KR102583794B1 (ja)
CN (1) CN112135933B (ja)
DE (1) DE102018108604A1 (ja)
TW (1) TW201945573A (ja)
WO (1) WO2019197433A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030725A (ja) 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
JP2015225956A (ja) 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
WO2016181441A1 (ja) 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017108174A (ja) 2017-03-06 2017-06-15 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
JP6244769B2 (ja) * 2013-09-19 2017-12-13 富士通株式会社 半導体装置及び半導体装置の製造方法
EP3243212B1 (en) * 2015-01-09 2021-06-09 Swegan AB Semiconductor device structure and methods of its production
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
TWI624872B (zh) * 2017-07-20 2018-05-21 新唐科技股份有限公司 氮化物半導體元件
US20230104038A1 (en) * 2018-01-25 2023-04-06 Xiamen Sanan Integrated Circuit Co., Ltd. Epitaxial structure for high-electron-mobility transistor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030725A (ja) 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
JP2015225956A (ja) 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
WO2016181441A1 (ja) 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017108174A (ja) 2017-03-06 2017-06-15 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11887848B2 (en) 2024-01-30
DE102018108604A1 (de) 2019-10-17
CN112135933A (zh) 2020-12-25
JP2021520643A (ja) 2021-08-19
KR20200141081A (ko) 2020-12-17
TW201945573A (zh) 2019-12-01
CN112135933B (zh) 2023-02-03
WO2019197433A1 (de) 2019-10-17
US20220051893A1 (en) 2022-02-17
EP3775334A1 (de) 2021-02-17
KR102583794B1 (ko) 2023-09-27

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US7253454B2 (en) High electron mobility transistor
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
CN102197468B (zh) 化合物半导体器件及其制造方法
US8410525B2 (en) Compound semiconductor substrate and device therewith
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
CN109390212B (zh) 氮化物半导体器件的形成工艺
CN100524621C (zh) 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2022137144A (ja) Ｉｉｉ族窒化物構造の成長のための核生成層
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
US10008383B2 (en) Semiconductor structure and manufacturing method thereof
JP7330189B2 (ja) シリコン基板上に炭化ケイ素を形成するための方法
JP7441794B2 (ja) 核生成層の堆積方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
JP2008205029A (ja) 窒化物半導体装置
JP2008103546A (ja) Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP7037801B2 (ja) 電界効果トランジスタ及びその製造方法
JP5614130B2 (ja) 半導体装置の製造方法
CN114530490A (zh) 半导体外延结构及其制备方法和半导体器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7441794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150