JP5614130B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は半導体装置の製造方法に関する。

従来から、半絶縁性基板上にバッファ層、及びＧａＮ層やＡｌＧａＮ層といったＧａＮ系半導体層を積層してなる半導体装置が知られている。こうした半導体装置の中には、ＧａＮ系半導体層の界面に発生する高濃度のキャリアを利用して動作する、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）構造の電子デバイスとして用いられるものがある。

上記のような３族窒化物半導体を用いた電子デバイス用の基板としては、ＳｉＣ（炭化シリコン）が用いられることがある。しかしＳｉＣが高価であること、大口径化が困難であること、マイクロパイプ等の欠陥を低減することが困難であることから、他の基板を用いることが要求されている。他の基板として、安価で、大口径化が可能、低結晶欠陥とすることが可能なＳｉからなる基板を用いることが検討されている。基板にＳｉを用いる場合、ＳｉとＧａとが反応し、所望の結晶構造を有するＧａＮ系半導体層の成長が困難になる可能性がある。このため、Ｓｉからなる基板とＧａＮ系半導体層との間には、Ｇａ等の不純物の拡散を抑制するバッファ層としてＡｌＮ層を形成することがある。特許文献１には、基板上にＧａＮ系半導体層を成長させ、ＡｌＧａＮ層のＡｌの組成比を調節する発明が開示されている。

特開２００８−１６６３４９号公報

しかしながら、ＡｌＮ層の結晶性によって、半導体装置に悪影響が生じることがある。

本願発明は上記課題に鑑み、好適なＡｌＮ層を成長することが可能な半導体装置の製造方法を提供することを目的とする。

本発明は、Ｎ原料を供給せずに、Ａｌ原料を供給するステップと、前記Ａｌ原料を供給するステップの後に前記Ａｌ原料と前記Ｎ原料とを供給するステップとを行って、Ｓｉからなる基板表面に、膜厚が２００ｎｍより大きく、かつ４００ｎｍより小さいＡｌＮ層を成長する工程と、前記ＡｌＮ層を成長する工程の後に、前記ＡｌＮ層上にＧａＮ系半導体層を成長する工程と、を有し、前記ＡｌＮ層を成長する工程は、前記ＡｌＮ層の膜厚（ｎｍ）をｘ、前記ＡｌＮ層の（００２）面ロッキングカーブの半値幅（ｓｅｃ）をｙとすると、
７６５００／ｘ^０．８１＜ｙ＜５３８００／ｘ^０．６３
となるＡｌＮ層を成長する工程であり、前記ＡｌＮ層の（００２）面ロッキングカーブの半値幅は１５００ｓｅｃ以下であり、前記ＡｌＮ層を成長する工程の前記基板のシート抵抗は、前記ＡｌＮ層を成長する工程の前の前記基板のシート抵抗から低下しない半導体装置の製造方法である。本発明によれば、好適なＡｌＮ層を成長することが可能となる。また、リーク電流の発生、及び反りを抑制することが可能となる。

上記構成において、前記ＡｌＮ層を成長する工程は、前記Ａｌ原料としてトリメチルアルミニウム又はトリエチルアルミニウムを用いて、ＭＯＣＶＤ法を実施する工程である構成とすることができる。

上記構成において、前記ＡｌＮ層を成長する工程は、前記Ｎ原料としてアンモニア、ジメチルヒドラジン、及び窒素ラジカルの少なくとも１つを用いる工程である構成とすることができる。

上記構成において、前記基板のシート抵抗は１００ｋΩ／□以上である構成とすることができる。

上記構成において、前記半導体装置はＦＥＴである構成とすることができる。この構成によれば、高周波特性の悪化を抑制したＦＥＴの製造方法を実現することができる。

本発明によれば、好適なＡｌＮ層を成長させることが可能な半導体装置の製造方法を提供することができる。

図１は半導体装置を例示する断面図である。 図２はＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ：半値幅）とクラック数との関係を示す図である。 図３（ａ）から図３（ｄ）は、実施例１に係る半導体装置の製造方法を例示する断面図である。 図４（ａ）はＴＭＡの先流し量とＦＷＨＭとの関係を示す図であり、図４（ｂ）はＴＭＡ先流し量とシート抵抗との関係を示す図であり、図４（ｃ）はＡｌＮ層の膜厚とＦＷＨＭとの関係を示す図である。 図５は実施例２に係る半導体装置の製造方法を例示する断面図である。

図面を用いて、本発明の実施例について説明する。

初めに半導体装置の構成について説明する。図１は半導体装置を例示する断面図である。

図１に示すように、Ｓｉからなる基板１０上に接触してＡｌＮ層１２が形成されている。ＡｌＮ層１２はバッファ層として機能する。ＡｌＮ層１２上にＧａＮ系半導体層２１（ＡｌＧａＮ層１４、ｕｎ−ＧａＮ層１６、ｎ−ＡｌＧａＮ層１８、ｎ−ＧａＮ層２０）が形成されている。具体的には、ＡｌＮ層１２上に接触してＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４上にはアンドープのＧａＮからなるｕｎ−ＧａＮ層１６が形成されている。ｕｎ−ＧａＮ層１６上にはｎ型半導体層であるｎ−ＡｌＧａＮ層１８が形成され、ｎ−ＡｌＧａＮ層１８上にはｎ型半導体層であるｎ−ＧａＮ層２０が形成されている。ＡｌＮ層１２が存在しているため、基板１０とＧａＮ系半導体層２１とは接触しない。

ＡｌＮ層１２の膜厚は３００ｎｍである。ＡｌＧａＮ層１４の膜厚は１００ｎｍであり、Ａｌの組成比は０．５、Ｇａの組成比は０．５である。ｕｎ−ＧａＮ層１６の膜厚は１０００ｎｍである。ｎ−ＡｌＧａＮ層１８の膜厚は２０ｎｍであり、Ａｌの組成比は０．２、Ｇａの組成比は０．８である。ｎ−ＧａＮ層２０の膜厚は２ｎｍである。

次に、ＡｌＮ層１２の結晶性とＧａＮ系半導体層２１に生じるクラックとの関係について説明する。図２はＦＷＨＭとクラック数との関係を示す図である。ここでＦＷＨＭとは、ＡｌＮ層１２のＸ線回折を行った場合の、（００２）面ロッキングカーブの半値幅である。横軸がＡｌＮ層１２のＦＷＨＭであり、縦軸がＧａＮ系半導体層２１において検出されたクラックの本数である。Ｘ線回折は、基板１０上にＡｌＮ層１２が形成され、ＧａＮ系半導体層２１は形成されていない状態の半導体基板をサンプルとして行った（後述する図３（ｃ）の状態）。また、クラック本数は、図１の状態に形成された状態における４インチのウェハをサンプルに、表面検査装置を用いて計測した。

図２に示すように、ＦＷＨＭが大きい場合はクラックが多く発見された。これに対して、ＦＷＨＭが小さくなるほどクラック本数も少なくなった。言い換えれば、ＡｌＮ層１２の結晶性が良好であるほど、ＧａＮ系半導体層２１に発生するクラックは少なくなった。特にＦＷＨＭが１５００ｓｅｃ以下の範囲では、クラック本数がゼロ付近にまで減少した。このことから、ＡｌＮ層１２の結晶性とＧａＮ系半導体層２１に発生するクラックとの間には相関があり、ＡｌＮ層１２の結晶性が良好になることでクラックは減少することが分かった。本発明者が行った実験によれば、Ａｌ原料のみを供給するステップと、Ａｌ原料とＮ原料とを供給するステップとを行うことで、良好な結晶性を有するＡｌＮ層１２が成長することが分かった。実施例１は、ＡｌＮ層１２を成長する工程において２つのステップを行う、半導体装置の製造方法の例である。

実施例１に係る半導体装置の製造方法について説明する。図３（ａ）から図３（ｄ）は、実施例１に係る半導体装置の製造方法を例示する断面図である。

基板１０は（１１１）面に配向したＳｉからなる。また、ＡｌＮ層１２及びＧａＮ系半導体層２１は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：金属気相成長）法により成長する。まずＡｌＮ層１２を成長する工程を行う。成長条件は次の通りである。
Ａｌ原料：ＴＭＡ（トリメチルアルミニウム）
Ｎ原料：ＮＨ_３（アンモニア）
温度：１０５０℃
圧力：１００Ｔｏｒｒ（１３．３ＭＰａ）

図３（ａ）に示すように、基板１０をＭＯＣＶＤ装置に導入し、ＡｌＮ原料であるＴＭＡのみを供給するステップを行う。つまりＮ原料であるＮＨ_３は供給しない。後述するように、このステップにおけるＴＭＡの供給量（ＴＭＡ先流し総量）によって、ＡｌＮ層１２の結晶性や半導体装置の特性が変化する。図３（ｂ）に示すように、ＴＭＡのみを供給するステップの後に、ＴＭＡ及びＮＨ_３を供給するステップを行う。

図３（ｃ）に示すように、図３（ａ）及び図３（ｂ）のステップを行うことで、基板１０上にＡｌＮ層１２を成長する。ＡｌＮ層１２の膜厚は３００ｎｍとする。

図３（ｄ）に示すように、例えばＭＯＣＶＤ法により、ＡｌＮ層１２上にＡｌＧａＮ層１４を成長し、ＡｌＧａＮ層１４上にｕｎ−ＧａＮ層１６を成長する。さらにｕｎ−ＧａＮ層１６上にｎ−ＡｌＧａＮ層１８を成長し、ｎ−ＡｌＧａＮ層１８上にｎ−ＧａＮ層２０を成長する。すなわちＡｌＮ層１２上にＧａＮ系半導体層２１を成長する。ＧａＮ層は（０００１）面に配向している。以上の工程により、半導体装置が完成する。

次にＴＭＡ先流し総量を変化させ、ＡｌＮ層１２の結晶性、及び半導体装置の特性を検証した実験について説明する。図４（ａ）はＴＭＡの先流し量とＦＷＨＭとの関係を示す図であり、図４（ｂ）はＴＭＡ先流し量とシート抵抗との関係を示す図であり、図４（ｃ）はＡｌＮ層の膜厚とＦＷＨＭとの関係を示す図である。Ｘ線回折及びシート抵抗の測定は、図３（ｃ）の状態の半導体装置をサンプルとして行った。なお、図４（ａ）及び図４（ｂ）の実験において、ＡｌＮ層１２の膜厚は３００ｎｍである。

まず図４（ａ）について説明する。図４（ａ）の横軸はＴＭＡ先流し総量を示し、縦軸はＡｌＮ層１２のＦＷＨＭを示す。図４（ａ）に示すように、ＴＭＡ先流し総量が多くなるに従い、ＦＷＨＭは小さくなる。すなわちＴＭＡ先流し総量の増加に伴い、ＡｌＮ層１２の結晶性は良好になる。特に、図中に点線で示すように、ＴＭＡ先流し総量が３．５μｍｏｌより多くなると、ＦＷＨＭは１５００ｓｅｃより小さくなる。図２において説明したように、ＦＷＨＭが１５００ｓｅｃより小さい場合、ＧａＮ系半導体層２１のクラックはほぼゼロになった。

次に図４（ｂ）について説明する。図４（ｂ）の横軸はＴＭＡ先流し総量を示し、縦軸は図３（ｃ）の状態における半導体装置のシート抵抗を示す。図中の三角は基板１０の抵抗によるシート抵抗を表す。

図４（ｂ）に示すように、ＴＭＡ先流し総量が２付近〜８付近の範囲では、シート抵抗は１００ｋΩ／□（図中では１×１０^５Ω／□）である。基板１０のみのシート抵抗は１００ｋΩ／□である。つまり、ＴＭＡ先流し総量が２付近〜８付近の範囲では、ＴＭＡ先流しによる基板１０のシート抵抗への影響はほとんど観測されなかった。これに対し、図中に点線で示すように、ＴＭＡ先流し総量が８．８μｍｏｌより大きくなると、シート抵抗は１００ｋΩ／□より小さくなる。言い換えれば、ＦＷＨＭが８００ｓｅｃより小さくなると、シート抵抗は１００ｋΩ／□より小さくなる。これは、ＴＭＡ先流しにより供給されたＡｌが基板１０に拡散して、基板１０中に低抵抗層が生成されたためと考えられる。基板１０に低抵抗層が生成されると、半導体装置完成後においてリークの原因となる可能性がある。例えば、半導体装置がＦＥＴである場合、高周波特性を劣化させる恐れがある。なお、成長温度を１０４０℃に変更した場合でも、ＴＭＡ先流し量が８．８μｍｏｌより多くなると、シート抵抗が低下した。

図４（ａ）に示した実験結果から、ＡｌＮ層１２の膜厚が３００ｎｍである場合、ＴＭＡ先流し総量を３．５μｍｏｌより多くすることで、ＧａＮ系半導体層２１におけるクラックの発生を抑制することができることが分かった。これに対し、図４（ｂ）に示した実験結果から、ＴＭＡ先流し総量が８．８μｍｏｌより多くなると、基板１０のシート抵抗が低下してしまうことが分かった。すなわちＡｌＮ層１２の膜厚が３００ｎｍである場合、ＴＭＡ先流し総量を３．５μｍｏｌより多く、かつ８．８μｍｏｌより少なくすることで、結晶性の良好なＡｌＮ層１２を成長させ、クラックの発生を抑制することが可能となる。またＴＭＡ先流しによるシート抵抗への影響も抑制することが可能となる。

次にＡｌＮ層１２の膜厚を変更した場合の実験である図４（ｃ）について説明する。図４（ｃ）の縦軸はＡｌＮ層１２の膜厚を示し、縦軸はＡｌＮ層１２のＦＷＨＭを示す。四角はＴＭＡ先流し総量が３．５μｍｏｌ、丸は８．８μｍｏｌ、三角は１３．２μｍｏｌである場合をそれぞれ表す。また実線で表される曲線は、８．８μｍｏｌのデータのフィッティング曲線である。破線で表される曲線は、３．５μｍｏｌのデータのフィッティング曲線である。

図４（ｃ）に示すように、膜厚が大きくなるに従い、ＦＷＨＭが小さくなった。またＴＭＡ先流し総量が増加するに従い、ＦＷＨＭが小さくなった。図４（ｂ）において説明したように、ＴＭＡの先流し量を８．８μｍｏｌより小さい範囲とすることで、シート抵抗への影響が抑制される。図中に実線で示すように、膜厚を変動させた場合の８．８μｍｏｌのデータは、膜厚をｘ（ｎｍ）、ＦＷＨＭをｙ（ｓｅｃ）とすると
ｙ＝７６５００／ｘ^０．８１
の式で表される曲線でフィッティングされた。

また図４（ａ）において説明したように、ＴＭＡの先流し量を３．５μｍｏｌより大きい範囲とすることで、クラックの発生が抑制される。図４（ｃ）中に破線で示すように、膜厚を変動させた場合の３．５μｍｏｌのデータは、
ｙ＝５３８００／ｘ^０．８３
の式で表される曲線でフィッティングされた。

実施例１によれば、ＡｌＮ層１２を成長させる工程において、図３（ａ）に示したＴＭＡ（Ａｌ原料）のみを供給するステップを行った後、図３（ｂ）に示したＴＭＡとＮＨ_３（Ｎ原料）とを供給するステップを行う。ＡｌＮ層１２を成長させる工程では、ＡｌＮ層１２の膜厚（ｘ）とＦＷＨＭ（ｙ）とが、
７６５００／ｘ^０．８１＜ｙ＜５３８００／ｘ^０．８３
となるように、ＡｌＮ層を成長させる。これにより、結晶性の良好なＡｌＮ層１２を成長させ、クラックの発生を抑制することが可能となる。またＴＭＡ先流しによるシート抵抗への影響も抑制することが可能となる。つまりＳｉＣよりも安価で、大口径化が可能であり、かつ低結晶欠陥であるＳｉからなる基板を用いた場合でも、好適なＡｌＮ層１２を成長することが可能となる。

Ａｌ原料はＴＭＡとしたが、ＴＭＡ以外に例えばトリエチルアルミニウム等を用いてもよい。またＮ原料はＮＨ_３としたが、例えばジメチルヒドラジン、窒素ラジカル等の少なくとも１つを用いてもよい。リーク電流の発生を抑制するためには、基板１０のシート抵抗は１００ｋΩ／□以上が好ましく、さらに１５０ｋΩ／□以上、２００ｋΩ／□以上が好ましい。

ＡｌＮ層１２の膜厚が小さすぎると、ＡｌＮ層１２がバッファ層として機能を十分に果たさないことがある。この場合、基板１０に拡散するＧａ等の不純物がドーパントとなり、リーク電流が発生することがある。また膜厚が大きすぎると、応力により半導体装置に反りが発生することがある。従って、ＡｌＮ層１２の膜厚は、２００ｎｍより大きくかつ４００ｎｍより小さいことが好ましい。また膜厚を２００ｎｍ以上、４００ｎｍ以下としてもよい。またＡｌＮ層１２の膜厚は２５０ｎｍより大きくかつ３５０ｎｍより小さくしてもよい。

またＧａＮ系半導体層２１におけるクラックの発生を抑制するためには、図２に示すように、ＦＷＨＭは２５００ｓｅｃ以下が好ましく、より好ましくは２０００ｓｅｃ以下が好ましい。さらにクラックをほぼゼロとするためには、ＦＷＨＭは１５００ｓｅｃ以下であることが好ましい。

ここで、ＧａＮ系半導体とはＧａＮを含む半導体であり、ＧａＮ、ＡｌＧａＮの他に、例えばＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等である。ＧａＮ系半導体層２１は、既述した構成以外に上記のＧａＮ系半導体のいずれかを含むとしてもよい。

実施例２はＦＥＴを製造する例である。実施例２に係る半導体装置の製造方法について説明する。図５は実施例２に係る半導体装置の製造方法を例示する断面図である。図３（ａ）から図３（ｄ）に示した工程は、実施例２においても共通であるため説明を省略する。

図５に示すように、ｎ−ＧａＮ層２０上にソース電極２２、ドレイン電極２４及びゲート電極２６を形成する。ソース電極２２及びドレイン電極２４の各々は、ｎ−ＧａＮ層２０に近い方から例えばＴｉ／Ａｕを積層させたオーミック電極である。ゲート電極２６は、ｎ−ＧａＮ層２０に近い方から例えばＮｉ／Ａｕを積層させてなる。ＡｌＧａＮ層１４はバッファ層として機能する。ｕｎ−ＧａＮ層１６はチャネル層として機能する。ｎ−ＡｌＧａＮ層１８は電子供給層として機能する。ｎ−ＧａＮ層２０はキャップ層として機能する。

実施例２によれば、実施例１と同様に、ＡｌＮ層１２を成長させる工程において、ＡｌＮ層１２の膜厚（ｘ）とＦＷＨＭ（ｙ）とが、
７６５００／ｘ^０．８１＜ｙ＜５３８００／ｘ^０．８３
となるように、ＡｌＮ層１２を成長する。これにより、ＦＥＴの製造方法において、結晶性の良好なＡｌＮ層１２を成長し、クラックの発生を抑制すること、及びＴＭＡ先流しによるシート抵抗への影響も抑制することが可能となる。特にＦＥＴにおいては、クラックや低抵抗層の成長により、高周波特性が悪化する恐れがある。実施例２によれば、高周波特性の悪化を抑制したＦＥＴの製造方法が実現できる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

基板 １０
ＡｌＮ層 １２
ＡｌＧａＮ層 １４
ｕｎ−ＧａＮ層 １６
ｎ−ＡｌＧａＮ層 １８
ｎ−ＧａＮ層 ２０
ＧａＮ系半導体層 ２１
ソース電極 ２２
ドレイン電極 ２４
ゲート電極 ２６

Claims (5)

1. Ｎ原料を供給せずに、Ａｌ原料を供給するステップと、前記Ａｌ原料を供給するステップの後に前記Ａｌ原料と前記Ｎ原料とを供給するステップとを行って、Ｓｉからなる基板表面に、膜厚が２００ｎｍより大きく、かつ４００ｎｍより小さいＡｌＮ層を成長する工程と、
   前記ＡｌＮ層を成長する工程の後に、前記ＡｌＮ層上にＧａＮ系半導体層を成長する工程と、を有し、
   前記ＡｌＮ層を成長する工程は、前記ＡｌＮ層の膜厚（ｎｍ）をｘ、前記ＡｌＮ層の（００２）面ロッキングカーブの半値幅（ｓｅｃ）をｙとすると、
   ７６５００／ｘ^０．８１＜ｙ＜５３８００／ｘ^０．６３
   となるＡｌＮ層を成長する工程であり、
   前記ＡｌＮ層の（００２）面ロッキングカーブの半値幅は１５００ｓｅｃ以下であり、前記ＡｌＮ層を成長する工程の前記基板のシート抵抗は、前記ＡｌＮ層を成長する工程の前の前記基板のシート抵抗から低下しないことを特徴とする半導体装置の製造方法。
2. 前記ＡｌＮ層を成長する工程は、前記Ａｌ原料としてトリメチルアルミニウム又はトリエチルアルミニウムを用いて、ＭＯＣＶＤ法を実施する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ＡｌＮ層を成長する工程は、前記Ｎ原料としてアンモニア、ジメチルヒドラジン、及び窒素ラジカルの少なくとも１つを用いる工程であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記基板のシート抵抗は１００ｋΩ／□以上であることを特徴とする請求項１から３いずれか一項記載の半導体装置の製造方法。
5. 前記半導体装置はＦＥＴであることを特徴とする請求項１から４いずれか一項記載の半導体装置の製造方法。

Images