JP5367434B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5367434B2
JP5367434B2 JP2009087933A JP2009087933A JP5367434B2 JP 5367434 B2 JP5367434 B2 JP 5367434B2 JP 2009087933 A JP2009087933 A JP 2009087933A JP 2009087933 A JP2009087933 A JP 2009087933A JP 5367434 B2 JP5367434 B2 JP 5367434B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
aln layer
aln
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009087933A
Other languages
English (en)
Other versions
JP2010239066A5 (ja
JP2010239066A (ja
Inventor
勇夫 眞壁
健 中田
剛志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2009087933A priority Critical patent/JP5367434B2/ja
Priority to US12/750,011 priority patent/US7947578B2/en
Priority to EP10158830.9A priority patent/EP2236646B1/en
Publication of JP2010239066A publication Critical patent/JP2010239066A/ja
Publication of JP2010239066A5 publication Critical patent/JP2010239066A5/ja
Application granted granted Critical
Publication of JP5367434B2 publication Critical patent/JP5367434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特にＳｉ基板上にＧａを含む窒化物半導体層を、気相成長法により形成する半導体装置の製造方法に関する。
Ｇａを構成元素とする窒化物半導体層（ＧａＮ系半導体層）を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置は、高周波用素子として注目されている。こうした半導体装置では、基板としてＳｉＣ（炭化珪素）やサファイアが多く用いられるが、これらの基板は高価であるため、Ｓｉ基板上に半導体装置を作成する技術が求められている。ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｙｔａｘｙ：分子線エピタキシー法）は、高真空中の成長であり、Ｎ原料の取り扱いが困難である。これに対し、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）は、減圧又は常圧下の成長であり、ＮＨ３やＮＨ２をＮ原料として容易に使用できることから、広くＧａＮ系半導体の成長に用いられている。特許文献１には、Ｓｉ基板上にＡｌＮ（窒化アルミニウム）等からなるバッファ層を設け、バッファ層の上に半導体層（チャネル層）を、ＭＯＣＶＤ法により形成する技術が開示されている。
特表２００４−５２４２５０号公報
しかし、Ｓｉ基板上にＭＯＣＶＤ法やＨＶＰＥ法（ハイドライド気相成長法）といった気相成長法でＧａＮ系半導体を成長する場合、ＭＢＥ法で成長する場合やＧａＡｓ系半導体を成長する場合と違い、９００℃以上という高い成長温度を用いる。このため、Ｓｉ基板にＧａが拡散しやすく、基板内にＧａを含んだ導電層が形成される場合がある。導電層が形成されると、寄生容量が大きくなり、高周波信号の損失が大きくなり、半導体装置の特性悪化の原因となる恐れがある。
本発明は、上記課題に鑑み、導電層の形成を抑制することで特性悪化を抑制可能な半導体装置の製造方法を提供することを目的とする。
本発明は、Ｇａを含む半導体層の成長に用いた成長装置をクリーニングするクリーニング工程と、前記クリーニング工程においてクリーニングされた成長装置を用いて、Ｓｉからなる基板上に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の窒化物半導体からなる第１層を形成する第１工程と、前記第１工程を複数の前記基板に行った後、前記第１層上に前記第１層の成長に使用した成長装置を用いて、Ｇａを含む窒化物半導体からなる第２層を形成する第２工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、導電層の形成を抑制することで特性悪化を抑制可能な半導体装置の製造方法を提供することができる。
本発明は、Ｓｉからなる基板上に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の窒化物半導体からなる第１層を形成する第１工程と、前記第１層の成長に使用した成長装置とは別の成長装置を用いて、前記第１層上にＧａを含む窒化物半導体からなる第２層を形成する第２工程と、前記第１工程の後であって前記第２工程の前に、前記第１層上に構成元素としてＧａを含まない第３層を形成する第３工程と、を有し、前記第２工程は前記第３工程と同じ成長装置を用いて、連続して行われ、前記第２層は前記第３層上に形成されることを特徴とする半導体装置の製造方法である。本発明によれば、導電層の形成を抑制することで特性悪化を抑制可能な半導体装置の製造方法を提供することができる。
上記構成において、前記第１工程の後であって前記第２工程の前に、前記第１層上に構成元素としてＧａを含まない第３層を形成する第３工程を有し、前記第２工程は前記第３工程と連続して行われ、前記第２層は前記第３層上に形成される構成とすることができる。この構成によれば、基板と第１層との熱膨張係数の差に起因する基板の反り及びクラックを抑制することができる。
上記構成において、前記第３層は前記第１層と同一の構成元素からなる構成とすることができる。この構成によれば、基板と第１層との熱膨張係数の差に起因する基板の反り及びクラックを抑制することができる。
上記構成において、前記第１層はＡｌＮからなる構成とすることができる。
上記構成において、前記第２層はＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＩｎＡｌＧａＮのいずれかからなる構成とすることができる。この構成によれば、第１層成長時にＧａが取り込まれ、基板上に導電層が形成されることが抑制される。
上記構成において、前記第１工程に用いられる前記成長装置がＭＯＣＶＤ装置である場合、Ａｌの有機原料中のＡｌに対するＧａ含有量が２ｐｐｍ以下であり、前記第１工程に用いられる前記成長装置がＭＢＥ装置である場合、Ａｌの有機原料中のＡｌに対するＧａ含有量が４０ｐｐｍ以下である構成とすることができる。この構成によれば、半導体装置の利得向上の効果を得ることができる。
本発明によれば、導電層の形成を抑制することで特性悪化を抑制可能な半導体装置の製造方法を提供することができる。
図１は比較例に係る半導体装置を例示する断面図である。 図２は実験に用いたサンプルを示す断面図である。 図３はサンプルＡについて行ったＳＩＭＳ分析の結果を示す図である。 図４はサンプルＢについて行ったＳＩＭＳ分析の結果を示す図である。 図５は実施例１に係る半導体装置を例示する断面図である。 図６は実施例１に係る半導体装置の製造方法を例示するフローチャートである。 図７は実施例２に係る半導体装置の製造方法を例示するフローチャートである。 図８は実施例３に係る半導体装置の製造方法を例示するフローチャートである。 図９は実施例３に係る半導体装置を例示する断面図である。 図１０は実施例３に係るＳＩＭＳ分析の結果を示す図である。 図１１は半導体装置の利得評価結果を示す図である。
実施例の前に、まず比較例について説明する。図１は比較例に係る半導体装置を例示する断面図である。
図１に示すように、Ｓｉからなる基板２上に例えばＡｌＮからなる、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下のＡｌＮ層４が形成されている。ＡｌＮ層４上には、構成元素としてＧａを含む窒化物半導体層であるＡｌＧａＮ層６が形成されている。ＡｌＧａＮ層６上には、ＧａＮ層８が設けられている。ＧａＮ層８上にはＡｌＧａＮ層１０、ＡｌＧａＮ層１０上にはＧａＮ層１２が各々設けられている。ＧａＮ層１２上にはソース電極１４、ドレイン電極１６、及びゲート電極１８が設けられている。ソース電極１４及びドレイン電極は、例えばＧａＮ層１２に近いほうから順にＡｕＧｅ／Ｎｉ／Ａｕ等の金属からなる。ゲート電極１８は、例えばＧａＮ層１２に近いほうから順にＷＳｉ／Ｔｉ／Ａｕ等の金属からなる。
ＡｌＮ層４及びＡｌＧａＮ層６はバッファ層、ＧａＮ層８はチャネル層、ＡｌＧａＮ層１０は供給層、ＧａＮ層１２はキャップ層として、各々機能する。このように、図１に例示した半導体装置はＨＥＭＴである。本構造では、ＡｌＮ層４はＧａの拡散に対するバッファ層として機能し、ＧａＮ系半導体層のＧａがＳｉからなる基板２内に拡散することを抑制する。
しかしながら、比較例に係る半導体装置では、バッファ層が設けられているにも関わらず、基板２に導電層３が形成されている。このため、リークパスが形成され、また寄生容量が大きくなることがある。この場合、高周波信号の損失が増大し、半導体装置の特性が悪化することがある。次に、導電層３が形成された原因について説明する。
比較例に係る半導体装置の製造工程においては、ＡｌＮ層４の形成工程とＧａＮ系半導体層の形成工程とは連続して行われる。従って、複数のウェハーに繰り返してＭＯＣＶＤ成長工程を実施する場合、一度ＭＯＣＶＤ装置に導入されたウェハーは、ＡｌＮ層４とＧａＮ系半導体層とが形成された後、ＭＯＣＶＤ装置から取り出される。その後、別のウェハーがＭＯＣＶＤ装置に導入される。ここで、別のウェハーにＡｌＮ層を形成する際、ＭＯＣＶＤ装置内にＧａを含む不純物が残留していることがある。この場合、ＡｌＮの成長時にＧａが取り込まれ、基板に拡散することがある。これにより、Ｇａを含んだ導電層３が形成されるものと考えられる。
ＭＯＣＶＤ装置内のＧａを含む不純物の残留は、ＡｌＮ層４の形成工程とＧａＮ系半導体層の形成工程とを別個に行われる工程とし、ＡｌＮ層４の形成工程を繰り返した後に、ＧａＮ系半導体層の形成工程を行うことで抑制されると考えられる。
次に、本発明の発明者が行った実験について説明する。図２は、実験に用いたサンプルを示す断面図である。
図２に示すように、Ｓｉからなる基板２上に、厚さＴ１が３００ｎｍのＡｌＮ層４が設けられている。ＡｌＮ層４はＭＯＣＶＤ法により成長したものである。ＡｌＮ層４の原料は、Ａｌに対するＧａ含有量が０．１ｐｐｍ以下であるＴＭＡ（トリメチルアルミニウム）と、純度が９９．９９９９％以上であるＮＨ３とを用いる。ＴＭＡ供給量は１０μｍｏｌ／ｍｉｎ、成長温度は１０５０℃、ＮＨ３の流量は０．５ｍｏｌ／ｍｉｎ、成長圧力は２００ｔｏｒｒである。
この実験では二種類のサンプルを用いている。ＡｌＮ層の形成工程とＧａＮ系半導体層の形成工程とを連続的に行ったものをサンプルＡとする。ＡｌＮ層４の形成工程とＧａＮ系半導体層の形成工程とを別個に行い、両工程の間にＭＯＣＶＤ装置のクリーニングを行ったものをサンプルＢとする。次に、実験の内容及び結果について説明する。
実験は、各サンプルを対象にＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析を行ったものである。図３は比較例についてのＳＩＭＳ分析の結果を示す図であり、図４は実施例１についてのＳＩＭＳ分析の結果である。それぞれの図において、横軸は表面からの深さ、左の縦軸はＧａ濃度、右の縦軸はＳｉ及びＡｌの二次イオン強度を示している。
図３において、Ａｌ濃度が高い領域（深さ０〜０．１７μｍ付近）はＡｌＮ層４である。また、Ｓｉ濃度がほぼ一定の領域（深さ０．１７μｍより深い領域）は基板２である。図３に示すように、ＡｌＮ層４中のＧａ濃度は１×１０１９ａｔｏｍｓ／ｃｍ３であった。これは成長装置内における残留ＧａがＡｌＮ層４の成長時に取り込まれ、拡散したものと考えられる。基板２中におけるＧａ濃度は、基板２とＡｌＮ層４との界面付近で１×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＮ層４から離れるに従って緩やかに減少するプロファイルを持っていた。この領域は導電層３（図１参照）として機能する領域である。
一方、図４においては、Ａｌ濃度が高い領域（深さ０〜０．１４μｍ付近）はＡｌＮ層４である。また、Ｓｉ濃度がほぼ一定の領域（深さ０．１４μｍより深い領域）は基板２である。図４に示すように、ＡｌＮ層４中のＧａ濃度は９×１０１６ａｔｏｍｓ／ｃｍ３程度に抑えられていた。そして、基板２とＡｌＮ層４との界面付近でＧａ濃度は急激に減少し、基板２中のＧａ濃度は非常に低く抑えられていた。このことから、サンプルＢでは導電層３（図１参照）の形成が抑制されていることが分かった。なお、図４において、ＡｌＮ層４中にＧａが検出されたのは、分離されずにＡｌ減量中に残留したＧａの混入によるものと考えられる。
以上のように、Ｇａが除去された清浄な成長装置を用いて、基板２上にＡｌＮ層４を形成することは、ＡｌＮ層４中のＧａ濃度を下げる効果をもたらし、その結果、導電層３の形成が抑制された。
次に、図面を用いて、本発明の実施例について説明する。
まず、実施例１に係る半導体装置の構成について説明する。図５は実施例１に係る半導体装置を例示する断面図である。なお、図１に例示した構成と同様の構成については説明を省略する。
図５に示すように、Ｓｉからなる基板２上に例えばＡｌＮからなる、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下のＡｌＮ層４が形成されている。ＡｌＮ層４上には、構成元素としてＧａを含む窒化物半導体層であるＡｌＧａＮ層６が形成されている。また、基板２内にＧａを含む導電層３（図１参照）が形成されていない。
次に、実施例１に係る半導体装置の製造方法について説明する。図６は実施例１に係る半導体装置の製造方法を例示するフローチャートである。
図６に示すように、最初にＭＯＣＶＤ装置内のクリーニングを行う（ステップＳ１０）。具体的には、クリーニングの前の工程でＧａが付着した反応管などをエッチング等の方法で清浄化を行うこと、また装置の部材の交換、さらにＮ２又はＯ２を流しながら例えば１１５０℃に加熱してベーキングを行うことで、ＭＯＣＶＤ装置の治具、チャンバー、アクセプター等に付着したＧａ等の３属元素を含んだ不純物が極力除去された状態を実現する。なお、ベーキングの際の温度は、ＡｌＮ層４やＧａＮ系半導体層の成長温度よりも高い温度とすることが好ましい。
ステップＳ１０の後、クリーニングされたＭＯＣＶＤ装置にＳｉからなるウェハーを導入し、ウェハー上に例えばＴ１が３００ｎｍであるＡｌＮ層４を形成する。このときのＴＭＡ供給量は、例えば１０μｍｏｌ／ｍｉｎとする。言い換えれば、基板２上に構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下のＡｌＮ層４（第１層）を形成する（第１工程、図５のステップＳ１１）。これにより、図２に示したものと同様の状態が形成される。
ステップＳ１１の後、ウェハーをＭＯＣＶＤ装置から取り出す（ステップＳ１２）。つまり図２に示したような、基板２上にＡｌＮ層４が形成されたものをＭＯＣＶＤ装置から取り出す（ステップＳ１２）。例えば、基板２及びＡｌＮ層４を大気中に暴露する。
ステップＳ１２の後、所定の数のウェハーにＡｌＮ層４が形成されたか判断する（ステップＳ１３）。Ｎｏの場合、ステップＳ１１に戻る。すなわち、基板２上にＡｌＮ層４を形成する工程を、複数回繰り返す。
ステップＳ１３においてＹｅｓの場合、ステップＳ１４に進む。ここで、前処理としてのＭＯＣＶＤ装置のクリーニングを行う（ステップＳ１４）。クリーニングの方法はステップＳ１０と同じである。
ステップＳ１４の後、ステップＳ１１及びＳ１２の工程を経たウェハーを、ステップＳ１１で使用したＭＯＣＶＤ装置に導入し、ＡｌＮ層４上にＧａＮ系半導体層（第２層）を形成する（第２工程、ステップＳ１５）。すなわち、構成元素としてＧａを含むＡｌＧａＮ層６、ＧａＮ層８、ＡｌＧａＮ層１０及びＧａＮ層１２を形成する。このとき、ＡｌＮ層４と接触するようにＧａＮ系半導体層は形成される。なお、各層の成長条件は次の通りである。
ＡｌＧａＮ層６の原料は、ＴＭＧ（トリメチルガリウム）及びＴＭＡであり、ＴＭＧ供給量及びＴＭＡ供給量は、ともに１０μｍｏｌ／ｍｉｎである。ＡｌＧａＮ層６の厚さは、例えば３００ｎｍである。ＧａＮ層８の原料はＴＭＧであり、ＴＭＧ供給量は１２０μｍｏｌ／ｍｉｎである。ＧａＮ層８の厚さは、例えば１０００ｎｍである。ＡｌＧａＮ層１０の原料はＴＭＧ及びＴＭＡであり、ＴＭＧ供給量及びＴＭＡ供給量は、それぞれ２５μｍｏｌ／ｍｉｎ及び５μｍｏｌ／ｍｉｎである。ＡｌＧａＮ層１０の厚さは、例えば２０ｎｍである。ＧａＮ層１２の原料はＴＭＧであり、ＴＭＧ供給量は２５μｍｏｌ／ｍｉｎである。ＧａＮ層１２の厚さは、例えば５ｎｍである。なお、ＡｌＮ層４の成長には、上記したものと同様に、Ａｌに対するＧａ含有量が０．１ｐｐｍ以下であるＴＭＡ（トリメチルアルミニウム）と純度が９９．９９９９％以上であるＮＨ３とを用いる。ＡｌＮ層４の厚さは１５０ｎｍである。
ステップＳ１５の後、ウェハーをＭＯＣＶＤ装置から取り出す（ステップＳ１６）。ステップＳ１６の後、所定の数のウェハーにＧａＮ系半導体層が形成されたか判断する（ステップＳ１７）。Ｎｏの場合、ステップＳ１５に戻る。すなわち、ＡｌＮ層４上にＧａＮ系半導体層を形成する工程を、複数回繰り返す。
ステップＳ１７の後、ＧａＮ層１２上にソース電極１４、ドレイン電極１６、及びゲート電極１８を形成する（ステップＳ１８）。以上の工程により実施例１に係る半導体装置が完成する。
実施例１によれば、図６に示すように、ＡｌＮ層４の形成工程（ステップＳ１１）とＧａＮ系半導体層の形成工程（ステップＳ１５）とを別個に行われる工程とし、ＡｌＮ層４の形成工程を複数回繰り返した後、ＧａＮ系半導体層の形成工程を実施する。このため、ＡｌＮ層４形成工程前にＭＯＣＶＤ装置内にＧａを含む不純物が残留することが抑制される。従って、ＡｌＮ層４成長時にＧａが取り込まれることが抑制される。よって、図１に示すような基板２上に導電層３が形成されることが抑制される。
また、Ｇａのみならず、他の３属元素の取り込みも抑制できる。これにより、高抵抗の基板として用いられている、Ｓｉからなる基板２の抵抗を高く維持できる。よって、半導体装置の特性の悪化が抑制される。
なお、ＧａＮ系半導体とは、ＧａやＮを含む半導体である。ＧａＮ系半導体の例としてＧａＮやＡｌＧａＮを例に説明したが、他にＩｎＧａＮやＩｎＡｌＧａＮ等、他のＧａＮ系半導体を用いる場合でも、本発明は適用可能である。また、第１層として、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の、ＡｌＮ以外の窒化物半導体層を用いてもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体である。
ＡｌＮ層４の厚さＴ１は３００ｎｍとしたが、これに限定されない。Ｔ１を例えば２００ｎｍとすることで、後述するクラックの発生を抑制でき、かつバッファ層としての機能も得ることができる。
次に実施例２について説明する。図７は実施例２に係る半導体装置の製造方法を例示するフローチャートである。
図７に示すように、まずステップＳ１０において、ＭＯＣＶＤ装置内をクリーニングする。このクリーニングは、図６におけるステップＳ１０とは異なり、通常の成長前クリーニングでよい。次に、ステップＳ１１に示すように、ＡｌＮ層４を成長し、ステップＳ１２において、ウェハーをＭＯＣＶＤ装置から取り出す。ステップＳ１３では、ウェハーの処理枚数が所定枚数に達するまで、ステップＳ１１〜Ｓ１２を繰り返す。ステップＳ１２〜Ｓ１３は、図６に示したものと同様である。
ステップＳ１２終了後、ウェハーをステップＳ１１に用いたＭＯＣＶＤ装置とは別のＭＯＣＶＤ装置に導入する（ステップＳ１９）。ステップＳ１９の後は図６に例示した工程と同様に、ステップＳ１５〜Ｓ１８を行う。すなわち、ＧａＮ系半導体層の形成工程は、ＡｌＮ層４の形成工程に用いられたＭＯＣＶＤ装置とは別のＭＯＣＶＤ装置を用いて実施される。
実施例２によれば、ＡｌＮ層４の形成工程（ステップＳ１１）とＧａＮ系半導体層の形成工程（ステップＳ１５）とは別個に行われ、かつ異なるＭＯＣＶＤ装置を用いる工程としている。このため、ＭＯＣＶＤ装置内にＧａを含む不純物が混入することが抑制され、ＡｌＮ層４成長時にＧａが取り込まれることが抑制される。よって、基板２とＡｌＮ層４との界面にＧａを含んだ導電層が形成されることが抑制され、半導体装置の特性の悪化が抑制される。
また、別のＭＯＣＶＤ装置を用いるため、ＡｌＮ層４の形成工程とＧａＮ系半導体層の形成工程とを並行して実施できる。従って、半導体装置の製造工程のスピードアップが可能となる。また、ＡｌＮ層４やＧａＮ系半導体層は、ＭＯＣＶＤ法以外の成長方法を用いて成長してもよい。不純物を取り除くためには、ＧａＮ系半導体層の形成工程に用いられるＭＯＣＶＤ装置も、ステップＳ１５の前にクリーニングすることが好ましい。
次に実施例３について説明する。図８は実施例３に係る半導体装置の製造方法を例示するフローチャートである。また、図９（ａ）は後述するステップＳ１１実施後における半導体装置を例示する断面図であり、図９（ｂ）はステップＳ１８実施後における半導体装置を例示する断面図である。
図８に示すように、ステップＳ１０の後、基板２上に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下のＡｌＮ層４ａ（第１層）を形成する（ステップＳ１１）。
図９（ａ）に示すように、ステップＳ１１で形成されるＡｌＮ層４ａの厚さＴ２は例えば１５０ｎｍとし、半導体装置完成時のＡｌＮ層の厚さＴ１（図５及び図９（ｂ）参照）の例えば半分とする。
ステップＳ１１の後、ＡｌＮ層４ａを形成したウェハー、つまり図９（ａ）に例示する状態のものをＭＯＣＶＤ装置から取り出す（ステップＳ１２）。例えば、基板２及びＡｌＮ層４ａを大気中に暴露する。次に、ステップＳ１３及びＳ１４を実施する。ステップＳ１０〜Ｓ１４は図６に例示した工程と同じである。
ステップＳ１４の後、ステップＳ１１で形成したＡｌＮ層４ａ上に、例えば厚さＴ３が１５０ｎｍである、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下のＡｌＮ層４ｂ（第３層）を形成する（第３工程、ステップＳ２０）。このとき、ＡｌＮ層４ａと接触するように、ＡｌＮ層４ｂは形成される。
ステップＳ２０の後、ＡｌＮ層４ｂ上にＧａＮ系半導体層を形成する（ステップＳ１５）。ステップＳ１５の後に行われるステップＳ１６〜Ｓ１８は、図６に例示した工程と同様の工程である。図９（ｂ）に示すように、以上の工程により、実施例３に係る半導体装置が完成する。ＡｌＮ層４ａとＡｌＮ層４ｂとは、厚さＴ１が例えば３００ｎｍのＡｌＮ層４を形成する。各層の成長条件は、以下の通りである。
ＡｌＮ層４ａの原料及びＡｌＮ層４ｂの原料はＴＭＡであり、ＴＭＡ供給量は１０μｍｏｌ／ｍｉｎである。ＡｌＮ層４ａの厚さ及びＡｌＮ層４ｂの厚さは、例えば１５０ｎｍである。ＡｌＧａＮ層６の原料は、ＴＭＧ及びＴＭＡであり、ＴＭＧ供給量及びＴＭＡ供給量は、ともに１０μｍｏｌ／ｍｉｎである。ＡｌＧａＮ層６の厚さは、例えば３００ｎｍである。ＧａＮ層８の原料はＴＭＧであり、ＴＭＧ供給量は１２０μｍｏｌ／ｍｉｎである。ＧａＮ層８の厚さは、例えば１０００ｎｍである。ＡｌＧａＮ層１０の原料は、ＴＭＧ及びＴＭＡであり、ＴＭＧ供給量及びＴＭＡ供給量は、それぞれ２５μｍｏｌ／ｍｉｎ及び５μｍｏｌ／ｍｉｎである。ＡｌＧａＮ層１０の厚さは、例えば２０ｎｍである。ＧａＮ層１２の原料はＴＭＧであり、ＴＭＧ供給量は２５μｍｏｌ／ｍｉｎである。ＧａＮ層１２の厚さは、例えば５ｎｍである。なお、ＡｌＮ層４の成長には、上記したものと同様に、Ａｌに対するＧａ含有量が０．１ｐｐｍ以下であるＴＭＡ（トリメチルアルミニウム）と純度が９９．９９９９％以上であるＮＨ３を用いた。ＡｌＮ層４の厚さは１５０ｎｍである。
実施例３によれば、実施例１と同様に、ＡｌＮ層４ａの形成工程（ステップＳ２０）とＧａＮ系半導体層の形成工程（ステップＳ１５）とを別個に行われる工程とし、ＡｌＮ層４ａの形成工程を複数回繰り返した後、ＧａＮ系半導体層の形成工程を実施する。このため、ＭＯＣＶＤ装置内にＧａを含む不純物が残留することが抑制される。従って、基板２とＡｌＮ層４との界面にＧａを含んだ導電層が形成されることが抑制され、半導体装置の特性の悪化が抑制される。
図１０は、実施例３においてＡｌＮ層４ｂの成長が終了した状態におけるＳＩＭＳ分析の結果を示す図である。Ｇａ濃度が高い０〜０．１７μｍ付近の領域はＡｌＮ層４ｂであり、Ｇａ濃度が低下している０．１７〜０．３μｍ付近の領域はＡｌＮ層４ａである。また、Ｓｉ濃度がほぼ一定である０．３μｍより深い領域は基板２である。
図１０に示すように、ＡｌＮ層４ｂのＧａ濃度は１×１０１９ａｔｏｍｓ／ｃｍ３程度であるが、ＡｌＮ層４ａ中は２×１０１７ａｔｏｍｓ／ｃｍ３程度である。そして、基板２とＡｌＮ層４ａとの界面付近では、１×１０１６ａｔｏｍｓ／ｃｍ３程度であり、深さ方向にＧａ濃度が急激に低下している。ＡｌＮ層４ｂは、Ｇａを含む層を成長するＭＯＣＶＤ装置にて形成されることから、比較的Ｇａ濃度が高い。しかし、ＡｌＮ層４ａにおいてＧａ濃度は低下している。このことから、ＡｌＮ層４ａは、Ｇａ拡散を抑制する効果を発揮しているものと考えられる。
なお、Ｓｉからなる基板２とＡｌＮ層４とでは熱膨張係数に差がある。ＡｌＮ層４が厚過ぎると、ウェハーをＭＯＣＶＤ装置から取り出し、基板２とＡｌＮ層４とを大気中に暴露した際に、基板２の反りが発生し、ＡｌＮ層４にクラックが発生することもある。
実施例３によれば、半導体装置完成時のＡｌＮ層４よりも薄いＡｌＮ層４ａを形成した後、ウェハーをＭＯＣＶＤ装置から取り出す（図７のステップＳ１１及びＳ１２）。また、ＡｌＮ層４ｂの形成工程とＧａＮ系半導体層の形成工程とは、連続して実施する工程としている。例えば、ＡｌＮ層４ｂの形成工程の後、基板２及びＡｌＮ層４ｂを大気中に暴露することなくＧａＮ系半導体層の形成工程を行う。従って、ＡｌＮ層４に反りやクラックが発生しにくくなる。
また、ＡｌＮ層４ａを形成した後、ＡｌＮ層４ａ上にＡｌＮ層４ｂが形成される（ステップＳ２０）。従って、バッファ層として機能するために十分な厚さを有したＡｌＮ層４が基板２上に形成される。また、第３層はＡｌＮ層としたが、第１層同様に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の、ＡｌＮ以外の窒化物半導体層を用いてもよい。
ＡｌＮ層４ａの厚さＴ２は例えば１５０ｎｍとしたが、薄い方がクラックの抑制には好ましい。すなわち、Ｔ２を例えば１００ｎｍより薄くすることでよりクラックを抑制でき、Ｔ２を５０ｎｍより薄くするとより好ましい。ＡｌＮ層４ａは薄すぎると成長が困難となるため、Ｔ２は１０ｎｍ以上が好ましい。また、ＡｌＮ層４ｂの厚さＴ３は１５０ｎｍとしたが、ＡｌＮ層４ａの厚さＴ２に応じて適宜変更可能である。ＡｌＮ層４がバッファ層として機能するためには、Ｔ３は１５０ｎｍより厚いことが好ましく、Ｔ３を２００ｎｍより厚くすることで、より十分な厚さのバッファ層を確保することができる。
実施例３においても、実施例２のようにＡｌＮ層４ａを形成する工程と、ＡｌＮ層４ｂを形成する工程及びＧａＮ系半導体層を形成する工程とは、別のＭＯＣＶＤ装置を用いてもよい。
最後に、図１１に本発明の実施例１に係る半導体装置の利得評価の結果を示す。これは、実施例１におけるクリーニング（図６のステップＳ１０）の程度を変化させ、ＡｌＮ層４中のＧａ濃度を変えた基板を作成し、その上に半導体層及び電極までを形成した半導体装置の利得結果である（図５参照）。図１１の横軸はＡｌＮ層４中のＧａ濃度を示し、縦軸は比較例（図１参照）の利得を基準とした実施例１の相対利得を示す。
図１１に示すように、比較例においては、ＡｌＮ層４中のＧａ濃度が１×１０１９ａｔｏｍｓ／ｃｍ３程度であった。ＡｌＮ層４中のＧａ濃度が２×１０１８ａｔｏｍｓ／ｃｍ３程度のときは、比較例に対して約１ｄＢの利得の向上が確認された。同様に、ＡｌＮ層４中のＧａ濃度が５×１０１７ａｔｏｍｓ／ｃｍ３程度のときは、約２ｄＢの利得の向上が確認された。Ｇａ濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度のときには、約３ｄＢの利得の向上が確認された。以上の結果から、本発明を実施しない状態（比較例）に対して１ｄＢ以上の利得向上の効果を得るためには、２×１０１８ａｔｏｍｓ／ｃｍ３以下のＧａ濃度が実現されていることが好ましい。
なお、２×１０１８ａｔｏｍｓ／ｃｍ３以下のＧａ濃度を実現するためには、ＡｌＮ層４を成長するためのＡｌ原料の純度を考慮する必要がある。ＭＯＣＶＤ法を利用してＡｌＮ層４を形成するためには、例えばＴＭＡのようなＡｌの有機原料中のＡｌに対するＧａは、２ｐｐｍ以下であることが好ましい。また、ＭＢＥ法を利用してＡｌＮ層４を形成するためには、ＭＢＥ法のソース原料であるＡｌに対するＧａが４０ｐｐｍ以下であることが好ましい。
また、ＡｌＮ層４におけるＧａ濃度を５×１０１７ａｔｏｍｓ／ｃｍ３程度とする場合、ＭＯＣＶＤ法を採用するときには、Ａｌの有機原料中のＡｌに対するＧａは０．５ｐｐｍ以下であることが好ましい。ＭＢＥ法を採用するときには、ソース原料であるＡｌに対するＧａが１０ｐｐｍ以下とすることが好ましい。
さらに、ＡｌＮ層４におけるＧａ濃度を１×１０１７ａｔｏｍｓ／ｃｍ３程度とする場合には、ＭＯＣＶＤ法を採用するときには、Ａｌの有機原料中のＡｌに対するＧａは０．１ｐｐｍ以下であることが好ましい。ＭＢＥ法を採用するときには、ソース原料であるＡｌに対するＧａが２ｐｐｍ以下とすることが好ましい。
実施例において半導体装置はＨＥＭＴであるとしたが、ＨＥＭＴ以外の半導体装置、例えばＦＥＴ等であってもよい。特に高周波デバイスに本発明を適用することで、リークパスや寄生容量に起因する、特性の悪化を抑制することが可能となる。また、各層の成長方法としては、ＭＯＣＶＤ法、ＭＢＥ法の他に、ＨＶＰＥ法を用いてもよい。各方法では、成長装置としてそれぞれＭＯＣＶＤ装置、ＭＢＥ装置、及びＨＶＰＥ装置を用いる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
基板 ２
導電層 ３
ＡｌＮ層 ４、４ａ、４ｂ
ＡｌＧａＮ層 ６、１０
ＧａＮ層 ８、１２

Claims (7)

  1. Ｇａを含む半導体層の成長に用いた成長装置をクリーニングするクリーニング工程と、
    前記クリーニング工程においてクリーニングされた成長装置を用いて、Ｓｉからなる基板上に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の窒化物半導体からなる第１層を形成する第１工程と、
    前記第１工程を複数の前記基板に行った後、前記第１層上に前記第１層の成長に使用した成長装置を用いて、Ｇａを含む窒化物半導体からなる第２層を形成する第２工程と、を有することを特徴とする半導体装置の製造方法。
  2. Ｓｉからなる基板上に、構成元素としてＧａを含まず、かつＧａ不純物濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下の窒化物半導体からなる第１層を形成する第１工程と、
    前記第１層の成長に使用した成長装置とは別の成長装置を用いて、前記第１層上にＧａを含む窒化物半導体からなる第２層を形成する第２工程と、
    前記第１工程の後であって前記第２工程の前に、前記第１層上に構成元素としてＧａを含まない第３層を形成する第３工程と、を有し、
    前記第２工程は前記第３工程と同じ成長装置を用いて、連続して行われ、
    前記第２層は前記第３層上に形成されることを特徴とする半導体装置の製造方法。
  3. 前記第１工程の後であって前記第２工程の前に、前記第１層上に構成元素としてＧａを含まない第３層を形成する第３工程を有し、
    前記第２工程は前記第３工程と連続して行われ、
    前記第２層は前記第３層上に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第３層は前記第１層と同一の構成元素からなることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第１層はＡｌＮからなることを特徴とする請求項１または２記載の半導体装置の製造方法。
  6. 前記第２層はＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一つからなることを特徴とする請求項１または２記載の半導体装置の製造方法。
  7. 前記第１工程に用いられる前記成長装置がＭＯＣＶＤ装置である場合、Ａｌの有機原料中のＡｌに対するＧａ含有量が２ｐｐｍ以下であり、
    前記第１工程に用いられる前記成長装置がＭＢＥ装置である場合、Ａｌの有機原料中のＡｌに対するＧａ含有量が４０ｐｐｍ以下であることを特徴とする請求項１または２記載の半導体装置の成長方法。
JP2009087933A 2009-03-31 2009-03-31 半導体装置の製造方法 Active JP5367434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009087933A JP5367434B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法
US12/750,011 US7947578B2 (en) 2009-03-31 2010-03-30 Method for fabricating semiconductor device
EP10158830.9A EP2236646B1 (en) 2009-03-31 2010-03-31 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009087933A JP5367434B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010239066A JP2010239066A (ja) 2010-10-21
JP2010239066A5 JP2010239066A5 (ja) 2012-05-17
JP5367434B2 true JP5367434B2 (ja) 2013-12-11

Family

ID=42313028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009087933A Active JP5367434B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7947578B2 (ja)
EP (1) EP2236646B1 (ja)
JP (1) JP5367434B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
JP5947233B2 (ja) * 2013-02-08 2016-07-06 国立大学法人東北大学 電界効果トランジスタ
JP2015156418A (ja) * 2014-02-20 2015-08-27 株式会社ニューフレアテクノロジー 気相成長方法
US9899499B2 (en) * 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
WO2021074971A1 (ja) * 2019-10-15 2021-04-22 三菱電機株式会社 半導体装置
JP7089544B2 (ja) * 2020-03-25 2022-06-22 日機装株式会社 窒化物半導体素子
JP7345623B1 (ja) 2022-12-15 2023-09-15 日機装株式会社 成膜部材の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6615059A (ja) * 1966-10-25 1968-04-26
US3869322A (en) * 1973-10-15 1975-03-04 Ibm Automatic P-N junction formation during growth of a heterojunction
US5270263A (en) * 1991-12-20 1993-12-14 Micron Technology, Inc. Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
DE69530678T2 (de) * 1994-02-03 2004-04-01 Ngk Insulators, Ltd., Nagoya Aluminiumnitrid-sinterkörper und herstellungsverfahren dafür
JP3603598B2 (ja) * 1997-08-04 2004-12-22 住友化学株式会社 ３−５族化合物半導体の製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP2006044982A (ja) * 2004-08-04 2006-02-16 Sumitomo Electric Ind Ltd 窒化物半導体単結晶基板とその合成方法
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5079361B2 (ja) * 2007-03-23 2012-11-21 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
JP4822457B2 (ja) * 2008-03-24 2011-11-24 沖電気工業株式会社 半導体装置の製造方法
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2236646B1 (en) 2018-06-13
US20100248459A1 (en) 2010-09-30
JP2010239066A (ja) 2010-10-21
EP2236646A1 (en) 2010-10-06
US7947578B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP5367434B2 (ja) 半導体装置の製造方法
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
WO2017077988A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP5668339B2 (ja) 半導体装置の製造方法
JP5112370B2 (ja) 半導体装置の製造方法
JP2008522447A (ja) シリコン基板からなるｉｉｉ族窒化物材料構造体
JP6024075B2 (ja) 半導体装置およびその製造方法
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2010232297A (ja) 半導体装置
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP5248743B2 (ja) 半導体装置および半導体装置の製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2009231550A (ja) 半導体装置の製造方法
JP6760556B2 (ja) 半導体基板の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2014136658A (ja) Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP6819009B2 (ja) 半導体基板の製造方法
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250