JP2011228442A - 窒化物系半導体ウエハ及び窒化物系半導体デバイス - Google Patents

窒化物系半導体ウエハ及び窒化物系半導体デバイス Download PDF

Info

Publication number
JP2011228442A
JP2011228442A JP2010096248A JP2010096248A JP2011228442A JP 2011228442 A JP2011228442 A JP 2011228442A JP 2010096248 A JP2010096248 A JP 2010096248A JP 2010096248 A JP2010096248 A JP 2010096248A JP 2011228442 A JP2011228442 A JP 2011228442A
Authority
JP
Japan
Prior art keywords
nitride
insulating
resistivity
semi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010096248A
Other languages
English (en)
Inventor
Tadayoshi Tsuchiya
忠厳 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010096248A priority Critical patent/JP2011228442A/ja
Priority to US13/046,874 priority patent/US20110254014A1/en
Priority to CN201110097172.1A priority patent/CN102222690B/zh
Publication of JP2011228442A publication Critical patent/JP2011228442A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高い絶縁性を有する窒化物系半導体層を有する窒化物系半導体ウエハを安定的に提供する。
【解決手段】絶縁性基板上に、抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.1μm以上1.5μm以下である半絶縁性窒化物系半導体層を有する。
【選択図】図1

Description

本発明は、窒化物系半導体ウエハ及び窒化物系半導体デバイスに係り、高抵抗率を要求される半絶縁性窒化物系半導体層を有するものに関する。
シリコン(Si)やヒ化ガリウム(GaAs)などの半導体材料と比較してバンドギャップの広い窒化ガリウム(GaN)は、その耐熱性や降伏電圧の高さを利用して、高出力のアプリケーションに使用されつつある。
窒化物系半導体で高出力のアプリケーションを作製する場合には、絶縁性もしくは導電性の基板上に成長制御層(バッファ層)を一層もしくは複数層成膜したのちに、半絶縁性の第一の窒化物系半導体層を成膜し、さらにその上に導電性もしくは半絶縁性の第二の窒化物系半導体を含む層を一層もしくは複数積層成膜する。そののち、所望の高出力デバイスを作製するためのプロセス加工をする。
所望の高出力デバイスとして、例えばパワーHFET(Hetero-Field Effect Transistor)がある。特に近年のパワーHFETでは、耐圧性向上のために、第一の半絶縁性窒化物系半導体層には数十kΩcmをはるかに超える100MΩcmオーダーの高い絶縁特性が要求されるようになってきた。
パワーHFETに使用された抵抗率またはシート抵抗の高い半絶縁性窒化物系半導体層としては、例えば下記の特許文献1に記載されているノンドープのGaN層などが知られている。ここで用いられたノンドープのGaN層は、1140℃の結晶成長温度で2μmの膜厚に積層されたもので、このGaN層では1×10Ωcmもの非常に高い抵抗率を示したとされている(例えば、特許文献1参照)。
特開2006−4976号公報(例えば、段落0039等)
特許文献1の技術によれば、実験的には、要求性能を満たす高抵抗率の半絶縁性窒化物系半導体層が基板上に成膜できるが、製造技術としての安定性は十分でない。例えば生産量の変動にともなう成膜装置の状態の変化などにより、成膜された層の絶縁特性が大きく異なる場合がある。これは、同じ装置を繰り返し使用する結果、成膜装置内部に不要な反応副生成物が付着していき、装置内部の温度分布が変化したり、付着物にともなうガス流の変化が発生したりするためである。
さらに、絶縁特性は、デバイス加工プロセス中での活性化アニールなどの熱処理によっても変動する場合もある。たとえば半絶縁性窒化物系半導体層の中に、ある種の不純物や固有結晶欠陥などによる深い準位が存在した場合に、熱処理によってその活性状態が変化したり、深い準位自体が実質的に減少してしまったりすれば、半絶縁性が不安定になる原因ともなり得る。このような不安定性は、製造上、好ましくない。上述した従来技術を見ても分かるように現状は、数十kΩcm程度の抵抗率より著しく高い抵抗率、例えば100MΩcmを超える抵抗率を安定して得られる状況にはない。
本発明の目的は、上述した従来技術の問題点を解消して、実質的に高い絶縁性を有する窒化物系半導体層を有する窒化物系半導体ウエハ及び窒化物系半導体デバイスを安定的に提供することにある。
本発明の一実施の態様によれば、絶縁性基板上に、抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.1μm以上1.5μm以下である半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハが提供される。
また、本発明の他の実施の形態によれば、導電性基板上に、抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.5μm以上1.5μm以下である半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハが提供される。
これらの場合、前記半絶縁性窒化物系半導体層の膜厚は、1μmよりも小さくするのが好ましい。
また、前記半絶縁性窒化物系半導体層に、ガリウム窒化物またはアルミニウム窒化物、あるいはガリウムとアルミニウムの窒化物混晶を用いることができが、ガリウムとインジウムの窒化物混晶、またはアルミニウムとインジウムの窒化物混晶、あるいはガリウムとアルミニウムとインジウムの窒化物混晶を用いてもよい。
また、前記絶縁性基板に炭化珪素、窒化ガリウム、サファイアのいずれかを用いることができ、前記導電性基板にはシリコンを用いることができる。
また、本発明の別の実施の態様によれば、上述した窒化物系半導体ウエハ上に、さらに窒化物系半導体層を備えた窒化物系半導体デバイスが提供される。
本発明によれば、高い絶縁性を有する窒化物系半導体層を有する窒化物系半導体ウエハ及び窒化物系半導体デバイスを安定的に提供することができる。
本発明の一実施の形態の半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハの断面図である。 本発明の一実施の形態の半絶縁性窒化物系半導体層を有する窒化物系半導体デバイスの断面図である。 本発明の他の実施の形態の半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハの断面図である。
既に述べた通り、生産量の変動にともなう成膜装置の状態の変化などにより、基板上に形成される半絶縁性窒化物系半導体層の絶縁特性が大きく異なる場合がある結果、超高抵抗率の半絶縁性窒化物系半導体層を得ようとすると、抵抗率を安定して得られなくなる。基板上に成膜する高抵抗率の半絶縁性窒化物系半導体層は、例えば、100MΩcm以下の抵抗率であれば、現状の技術でも安定して得ることができる。しかし、100MΩcmを超える高い抵抗率をもつ半絶縁性窒化物系半導体層は、安定して得ることは難しい。本発明の実施の態様によれば、実際のデバイス構造に即したドレインリーク電流と抵抗率との関係から、抵抗率だけでなく、半絶縁性窒化物系半導体層の膜厚も重要な要素であることを見出して、抵抗率をいたずらに高めることなく、抵抗率の達成目標を明確に示すと共に、その膜厚を規定した。膜厚を規定することにより、これまで不十分であると考えられ
ていた100MΩcm以下の抵抗率であっても、100MΩcmを超える高い抵抗率と等価な効果を得ることができることがわかった。このように、抵抗率のみならず膜厚を規定することで、絶縁特性の良好な半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハ及び窒化物系半導体デバイスを安定的に供給することが可能となる。
以下に、本発明の一実施の形態について述べる。
図1に、本発明の一実施の形態の窒化物系半導体ウエハ10を示す。窒化物半導体ウエハ10は、実施態様によっては、FET(電界効果トランジスタ)やその変形例であるHEMT(高電子移動度トランジスタ)、さらには半導体発光素子や半導体受光素子であることもある。図示例では、ヘテロHEMTの場合を示している。
窒化物系半導体ウエハ10は、複数のエピタキシャル層からなる積層構造を有している。窒化物系半導体ウエハ10は、基板1と、基板1の表面に形成されたバッファ層2と、バッファ層2の上に形成された高抵抗の半絶縁性窒化物系半導体層3と、半絶縁性窒化物系半導体層3の上に形成されたチャンネル層4と、チャンネル層4の上に形成された電子供給層5とを有する。
基板1は、所定の格子定数及び所定の熱膨張係数を有した材料から形成され、絶縁性基板である。絶縁性基板には半絶縁性基板または絶縁基板がある。半絶縁性基板は例えばSiC(炭化珪素)基板、GaN(窒化ガリウム)基板であり、絶縁基板は例えばサファイア基板である。なお、安価な基板を用いる場合には、基板1は導電性基板であることもある。導電性基板は、例えば導電性のドーパントを供給されたSi基板、SiC基板、GaN基板である。
バッファ層2は、基板1上に結晶性に優れた半絶縁性窒化物系半導体層3を成長させるための格子整合層、ないしは基板1からの不純物の拡散を阻止する緩衝層である。バッファ層2は、例えば、窒化物半導体であるi型GaNから形成される。
半絶縁性窒化物系半導体層3は、その上層にエピタキシャル成長させる半導体膜の結晶性を向上させるための高抵抗の窒化物系半導体層である。半絶縁性窒化物系半導体層3は、例えば、ガリウム窒化物(GaN)またはアルミニウム窒化物(AlN)、あるいはガリウムとアルミニウムの窒化物混晶(AlGaN)で形成することができる。また、半絶縁性窒化物系半導体層3は、ガリウムとインジウムの窒化物混晶(InGa)、またはアルミニウムとインジウムの窒化物混晶(InAlN)、あるいはガリウムとアルミニウムとインジウムの窒化物混晶(AlGaNInN)で形成することもできる。図示例では半絶縁性GaN層の場合を示している。
チャンネル層4は、半絶縁性窒化物系半導体層3上にエピタキシャル成長により形成される。チャンネル層4は、窒化物系半導体層から構成される。図示例では、i型GaNチャンネルの場合を示している。電子供給層5は、チャンネル層4よりも高い抵抗率を有する材料から構成される。図示例ではi型AlGaN層の場合を示しており、より具体的にはAl0.2Ga0.8N層である。
このようにして半絶縁性窒化物系半導体層3を有する窒化物系半導体ウエハ10を作成することができる。
さらに、上述した窒化物系半導体ウエハ10の電子供給層5の表面に絶縁膜を形成し、その一部をエッチングして、オーミックソース電極6、オーミックドレイン電極7、およびショットキゲート電極8を形成することにより、図2に示す窒化物系半導体デバイスとしてのFET13を作製することができる。
ここで、本実施の形態で、窒化物系半導体ウエハ及び窒化物系半導体デバイスの良好な特性を得るために必要となる高抵抗の半絶縁性窒化物系半導体層3について詳しく説明する。
本実施の形態では、半絶縁性窒化物系半導体層3の抵抗率を規定するとともに、その膜厚を規定することによって、安定した半絶縁性を有する窒化物系半導体層3を実現している。なお、半絶縁性窒化物系半導体層の「半絶縁性」という用語は、一般的に絶対的な抵抗率範囲を示すものではない。多くの場合、デバイスにおける他の部分との相対的な抵抗率の違いを表す意味で用いられることが多く、「高抵抗」と言う場合もまた同様である。本実施の形態では、室温でおよそ10kΩcm以上の抵抗率を有するものを「半絶縁性」と称するものとして扱う。
電界効果型トランジスタ(FET)やその変形例である高電子移動度トランジスタ(HEMT)では、ピンチオフ時のドレインリーク電流の低減が強く求められる。ドレインリーク電流とは、ゲート電極にピンチオフ電圧を加えてデバイスをオフ状態にした時に流れるドレイン電流のことで、このドレインリーク電流が多いと厳密にはオフ状態とはいえない。オフ状態とはえいないためデバイスの動作不良をもたらす。
ドレインリーク電流は、電流がチャンネル層4ではなく、その下の半絶縁性窒化物系半導体層(高抵抗層)3を漏れ流れてしまうもので、一般的には高抵抗層の抵抗率が不足している場合に生じる。ただし、必要な抵抗率はあいまいで、高ければ高いほど良いとも考えられるが、実際は前述した生産上の不安定性もあって、実現できる高い抵抗率には限界がある。結果的に数十kΩcm以上の抵抗率のものを一旦、良品と認め、最終的には実際にFETデバイスを作って判定することが一般におこなわれる。そのため、デバイスの不良率が高く、デバイスの歩留まりが悪いなどの問題が生じる。
本実施の形態では実際のデバイス構造に即したドレインリーク電流と抵抗率との関係から、抵抗率だけでなく、高抵抗層の膜厚も重要な要素であることを明らかにして、抵抗率をいたずらに高めることなく、明確に抵抗率の達成目標を示すと共に、その膜厚を規定した。
FET構造は基板と平行に電流の流れるいわゆる横型デバイスであるため、抵抗率と共に膜厚が重要な要素を成す。ここで、膜厚を抵抗率に繰り込んだシート抵抗と言う概念があるが、FET構造で重要なのは膜厚が薄いほど基板や表面側チャンネル層からの影響を強く受ける点であり、シート抵抗にはその概念がない点が異なる。つまりシート抵抗においては、膜厚が2倍であっても体積抵抗率が2倍であればほぼ同じシート抵抗であるが、実際には基板と表面側チャンネル層からの影響のために薄い膜厚のものの方が、ドレインリーク電流抑止の観点では、より好ましい。この点は後述する実施例からも明らかである。従って、ドレインリーク電流抑止のためには、シート抵抗ではなく、膜厚と抵抗率を独立に決める必要がある。
このような観点からの検討の結果、本実施の携帯では、基板がサファイアや半絶縁性SiCなど絶縁性の場合、膜厚は0.1μm〜1.5μm程度が適当で、このときの抵抗率は10MΩcm以上ある必要がある。1.5μmより厚くすると、さらに下限の抵抗率を大幅に増す必要があるが、たとえば100MΩcmを大きく越えるような抵抗率を有する半絶縁性窒化物系半導体層は安定的に生産することは極めて困難であってエピウエハの製作歩留まりの低下を招く(実施例A)。
また、基板としてp型Siなど導電性の基板を用いた場合、基板からの何らかの影響のために最低膜厚を0.5μm以上としなければ安定しなかったが、膜厚の上限は前述と同
じ理由で1.5μmが上限となる(実施例B)。
従って、本実施の形態では、10MΩcm以上の抵抗率を有する半絶縁性窒化物系半導体層を安定的に生産するためには、半絶縁性窒化物系半導体層3が絶縁性基板上に形成される場合、抵抗率は10MΩcm以上100MΩcm以下、膜厚は0.1μm以上1.5μm以下とするのがよい。また、半絶縁性窒化物系半導体層3が導電性基板上に形成される場合、抵抗率は10MΩcm以上100MΩcm以下、膜厚は0.5μm以上1.5μm以下とするのがよい。さらには、10MΩcm以上の抵抗率を有する半絶縁性窒化物系半導体層をより安定的に生産するためには、絶縁性基板であるか導電性基板であるかにかかわらず、半絶縁性窒化物系半導体層3の膜厚は1μmよりも小さいことが好ましい。
次に、図1及び図2に示す本実施の形態の窒化物系半導体ウエハ及び窒化物系半導体デバイスの製造方法について説明する。半導体層を成長する成膜装置としては、MOVPE(有機金属気相成長)装置、HVPE(ハイドライド気相成長)装置、またはMBE(分子線エピタキシー)装置などが用いられる。ここでは、より一般的なMOVPE装置を用いる場合を説明する。
半絶縁性基板1を、MOVPE装置に搬入する。半絶縁性基板1面上に、有機金属気相成長法を用いてバッファ層2を成長する。その後、バッファ層2上に半絶縁性GaN層を成長する。さらに半絶縁性GaN層の上にGaNチャンネル層4を成長後、GaNチャンネル層4の上にAlGaN電子供給層5を成長して、図1に示す積層構造の窒化物系半導体ウエハを製造する。さらに、蒸着法またはフォトリソグラフィー法などにより、オーミック電極、ショットキー電極を形成して、図2に示すHFETデバイスを製造する。
ここで、本実施の形態で重要となる上述した半絶縁性GaN層の高抵抗率の実現にあたっては、不純物が膜中に混入しないように高純度の窒素含有ガス及びGa含有の有機金属原料を選ぶ。また成膜装置の炉はもちろんのこと、炉内に使用する冶具についても洗浄および空焼きを実施したものを使用する。なお、高抵抗化のメカニズムについては、残留不純物や固有欠陥、あるいはそれらの複合欠陥が形成に関与すると推定されるが、現時点において明確ではない。しかし、洗浄や空焼きを実施した成膜装置の初回使用では、最も高い抵抗率が得られ、装置使用回数が増えるにしたがって抵抗率が低くなる傾向があることから、装置使用回数に応じて成膜を実施することで、10MΩcm〜100MΩcmの抵抗率のレベルであれば、目標の高抵抗率を段階的に達成する。
[実施の形態の効果]
本発明の実施の形態によれば、以下に挙げる一つ又はそれ以上の効果を有する。
(1)半絶縁性窒化物系半導体層の抵抗率の達成目標を明確に示すと共に、その膜厚を規定したので、高い絶縁性を有する窒化物系半導体層を安定的に提供でき、もって良好な特性を有する窒化物系半導体ウエハ及び窒化物系半導体デバイスを提供することができる。
(2)十分に高い絶縁性を有する半絶縁性窒化物系半導体層を安定的に供給し得る抵抗率と膜厚の関係を見出したので、特性の良好な窒化物系半導体ウエハ及び窒化物系半導体デバイスを実現できる。
(3)半絶縁性窒化物系半導体層の抵抗率に加えてその膜厚を検討し、半絶縁性窒化物系半導体層の膜厚を0.1μm以上1.5μm以下に規定したので、10MΩcm以上100MΩcm以下の抵抗率でも高い絶縁性を有する窒化物系半導体層を安定して得られる。
(4)電界効果トランジスタ特性に影響する窒化物系半導体層の半絶縁性、特にドレイン
リーク電流の低減に重要となる抵抗率許容範囲を、膜厚の面から規定するようにしたので、成膜装置の状態の変化などによらず、低ドレインリーク電流の優れた高い絶縁性の窒化物系半導体層を有する窒化物系半導体ウエハまたは窒化物系半導体デバイスが安定して製造可能になる。
このほかにも、本発明は、その要旨を逸脱しない範囲で種々様々変形実施可能なことは勿論である。例えば、上述した窒化物系半導体ウエハ上に、さらに機能性半導体層としての窒化物系半導体層を備えた窒化物系半導体デバイスを作成することも可能である。また、基板に導電性基板を用いる場合では、その導電性基板上に形成された十分に高い絶縁性を有する半絶縁性窒化物系半導体層により、基板へのリーク電流が抑止されるため、安価でありながら特性の良好な窒化物系半導体ウエハ及び窒化物系半導体デバイスを実現できる。さらに、本発明の実施の形態では、FETやHEMTなどの電界効果トランジスタについて説明したが、これに限らず、半導体レーザ(LD)やLEDなどの半導体発光素子や半導体受光素子などにも利用することができる。
以下、本発明を具体的な実施例A〜Cに基づいて説明する。実施例のウエハの半導体層はいずれも有機金属気相成長法を用いて形成した。ここで用いられたガスは、キャリアガス(H)、アンモニアガス(NH)などである。また、有機金属原料ガスとしては、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、フォスフィン(PH)等である。
(実施例A)
3種類の絶縁性基板について次のようにデバイスを作製した。6インチ径半絶縁性SiC基板c面上、または2インチ径半絶縁性GaN基板c面上、あるいは6インチサファイア基板c面上に、核発生層およびAlN層からなるバッファ層を約0.1μm〜0.3μm成長した。このバッファ層の成長法は、まず基板上に密度の高い結晶核(核発生層)を形成し、つぎにこれを成長の核としてAlN層を成長させた。
バッファ層を成長させた後、1,050℃で本実施例のGaN高抵抗層(半絶縁性窒化物系半導体層)を成長した。このGaN高抵抗層の結晶成長条件は、成長炉内全圧1013hPa、結晶成長速度80nm/min、V/III比1473とした。また、GaN抵抗層の膜厚は、0.05μmから1.8μmと種々変えた。
ここで重要となるGaN高抵抗層の高抵抗率の実現にあたっては、Siや酸素などドナー型不純物が膜中に混入しないように高純度の原料を選んだ。不純物は原料そのものの不純物分析では検出限界以下の濃度であるため、実際に成膜した結晶を評価して、高抵抗となる高純度原料を使用した。また炉内に使用する冶具についても成長温度でこれらの不純物を放出しなくなるまで洗浄、および真空中、水素中での空焼きを実施したものを使用した。これにより、GaN高抵抗層の高抵抗率は、8MΩcmから110MΩcmを実現できた。
また、1,100℃でGaNチャンネル層を約0.1μm成長後、Al組成20%のAl0.2Ga0.8N層を厚さ0.03μm成長して、図1に示す積層構造の窒化物系半導体ウエハを作製した。
さらに、蒸着法、フォトリソグラフィー法などにより、前記窒化物系半導体ウエハの電子供給層5上に、オーミック電極、ショットキー電極、ゲート電極を形成して図2に示すHEMTデバイスを作製した。
表1に、このように形成したHFETデバイスの抵抗率の膜厚に対するリーク電流及びデバイスの歩留まり率への影響を調べた結果を示す。実施例1〜9及び比較例1〜8は、それぞれ表1に示されるとおり、上述した3種類の絶縁性基板を用いて、所定の抵抗率と厚さの高抵抗GaN層を有するエピウエハを各10枚成長したのちに、その各々についてデバイスを製作して評価している。
Figure 2011228442
なお、GaN高抵抗層の抵抗率は、上記のデバイス構造では測定することができないので、デバイス作製と同時期に、図1におけるGaNチャンネル層以上の部分を成長しない
構造を作製して抵抗率を二端子法により測定した。また、リーク電流は、図2のデバイスを用いてFET特性を測定し、高抵抗層の膜厚に対するドレインリーク電流の量として計測した。
歩留まり率の算定に当たっては、デバイスのオン電流が最低0.1A/mm以上あって、ゲートバイアス印加によって正常にドレイン電流が変調するもの、すなわちFETとして機能しているもののうち、ドレインリーク電流が1μA/mm以下のものを合格とした。そして取得されたデバイスのうちの合格デバイスの割合を歩留まり率とした。本実施例におけるデバイス構造では通常、0.3A/mm〜1.0A/mm程度のオン電流となるので、0.1A/mmに満たないデバイスは使用に耐えない。また、ドレインリーク電流が1μA/mmを超えるとスイッチング動作時の損失が増大し、GaN系デバイスとしての特長が失われるため、そのようなデバイスも使用できない。
また、後述するように、高抵抗層の成長がその上の成長層、すなわちチャンネル層の成長に悪影響を及ぼすような成長であった場合には、例えば、オン電流が低下したり、動作中に電流が徐々に低下するような寿命上の問題が生じたりして、正常なFETとして動作しなくなるため、高抵抗層の特性の如何によらず不良となって、歩留まり率としては低下する。
表1中のデバイスの歩留まり率に着目して、膜厚及び抵抗率のデバイスの歩留まり率への影響をまとめた結果を表2に示す。基板種類によってリーク電流にあまり差が見られないことから、各実施例及び各比較例における3つの基板種類をひとくくりとし、デバイスの歩留まり率90%以上を合格(○)とし、90%未満を不合格(×)とした。
Figure 2011228442
表1及び表2の結果より、膜厚が1.8μm以上では歩留まりが低下(ドレインリーク電流が増大)してしまうことが分かる。また、抵抗率としても膜厚0.1μm以上で10MΩcm以上は必要であることが分かる。なお、110MΩcm以上の抵抗率を有するサンプルは安定して成長することができなかった。この場合、結晶成長での歩留まりが50%以下となってしまい、デバイスの歩留まり率も著しく低下してしまう。より低い抵抗率10MΩcm〜100MΩcmであれば通常90%〜100%のウエハ歩留まりで成長でき、デバイスの歩留まり率も高率となっている。
膜厚0.1μmより薄い場合では、チャンネル層のGaN結晶の質が低下し、利得その他のトランジスタ特性が不良となってしまったために歩留まりの著しい低下を招いた。従って、0.1μmが膜厚の下限と考えられる。
表2からでは、高歩留まりでリーク電流がさらに起こりにくい最適な範囲を一律に規定することが把握しにくい。そこで、最適な範囲を規定できるように、さらにリーク電流に
着目して、抵抗率と膜厚とに加えてリーク電流の影響を、表2に重ねてまとめた結果を表3に示す。各欄リーク電流範囲は、基板種類を一括にしてまとめたものである。枠で囲った部分が高歩留まり率で低リーク電流の範囲である。ここでは、最適なリーク電流の上限を0.76μA/mmとした。
Figure 2011228442
これらの結果から、絶縁性基板上に有する半絶縁性窒化物系半導体層の抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.1μm以上1.5μm以下であると、ドレインリーク電流の小さい優れたデバイスが安定して製造できることが分かる。また、好ましくは膜厚が1μmよりも小さいと、低ドレインリーク電流の優れたデバイスがより安定して製造できることが分かる。
(実施例B)
導電性基板としての6インチp型Si基板(111)面上にアンモニアガスと有機金属原料を用いた有機金属気相成長法を用いて核発生層とAlGaN層を成長し、その後、1050℃で本実施例のGaN高抵抗層(半絶縁性窒化物系半導体層)を種々の厚さで成長した。それ以降の試料作成手順は実施例Bに示したものと同一である。結果を表4にまとめる。実施例10〜18及び比較例9〜16は、それぞれ表4に示されるとおり、所定の抵抗率と厚さの高抵抗GaN層を有するエピウエハを各10枚成長したのちに、その各々についてデバイスを製作して評価した結果である。
Figure 2011228442
表4中のデバイスの歩留まり率に着目して、抵抗率と膜厚のデバイスの歩留まり率への影響をまとめた結果を表5に示す。各実施例及び各比較例における3つの基板種類をひとくくりとし、デバイスの歩留まり率90%以上を合格(○)とし、90%未満を不合格(×)とした。
Figure 2011228442
実施例Aでの結果と同様に、表4及び表5の結果より、膜厚が1.5μmより厚い場合では十分な抵抗率が確保できず、歩留まりが低下(ドレインリーク電流が増大)してしまっていることが分かる。また同様に、抵抗率としても10MΩcm以上が必要であることが分かる。なお、膜厚0.5μmより薄い場合では、結晶表面のモホロジーが明らかに劣
化し、利得その他のトランジスタ特性が不良となってしまったために歩留まりの著しい低下を招いている。従って、0.5μmが膜厚の下限と考えられる。
表4を基に、さらにリーク電流に着目して、抵抗率と膜厚とに加えてリーク電流の影響を表5に重ねてまとめた結果を表6に示す。枠で囲った部分が高歩留まり率でリーク電流が起こりにくい範囲である。ここでは、最適なリーク電流の上限を0.76μA/mmとした。
Figure 2011228442
これらの結果から、導電性基板上に有する半絶縁性窒化物系半導体層の抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.5μm以上1.5μm以下であると、ドレインリーク電流の優れたデバイスが安定して製造できることが分かる。また、好ましくは膜厚が1μmよりも小さいと、低ドレインリーク電流の優れたデバイスがより安定して製造できることが分かる。
(実施例C)
6インチサファイア基板c面上にアンモニアガスと有機金属原料を用いた有機金属気相成長法を用いて核発生層とAlN層を成長し、その後、1,050℃〜1,100℃でGaN、AlGaN、InAlN、AlGaInNのいずれかの高抵抗層(半絶縁性窒化物系半導体層)を成長した。それ以降の試料作成手順は実施例Aに示したものと同一で図3に示す積層構造の窒化物系半導体ウエハを作製し、さらに図2と同様なHEMTデバイスを作製した。なお、図3には、高抵抗層を半絶縁性AlGaInN層13とした場合を示している。
各HEMTデバイスについて、高抵抗層の種類と抵抗率、ドレインリーク電流の関係を調べた。いずれの材料もGaNよりバンドギャップが大きいことを反映して、実施例Aに示したGaNの場合よりドレインリーク電流は低下した。従って、これまでの実施例A、Bでの結果と同様に、膜厚が1.5μm以下であれば、十分な抵抗率が確保でき、ドレインリーク電流を抑制できるとわかった。また、抵抗率としても、10MΩcm以上あれば十分であった。なお、膜厚が0.1μmより薄いと、成長面の平坦性が悪化し、トランジスタ特性が不良となっていた。従って、この点もほぼ高抵抗GaN層を設けた実施例Aに示した場合と同等と考えられる。
1 絶縁性基板
3 半絶縁性Gan層(高抵抗層/半絶縁性窒化物系半導体層)
10、11 窒化物系半導体ウエハ
13 窒化物系半導体デバイス

Claims (8)

  1. 絶縁性基板上に、抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.1μm以上1.5μm以下である半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハ。
  2. 導電性基板上に、抵抗率が10MΩcm以上100MΩcm以下、膜厚が0.5μm以上1.5μm以下である半絶縁性窒化物系半導体層を有する窒化物系半導体ウエハ。
  3. 前記半導体層の膜厚がより好ましくは1μmよりも小さい請求項1または2に記載の窒化物系半導体ウエハ。
  4. 前記半導体層がガリウム窒化物またはアルミニウム窒化物、あるいはガリウムとアルミニウムの窒化物混晶であることを特徴とする請求項1または2に記載の窒化物系半導体ウエハ。
  5. 前記半導体層がガリウムとインジウムの窒化物混晶、またはアルミニウムとインジウムの窒化物混晶、あるいはガリウムとアルミニウムとインジウムの窒化物混晶であることを特徴とする請求項1または2に記載の窒化物系半導体ウエハ。
  6. 前記絶縁性基板が炭化珪素、窒化ガリウム、サファイアのいずれかであることを特徴とする請求項1に記載の窒化物系半導体ウエハ。
  7. 前記導電性基板がシリコンである請求項2に記載の窒化物系半導体ウエハ。
  8. 請求項1から7のいずれかに記載の窒化物系半導体ウエハ上に、さらに窒化物系半導体層を備えた窒化物系半導体デバイス。
JP2010096248A 2010-04-19 2010-04-19 窒化物系半導体ウエハ及び窒化物系半導体デバイス Pending JP2011228442A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010096248A JP2011228442A (ja) 2010-04-19 2010-04-19 窒化物系半導体ウエハ及び窒化物系半導体デバイス
US13/046,874 US20110254014A1 (en) 2010-04-19 2011-03-14 Nitride semiconductor wafer and nitride semiconductor device
CN201110097172.1A CN102222690B (zh) 2010-04-19 2011-04-15 氮化物系半导体晶片以及氮化物系半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010096248A JP2011228442A (ja) 2010-04-19 2010-04-19 窒化物系半導体ウエハ及び窒化物系半導体デバイス

Publications (1)

Publication Number Publication Date
JP2011228442A true JP2011228442A (ja) 2011-11-10

Family

ID=44779195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010096248A Pending JP2011228442A (ja) 2010-04-19 2010-04-19 窒化物系半導体ウエハ及び窒化物系半導体デバイス

Country Status (3)

Country Link
US (1) US20110254014A1 (ja)
JP (1) JP2011228442A (ja)
CN (1) CN102222690B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015244A (ko) * 2013-06-06 2016-02-12 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723222B2 (en) * 2011-07-19 2014-05-13 Electronics And Telecommunications Research Institute Nitride electronic device and method for manufacturing the same
TWI648858B (zh) 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
CN107546261A (zh) * 2016-06-29 2018-01-05 江西省昌大光电科技有限公司 半绝缘GaN薄膜及高电子迁移率晶体管外延结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981744B2 (en) * 2004-06-10 2011-07-19 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP2005353817A (ja) * 2004-06-10 2005-12-22 Toyoda Gosei Co Ltd 電界効果トランジスタ及びその製造方法
KR100616619B1 (ko) * 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
US20080067549A1 (en) * 2006-06-26 2008-03-20 Armin Dadgar Semiconductor component
CN100555692C (zh) * 2007-09-11 2009-10-28 南京大学 提高掺氧硅基氮化物薄膜电致发光器件发光效率的方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
KR20160015244A (ko) * 2013-06-06 2016-02-12 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
JP2018064103A (ja) * 2013-06-06 2018-04-19 日本碍子株式会社 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
US10347755B2 (en) 2013-06-06 2019-07-09 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
KR20200033982A (ko) * 2013-06-06 2020-03-30 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR102132760B1 (ko) * 2013-06-06 2020-07-13 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR102232558B1 (ko) * 2013-06-06 2021-03-29 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법

Also Published As

Publication number Publication date
CN102222690A (zh) 2011-10-19
US20110254014A1 (en) 2011-10-20
CN102222690B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US20070018198A1 (en) High electron mobility electronic device structures comprising native substrates and methods for making the same
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
KR101418187B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8648389B2 (en) Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
US9608103B2 (en) High electron mobility transistor with periodically carbon doped gallium nitride
US8987015B2 (en) Method for fabricating semiconductor device
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2005085852A (ja) 半導体電子デバイス
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2014222716A (ja) 窒化物半導体基板
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2012127738A9 (ja) 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2005129856A (ja) 半導体電子デバイス
TWI728498B (zh) 氮化物半導體基板
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
JP7179706B2 (ja) 窒化物半導体基板
US20230369447A1 (en) High electron mobility transistor structure and method of manufacturing the same
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP4972879B2 (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903