JP2018064103A - １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法 - Google Patents

１３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法 Download PDF

Info

Publication number
JP2018064103A
JP2018064103A JP2017220051A JP2017220051A JP2018064103A JP 2018064103 A JP2018064103 A JP 2018064103A JP 2017220051 A JP2017220051 A JP 2017220051A JP 2017220051 A JP2017220051 A JP 2017220051A JP 2018064103 A JP2018064103 A JP 2018064103A
Authority
JP
Japan
Prior art keywords
layer
group
composite substrate
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017220051A
Other languages
English (en)
Other versions
JP6487989B2 (ja
Inventor
倉岡　義孝
Yoshitaka Kuraoka
義孝 倉岡
幹也 市村
Mikiya Ichimura
幹也 市村
岩井　真
Makoto Iwai
真 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JP2018064103A publication Critical patent/JP2018064103A/ja
Application granted granted Critical
Publication of JP6487989B2 publication Critical patent/JP6487989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】導電性のＧａＮ基板を用いつつも高周波用途に適した半導体素子を実現可能な１３族窒化物複合基板を提供する。
【解決手段】１３族窒化物複合基板が、ＧａＮからなり、ｎ型の導電性を呈する基材と、基材の上に形成された、ＡｌｐＧａ１−ｐＮ（０．１≦ｐ≦０．９８）からなり１×１０６Ωｃｍ以上の比抵抗を有するＡｌＧａＮ層下地層の上に形成された、不純物濃度の総和が１×１０１７／ｃｍ３以下のＧａＮ層であるチャネル層と、チャネル層の上に形成された、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物からなる障壁層と、を備えるようにする。
【選択図】図１

Description

本発明は、半導体素子に関し、特に高周波用途に適した半導体素子を得ることができる１３族窒化物複合基板に関する。
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。特に、ＡｌＧａＮとＧａＮからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ（ＨＥＭＴ）の開発が活発に行われている（例えば、非特許文献１参照）。
携帯電話基地局などのように、大電力・高周波（１００Ｗ以上、２ＧＨｚ以上）という条件の下で動作させるＨＥＭＴの場合、発熱によるデバイスの温度上昇を抑制するため、極力熱抵抗の低い材料を用いて作製することが望まれる。一方、高周波動作を行わせるＨＥＭＴの場合は、寄生容量を極力抑制する必要があることから、絶縁性の高い材料を用いて作製すること望まれる。窒化物半導体を用いてこれらの要件をみたすデバイスを作製する場合、良好な窒化物膜を成長できることもあり、１×１０８Ωｃｍ以上という高い比抵抗を有する、半絶縁性ＳｉＣ基板が下地基板として用いられる。
一方、導電性ＳｉＣ基板に、ＨＶＰＥ法（ハイドライド気相成長法）やＭＯＣＶＤ法などにて絶縁性のＡｌＮ膜を堆積し、これを下地基板として用いることも提案されている（例えば、非特許文献２参照）。
ただし、非特許文献２に開示された手法の場合、下地基板の上に形成する窒化物エピタキシャル膜の結晶品質が、ＨＶＰＥ法によって形成したＡｌＮ膜の品質に依存するため、窒化物エピタキシャル膜の品質向上にはＡｌＮ膜の品質を向上させることが必須となる。しかしながら、ＨＶＰＥ法によってＡｌＮ膜を成長させるにあたってその結晶品質（例えば転位密度など）がウェハー全面で均一になるようにその成長を制御することが困難であり、結果的にエピタキシャル膜ひいてはデバイスのウェハー面内での特性バラツキという問題を生じさせてしまう、という問題がある。
他方、導電性ＳｉＣ基板上にバナジウムドープ半絶縁性ＳｉＣ膜を形成した下地基板を用いることで、半絶縁性のＳｉＣ基板を用いる場合と同様の効果を得る態様についても、すでに公知である（例えば、特許文献１参照）。
また、近年、ＨＥＭＴ素子用の下地基板として、さらに高い性能および信頼性が期待できる窒化ガリウム（ＧａＮ）基板が、実用化されるようになった。ＧａＮ基板を、気相法や液相法で製造する態様がすでに公知である（例えば、特許文献２および特許文献３参照）。
導電性のＧａＮ基板上に、炭素（Ｃ）をドープしてなるＧａＮ層を形成することにより、高周波用途に使用できるＧａＮ基板を得る態様もすでに公知である（例えば、特許文献４参照）。
また、亜鉛（Ｚｎ）をドープすることにより、高抵抗の窒化物単結晶を得る技術もすでに公知である（例えば、特許文献５参照）。
特開２０１０−０６２１６８号公報 特許３６３１７２４号公報 国際公開第２０１０／０８４６７５号 特開２０１２−１９９３９８号公報 特許５０３９８１３号公報
"Highly Reliable 250W GaN High Electron Mobility Transistor Power Amplifier", T. Kikkawa, Japanese Journal of Applied Physics, Vol. 44, No. 7A,2005, pp. 4896-4901. "A 100-W High-Gain AlGaN/GaN HEMT Power Amplifier on a Conductive N-SiC Substrate for Wireless Bass Station Applications", M. Kanamura, T. Kikkawa, and K. Joshin, Tech. Dig. of 2004 IEEE International Electron Device Meeting(IEDM2008), pp.799-802.
上述のように、高周波用途に窒化物半導体を適用する場合、基板には寄生容量がないことが望ましい。それゆえ、ＧａＮ基板を用いる場合であっても、半絶縁性のものを用いるのが望ましいが、現状、半絶縁性ＧａＮ基板は高価で入手が困難である。その一方で、導電性窒化ガリウム基板は、現状でも比較的安価で入手しやすい。なぜならば、縦型ＬＤ用途に量産が進められているからである。
特許文献４に開示された手法は、この点を鑑みたものである。しかしながら、特許文献４に開示された手法では、電子走行層のＣ濃度が高くなってしまい、デバイスの性能を上げることが難しい。
本発明は、上記課題に鑑みてなされたものであり、導電性のＧａＮ基板を用いつつも高周波用途に適した半導体素子を実現可能な１３族窒化物複合基板、および、これを用いて作製した半導体素子を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、１３族窒化物複合基板が、ＧａＮからなり、ｎ型の導電性を呈する基材と、前記基材の上に形成された、ＡｌｐＧａ１−ｐＮ（０．１≦ｐ≦０．９８）からなり１×１０６Ωｃｍ以上の比抵抗を有するＡｌＧａＮ層である下地層と、前記下地層の上に形成された、不純物濃度の総和が１×１０１７／ｃｍ３以下のＧａＮ層であるチャネル層と、前記チャネル層の上に形成された、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物からなる障壁層と、を備えるようにした。
本発明の第２の態様では、半導体素子が、第１の態様に係る１３族窒化物複合基板と、前記１３族窒化物複合基板の前記障壁層の上に形成されてなり、前記障壁層との間にオーミック性接触を有してなるソース電極およびドレイン電極と、前記１３族窒化物複合基板の前記障壁層の上に形成されてなり、前記障壁層との間にショットキー性接触を有してなるゲート電極と、を備えるようにした。
本発明の第３の態様では、１３族窒化物複合基板の製造方法が、ＧａＮからなり、ｎ型の導電性を呈する基材の上に、ＡｌｐＧａ１−ｐＮ（０．１≦ｐ≦０．９８）からなり１×１０６Ωｃｍ以上の比抵抗を有するＡｌＧａＮ層である下地層を形成する下地層形成工程と、前記下地層の上に、不純物濃度の総和が１×１０１７／ｃｍ３以下のＧａＮ層であるチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物からなる障壁層を形成する障壁層形成工程と、を備えるようにした。
第１ないし第３の態様によれば、導電性のＧａＮ基板を基材としつつも、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度を有する一方でゲート・ソース電極間の容量が０．１ｐＦ未満に抑制された、高周波用途に適した半導体素子を実現可能な１３族窒化物複合基板、さらには当該半導体素子を、実現することができる。
１３族窒化物複合基板１０を含んで構成されるＨＥＭＴ素子２０の断面構造を模式的に示す図である。
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
＜複合基板およびＨＥＭＴ素子の構成＞
図１は、本発明に係る１３族窒化物（III族窒化物）複合基板の一実施形態としての１３族窒化物複合基板１０を含んで構成される、本発明に係る半導体素子の一実施形態としてのＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
１３族窒化物複合基板１０は、基材（種基板）１と、下地層（高抵抗層）２（２Ａ、２Ｂ、または２Ｃ）と、チャネル層（低不純物層）３と、障壁層４とを備える。また、ＨＥＭＴ素子２０は、１３族窒化物複合基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とを設けたものである。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。また、以下においては、１３族窒化物複合基板１０に備わる、チャネル層３の上に障壁層４が設けられた構成を、ＨＥＭＴ構造と称することがある。
基材１は、比抵抗が１Ωｃｍ以下でありｎ型の導電性を呈する、（０００１）面方位のＧａＮ基板である。基材１の厚みに特に制限はないが、ハンドリングの容易さなどを考慮すると、数百μｍ〜数ｍｍ程度であるのが好適である。係る基材１としては、例えば、ＨＶＰＥ法などの公知の手法によって作製されたバルクＧａＮを用いることができる。
下地層２は、１×１０６Ωｃｍ以上の比抵抗を有する高抵抗の（半絶縁性の）１３族窒化物層である。下地層２は、８μｍ以上の厚みで設けられるのが好ましく、１０μｍ以上２００μｍ以下の厚みで設けられるのがより好適である。
好ましくは、下地層２は、ＺｎドープＧａＮ層２Ａ、Ｃ含有ＧａＮ層２Ｂ、またはＡｌＧａＮ層２Ｃのいずれかである。それぞれの層の詳細については後述する。
チャネル層３は、ＭＯＣＶＤ法により形成される、不純物濃度の総和が１×１０１７／ｃｍ３以下とされたＧａＮ層である。チャネル層３は、少なくとも下地層２に比して不純物濃度の小さい層となっている。
チャネル層３における不純物は、代表的にはＣである。それゆえ、チャネル層３においては、Ｃの濃度が１×１０１７／ｃｍ３を下回れば、実質的には、不純物濃度の総和が１×１０１７／ｃｍ３以下であるとみなすことができる。チャネル層３は、０．０５μｍ以上５μｍ以下の厚みで設けられるのが好適である。
障壁層４は、ＭＯＣＶＤ法により形成される、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物層である。障壁層４は、５ｎｍ〜３０ｎｍの厚みに形成されるのが好適である。
ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。
ソース電極５とドレイン電極６とは、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として形成されるのが好適である。係る場合、Ｔｉ膜、Ａｌ膜、Ｎｉ膜、Ａｕ膜の厚みは、それぞれ、１０ｎｍ〜５０ｎｍ、５０ｎｍ〜２００ｎｍ、１０ｎｍ〜５０ｎｍ、５００ｎｍ〜１０００ｎｍ程度であるのが好ましい。
ゲート電極７は、十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。
ゲート電極７は、例えば、Ｐｄ／Ａｕからなる多層電極として構成されるのが好適である。係る場合、Ｐｄ膜、Ａｕ膜の厚みは、それぞれ、５ｎｍ〜５０ｎｍ、５０ｎｍ〜５００ｎｍ程度であるのが好ましい。
以上のような構成を有することで、具体的には、導電性のＧａＮ基板たる基材１の上に、高抵抗層たる下地層２を設けたうえで、低不純物層たるチャネル層３と、障壁層４とを順次に設けることで、本実施の形態に係るＨＥＭＴ素子２０においては、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度が得られる一方で、ゲート・ソース電極間の容量は０．１ｐＦ未満にまで抑制されたものとなっている。これらの特性値は、ＨＥＭＴ素子２０を高周波用途で使用するのに十分に好適なものである。特に、ゲート・ソース電極間の容量は寄生容量となって高周波特性を劣化させる要因となることから、ＨＥＭＴ素子２０を高周波用途で使用するには、その値は小さい方が好ましい。
すなわち、本実施の形態に係るＨＥＭＴ素子２０は、導電性のＧａＮ基板を基材１として用いつつも、高周波用途に好適に使用されるものとなっている。また、本実施の形態に係る１３族窒化物複合基板１０は、導電性のＧａＮ基板を基材１として用いつつも、高周波用途に好適に使用されるＨＥＭＴ素子を作製可能なものとなっている。
＜下地層の詳細構成＞
上述のように、下地層２は、ＺｎドープＧａＮ層２Ａ、Ｃ含有ＧａＮ層２Ｂ、またはＡｌＧａＮ層２Ｃのいずれかであることが好ましい。そこで、次にそれぞれについて詳説する。
ＺｎドープＧａＮ層２Ａは、フラックス法（ナトリウムフラックス法）により形成される、Ｚｎ（亜鉛）をドープしてなるＧａＮ層である。ただし、ＺｎドープＧａＮ層２ＡにおけるＺｎ濃度は、１×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下であるのが好ましい。係る場合、比抵抗は１×１０７Ωｃｍ以上となり、移動度は１１５０ｃｍ２／Ｖ・ｓ以上となり、かつ、ゲート・ソース電極間の容量は０．１ｐＦを下回る。
なお、ＺｎドープＧａＮ層２ＡにおいてＺｎ濃度を１×１０１８／ｃｍ３よりも小さくした場合には、移動度は高くなるものの、ゲート・ソース電極間の容量が０．１ｐＦよりも大きくなってしまい好ましくない。また、Ｚｎ濃度を２×１０１９／ｃｍ３よりも大きくした場合には、移動度が小さくなってしまい好ましくない。ここで、Ｚｎ濃度が２×１０１９／ｃｍ３を超えると移動度が低下するのは、ＺｎドープＧａＮ層２Ａの結晶性が低下し、その影響を受けてチャネル層３の結晶性も低下するためであると考えられる。
Ｃ含有ＧａＮ層２Ｂは、ＭＯＣＶＤ法（有機金属化学的気相成長法）により形成される、不純物としてＣ（炭素）を意図的に含ませてなるＧａＮ層である。ただし、Ｃ含有ＧａＮ層２ＢにおけるＣ濃度は、８×１０１６／ｃｍ３以上３×１０１８／ｃｍ３以下であるのが好ましい。係る場合、比抵抗は３×１０６Ωｃｍ以上となり、移動度は１２５０ｃｍ２／Ｖ・ｓ以上となり、かつ、ゲート・ソース電極間の容量は０．１ｐＦを下回る。
なお、Ｃ含有ＧａＮ層２ＢにおいてＣ濃度を８×１０１６／ｃｍ３よりも小さくした場合には、移動度は高くなるものの、ゲート・ソース電極間の容量が０．１ｐＦよりも大きくなってしまい好ましくない。また、Ｃ濃度を３×１０１８／ｃｍ３よりも大きくした場合には、移動度が小さくなってしまい好ましくない。ここで、Ｃ濃度が３×１０１８／ｃｍ３を超えると移動度が低下するのは、Ｃ含有ＧａＮ層２Ｂの結晶性が低下し、その影響を受けてチャネル層３の結晶性も低下するためであると考えられる。
ＡｌＧａＮ層２Ｃは、ＭＯＣＶＤ法により形成される、ＡｌｐＧａ１−ｐＮからなる層である。ただし、０．１≦ｐ≦０．９８であるのが好ましい。係る場合、比抵抗は２×１０６Ωｃｍ以上となり、移動度は１０５０ｃｍ２／Ｖ・ｓ以上となり、かつ、ゲート・ソース電極間の容量は０．１ｐＦを下回る。
なお、ＡｌＧａＮ層２ＣにおいてＡｌ組成比ｐを０．１も小さくした場合には、移動度は高くなるものの、ゲート・ソース電極間の容量が０．１ｐＦよりも大きくなってしまい好ましくない。また、Ａｌ組成比ｐを０．９８よりも大きくした場合には、移動度が小さくなってしまい好ましくない。ここで、Ａｌ組成比が０．９８を超えると移動度が低下するのは、チャネル層に微細なクラックが発生し、その結果、チャネル層の結晶性が低下したためであると考えられる。
以上のように、本実施の形態に係るＨＥＭＴ素子２０においては、下地層２をＺｎドープＧａＮ層２Ａ、Ｃ含有ＧａＮ層２Ｂ、またはＡｌＧａＮ層２Ｃのいずれで形成したとしても、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度が得られる一方で、ゲート・ソース電極間の容量は０．１ｐＦ未満にまで抑制されるものとなっている。
＜複合基板およびＨＥＭＴ素子の作製手順＞
次に、上述のような構成を有する１３族窒化物複合基板１０およびＨＥＭＴ素子２０の作製手順について説明する。ただし、上述したように、本実施の形態においては、基材１の上に、下地層２として、ＺｎドープＧａＮ層２Ａ、Ｃ含有ＧａＮ層２Ｂ、または、ＡｌＧａＮ層２Ｃのいずれかを形成するのが好ましいことから、以降においては、下地層２を形成する方法として、ＺｎドープＧａＮ層２Ａ、Ｃ含有ＧａＮ層２Ｂ、およびＡｌＧａＮ層２Ｃを形成する方法をそれぞれに説明したうえで、下地層２の上に対するチャネル層３および障壁層４の形成について説明する。
（ＺｎドープＧａＮ層の形成）
ＺｎドープＧａＮ層２Ａの作成は、フラックス法により行う。具体的にはまず、基材１たるＧａＮ基板を用意する。そして、種結晶たる基材１と、２０ｇ〜７０ｇの金属Ｇａと、４０ｇ〜１２０ｇの金属Ｎａと、０．１ｇ〜５ｇの金属Ｚｎとをアルミナ坩堝に充填する。さらに、該アルミナ坩堝を耐熱金属製の育成容器に入れて密閉する。
そして、炉内温度を８００℃〜９００℃とし、かつ、炉内圧力を３ＭＰａ〜１０ＭＰａとしてなるとともに、窒素ガスを導入してなる、耐熱・耐圧の結晶育成炉内において、該育成容器を、水平回転させながら２０時間〜１００時間保持する。これによって、金属Ｇａと金属Ｎａと金属Ｚｎとを含む融液を撹拌しながら、基材１上にＺｎがドープされたＧａＮ単結晶層をおおよそ１００μｍ〜５００μｍ程度の厚みに成長させることができる。
室温まで徐冷した後、アルミナ坩堝内からＺｎドープＧａＮ単結晶層が成長してなる基材１（複合基板）を取り出す。
続いて、形成されたＺｎドープＧａＮ単結晶層の表面を、ダイヤモンド砥粒を用いて研磨することで平坦化し、１０μｍ〜１００μｍの厚みとなるようにする。これにより、ＺｎドープＧａＮ層２Ａの形成が完了する。
なお、フラックス法により育成された単結晶層の膜厚が１０μｍ未満の場合、その後の研磨によって表面を平坦化させて単結晶層の膜厚を一定値に制御することが難しい。それゆえ、フラックス法によって育成する単結晶層の膜厚は、１０μｍ以上であることが好ましい。
（Ｃ含有ＧａＮ層の形成）
Ｃ含有ＧａＮ層２Ｂの形成は、ＭＯＣＶＤ法により行う。係るＣ含有ＧａＮ層２Ｂの形成には、少なくとも、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＧ）と、Ｎの原料ガスたるアンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる、公知のＭＯＣＶＤ炉を用いる。もちろん、該ＭＯＣＶＤ炉が他の原料ガスが供給可能に構成されていてもよい。
具体的には、まず、基材１たるＧａＮ基板を用意し、リアクタ内に設けられたサセプタ上に載置する。そして、サセプタ加熱によって基材１を１０００℃以上１１５０℃以下の所定の温度（Ｃ含有ＧａＮ層形成温度）とするとともに、リアクタ内圧力を１０ｋＰａ以上５０ｋＰａ以下の所定値に保ちつつ、１５族／１３族ガス比が１００以上２０００以下の所定の値となるように原料ガスたるＴＭＧおよびアンモニアガスさらにはキャリアガスの供給を調整する。これにより、基材１の表面に、所望とするＣ濃度のＣ含有ＧａＮ層２Ｂが形成される。
なお、ＭＯＣＶＤ法によってＧａＮ層を形成する場合、そのＣ濃度は、１５族／１３族ガス比の値に応じて変化する。本実施の形態におけるＣ含有ＧａＮ層２Ｂの形成は、このことを利用している。すなわち、ＧａＮ層を形成する際のリアクタ内圧力および１５族／１３族ガス比を適宜に調整することで、ＧａＮ層に所望の濃度でＣを含有させるようにする。
例えば、リアクタ内圧力を１００ｋＰａとし１５族／１３族ガス比を１０００とした場合にはＣ含有ＧａＮ層２ＢのＣ濃度は５×１０１６／ｃｍ３となり、リアクタ内圧力を１０ｋＰａとし１５族／１３族ガス比を１００とした場合にはＣ含有ＧａＮ層２ＢのＣ濃度は５×１０１８／ｃｍ３となる。このように１５族／１３族ガス比の値に応じてＣ含有ＧａＮ層２ＢのＣ濃度を変化させることができるのは、Ｃ供給量は１３族ガス供給量で変化し、さらに、ＧａＮ結晶中のＣ元素の安定性は温度および圧力の影響を受けるからである。
ただし、本実施の形態において、１５族／１３族ガス比とは、１３族原料の供給量に対する１５族原料の供給量の比（モル比）である。Ｃ含有ＧａＮ層２Ｂの形成の場合であれば、Ｇａ原料たるＴＭＧの供給量に対するＮ原料たるアンモニアガスの供給量のモル比が、１５族／１３族ガス比に相当する。
（ＡｌＧａＮ層の形成）
ＡｌＧａＮ層２Ｃの形成は、Ｃ含有ＧａＮ層２Ｂの形成と同様、ＭＯＣＶＤ法により行う。それゆえ、ＡｌＧａＮ層２Ｃの形成には、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＡ）についても供給可能とされていれば、Ｃ含有ＧａＮ層２Ｂを形成する場合と同様のＭＯＣＶＤ炉を用いることができる。もちろん、該ＭＯＣＶＤ炉が他の原料ガスが供給可能に構成されていてもよい。
具体的には、まず、基材１たるＧａＮ基板を用意し、リアクタ内に設けられたサセプタ上に載置する。そして、サセプタ加熱によって基材１を１０５０℃以上１２００℃以下の所定の温度（ＡｌＧａＮ層形成温度）とするとともに、リアクタ内圧力を５ｋＰａ以上３０ｋＰａ以下の所定値に保ちつつ、１５族／１３族ガス比が５００以上５０００以下の所定の値となるように原料ガスたるＴＭＧ、ＴＭＡおよびアンモニアガスさらにはキャリアガスの供給を調整する。これにより、基材１の表面へのＡｌＧａＮ層２Ｃの形成が実現される。
なお、ＡｌＧａＮ層２ＣのＡｌ組成比ｐを所望の値に設定するには、Ａｌ原料ガス（ＴＭＡ）が１３族原料ガス中に占める割合を、つまりは、ＴＭＡの流量の１３族原料ガス全体の流量（ＴＭＡとＴＭＧの流量の総和）に対する比を、所望の組成比に一致するように調整すればよい。係る流量比をTMA/(TMA+TMG)比と表すとすると、例えばTMA/(TMA+TMG)比を０．１とした場合には、ＡｌＧａＮ層２ＣのＡｌ組成比ｐ＝０．１となり、TMA/(TMA+TMG)比を０．９８とした場合には、ｐ＝０．９８となる。
（チャネル層以降の形成）
上述したいずれかの態様にて下地層２を形成した後、続いて、チャネル層３および障壁層４を順次に形成する。チャネル層３および障壁層４の形成は、ＭＯＣＶＤ法にて行う。好ましくは、チャネル層３と障壁層４とは、一のＭＯＣＶＤ炉を用いて連続的に行う。なお、下地層２としてＣ含有ＧａＮ層２ＢまたはＡｌＧａＮ層２Ｃを形成する場合には、これらの層の形成も含め、一のＭＯＣＶＤ炉を用いて連続的に行うのが好ましい。
チャネル層３および障壁層４の形成には、１３族元素（Ｇａ，Ａｌ、Ｉｎ）についての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ、ＴＭＩ）と、窒素（Ｎ）の原料ガスたるアンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる、公知のＭＯＣＶＤ炉を用いる。
チャネル層３を形成するには、まず、下地層２までが形成された複合基板を、該リアクタ内に設けられたサセプタ上に載置する。そして、サセプタ加熱によって複合基板を１０００℃以上１１５０℃以下の所定の温度（チャネル層形成温度）とするとともに、リアクタ内圧力を５０ｋＰａ以上１００ｋＰａ以下の所定値に保ちつつ、１５族／１３族ガス比が１０００以上５０００以下の所定の値となるように原料ガスたるＴＭＧおよびアンモニアガスとキャリアガスの供給を調整する。これにより、チャネル層３が形成される。
係るチャネル層３の形成に続いて障壁層４を形成するには、チャネル層３形成後の複合基板を１０５０℃以上１２００℃以下の所定の温度（障壁層形成温度）とするとともに、リアクタ内圧力を５ｋＰａ以上３０ｋＰａ以下の所定値に保ちつつ、１５族／１３族ガス比が５０００以上５００００以下の所定の値となるように原料ガスたるＴＭＧ、ＴＭＡ、ＴＭＩおよびアンモニアガスとキャリアガスの供給を障壁層４の組成に応じて調整する。これにより、障壁層４が形成される。
障壁層４が形成されたことで、本実施の形態に係る１３族窒化物複合基板１０が得られたことになる。
１３族窒化物複合基板１０が形成されると、これを用いてＨＥＭＴ素子２０が形成される。以降の各工程は、公知の手法で実現されるものである。
まず、フォトリソグラフィープロセスと真空蒸着法を用いて、障壁層４の形成対象個所に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなる構成の多層膜を形成することで、ソース電極５およびドレイン電極６となる多層金属を形成する。
次いで、ソース電極５およびドレイン電極６のオーミック性を良好なものにするため、これらソース電極５およびドレイン電極６が形成された１３族窒化物複合基板１０に対し、６５０℃〜１０００℃の所定温度の窒素ガス雰囲気中において、数十秒間の熱処理を施す。
続いて、フォトリソグラフィープロセスと真空蒸着法を用いて、障壁層４の形成対象個所に、Ｐｄ／Ａｕなる構成の多層膜を形成することで、ゲート電極７となる多層金属を形成する。
以上、説明したように、本実施の形態においては、導電性のＧａＮ基板たる基材の上に、高抵抗層たる下地層を設けたうえで、低不純物層たるチャネル層と、障壁層とを順次に設けることで、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度を有する一方でゲート・ソース電極間の容量が０．１ｐＦ未満に抑制されたＨＥＭＴ素子が実現されてなる。すなわち、本実施の形態によれば、導電性のＧａＮ基板を基材として用いつつも高周波用途に適したＨＥＭＴ素子を実現可能な１３族窒化物複合基板、さらには高周波用途に適したＨＥＭＴ素子を、実現することができる。
（参考例１）
本参考例では、下地層２としてＺｎドープＧａＮ層２Ａを形成することによって１３族窒化物複合基板１０を作製し、さらに、該１３族窒化物複合基板１０を用いてＨＥＭＴ素子２０を作製した。そして、それらの作製途中および作製後に、いくつかの特性評価を行った。
より詳細には、本参考例では、ＺｎドープＧａＮ層２ＡのＺｎ濃度に係る条件を違えた６種類の１３族窒化物複合基板１０を作製し、それぞれについてＨＥＭＴ素子２０を作製した（Ｎｏ．１−１〜１−６）。ただし、以降においては、Ｚｎが検出されないＧａＮ層についても、便宜上、ＺｎドープＧａＮ層２Ａと称することがある。
また、ＨＥＭＴ素子２０の作製にあたっては、一の母基板から多数個の素子を作製可能な、いわゆる多数個取りの手法を採用した。
いずれの条件の試料を作製する場合においても、まず、基材１となる母基板として、ｎ型の導電性を呈する、４インチ径で（０００１）面方位の導電性ＧａＮ基板を用意した。なお、係るＧａＮ基板の比抵抗は、０．１Ω・ｃｍであった。
そして、アルミナるつぼに、導電性ＧａＮ基板と、金属Ｇａ、金属Ｎａ、金属Ｚｎを充填した。その際、金属Ｇａおよび金属Ｎａの充填量はそれぞれ４５ｇ、６６ｇとしたが、Ｚｎ濃度を違えるべく、金属Ｚｎの充填量は条件毎に（試料毎に）違えた。具体的には、試料１−１〜１−６について順に、０ｇ（充填なし）、０．１ｇ、０．２ｇ、０．５ｇ、２ｇ、５ｇとした。
その後、それぞれの条件のアルミナ坩堝を耐熱金属製の育成容器に入れて密閉し、さらに、該育成容器を、窒素ガスが導入される結晶育成炉内で、炉内温度９００℃、炉内圧力５ＭＰａという条件のもとで、約１０時間、水平回転させながら保持した。
育成終了後、アルミナるつぼから導電性ＧａＮ基板を取り出したところ、いずれの条件においても、その（０００１）面上にＧａＮ単結晶が約１５０μｍの厚さで堆積していることが確認された。
次に、導電性ＧａＮ基板上に形成されてなるＧａＮ単結晶の表面を、ダイヤモンド砥粒を用いて研磨し、平坦化させるとともに、厚みを２５μｍとした。これにより、導電性ＧａＮ基板の上に下地層２としてＺｎドープＧａＮ層２Ａが形成された、６種類の複合基板が得られた。なお、試料によらず、ＺｎドープＧａＮ層２Ａの表面にクラックは確認されなかった。
それぞれの複合基板について、ＳＩＭＳにより、ＺｎドープＧａＮ層２ＡのＺｎ濃度を同定した。また、ｖａｎ ｄｅｒ Ｐａｕｗ法により、ＺｎドープＧａＮ層２Ａの比抵抗を測定した。
表１に、条件毎の（試料毎の）ＺｎドープＧａＮ層２Ａ（下地層）のＺｎ濃度と比抵抗とを示す。
Figure 2018064103
表１に示すように、ＺｎドープＧａＮ層２ＡのＺｎ濃度は、金属Ｚｎの充填量が多いほど大きな値となった。なお、試料１−１ではＺｎ濃度の測定値が検出下限値である１×１０１６／ｃｍ３未満となったことから、事実上、Ｚｎは存在していないことが確認された。
また、ＺｎドープＧａＮ層２Ａの比抵抗は、試料１−１を除いて１×１０６Ω・ｃｍ以上となり、Ｚｎ濃度が高いほど大きな値となった。特に、試料１−３〜１−６においては、１×１０７Ω・ｃｍ以上の値となった。これにより、Ｚｎをドープした試料１−２〜１−６ではＺｎドープＧａＮ層２Ａは半絶縁性を有する層として形成されていることが確認された。
このように得られたそれぞれの複合基板について、ＭＯＣＶＤ炉のリアクタ内のサセプタに載置した。リアクタ内部を真空ガス置換した後、リアクタ内圧力を１００ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。サセプタ温度が１１００℃に達すると、ＴＭＧガスとアンモニアガスとをリアクタ内に導入し、チャネル層３としてのＧａＮ層を２μｍの厚みに形成した。
なお、チャネル層３の形成の際の有機金属原料のバブリング用ガスおよびキャリアガスには、水素ガスを用いた。また、１５族／１３族ガス比は２０００とした。
なお、チャネル層３の形成までをそれぞれの試料と同じ条件で行った試料について、Ｃ濃度をＳＩＭＳ測定により測定したところ、いずれの試料も２×１０１６／ｃｍ３程度であった。これにより、チャネル層３が低不純物層として形成されてなることが確認された。なお、このときのＳＩＭＳ測定におけるＣ濃度の検出下限値は１×１０１６／ｃｍ３であった。
チャネル層３が得られると、続いて、サセプタ温度を１１００℃に引き続き保ち、リアクタ圧力を１０ｋＰａとした。次いでＴＭＧおよびＴＭＡとアンモニアガスとを所定の流量比でリアクタ内に導入し、障壁層４としてのＡｌ０．２Ｇａ０．８Ｎ層を２５ｎｍの厚みに形成した。なお、障壁層４の形成の際の有機金属原料のバブリング用ガスおよびキャリアガスには、全て水素ガスを用いた。また、１５族／１３族ガス比は５０００とした。
障壁層４が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製された１３族窒化物複合基板１０を取り出した。
次に、１３族窒化物複合基板１０に形成されたＨＥＭＴ構造について、ホール測定（ｖａｎ ｄｅｒ Ｐａｕｗ法）による移動度の測定を行った。
具体的には、まず、全６種の１３族窒化物複合基板１０のそれぞれから６ｍｍ角の試験片を切り出した。続いて、該試験片の四隅に０．５ｍｍ角のＴｉ／Ａｌ電極を蒸着したうえで、窒素ガス中にて６００℃にて１分間アニールし、その後室温にまで降温させることで、測定用サンプルを得た。Ｔｉ／Ａｌ電極とＨＥＭＴ構造との間にオーミック性接触が得られていることを確認した後、ホール測定によりＨＥＭＴ構造の移動度を測定した。係る移動度の測定結果についても表１に示す。
続いて、１３族窒化物複合基板１０を用いてＨＥＭＴ素子２０を作製した。なお、ＨＥＭＴ素子２０は、ゲート幅が１ｍｍ、ソース−ゲート間隔が１μｍ、ゲート−ドレイン間隔が７．５μｍ、ゲート長が１．５μｍとなるように設計した。
なお、ＨＥＭＴ素子２０の作製に際しては、各電極の形成に先立ち、パッシベーション膜として１３族窒化物複合基板１０の上に（障壁層４の上に）図示しないＳｉＮ膜を１００ｎｍの厚みに形成した。
続いてフォトリソグラフィを用いてソース電極５、ドレイン電極６およびゲート電極７の形成予定箇所に形成されてなるＳｉＮ膜をエッチング除去することで、ＳｉＮパターンを得た。
次に、ソース電極５およびドレイン電極６を形成した。具体的には、まず、真空蒸着法とフォトリソグラフィープロセスとを用い、所定の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる多層金属パターンを形成することにより形成した。次いで、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、８００℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
続いて、ゲート電極７を形成した。具体的には、真空蒸着法とフォトリソグラフィとを用いて、所定の形成予定箇所に、Ｐｄ／Ａｕ（それぞれの膜厚は３０／１００ｎｍ）からなるショットキー性金属パターンを形成することにより形成した。
最後に、ダイシングにより素子単位に個片化することで、ＨＥＭＴ素子２０が得られた。
得られたＨＥＭＴ素子２０について、ゲート・ソース電極間容量を測定した。各試料のゲート・ソース電極間容量の測定結果についても表１に示す。
表１に示す結果からは、ＺｎドープＧａＮ層２Ａの比抵抗が１×１０６Ω・ｃｍ以上であるＮｏ．１−２〜１−６のＨＥＭＴ素子において０．５ｐＦ以下というゲート・ソース電極間容量が実現され、特に、ＺｎドープＧａＮ層２ＡのＺｎ濃度の範囲が１×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下であるＮｏ．１−３〜１−５のＨＥＭＴ素子においては、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度と、０．１ｐＦ未満という小さなゲート・ソース電極間容量とがともに実現されることが、確認される。
Ｚｎ濃度が１×１０１８／ｃｍ３よりも小さいＮｏ．１−１〜１−２のＨＥＭＴ素子では、ゲート・ソース電極間容量が必ずしも十分には低下せず、一方、Ｚｎ濃度が２×１０１９／ｃｍ３よりも大きいＮｏ．１−６のＨＥＭＴ素子では、移動度が低下することも確認される。
（参考例２）
本参考例では、下地層２としてＣ含有ＧａＮ層２Ｂを備える１３族窒化物複合基板１０を作製し、さらに、該１３族窒化物複合基板１０を用いてＨＥＭＴ素子２０を作製した。１３族窒化物複合基板１０としては、Ｃ含有ＧａＮ層２ＢのＣ濃度を違えた５種類のものを作製し、それぞれについてＨＥＭＴ素子２０を作製した（Ｎｏ．２−１〜２−５）。その作成手順は、Ｃ含有ＧａＮ層２Ｂ、チャネル層３、および障壁層４の形成を、一のＭＯＣＶＤ炉によって連続的に行うようにしたほかは、参考例１と同様とした。そして、それらの作製途中および作製後に、いくつかの特性評価を行った。
いずれの条件の試料を作製する場合においても、まず、参考例１で用いたものと同様の導電性ＧａＮ基板をＭＯＣＶＤ炉のリアクタ内のサセプタに載置した。そして、リアクタ内部を真空ガス置換した後、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。サセプタ温度が１１００℃に達すると、ＴＭＧガスとアンモニアガスとをリアクタ内に導入し、ＧａＮ層を１０μｍの厚みに形成した。その際には、Ｃ濃度を違えるべく、条件毎に（試料毎に）リアクタ内圧力と１５族／１３族ガス比とを違えた。具体的には、リアクタ内圧力については試料２−１〜２−５について順に、１００ｋＰａ、５０ｋＰａ、５０ｋＰａ、１０ｋＰａ、１０ｋＰａとした。また、１５族／１３族ガス比については、試料２−１〜２−５について順に、１０００、２０００、５００、２００、１００とした。なお、Ｃ含有ＧａＮ層２Ｂの形成の際の有機金属原料のバブリング用ガスおよびキャリアガスには、水素ガスを用いた。
Ｃ含有ＧａＮ層２Ｂが形成されると、ＳＩＭＳによりそのＣ濃度を測定した。
その後、チャネル層３の形成から最終的にＨＥＭＴ素子２０が得られるまでの手順は、参考例１と同様とした。また、移動度の測定およびゲート・ソース電極間容量の測定についても、参考例１と同様に行った。
表２に、条件毎の（試料毎の）Ｃ含有ＧａＮ層２Ｂ（下地層）のＣ濃度および比抵抗と、ＨＥＭＴの移動度およびゲート・ソース電極間容量を示す。
Figure 2018064103
表２に示す結果からは、Ｃ含有ＧａＮ層２ＢのＣ濃度の範囲が８×１０１６／ｃｍ３以上であるＮｏ．２−２〜２−５のＨＥＭＴ素子において１×１０６Ω・ｃｍ以上という比抵抗が実現されていること、および、Ｃ含有ＧａＮ層２ＢのＣ濃度の範囲が８×１０１６／ｃｍ３以上３×１０１８／ｃｍ３以下であるＮｏ．２−２〜２−４のＨＥＭＴ素子において、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度と、０．１ｐＦ未満という小さなゲート・ソース電極間容量とがともに実現されることが、確認される。
また、Ｃ濃度が８×１０１６／ｃｍ３よりも小さいＮｏ．２−１のＨＥＭＴ素子では、ゲート・ソース電極間容量が必ずしも十分には低下せず、一方、Ｃ濃度が３×１０１８／ｃｍ３よりも大きいＮｏ．２−５のＨＥＭＴ素子では、移動度が低下することも確認される。
（実施例）
本実施例では、下地層２としてＡｌｐＧａ１−ｐＮなる組成のＡｌＧａＮ層２Ｃを備える１３族窒化物複合基板１０を作製し、さらに、該１３族窒化物複合基板１０を用いてＨＥＭＴ素子２０を作製した。１３族窒化物複合基板１０としては、ＡｌＧａＮ層２ＣのＡｌ組成比ｐを違えた６種類のものを作製し、それぞれについてＨＥＭＴ素子２０を作製した（Ｎｏ．３−１〜３−６）。その作成手順は、ＡｌＧａＮ層２Ｃ、チャネル層３、および障壁層４の形成を、一のＭＯＣＶＤ炉によって連続的に行うようにしたほかは、参考例１と同様とした。そして、それらの作製途中および作製後に、いくつかの特性評価を行った。
いずれの条件の試料を作製する場合においても、まず、参考例１で用いたものと同様の導電性ＧａＮ基板をＭＯＣＶＤ炉のリアクタ内のサセプタに載置した。そして、リアクタ内部を真空ガス置換した後、リアクタ内圧力を１０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。サセプタ温度が１１００℃に達すると、ＴＭＧガスとＴＭＡガスとアンモニアガスとをリアクタ内に導入し、ＡｌＧａＮ層２Ｃを０．２μｍの厚みに形成した。その際には、Ａｌ組成比ｐを違えるべく、条件毎に（試料毎に）TMA/(TMA+TMG)比を違えた。具体的には、試料３−１〜３−６について順に、TMA/(TMA+TMG)比を０．０８、０．１、０．２、０．５、０．９８、１とした。なお、ＡｌＧａＮ層２Ｃの形成の際の有機金属原料のバブリング用ガスおよびキャリアガスには、水素ガスを用いた。
その後、チャネル層３の形成から最終的にＨＥＭＴ素子２０が得られるまでの手順は、参考例１と同様とした。また、移動度の測定およびゲート・ソース電極間容量の測定についても、参考例１と同様に行った。
表３に、条件毎の（試料毎の）ＡｌＧａＮ層２Ｃ（下地層）のＡｌ組成比ｐおよび比抵抗と、ＨＥＭＴの移動度およびゲート・ソース電極間容量を示す。
Figure 2018064103
表３に示す結果からは、ＡｌＧａＮ層２ＣのＡｌ組成比ｐの範囲が０．１以上であるＮｏ．３−２〜３−６のＨＥＭＴ素子において１×１０６Ω・ｃｍ以上という比抵抗が実現されていること、および、ＡｌＧａＮ層２ＣのＡｌ組成比ｐの範囲が０．１以上０．９８以下であるＮｏ．３−２〜３−５のＨＥＭＴ素子において、１０００ｃｍ２／Ｖ・ｓ以上という高い移動度と、０．１ｐＦ未満という小さなゲート・ソース電極間容量とがともに実現されることが確認される。
また、Ｃ濃度が０．１よりも小さいＮｏ．３−１のＨＥＭＴ素子では、ゲート・ソース電極間容量が必ずしも十分には低下せず、一方、Ｃ濃度が０．９８よりも大きいＮｏ．３−６素子では、移動度が低下することも確認される。なお、ｐ＝１としたＮｏ．３−６のＨＥＭＴ素子は、つまり、下地層２をＡｌＮにて形成した試料である。
（比較例１）
下地層２を形成しないようにし、基材１の上に直接にＨＥＭＴ構造を設けるようにしたほかは、参考例１と同様に（参考例２、実施例とも同様である）ＨＥＭＴ素子を作成した。
得られたＨＥＭＴ素子についてゲート・ソース電極間容量を測定したところ、５０ｐＦであった。
係る結果は、参考例１、参考例２、および実施例のように、下地層２を設けることが、ＨＥＭＴ素子の寄生容量を抑制するうえで効果的であることを指し示している。
（比較例２）
参考例１、参考例２、実施例１、および比較例１において基材１として用いた導電性のＧａＮ基板に代えて、比抵抗が１×１０６Ω・ｃｍ以上である１５ｍｍ角の（０００１）面方位の半絶縁性ＧａＮ基板を用意し、これを用いて、比較例１と同様に下地層２を形成することなくＨＥＭＴ素子を作製した。
作製過程においては、参考例１、参考例２、および実施例と同様にホール測定による移動度測定およびゲート・ソース電極間容量の測定を行った。その結果、移動度は１５００ｃｍ２／Ｖ・ｓであり、ゲート・ソース電極間容量は０．１ｐＦ未満であった。
以上の結果は、参考例１、参考例２、および実施例のように、基材１として導電性ＧａＮ基板を用いた場合であっても、チャネル層３との間に所定の要件にて下地層２を設けるようにすることで、半絶縁性のＧａＮ基板の上に直接にＨＥＭＴ構造を設けたＨＥＭＴ素子と同程度の特性を有する、高周波用途に適したＨＥＭＴ素子が実現できることを、意味している。
（比較例３）
下地層２としてＣ含有ＧａＮ層２Ｂを形成した後、これに続いて、Ｃ含有ＧａＮ層２Ｂと同じＣ濃度を有するようにチャネル層３を形成した他は、参考例２のＮｏ．２−３および２−４と同様にＨＥＭＴ素子を作製した。なお、下地層２とチャネル層３の総膜厚は１２μｍとなるようにした。以降、Ｎｏ．２−３に対応する条件で作製した試料をＮｏ．２−３ａとし、Ｎｏ．２−４に対応する条件で作製した試料をＮｏ．２−４ａとする。
作製過程においては、参考例１、参考例２、および実施例と同様にホール測定による移動度測定およびゲート・ソース電極間容量の測定を行った。
表４に、条件毎の（試料毎の）下地層（およびチャネル層）のＣ濃度および比抵抗と、ＨＥＭＴの移動度およびゲート・ソース電極間の容量の測定結果を示す。
Figure 2018064103
表４に示すＮｏ．２−３ａ、２−４ａのＨＥＭＴ素子の結果を、表２に示す参考例２のＮｏ．２−３、２−４のＨＥＭＴ素子の結果と対比すると、ゲート・ソース間容量はＮｏ．２−３および２−４のＨＥＭＴ素子と同様、０．１ｐＦ未満にまで抑制されていたが、移動度が１０００ｃｍ２／Ｖ・ｓを下回ってしまっていた。
係る結果は、導電性の基材１の上に、Ｃを相対的に高い濃度で含有する下地層２を形成し、続いて、低不純物の（実質的にはＣの濃度が相対的に低い）チャネル層３を設ける様にすることが、高周波用途に適したＨＥＭＴ素子を得るうえにおいて好ましいということを指し示している。
１ 基材
２ 下地層
２Ｃ ＡｌＧａＮ層
３ チャネル層
４ 障壁層
５ ソース電極
６ ドレイン電極
７ ゲート電極
１０ １３族窒化物複合基板
２０ ＨＥＭＴ素子

Claims (3)

  1. ＧａＮからなり、ｎ型の導電性を呈する基材と、
    前記基材の上に形成された、ＡｌｐＧａ１−ｐＮ（０．１≦ｐ≦０．９８）からなり１×１０６Ωｃｍ以上の比抵抗を有するＡｌＧａＮ層である下地層と、
    前記下地層の上に形成された、不純物濃度の総和が１×１０１７／ｃｍ３以下のＧａＮ層であるチャネル層と、
    前記チャネル層の上に形成された、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物からなる障壁層と、
    を備えることを特徴とする１３族窒化物複合基板。
  2. 請求項１に記載の１３族窒化物複合基板と、
    前記１３族窒化物複合基板の前記障壁層の上に形成されてなり、前記障壁層との間にオーミック性接触を有してなるソース電極およびドレイン電極と、
    前記１３族窒化物複合基板の前記障壁層の上に形成されてなり、前記障壁層との間にショットキー性接触を有してなるゲート電極と、
    を備えることを特徴とする半導体素子。
  3. １３族窒化物複合基板の製造方法であって、
    ＧａＮからなり、ｎ型の導電性を呈する基材の上に、ＡｌｐＧａ１−ｐＮ（０．１≦ｐ≦０．９８）からなり１×１０６Ωｃｍ以上の比抵抗を有するＡｌＧａＮ層である下地層を形成する下地層形成工程と、
    前記下地層の上に、不純物濃度の総和が１×１０１７／ｃｍ３以下のＧａＮ層であるチャネル層を形成するチャネル層形成工程と、
    前記チャネル層の上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）なる組成の１３族窒化物からなる障壁層を形成する障壁層形成工程と、
    を備えることを特徴とする１３族窒化物複合基板の製造方法。
JP2017220051A 2013-06-06 2017-11-15 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法 Active JP6487989B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361831671P 2013-06-06 2013-06-06
US61/831,671 2013-06-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015521425A Division JP6386454B2 (ja) 2013-06-06 2014-05-30 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018064103A true JP2018064103A (ja) 2018-04-19
JP6487989B2 JP6487989B2 (ja) 2019-03-20

Family

ID=52008111

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015521425A Active JP6386454B2 (ja) 2013-06-06 2014-05-30 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP2017220051A Active JP6487989B2 (ja) 2013-06-06 2017-11-15 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015521425A Active JP6386454B2 (ja) 2013-06-06 2014-05-30 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Country Status (7)

Country Link
US (2) US9882042B2 (ja)
EP (2) EP3312870A1 (ja)
JP (2) JP6386454B2 (ja)
KR (2) KR102132760B1 (ja)
CN (1) CN105229778B (ja)
TW (2) TWI606588B (ja)
WO (1) WO2014196466A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386454B2 (ja) 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2016121853A1 (ja) * 2015-01-29 2016-08-04 日本碍子株式会社 自立基板、機能素子およびその製造方法
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
KR102241097B1 (ko) * 2019-10-14 2021-04-16 한양대학교 산학협력단 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342907A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 電力用半導体素子
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP2012049465A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (ja) 1969-03-31 1975-12-19
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JPS631724A (ja) 1986-06-19 1988-01-06 Toyota Motor Corp スロツトル開度制御方法
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
RU2006111442A (ru) 2003-09-10 2006-09-10 Эй.Ди.Ай. ВИДЕО ТЕКНОЛОДЖИЗ ЛТД. (IL) Устройство, система и способ многоканальной обработки
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
US20070018198A1 (en) 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007096261A (ja) * 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP5415668B2 (ja) * 2006-08-24 2014-02-12 日本碍子株式会社 半導体素子
CN100485959C (zh) * 2007-02-01 2009-05-06 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
DE112008000409T5 (de) * 2007-02-16 2009-12-24 Sumitomo Chemical Company, Limited Epitaxiales Substrat für einen Feldeffekttransistor
US7947248B2 (en) 2007-05-17 2011-05-24 Tellus Technology, Llc Pyrolyzed rubber products and processes
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
JP5436819B2 (ja) 2008-08-04 2014-03-05 日本碍子株式会社 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
JP2010084675A (ja) 2008-10-01 2010-04-15 Denso Corp 内燃機関の異常検出装置
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2010084675A1 (ja) 2009-01-21 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶板
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5287463B2 (ja) * 2009-04-20 2013-09-11 住友電気工業株式会社 エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP5039813B2 (ja) 2009-08-31 2012-10-03 日本碍子株式会社 Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP5758880B2 (ja) * 2010-03-24 2015-08-05 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2012199398A (ja) 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
US8835930B2 (en) * 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
JP5418922B2 (ja) * 2011-10-05 2014-02-19 住友電気工業株式会社 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342907A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 電力用半導体素子
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP2012049465A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板

Also Published As

Publication number Publication date
CN105229778B (zh) 2018-12-11
US20150187926A1 (en) 2015-07-02
WO2014196466A1 (ja) 2014-12-11
US20170069749A1 (en) 2017-03-09
JPWO2014196466A1 (ja) 2017-02-23
JP6487989B2 (ja) 2019-03-20
KR102132760B1 (ko) 2020-07-13
TW201511260A (zh) 2015-03-16
KR20200033982A (ko) 2020-03-30
TW201743451A (zh) 2017-12-16
KR20160015244A (ko) 2016-02-12
TWI606588B (zh) 2017-11-21
KR102232558B1 (ko) 2021-03-29
EP3007215A4 (en) 2017-06-07
EP3007215A1 (en) 2016-04-13
JP6386454B2 (ja) 2018-09-05
US9882042B2 (en) 2018-01-30
US10347755B2 (en) 2019-07-09
EP3312870A1 (en) 2018-04-25
TWI636570B (zh) 2018-09-21
CN105229778A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6487989B2 (ja) １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2012142629A (ja) 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層
JP2011049461A (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP6730301B2 (ja) 半導体素子用エピタキシャル基板の製造方法
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP6237401B2 (ja) 半導体デバイスの製造方法および評価方法
JP2011222964A (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6487989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150