JP2016100471A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2016100471A
JP2016100471A JP2014236694A JP2014236694A JP2016100471A JP 2016100471 A JP2016100471 A JP 2016100471A JP 2014236694 A JP2014236694 A JP 2014236694A JP 2014236694 A JP2014236694 A JP 2014236694A JP 2016100471 A JP2016100471 A JP 2016100471A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
concentration
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014236694A
Other languages
English (en)
Inventor
勇夫 眞壁
Isao Makabe
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014236694A priority Critical patent/JP2016100471A/ja
Priority to US14/946,087 priority patent/US20160149024A1/en
Publication of JP2016100471A publication Critical patent/JP2016100471A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】電流コラプスの抑制が可能な半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、第１の窒化物半導体層を含むチャネル層と、チャネル層上に設けられた、Ａｌを含有する第２の窒化物半導体層を含む電子供給層と、電子供給層上に設けられた、ゲート電極、ソース電極およびドレイン電極と、を備える。第２の窒化物半導体に含有される酸素の濃度は、炭素の濃度よりも高い。【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、高出力及び高耐圧を有する半導体装置（パワー半導体デバイス）として、窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＧａＮ系材料を含むチャネル層を有するＨＥＭＴに高いドレイン電圧が印加されると、ドレイン電流が減少する現象（電流コラプス）が起きる。例えば特許文献１には、電流コラプスを抑制するため、ゲート電極とドレイン電極との間におけるＧａＮ系キャップ層の表面に、第１の絶縁膜が設けられている。
特開２０１４−０７８５３７号公報
上記特許文献１に開示される技術では、ＧａＮ系半導体層におけるチャネル層上の電子供給層に起因した電流コラプスの影響について、考慮されていない。このため、電子供給層を考慮することにより電流コラプスを抑制できる可能性がある。
本発明は、電流コラプスの抑制が可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一形態に係る半導体装置は、第１の窒化物半導体層を含むチャネル層と、チャネル層上に設けられた、Ａｌを含有する第２の窒化物半導体層を含む電子供給層と、電子供給層上に設けられた、ゲート電極、ソース電極およびドレイン電極と、を備え、第２の窒化物半導体に含有される酸素の濃度は、第２の窒化物半導体に含有される炭素の濃度よりも高い。
本発明の別の一形態に係る半導体装置の製造方法は、チャンバ内において、第１の窒化物半導体層を含むチャネル層上に、Ａｌを含む第２の窒化物半導体層を含む電子供給層を形成する工程と、第２の窒化物半導体層上にゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備え、第２の窒化物半導体層内の酸素の濃度は、第２の窒化物半導体層内の炭素の濃度よりも高く、第２の窒化物半導体層を形成する工程では、ＩＩＩ族ガスの流量Ｆ１に対するＶ族ガスの流量Ｆ２の比率（Ｆ２／Ｆ１）が５０００以上２００００以下、および第２の窒化物半導体層の成長速度は、０．２ｎｍ／ｓｅｃ以下のいずれかに設定されている。
本発明によれば、電流コラプスの抑制が可能な半導体装置及び半導体装置の製造方法を提供できる。
図１は、本実施形態に係る半導体装置を示す断面図である。 図２の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図３の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図４の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図５は、本実施形態の変形例に係る半導体装置を示す断面図である。 図６の（ａ）は、実施例の積層体のＳＩＭＳ測定結果を示す図であり、図６の（ｂ）は、比較例の積層体のＳＩＭＳ測定結果を示す図である。 図７の（ａ）は、実施例における電流コラプスの評価結果を示す図であり、図７の（ｂ）は、比較例における電流コラプスの評価結果を示す図である。 図８は、実施例及び比較例におけるＡｌＧａＮ層の炭素濃度と酸素濃度とを示す図である。 図９は、実施例及び比較例におけるＡｌＧａＮ層の炭素濃度と酸素濃度とを示す図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、第１の窒化物半導体層を含むチャネル層と、チャネル層上に設けられた、Ａｌを含有する第２の窒化物半導体層を含む電子供給層と、電子供給層上に設けられた、ゲート電極、ソース電極およびドレイン電極と、を備え、第２の窒化物半導体に含有される酸素の濃度は、第２の窒化物半導体に含有される炭素の濃度よりも高い半導体装置である。
この半導体装置によれば、第１の窒化物半導体層上に形成された第２の窒化物半導体層の酸素の濃度は、当該第２の窒化物半導体層の炭素の濃度よりも高くなっている。第２の窒化物半導体層において、酸素はドナーとして働くと共に炭素はアクセプタとして働く。これにより、第１の窒化物半導体層表面付近に流れる電子が第２の窒化物半導体層内の炭素によって捕獲されることが抑制される。当該半導体装置における第１の窒化物半導体層はチャネル層に含まれ、上記第２の窒化物半導体層は電子供給層に含まれるので、チャネル層表面付近を流れる電子が電子供給層内にトラップされにくくなる。したがって、半導体装置における電流コラプスを抑制することが可能になる。
また、第２の窒化物半導体層内のＡｌは、略均一に分散していてもよい。この場合、第２の窒化物半導体層の品質が安定するため、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
第２の窒化物半導体層は、成長条件を一定に保持することにより形成された単層構造を有してもよい。この場合、第２の窒化物半導体層は安定した品質を有する単層構造を有するため、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、第２の窒化物半導体層内における炭素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であり、第２の窒化物半導体層内における酸素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であってもよい。この場合、第２の窒化物半導体層における炭素の影響が小さくなるため、第２の窒化物半導体層内の炭素による電流コラプスの発生が抑制される。
また、第２の窒化物半導体層内の全ての領域において、酸素の濃度は、炭素の濃度よりも高くてもよい。この場合、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、第１の窒化物半導体層と第２の窒化物半導体層との間に形成されたＡｌｘＧａ1-ｘＮを含むｉ型のスペーサ層を有し、スペーサ層のＡｌの組成ｘは、下限値が第２の窒化物半導体層のＡｌ組成と同じであり、上限値が１．０の範囲に含まれてもよい。この場合、スペーサ層によってチャネル層と電子供給層とを良好に分離できる。これにより、チャネル層における電子移動度の低下を抑制し、電流量が大きくなるので、半導体装置における局所的な電流コラプスの抑制が生じにくくなる。
第２の窒化物半導体層のシリコンの濃度は、スペーサ層のシリコンの濃度よりも高くてもよい。この場合、半導体装置における局所的な電流コラプスの抑制がより生じにくくなる。
また、本願発明の異なる一実施形態は、チャンバ内において、第１の窒化物半導体層を含むチャネル層上に、Ａｌを含む第２の窒化物半導体層を含む電子供給層を形成する工程と、第２の窒化物半導体層上にゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備え、第２の窒化物半導体層内の酸素の濃度は、第２の窒化物半導体層内の炭素の濃度よりも高く、第２の窒化物半導体層を形成する工程では、ＩＩＩ族ガスの流量Ｆ１に対するＶ族ガスの流量Ｆ２の比率（Ｆ２／Ｆ１）が５０００以上２００００以下、および第２の窒化物半導体層の成長速度は、０．２ｎｍ／ｓｅｃ以下のいずれかに設定されている半導体装置の製造方法である。
この半導体装置の製造方法によれば、第１の窒化物半導体層上に形成された第２の窒化物半導体層は、酸素の濃度が炭素の濃度よりも高くなる条件に基づいて形成される。第２の窒化物半導体層において、酸素はドナーとして働くと共に炭素はアクセプタとして働く。これにより、第１の窒化物半導体層表面付近に流れる電子が第２の窒化物半導体層内の炭素によって捕獲されることが抑制される。該半導体装置における第１の窒化物半導体層はチャネル層に含まれ、上記第２の窒化物半導体層は電子供給層に含まれるので、チャネル層表面付近を流れる電子が電子供給層内にトラップされにくくなる。したがって、半導体装置における電流コラプスを抑制することが可能になる。
また、第２の窒化物半導体層内のＡｌは、略均一に分散していてもよい。この場合、第２の窒化物半導体層の品質が安定するため、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
第２の窒化物半導体層は、成長条件を一定に保持することにより形成された単層構造を有してもよい。この場合、第２の窒化物半導体層は安定した品質を有する単層構造を有するため、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、第２の窒化物半導体層内における炭素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であり、第２の窒化物半導体層内における酸素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であってもよい。この場合、第２の窒化物半導体層における炭素の影響が小さくなるため、第２の窒化物半導体層内の炭素による電流コラプスの発生が抑制される。
また、第２の窒化物半導体層内の全ての領域において、酸素の濃度は、炭素の濃度よりも高くてもよい。この場合、半導体装置における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、第２の窒化物半導体層を形成する工程の前に、第１の窒化物半導体層上にＡｌｘＧａ1-ｘＮを含むｉ型のスペーサ層を形成する工程をさらに備え、スペーサ層のＡｌの組成ｘは、下限値が第２の窒化物半導体層のＡｌ組成と同じであり、上限値が１．０の範囲に含まれてもよい。この場合、スペーサ層によってチャネル層と電子供給層とを良好に分離できる。これにより、チャネル層における電子移動度の低下を抑制し、電流量が大きくなるので、半導体装置における局所的な電流コラプスの抑制が生じにくくなる。
第２の窒化物半導体層のシリコンの濃度は、スペーサ層のシリコンの濃度よりも高くてもよい。この場合、半導体装置における局所的な電流コラプスの抑制がより生じにくくなる。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る半導体装置を示す断面図である。図１に示されるように、半導体装置であるトランジスタ１は、基板２、バッファ層３、チャネル層４、電子供給層５、キャップ層６、ソース電極７、ドレイン電極８、ゲート電極９、及び保護膜１０を備えている。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、又はサファイア基板が挙げられる。本実施形態では、基板２は半絶縁性のＳｉＣ基板である。また、バッファ層３は、基板２の表面２ａからエピタキシャル成長した層である。バッファ層３の膜厚は、例えば３０ｎｍ〜２００ｎｍである。バッファ層３は、例えばＡｌＮ層である。バッファ層３と接触する基板２の表面２ａの格子面は、揃っていてもよいし、揃っていなくてもよい。
チャネル層４は、ＧａＮ系の半導体層（第１の窒化物半導体層）であり、バッファ層３の表面３ａからエピタキシャル成長した層である。チャネル層４は、例えばＧａＮ層である。チャネル層４の膜厚は、例えば３００ｎｍ〜１４００ｎｍである。チャネル層４と後述する電子供給層５との界面に２次元電子ガス（２ＤＥＧ）が生じることにより、チャネル層４の表面４ａ付近には、チャネル領域１１が形成される。
電子供給層５は、Ａｌを含んだＧａＮ系の半導体層（第２の窒化物半導体層）であり、チャネル層４の表面４ａからエピタキシャル成長した層である。電子供給層５は、例えばＡｌを含んだＧａＮ層（ＡｌＧａＮ層）であり、その膜厚は、例えば１０ｎｍ〜３０ｎｍである。例えば、電子供給層５は、ＡｌＩｎＧａＮ層でもよい。電子供給層５におけるＡｌの組成（組成比）は例えば１０％〜３０％（０．１〜０．３）である。当該Ａｌは電子供給層５内に略均一に分散していることが望ましい。すなわち、電子供給層５におけるＡｌの含有量は、ばらつきがなく、一定の濃度に設定されていることが望ましい。また、電子供給層５には、酸素及び炭素が含まれている。二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）にて測定した、電子供給層５内における酸素濃度及び炭素濃度の最大値は、例えば１×１０１８ａｔｏｍｓ／ｃｍ３以下である。電子供給層５内における酸素濃度及び炭素濃度の最小値は、例えばＳＩＭＳの測定限界以下であればよい。ここで、本実施形態の電子供給層５内における酸素の濃度及び炭素の濃度は、電子供給層５内における酸素の濃度の平均及び炭素の濃度の平均（平均酸素濃度及び平均炭素濃度）とする。この場合、電子供給層５内における平均酸素濃度及び平均炭素濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であればよい。また、電子供給層５内における平均酸素濃度は、平均炭素濃度よりも高くなっている。当該電子供給層５内の全ての領域において、酸素濃度は炭素濃度よりも高くなっていることが望ましい。
キャップ層６は、電子供給層５の表面５ａからエピタキシャル成長した層である。キャップ層６の膜厚は、例えば１ｎｍ〜１０ｎｍである。キャップ層６は、例えばＧａＮ層である。このＧａＮ層は、ｎ型化していてもよい。
ソース電極７及びドレイン電極８は、キャップ層６及び電子供給層５の一部が除去されることによって形成されるリセス（溝）Ｒ１，Ｒ２にそれぞれ設けられている。ソース電極７及びドレイン電極８は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、電子供給層５とチタン層とが接触する。アルミニウム層は、膜厚方向においてチタン層によって挟まれていてもよい。
ゲート電極９は、キャップ層６上であって、ソース電極７とドレイン電極８との間に設けられている。ゲート電極９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。ゲート電極９は、電子供給層５の表面５ａ上に設けられてもよい。
保護膜１０は、キャップ層６の表面６ａを覆うように設けられており、当該キャップ層６等を保護する。保護膜１０は、例えば窒化ケイ素（ＳｉＮ）膜である。
絶縁膜１２は、ソース電極７、ドレイン電極８、リセスＲ１，Ｒ２にて露出している電子供給層５とキャップ層６、及び保護膜１０を覆うように設けられている。絶縁膜１２は、例えば窒化ケイ素（ＳｉＮ）膜である。
次に、図２〜図４を用いながら本実施形態に係る半導体装置の製造方法を説明する。図２の（ａ）〜（ｃ）、図３の（ａ）、（ｂ）及び図４の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
まず、図２の（ａ）に示されるように、第１ステップとして、半絶縁性のＳｉＣ基板である基板２上に、有機金属気相成長法（以下、ＯＭＶＰＥ（Organometallic Vapor Phase Epitaxy）法とする）によってバッファ層３を成長する。例えば、原料ガスとしてＡｌ原料ガス及びＮ原料ガスを供給し、１０００℃〜１１５０℃、及び圧力約１３．７ｋＰａの条件下において、膜厚５０ｎｍのバッファ層３を基板２上に成長する。本実施形態におけるＡｌ原料ガス（ＩＩＩ族ガス）は、トリメチルアルミニウムガス（以下、ＴＭＡ（Tri-Methyl-Aluminum）ガスとする）であり、Ｎ原料ガス（Ｖ族ガス）は、アンモニアガスである。Ｎ原料ガスの流量は、例えば０．５ｍｏｌ／ｍｉｎとする。
次に、図２の（ｂ）に示されるように、第２ステップとして、所定の温度にてバッファ層３に対して熱処理を行う。ここで、所定温度は、バッファ層３の成長温度よりも高ければよい。所定温度がバッファ層３の成長温度よりも高いことにより、バッファ層３の表面３ａ上の不純物を昇華することができる。
次に、図２の（ｃ）に示されるように、第３ステップとして、バッファ層３の表面３ａ上にＯＭＶＰＥ法によってチャネル層４を成長する。例えば、原料ガスとしてＧａ原料ガス（ＩＩＩ族ガス）及びＮ原料ガスを供給し、１０００℃〜１１００℃、及び圧力約１３．６ｋＰａの条件下において、膜厚１０００ｎｍのチャネル層４をバッファ層３上に成長する。本実施形態におけるＧａ原料ガスは、トリメチルガリウムガス（以下、ＴＭＧ（Tri-Methyl-Gallium）ガスとする）である。Ｎ原料ガスの流量は例えば０．５ｍｏｌ／ｍｉｎとし、Ｇａ原料ガスの流量は例えば１２０μｍｏｌ／ｍｉｎとする。
次に、図３の（ａ）に示されるように、第４ステップとして、チャネル層４の表面４ａ上にＯＭＶＰＥ法によって、電子供給層５であるＡｌＧａＮ層を成長する。例えば、原料ガスとしてＡｌ原料ガス、Ｎ原料ガス及びＧａ原料ガスを供給し、１０００℃〜１１００℃、圧力５０Ｔｏｒｒ以上２００Ｔｏｒｒ以下（約６．７ｋＰａ以上２６．７ｋＰａ以下）、及び成膜レート０．２ｎｍ／ｓｅｃ以下の条件下において、膜厚２０ｎｍの電子供給層５をチャネル層４上に成長する。電子供給層５の成長温度は、チャネル層４の成長温度以下（例えば１０００℃〜１１００℃）に設定されている。電子供給層５を成長する条件は一定に保持されており、当該電子供給層５は単層構造を有する。また、原料ガスには不純物として酸素が含まれており、この酸素の一部が電子供給層５に含まれる。上記電子供給層５が形成されることにより、チャネル層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ）が生じ、チャネル層４の表面４ａ付近にはチャネル領域１１が形成される。
ここで、上記第４ステップにおいて、Ａｌ原料ガス及びＧａ原料ガス（ＩＩＩ族ガス）の合計流量をＦ１とし、Ｎ原料ガス（Ｖ族ガス）の流量をＦ２とする。この場合、ＩＩＩ族ガスの流量に対するＶ族ガスの流量の比率（Ｆ２／Ｆ１）は、５０００以上２００００以下に設定される。この比率（Ｆ２／Ｆ１）を５０００以上に設定することにより、電子供給層５に含まれる酸素濃度を炭素濃度よりも高くすることができる。また、上記比率（Ｆ２／Ｆ１）を２００００以下に設定することにより、チャンバ内でＡｌ原料ガスがチャネル層４の表面４ａに到達する前に反応することを抑制し、電子供給層５の結晶性を向上することができる。あるいは、成膜レートを０．２ｎｍ／ｓｅｃ以下にすることでも、電子供給層５に含まれる酸素濃度を炭素濃度よりも高くすることができる。すなわち、本発明では、少なくとも、ＩＩＩ族ガスの流量に対するＶ族ガスの流量の比率（Ｆ２／Ｆ１）および成膜レートの何れかの条件を満たすように電子供給層５を成長すればよい。例えば、上記第４ステップにおいて、Ｎ原料ガスの流量は例えば０．５ｍｏｌ／ｍｉｎとし、Ａｌ原料ガス及びＧａ原料ガスの合計流量は例えば５０μｍｏｌ／ｍｉｎとする。このように、発明者の鋭意研究の結果得られた電子供給層５の成長条件（原料ガスの流量、成長温度、及び成膜レート）を調整することによって、チャンバ内に流入される炭素を制御でき、さらに当該電子供給層５内の酸素濃度を炭素濃度よりも高くすることが可能になる。なお、上述した成長条件によって電子供給層５の炭素濃度を調整できることが導かれたのは、発明者の次の知見からである。通常、電子供給層５となるＡｌＧａＮ層をＯＭＶＰＥ法により成膜した場合、原料である有機金属から酸素、炭素及びシリコン等が、不純物として電子供給層５内に取り込まれてしまう。そのため、酸素は、ＡｌＧａＮ層を成長する時のＡｌ原料に起因して一定量入ってしまうが、炭素は成長条件を調整することで制御できる。
また、図３の（ｂ）に示されるように、第５ステップとして、電子供給層５の表面５ａ上にＯＭＶＰＥ法によって、キャップ層６であるＧａＮ層を成長する。例えば、原料ガスとしてＮ原料ガス及びＧａ原料ガスを供給し、１０００℃、及び約１３．３ｋＰａの条件下において、膜厚５ｎｍのキャップ層６を電子供給層５上に成長する。
次に、図４の（ａ）に示されるように、第６ステップとして、露出された電子供給層５の表面５ａ上に保護膜１０を形成した後に、レジストマスクを保護膜１０上に形成する。そして、ソース電極及びドレイン電極が設けられる領域の保護膜１０を除去して開口部を形成する。その後、キャップ層６および電子供給層５の一部をエッチングして、リセスＲ１，Ｒ２を形成する。
次に、図４の（ｂ）に示されるように、第７ステップとして、ソース電極７及びドレイン電極８を形成する。例えば、チタン（Ｔｉ）及びアルミニウム（Ａｌ）を順番に蒸着することによって、ソース電極７及びドレイン電極８を形成する。そのステップの後、ソース電極７及びドレイン電極８を被覆する絶縁膜１２を形成する。
次に、図４の（ｃ）に示されるように、第９ステップとして、ゲート電極９をキャップ層６上に設ける。ゲート電極９を設ける前に、例えば開口を有するレジストマスクを絶縁膜１２上に形成し、絶縁膜１２の一部及び保護膜１０の一部をエッチングによって除去する。そして、キャップ層６が露出された領域にゲート電極９を設ける。例えば、ニッケル（Ｎｉ）及び金（Ａｕ）を順番に蒸着することによってゲート電極９を形成する。以上により、トランジスタ１を形成する。
以上に説明した、本実施形態の半導体装置によって得られる効果について説明する。本実施形態の半導体装置であるトランジスタ１は、チャネル層４と電子供給層５との間に発生する２次元電子ガスを利用するトランジスタである。この２次元電子ガスの一部は、例えばチャネル層４内及び電子供給層５内の電子トラップにより捕獲される。これにより、トランジスタ１のピンチオフ時に２次元電子ガスの濃度が減少し、電流コラプスが発生する。上記電子トラップとして、例えば結晶欠陥又はアクセプタ等が挙げられる。電子供給層５内に含まれる炭素はアクセプタ型不純物として働くので、当該炭素濃度が高いほど電流コラプスが増加することとなる。
ここで、上述した製造方法によって形成されたトランジスタ１において、チャネル層４上に形成された電子供給層５の酸素の濃度は、当該電子供給層５の炭素の濃度よりも高くなっている。電子供給層５において酸素はドナー型不純物として働くので、当該電子供給層５内におけるアクセプタの影響が低減される。これにより、トランジスタ１のチャネル領域１１を流れる電子が電子供給層５内にトラップされにくくなり、トランジスタ１における電流コラプスを抑制することが可能になる。
また、電子供給層５内のＡｌは、略均一に分散されていてもよい。この場合、電子供給層５の品質が安定するため、トランジスタ１における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、電子供給層５は、成長条件を一定に保持することにより形成された単層構造を有してもよい。この場合、電子供給層５は安定した品質を有する単層構造を有するため、トランジスタ１における局所的な電流コラプスの発生及び抑制が生じにくくなる。
また、電子供給層５内における炭素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であり、電子供給層５内における酸素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であってもよい。この場合、電子供給層５における炭素の影響（すなわち、炭素による電子トラップ）が小さくなるため、電子供給層５内の炭素による電流コラプスの発生が抑制される。
また、電子供給層５内の全ての領域において、酸素濃度は、炭素濃度よりも高くてもよい。この場合、トランジスタ１における局所的な電流コラプスの発生及び抑制が生じにくくなる。
本発明による半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、第２ステップであるバッファ層３に対する熱処理は、必ずしも行わなくてもよい。また、例えば上記実施形態に記載された条件を変更して、基板上にバッファ層等を形成してもよい。また、電子供給層５上にキャップ層６を必ずしも設けなくてもよい。
図５は、本実施形態の変形例に係る半導体装置を示す断面図である。図５に示されるように、トランジスタ１Ａのチャネル層４と電子供給層５との間には、スペーサ層１３が設けられている。スペーサ層１３は、ＡｌｘＧａ１−ＸＮを含む半導体層又は絶縁層であり、厚さは例えば数ｎｍ程度である。Ｘはスペーサ層１３におけるＡｌの組成（組成比）を示している。Ｘの下限値は、電子供給層５のＡｌ組成と同じく、０．１〜０．３である。Ｘの上限値は１．０である。すなわち、Ｘは、０．１〜１．０の範囲の任意の数値である。スペーサ層１３が設けられることにより、チャネル層４と電子供給層５とを良好に分離できる。加えて、チャネル層４における電子移動度の低下を抑制し、電流量が大きくなるので、トランジスタ１Ａにおける局所的な電流コラプスの抑制が生じにくくなる。
また、図５に示されるトランジスタ１Ａの電子供給層５のシリコンの濃度は、スペーサ層１３のシリコンの濃度よりも高くてもよい。この場合、トランジスタ１Ａにおける局所的な電流コラプスの抑制がより生じにくくなる。
また、基板２の表面２ａ上にバッファ層３を形成する前に、基板２の熱処理を行ってもよい。基板２の熱処理は、例えばエピタキシャル成長装置のチャンバ内で行われる。当該熱処理では、例えば一定の割合でチャンバ内を昇温させた後、一定の温度で熱処理を行う。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
（実施例１）
まず、ＳｉＣ基板上に、ＴＭＡガス及びアンモニアガスを用いたＯＭＶＰＥ法により、１１００℃、及び圧力１０３ｔｏｒｒ（約１３．７ｋＰａ）の条件下において、５０ｎｍの膜厚を有するＡｌＮ層を形成した。次に、ＡｌＮ層上に、ＴＭＧガス及びアンモニアガスを用いたＯＭＶＰＥ法により、１１００℃、及び圧力１０２ｔｏｒｒ（約１３．６ｋＰａ）の条件下において、１０００ｎｍの膜厚を有するＧａＮ層を形成した。そして、ＧａＮ層上に、ＴＭＡガス、ＴＭＧガス、及びアンモニアガスを用いたＯＭＶＰＥ法により、１０００℃、圧力１０１ｔｏｒｒ（約１３．４ｋＰａ）、及び成膜レート０．２ｎｍ／ｓｅｃの条件下において、２０ｎｍの膜厚を有するＡｌＧａＮ層を形成した。なお、ＡｌＧａＮ層の形成時において、アンモニアガスの流量は０．５ｍｏｌ／ｍｉｎとし、ＴＭＡガス及びＴＭＧガスの合計流量は、４５μｍｏｌ／ｍｉｎと設定した。すなわち、ＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量の比率は、１００００とした。これにより、ＳｉＣ基板上にＡｌＮ層、ＧａＮ層、及びＡｌＧａＮ層が順に積層された測定試料（以下、単に積層体とする）を準備した。
（比較例１）
ＡｌＧａＮ層における成膜レートを０．２８ｎｍ／ｓｅｃとし、アンモニアガスの流量を０．５ｍｏｌ／ｍｉｎとし、ＴＭＡガス及びＴＭＧガスの合計流量を１００μｍｏｌ／ｍｉｎと設定した以外は、実施例１と同様にして比較例１の積層体を準備した。
（ＡｌＧａＮ層のＳＩＭＳ測定）
実施例１及び比較例１の積層体について、ＳＩＭＳによる測定（ＳＩＭＳ測定）を行った。本ＳＩＭＳ測定では、測定装置としてＰＨＩ ＡＤＥＰＴ１０１０（アルバック・ファイ株式会社製）を用い、一次イオン種をセシウムイオン（Ｃｓ＋）とし、一次加速電圧を１．０ｋＶに設定した。積層体の検出領域は、一辺が１３５μｍである正方形の領域とし、当該検出領域の深さ方向における積層体の酸素濃度、炭素濃度、及びアルミニウム濃度（Ａｌ濃度）を測定した。
図６の（ａ）は、実施例１の積層体のＳＩＭＳ測定結果を示す図であり、図６の（ｂ）は、比較例１の積層体のＳＩＭＳ測定結果を示す図である。図６の（ａ），（ｂ）において、縦軸は測定した元素の濃度を示し、横軸はＡｌＧａＮ層の表面を基準とした積層体の深さを示す。横軸の０は、ＡｌＧａＮ層の表面を示している。図６の（ａ）において、グラフ３１は実施例１における積層体の酸素濃度を示し、グラフ３２は実施例１における積層体の炭素濃度を示し、グラフ３３は実施例１における積層体のＡｌ濃度を示している。また、点線３４はＡｌＧａＮ層とＧａＮ層との境界を示しており、矢印３５で示された横軸の範囲はＡｌＧａＮ層であり、矢印３６で示された横軸の範囲はＧａＮ層である。一方、図６の（ｂ）において、グラフ４１は比較例１における積層体の酸素濃度を示し、グラフ４２は比較例１における積層体の炭素濃度を示し、グラフ４３は比較例１における積層体のアルミニウム濃度を示している。また、点線４４はＡｌＧａＮ層とＧａＮ層との境界を示しており、矢印４５で示された横軸の範囲はＡｌＧａＮ層であり、矢印４６で示された横軸の範囲はＧａＮ層である。
図６の（ａ）に示されるように、矢印３５で示される範囲において、グラフ３１の値はグラフ３２の値よりも常に大きい。よって、実施例１のＡｌＧａＮ層の酸素濃度は、検出領域の深さ方向において、炭素濃度よりも常に高いことが確認された。また、実施例１のＡｌＧａＮ層の平均酸素濃度は、平均炭素濃度よりも高いことがわかる。一方、図６の（ｂ）に示されるように、矢印４５で示される範囲においては、グラフ４１の値はグラフ４２の値よりも小さい（なお、横軸の０付近の結果は、測定誤差とみなす）。よって、比較例１のＡｌＧａＮ層の酸素濃度は、炭素濃度よりも低いことが確認された。これらの測定結果の違いは、アンモニアガスの流量に対するＴＭＡガス及びＴＭＧガスの合計流量の比率の差に起因すると考えられる。
（電流コラプスの評価）
実施例１の積層体におけるＡｌＧａＮ層上の一部に、５ｎｍのＧａＮ層からなるキャップ層を形成した。また、Ｔｉ層とＡｌ層との積層構造であるソース電極及びドレイン電極をＡｌＧａＮ層上に形成し、Ｎｉ層とＡｕ層との積層構造であるゲート電極をキャップ層上に形成することにより、トランジスタを形成した。同様に、比較例１の積層体を用いたトランジスタを形成した。実施例１及び比較例１のトランジスタに発生する電流コラプスの評価を以下の通り行った。
電流コラプスの評価では、まず実施例１及び比較例１のトランジスタのドレイン電圧―ドレイン電流測定（第１のＶｄ−Ｉｄ測定）を行った。第１のＶｄ−Ｉｄ測定では、実施例１及び比較例１のトランジスタにおいて、ゲート電圧Ｖｇを２Ｖとし、ドレイン電圧Ｖｄを０Ｖから１０Ｖに変化した場合のドレイン電流Ｉｄの変化を測定した。次に、これらのトランジスタにストレス印加を行った。このストレス印加では、ゲート電圧Ｖｇを−７Ｖとし、ドレイン電圧Ｖｄを３０Ｖとした。ストレス印加後、これらのトランジスタのドレイン電圧―ドレイン電流測定（第２のＶｄ−Ｉｄ測定）を行った。第２のＶｄ−Ｉｄ測定では、ゲート電圧Ｖｇを２Ｖとし、ドレイン電圧Ｖｄを０Ｖから１０Ｖに変化した場合のドレイン電流Ｉｄの変化を測定した。そして、実施例１及び比較例１における第１のＶｄ−Ｉｄ測定結果と、第２のＶｄ−Ｉｄ測定結果との間の変化を評価した。
図７の（ａ）は、実施例１における電流コラプスの評価結果を示す図であり、図７の（ｂ）は、比較例１における電流コラプスの評価結果を示す図である。図７の（ａ），（ｂ）において、縦軸はドレイン電流を示し、横軸はドレイン電圧を示す。図７の（ａ）において、グラフ５１は第１のＶｄ−Ｉｄ測定結果を示し、グラフ５２は第２のＶｄ−Ｉｄ測定結果を示している。一方、図７の（ｂ）において、グラフ６１は第１のＶｄ−Ｉｄ測定結果を示し、グラフ６２は第２のＶｄ−Ｉｄ測定結果を示している。
図７の（ａ），（ｂ）に示されるように、実施例１におけるグラフ５１とグラフ５２との変化は、比較例１におけるグラフ６１とグラフ６２との変化よりも小さいことが確認された。例えば、ドレイン電圧が５Ｖの場合において、グラフ５２のドレイン電流はグラフ５１のドレイン電流の約８０％であるのに対し、グラフ６２のドレイン電流はグラフ６１のドレイン電流の約６０％であった。よって、実施例１のトランジスタは、比較例１のトランジスタよりも電流コラプスの発生が抑制されていることが確認された。これらの電流コラプスの評価結果の違いは、ＡｌＧａＮ層内の酸素濃度及び炭素濃度の関係に起因すると考えられる。
（実施例２）
ＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量の比率を５０００とした以外は、実施例１と同様の条件にて測定試料を準備した。
（実施例３）
ＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量の比率を２００００とした以外は、実施例１と同様の条件にて測定試料を準備した。
（実施例４）
２０ｎｍの膜厚を有するＡｌＧａＮ層を成膜レート０．１ｎｍ／ｓｅｃの条件にて形成した以外は、実施例と同様の条件にて測定試料を準備した。
（比較例２）
２０ｎｍの膜厚を有するＡｌＧａＮ層を成膜レート０．２５ｎｍ／ｓｅｃの条件にて形成した以外は、実施例と同様の条件にて測定試料を準備した。
（ＡｌＧａＮ層中の元素濃度）
図８及び図９は、実施例及び比較例におけるＡｌＧａＮ層の炭素濃度と酸素濃度とを示す図である。図８に示されるグラフにおいて、横軸はＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量比を示しており、縦軸はＡｌＧａＮ層中の元素濃度の平均を示している。図８では、実施例２及び実施例３の結果が示されている。図９に示されるグラフにおいて、横軸はＡｌＧａＮ層の成膜レートを示しており、縦軸はＡｌＧａＮ層中の元素濃度の平均を示している。図９では、実施例１，４及び比較例２の結果が示されている。
実施例２において、ＡｌＧａＮ層中の炭素濃度は１．５×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＧａＮ層中の酸素濃度は、２．０×１０１７ａｔｏｍｓ／ｃｍ３だった。また、実施例３において、ＡｌＧａＮ層中の炭素濃度は１．０×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＧａＮ層中の酸素濃度は、５．５×１０１７ａｔｏｍｓ／ｃｍ３だった。加えて、図８では、ＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量比が高くなるほど、酸素濃度が大きくなり、炭素濃度が小さくなる傾向が示された。これらの結果より、ＴＭＡガス及びＴＭＧガスの合計流量に対するアンモニアガスの流量比が５０００以上２００００以下である場合、ＡｌＧａＮ層中の酸素濃度は、炭素濃度よりも高くなると考えられる。
実施例１において、ＡｌＧａＮ層中の炭素濃度は２．４×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＧａＮ層中の酸素濃度は、２．７５×１０１７ａｔｏｍｓ／ｃｍ３だった。また、実施例４において、ＡｌＧａＮ層中の炭素濃度は１．２×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＧａＮ層中の酸素濃度は、２．０×１０１７ａｔｏｍｓ／ｃｍ３だった。比較例２において、ＡｌＧａＮ層中の炭素濃度は７．０×１０１７ａｔｏｍｓ／ｃｍ３であり、ＡｌＧａＮ層中の酸素濃度は、３．５×１０１７ａｔｏｍｓ／ｃｍ３だった。加えて、図９では、ＡｌＧａＮ層の成膜レートが低くなるほど、酸素濃度が大きくなり、炭素濃度が小さくなる傾向が示された。これらの結果より、ＡｌＧａＮ層の成膜レートが０．２ｎｍ／ｓｅｃ以下である場合、ＡｌＧａＮ層中の酸素濃度は、炭素濃度よりも高くなると考えられる。
１，１Ａ…トランジスタ、２…基板、３…バッファ層、４…チャネル層（第１の窒化物半導体層）、５…電子供給層（第２の窒化物半導体層）、６…キャップ層、７…ソース電極、８…ドレイン電極、９…ゲート電極、１０…保護膜、１１…チャネル領域、１２…絶縁膜、１３…スペーサ層。

Claims (14)

  1. 第１の窒化物半導体層を含むチャネル層と、
    前記チャネル層上に設けられた、Ａｌを含有する第２の窒化物半導体層を含む電子供給層と、
    前記電子供給層上に設けられた、ゲート電極、ソース電極およびドレイン電極と、
    を備え、
    前記第２の窒化物半導体に含有される酸素の濃度は、前記第２の窒化物半導体に含有される炭素の濃度よりも高い、
    半導体装置。
  2. 前記第２の窒化物半導体層内の前記Ａｌは、略均一に分散している、請求項１に記載の半導体装置。
  3. 前記第２の窒化物半導体層は、成長条件を一定に保持することにより形成された単層構造を有する、請求項１又は２に記載の半導体装置。
  4. 前記第２の窒化物半導体層内における前記炭素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    前記第２の窒化物半導体層内における前記酸素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下である、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第２の窒化物半導体層内の全ての領域において、前記酸素の濃度は、前記炭素の濃度よりも高い、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１の窒化物半導体層と前記第２の窒化物半導体層との間に形成されたＡｌｘＧａ1-ｘＮを含むｉ型のスペーサ層を有し、
    前記スペーサ層のＡｌの組成ｘは、下限値が前記第２の窒化物半導体層のＡｌ組成と同じであり、上限値が１．０の範囲に含まれる、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記第２の窒化物半導体層のシリコンの濃度は、前記スペーサ層のシリコンの濃度よりも高い、請求項６に記載の半導体装置。
  8. チャンバ内において、第１の窒化物半導体層を含むチャネル層上に、Ａｌを含む第２の窒化物半導体層を含む電子供給層を形成する工程と、
    前記第２の窒化物半導体層上にゲート電極、ソース電極、及びドレイン電極を形成する工程と、
    を備え、
    前記第２の窒化物半導体層内の酸素の濃度は、前記第２の窒化物半導体層内の炭素の濃度よりも高く、
    前記第２の窒化物半導体層を形成する前記工程では、ＩＩＩ族ガスの流量Ｆ１に対するＶ族ガスの流量Ｆ２の比率（Ｆ２／Ｆ１）が５０００以上２００００以下、および前記第２の窒化物半導体層の成長速度は、０．２ｎｍ／ｓｅｃ以下のいずれかに設定されている、
    半導体装置の製造方法。
  9. 前記第２の窒化物半導体層内の前記Ａｌは、略均一に分散している、請求項８に記載の半導体装置の製造方法。
  10. 前記第２の窒化物半導体層は、成長条件を一定に保持することにより形成された単層構造を有する、請求項８又は９に記載の半導体装置の製造方法。
  11. 前記第２の窒化物半導体層内における前記炭素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    前記第２の窒化物半導体層内における前記酸素の濃度の平均は、１×１０１８ａｔｏｍｓ／ｃｍ３以下である、請求項８〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記第２の窒化物半導体層内の全ての領域において、前記酸素の濃度は、前記炭素の濃度よりも高い、請求項８〜１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記第２の窒化物半導体層を形成する工程の前に、前記第１の窒化物半導体層上にＡｌｘＧａ1-ｘＮを含むｉ型のスペーサ層を形成する工程をさらに備え、
    前記スペーサ層のＡｌの組成ｘは、下限値が前記第２の窒化物半導体層のＡｌ組成と同じであり、上限値が１．０の範囲に含まれる、請求項８〜１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記第２の窒化物半導体層のシリコンの濃度は、前記スペーサ層のシリコンの濃度よりも高い、請求項１３に記載の半導体装置の製造方法。
JP2014236694A 2014-11-21 2014-11-21 半導体装置及び半導体装置の製造方法 Pending JP2016100471A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014236694A JP2016100471A (ja) 2014-11-21 2014-11-21 半導体装置及び半導体装置の製造方法
US14/946,087 US20160149024A1 (en) 2014-11-21 2015-11-19 High-electron mobility transistor and process to form the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236694A JP2016100471A (ja) 2014-11-21 2014-11-21 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016100471A true JP2016100471A (ja) 2016-05-30

Family

ID=56011025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014236694A Pending JP2016100471A (ja) 2014-11-21 2014-11-21 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20160149024A1 (ja)
JP (1) JP2016100471A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP2021044596A (ja) * 2020-12-22 2021-03-18 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP2022517320A (ja) * 2019-01-03 2022-03-08 クリー インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
JP6692334B2 (ja) * 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261642A (ja) * 2005-02-17 2006-09-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
WO2007007589A1 (ja) * 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
JP2011228428A (ja) * 2010-04-19 2011-11-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2014067807A (ja) * 2012-09-25 2014-04-17 Advanced Power Device Research Association 窒化物系化合物半導体素子およびその製造方法
JP2014090065A (ja) * 2012-10-30 2014-05-15 Hitachi Cable Ltd 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP2014183282A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法
US20140339679A1 (en) * 2013-05-14 2014-11-20 Covalent Materials Corporation Nitride semiconductor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946969B2 (ja) * 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
DE102005010821B4 (de) * 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261642A (ja) * 2005-02-17 2006-09-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
WO2007007589A1 (ja) * 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
JP2011228428A (ja) * 2010-04-19 2011-11-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2014067807A (ja) * 2012-09-25 2014-04-17 Advanced Power Device Research Association 窒化物系化合物半導体素子およびその製造方法
JP2014090065A (ja) * 2012-10-30 2014-05-15 Hitachi Cable Ltd 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP2014183282A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法
US20140339679A1 (en) * 2013-05-14 2014-11-20 Covalent Materials Corporation Nitride semiconductor substrate

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US11101355B2 (en) 2016-07-22 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
JP2022517320A (ja) * 2019-01-03 2022-03-08 クリー インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
JP7333819B2 (ja) 2019-01-03 2023-08-25 ウルフスピード インコーポレイテッド 向上されたドレイン電流ドリフト及び／又は漏れ電流性能を有する高電子移動度トランジスタ
JP2021044596A (ja) * 2020-12-22 2021-03-18 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP7054730B2 (ja) 2020-12-22 2022-04-14 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP2022084951A (ja) * 2020-12-22 2022-06-07 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP7457053B2 (ja) 2020-12-22 2024-03-27 住友化学株式会社 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Also Published As

Publication number Publication date
US20160149024A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
KR101854021B1 (ko) 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑
JP5718458B2 (ja) 電界効果トランジスタ及び半導体装置
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP2016100471A (ja) 半導体装置及び半導体装置の製造方法
TWI641139B (zh) 具有增強型電阻率區的半導體裝置及其製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8330187B2 (en) GaN-based field effect transistor
WO2010050021A1 (ja) 化合物半導体装置及びその製造方法
EP1817798A2 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
CN111613535B (zh) 一种半导体结构及其制备方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP6696244B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2018093076A (ja) 半導体装置の製造方法
JP5276849B2 (ja) 窒化物半導体装置の製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
TWI572036B (zh) Nitride crystal structure
JP2013149959A (ja) 窒化物系半導体装置
JP5648307B2 (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
JP2009238956A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925