KR101854021B1 - 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 - Google Patents

헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 Download PDF

Info

Publication number
KR101854021B1
KR101854021B1 KR1020157022005A KR20157022005A KR101854021B1 KR 101854021 B1 KR101854021 B1 KR 101854021B1 KR 1020157022005 A KR1020157022005 A KR 1020157022005A KR 20157022005 A KR20157022005 A KR 20157022005A KR 101854021 B1 KR101854021 B1 KR 101854021B1
Authority
KR
South Korea
Prior art keywords
nitride
group iii
layer
layer structure
intervening
Prior art date
Application number
KR1020157022005A
Other languages
English (en)
Other versions
KR20150120357A (ko
Inventor
스테판 루트겐
사트 무라트
아스하이 히트니스
Original Assignee
아주르 스페이스 솔라 파워 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주르 스페이스 솔라 파워 게엠베하 filed Critical 아주르 스페이스 솔라 파워 게엠베하
Publication of KR20150120357A publication Critical patent/KR20150120357A/ko
Application granted granted Critical
Publication of KR101854021B1 publication Critical patent/KR101854021B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds

Abstract

본 발명은 헤테로기판 상의 에피택셜 III족-질화물 버퍼 층 구조(100)에 관한 것이며, 여기서, 버퍼 층 구조(100)는 제1 및 제2 III족-질화물층(120, 140) 사이에 이들에 인접하여 배치된 개재층 구조(530)를 포함하는 적어도 하나의 응력-관리층 시퀀스(S)를 포함하고, 개재층 구조(530)는 제1 및 제2 III족-질화물층들(120, 140)의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고, p-형 도펀트 농도 프로파일은, 적어도 1x1018 cm-3에서 시작하여, 개재층 구조(530)에서 제1 및 제2 III족-질화물층들(120, 140)로의 전이시 적어도 2배만큼 감소한다.

Description

헤테로기판 상의 III족-질화물 버퍼 층 구조의 P-도핑{P-DOPING OF GROUP-III-NITRIDE BUFFER LAYER STRUCTURE ON A HETEROSUBSTRATE}
본 발명은 헤테로기판(heterosubstrate) 상의 에피택셜 III족-질화물 버퍼 층 구조에 관한 것이다. 본 발명은 또한, 소자 구조, 특히 트랜지스터, FET(field-effect transistor), HEMT(high-electron-mobility transistor), 특히 노멀리-온(normally-on) 또는 노멀리-오프(normally-off) HEMT 또는 MIS(metal-insulator-semiconductor)HEMT, 쇼트키 다이오드(Schottky diode) 또는 P-I-N 구조의 층 구조에 관한 것이다.
대부분의 III족-질화물계 소자 구조들, 특히 요즘에 RF(radio frequency) 또는 HV(high-voltage) 전력-변환 소자들에 사용된 트랜지스터 구조들은 헤테로기판 상에 제조되며, 이는 Si, SiC 또는 Al2O3(사파이어) 기판과 같은, III족-질화물 재료 이외의 재료의 기판 상임을 의미한다. 헤테로기판으로서 Si을 사용할 수 있음은, 산업 표준 직경들이 큰 비교적 저렴한 웨이퍼들을 이용하는 것을 가능하게 하고 CMOS 또는 관련 기술에 의해 제조된 실리콘계 집적 회로들에 III족-질화물 소자들을 모놀리식 집적(monolithically integrating)하기 위한 기반을 형성하므로 특히 유리하다.
하지만, 헤테로기판 상에 성장시킨 그러한 에피택셜 III족-질화물층 구조들은 결정질 구조 내에서 응력 및 결함들을 관리하기 위해 기판과 활성층(들) 사이에 정교한 버퍼 층 구조를 필요로 한다.
III족-질화물층 구조에서 버퍼 층 구조의 저항 특성들을 제어하기 위해, Fe 도핑이 광범위하게 사용되었다. 하지만, Fe의 사용은 일부 단점을 갖는다. 더 구체적으로, Fe 도핑은 엑스선 회절분석(XRD; X-ray diffractometry)에 의해 밝혀질 수 있는 바와 같이, 바람직하지 않은 결정자 구조(crystallite structure)의 기울어짐(tilt) 및 비틀림(twist)을 초래한다. 또한, Fe가, 에피택셜 층 구조의 성장 동안 도펀트로서 제공되었을 경우, 작동시 이하에서 줄여서 2DEG로도 지칭되는 2차원 전자 기체를 수송하는 채널 층을 향해 격리됨을 본 발명자들이 확인하였다. 채널 층에서의 Fe의 존재는 2DEG에서 바람직한 높은 전자 농도를 달성하기에 불리하다. 마지막으로, Fe 도핑은 III족-질화물층 구조의 퇴적에 사용된 반응기의 바람직하지 않은 Fe 오염을 유발한다. 이는, 명목상 비도핑된(nominally undoped) 상부 HEMT-소자 층들에서 및 웨이퍼 표면상에서 통상적으로 약 1017 cm-3까지의 농도로 바람직하지 않은 Fe 백그라운드 도핑(background doping)을 유발한다. Fe의 존재는 전하 캐리어들에 대한 트랩들(traps)을 유도하므로, 비의도적인 Fe 도핑이 III족-질화물계 HEMT 소자들의 온-저항(Ron)의 동적 거동(dynamical behavior)을 감소시킨다. 오염 위험으로 인해, Fe 도핑은 CMOS 공정들에서의 웨이퍼 가공과 양립하는 것으로 고려되지 않는다. 이는 기존의 정착된 실리콘 웨이퍼들 상의 CMOS 공정 라인들에 III족-질화물 소자들의 제조를 통합하는 것에 대한 장애를 형성한다.
문서 US 7,884,393은 호모기판(homosubstrate) 상에 성장시킨 에피택셜 III족-질화물층 구조에서 극도로 낮은 전위 밀도를 달성하기 위해 GaN 기판 형태의 호모기판을 사용하는 것을 개시한다. 호모기판상의 성장에 의해 달성가능한 낮은 전위 밀도는 층 구조의 상이한 층들에서의 탄소 농도를 어느 정도까지 변경가능하게 한다. 호모기판상에 성장시키고 탄소 농도를 제어함으로써, US 7,884,393호에 따라, III족-질화물 전계 효과 트랜지스터들 및 HEMT들의 버퍼 층 및 채널 층의 품질이 향상된다. 응용으로서, US 7,884,393은 GaN 기판 바로 위에 퇴적된 단일 고 저항 버퍼 층, 버퍼 층 바로 위의 단일 GaN 채널 층, 및 채널 층 바로 위의 단일 배리어 층을 갖는, GaN 기판상에 성장시킨 HEMT 구조를 설명한다. 상이한 실시형태들에서 버퍼 층은 GaN 또는 AlGaN으로 이루어지며 4x1017 cm-3 이상의 탄소 농도를 갖는다. US 7,884,393에서 버퍼 층에 대해 개시된 가장 높은 탄소 농도는 2x1018 cm-3이다. 인접한 채널 층은 버퍼 층의 일부를 형성하는 것이 아니라, HEMT의 활성층을 형성한다. 이는 GaN 또는 InGaN으로 이루어지며 4x1016 cm-3 이하의 탄소 농도를 갖는다. 채널 층에서 더 낮은 탄소 농도가 고 순도 및 따라서 고 전자 이동도를 수득하기에 바람직한 것으로 US 7,884,393에 설명된다.
하지만, 헤테로기판들 및 특히 실리콘 상에 성장시킨 III족-질화물 버퍼 층 구조들은 호모기판상에 성장시킨 것들에 비해 훨씬 더 높은 전위 밀도를 갖는다. 이러한 높은 전위 밀도는 현재로서는 피할 수가 없다. 헤테로기판들 상의 최신 버퍼 층 구조들에서 달성된 통상적인 전위 밀도들은 5x107 - 5x109 cm-2의 범위에 있다.
본 명세서에 개시된 본 발명의 제1 양태는 헤테로기판 상의 에피택셜 III족-질화물 버퍼 층 구조이다. 버퍼 층 구조는 제1 및 제2 III족-질화물층 사이에 이들에 인접하여 배치된 개재층(interlayer) 구조를 포함하는 적어도 하나의 응력-관리층 시퀀스를 포함하며, 여기서, 개재층 구조는 제1 및 제2 III족-질화물층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고, p-형 도펀트 농도 프로파일(p-type-dopant-concentration profile)은, 적어도 1x1018 cm-3에서 시작하여, 개재층 구조에서 제1 및 제2 III족-질화물층들로의 전이(transition)시 적어도 2배 만큼 감소한다.
p-형 도펀트 농도 프로파일은 상쇄 효과(compensation effect)가 발생하지 않을 경우 홀 농도 프로파일(hole concentration profile)과 일치한다. 상쇄 효과가 고려되어야 할 경우, p-형 도펀트 농도는 바람직한 홀 농도보다 더 높다. 예를 들어, p-형 도펀트 농도는 달성된 홀 농도보다 5, 10, 20, 50 또는 100 배만큼 더 높을 수 있다. 따라서, 상이한 실시형태들에서, 상쇄 효과를 고려한 p-형 도펀트 농도 프로파일은, 예를 들어 적어도 1x1019 cm-3(10배) 또는 1x1020 cm-3(100배)에서 시작하여, 개재층 구조에서 제1 및 제2 III족-질화물층들로의 전이시 적어도 2배만큼 감소한다.
적합한 p-형 도펀트들은 예를 들어 탄소 및 마그네슘이다.
본 발명의 버퍼 층 구조는 헤테로기판 상에 성장시킨 III족-질화물들에 제조 공정 동안 상당한 응력이 가해짐을 인식하는 것을 기반으로 한다. 호모기판상의 퇴적과 비교하여, 이는 버퍼-층 구조에서의 특별한 응력 관리를 필요로 한다. 한 응력 관리 수단(stress management measure)은, III족-질화물 개재층 재료보다 더 작은 밴드 갭을 갖는, 제1 III족-질화물층과 제2 III족-질화물층 사이에 이들에 인접하여 배치된 개재층 구조의 응력-관리층 시퀀스를 버퍼 층 구조에 포함하는 것이다. 하지만, 이러한 응력-관리층 시퀀스의 제공은 버퍼 층 구조에 바람직하지 않은 기생 전도 채널들이 형성될 위험을 시사한다. 본 발명은 응력-관리층 시퀀스 전반에 걸쳐 적합한 농도 프로파일을 갖는 응력-관리층 시퀀스에 p-형 도펀트로서 탄소 또는 마그네슘을 포함시키는 것이 버퍼 층 구조에서 그러한 기생 전도 채널들의 형성을 방지하는데 효과적이라는 추가 인식을 기반으로 한다. 이러한 방식으로, 일부 실시형태들에서는, 설명된 바와 같이 고 저항성 버퍼 층 구조를 달성하기 위해 종래 기술에서 사용되었던 임의의 의도적인 철 원자들의 혼입을 방지하는 것도 가능하게 되었다.
본 발명의 p-형 농도 프로파일은 한편으로는 개재층 구조와 다른 한편으로는 제1 및 제2 III족-질화물층들 사이에 농도 차이(concentration contrast)를 갖는다. 즉, p-형 도펀트 농도 프로파일은, 적어도 1x1018 cm-3에서 시작하여, 개재층 구조에서 제1 및 제2 III족-질화물층들로의 전이시 적어도 2배만큼 감소한다. 여기서, p-형 도펀트 농도의 감소는 갑작스럽거나 연속적일 수 있다. 본 발명자들은 그들의 실험에서 응력-관리층 시퀀스에서 기생 전도 채널들을 방지하는 데 있어서 더 낮은 차이 또는 더 낮은 농도 값들이 효과적이지 않을 것임을 인식하였다. 본 발명자들은, 예를 들어 헤테로기판으로서 실리콘 기판을 사용한 경우 관찰되는 5x107- 5x109 cm-2 범위의 전위 밀도에서도 개재층 구조와 제1 및 제2 층들 간에 상술한 큰 p-형 농도 차이를 달성하는 응력 관리층 구조를 갖는 III족-질화물계 버퍼 층 구조를 최초로 제조할 것이다. 따라서, 이전에 설명한 부정적인 부작용들을 갖는 철과 같은 전이 금속 원자들을 사용할 필요 없이 헤테로기판들 상에 III족-질화물들을 위한 고 저항성 버퍼 층 구조를 제공할 수 있는 것은, 상술한 p-형 도펀트 농도들 및 상술한 바와 같은 그들의 최소 차이의 조합이 유일하다.
버퍼 층 구조의 고 저항률은 III족-질화물계 고-전자 이동도 트랜지스터들 또는 쇼트키 다이오드들과 같은, 버퍼 응력-관리층 시퀀스를 기반으로 한 고효율 전자 III족-질화물 반도체 소자들의 이후의 제조를 가능하게 한다. 결과적으로, 본 발명의 제1 양태에 따른 버퍼 층 구조는 헤테로기판 상에 변형-관리된(strain-managed) 버퍼 층 구조를 제공하는 것을 가능하게 하며, 이는 그의 고 저항률로 인해 버퍼 층 구조의 고 저항을 요구하는 고효율 전자 소자들을 위한 기반으로서 특히 적합하다. 본 발명에 따른 버퍼 층 구조를 이용하여, 1 MV/cm 또는 심지어 2 또는 3 MV/cm보다 큰 높은 파괴 전계 강도(breakdown electric field strength)를 의미하는 고 저항률들이 달성될 수 있다. 개재층 구조에서 Al 함량을 증가시킴으로써 파괴 전계 강도가 추가로 증가할 수 있다.
하기에서, 본 발명의 제1 양태의 버퍼 층 구조의 실시형태들을 설명할 것이다.
응력-관리층 시퀀스의 바람직한 실시형태에서 개재층 구조는, 개재층 구조에서 제1 및 제2 III족-질화물층으로의 전이시 적어도 한 자릿수 또는 심지어 적어도 두 자릿수만큼 감소하는 p-형 도펀트 농도 프로파일을 갖는다. 유효성(effectivity)이 더 높을수록 p-형 도펀트 농도의 감소가 더 심하여 버퍼 응력-관리층 시퀀스에서 2DEG의 구축이 억제될 수 있다.
바람직하게는 개재층 구조 전체에 걸쳐 p-형 도펀트 농도가 일정하다.
바람직한 실시형태에서, 제1 또는 제2, 또는 제1 및 제2 III족-질화물층은 비의도적으로만 도핑되며, 이는 측정된 p-형 도펀트 농도가 1x1017 /cm3 이하임을 의미한다. 1x1018 /cm3 또는 심지어 1x1019 /cm3의 바람직한 범위의, 제1 또는 제2, 또는 제1 및 제2 III족-질화물층의 더 높은 p-형 도펀트 농도 범위는 개재층 구조에서의 상응하는 더 높은 p-형 도펀트 농도를 용인할 수 있다.
본 발명의 한 실시형태에서, 개재층 구조는 단일 층이며 III족-질화물 개재층 재료는, 제1 및 제2 III족-질화물층들보다 더 큰 밴드 갭을 갖는 균일 조성의 재료이다. 개재층 구조에서 p-형 도펀트의 농도는 적어도 6x1018 cm-3이며, 적어도 1x1020 cm-3의 p-형 도펀트 농도가 바람직하다. 단일 개재층에서 적어도 6x1018 cm-3의 p-형 도펀트 농도는 층에서의 바람직하지 않은 기생 산소 농도들을 상쇄할 수 있는 추가 장점을 갖는다. 따라서, 층에서 더 높은 산소 함량이 용인될 수 있고, 이는, 성장 동안 층들로의 원하지 않는 산소 혼입을 감소시키거나 방지하기 위한 복잡한 고가의 수단들을 생략할 수 있으므로 버퍼 층 구조의 제조 비용을 감소시킨다. 하지만, 이와 관련하여 심지어 1x1021 cm-3까지의 단일 개재층의 p-형 도펀트 농도 값들도 유리하다.
다른 바람직한 실시형태에서, 개재층 구조는 제2 III족-질화물 개재층과 제3 III족-질화물 개재층 사이에 이들에 인접하여 배치된 제1 III족-질화물 개재층을 포함한다. 제1, 제2 및 제3 III족-질화물 개재층은 각각 균일한 조성을 갖는다. 제1 III족-질화물 개재층의 밴드 갭은 제2 III족-질화물 개재층 및 제3 III족-질화물 개재층의 밴드 갭들보다 더 크다. 개재층 구조 전체에 걸쳐 p-형 도펀트 농도는 적어도 5x1018 cm- 3이다. 이러한 개재층 구조는 5x1018 cm-3과 1x1019 cm-3 사이 수준의 p-형 도펀트 농도를 사용하는 것을 가능하게 한다. 전기적으로 활성화될 수 있는 도핑 수준은 제한된다. 더 높은 p-형 도핑 수준은 바람직하지 않은 공정 변동을 유발할 수 있으므로, 기생 2DEG 채널들을 제거할 수 있는 중간 정도의 p-형 도펀트 농도들이 개재층 구조에서 바람직하다. 그럼에도, 공정 변동이 다른 방식으로 상쇄될 수 있을 경우, 더 높은 p-형 도펀트 농도들도 또한 바람직하다.
본 실시형태의 변형에서, 제1 및 제2 III족-질화물층의 재료는 제2 및 제3 III족-질화물 개재층들의 재료와 동일하며, 제1 및 제2 III족-질화물층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료는 제1 III족-질화물 개재층의 재료이다.
다른 바람직한 실시형태에서, 개재층 구조는 제2 III족-질화물 개재층과 제3 III족-질화물 개재층 사이에 이들에 인접하여 배치된 제1 III족-질화물 개재층을 포함하며, 제1 III족-질화물 개재층은 조성 구배를 갖는다(compositionally graded). 이 실시형태에서, 개재층 구조 전체에 걸쳐 1x1018 cm-3의 p-형 도핑 농도는 기생 2DEG 채널의 구축을 방지하기에 이미 충분하다.
설명된 3층 구조의 개재층 구조 및 특히 조성 구배를 갖는 제1 III족-질화물 개재층을 사용함으로써, 제1 III족-질화물 개재층에서의 5x1018 cm-3, 각각은 1x1018 cm-3의 p-형 도핑 농도들은 각 층에서 바람직하지 않은 기생 산소 농도들을 상쇄하기에 충분하다.
다른 실시형태에서, 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료는, 제1 또는 제2 III족-질화물층 중 하나, 또는 제1 및 제2 III족-질화물층 모두보다 더 큰 산소 농도를 추가로 갖는다.
제1 III족-질화물 개재층은 기판으로부터 거리가 증가함에 따라 Al 몰분율(mole fraction)이 증가하는 AlGaN으로 이루어지는 것이 바람직하다. 이와 같이 거리가 증가함에 따라 Al 몰분율이 증가하는 것은 버퍼 층 구조의 응력 관리를 향상시킬 뿐만 아니라 개재층 구조에서 더 낮은 p-형 도펀트 농도들의 사용을 가능하게 한다.
제2 III족-질화물 개재층 또는 제3 III족-질화물 개재층, 또는 제2 및 제3 III족-질화물 개재층의 조성 구배는 본 발명의 다른 실시형태의 일부이다. 이러한 층들의 구배는 한편으로는 제1 III족-질화물 개재층 및 다른 한편으로는 제1 및 제2 III족-질화물층 간의 격자 불일치들로 인한 추가 응력을 방지하는 것과 관련하여 특히 유리하다.
본 발명의 다른 실시형태에서, p-형 도펀트의 농도는 제1 III족-질화물 개재층에서보다 제2 및 제3 III족-질화물 개재층들에서 더 높다.
p-형 도펀트로서 탄소 또는 마그네슘, 또는 탄소와 마그네슘의 조합이 바람직하다.
바람직한 실시형태들에서, 버퍼 층 구조 전체에 걸쳐 의도적인 Fe 도핑이 존재하지 않는다. 이는 예를 들어 4x1016 cm-3 미만의 Fe 농도로 표현된다. 하지만, 일부 실시형태들에서, 버퍼 층 구조에 철을 포함하는 것도 또한 여전히 유용할 수 있다. 본 발명에 따른 p-형 도펀트의 존재로 인해, 종래 기술의 버퍼 층 구조들에 비해 훨씬 더 낮은 농도로 버퍼 층 구조에 철이 혼입될 수 있다.
본 발명의 바람직한 실시형태에서, 버퍼 층 구조는 적어도 2개의 응력-관리 층 시퀀스들을 포함하며, 여기서, 제2 응력-관리층 시퀀스는 제1 응력-관리층 시퀀스보다 기판에서 더 먼 거리에 배치되며, 제2 개재층 구조를 갖는다. 추가 개재층 구조들을 이용하여, 헤테로기판 상의 버퍼 층 구조의 응력 관리 및 이후의 활성 층들의 품질이 향상될 수 있다.
이는, 후속하는 것들 중 적어도 하나가 제1 개재층 구조와 상이한 제2 개재층 구조를 사용함으로써 추가로 향상될 수 있다: 개재층 구조의 개재층들 중 적어도 하나의 층 두께, 개재층 구조의 개재층들 중 적어도 하나에서의 p-형 도펀트 농도, 개재층 구조의 개재층들 중 적어도 하나의 재료 조성, 및 개재층 구조에서의 개재층들의 수.
다른 바람직한 실시형태는 버퍼 층 구조의 상부 상에 퇴적된 추가 III족-질화물층을 포함하며, 여기서, 추가 층은 구배된 p-형 도펀트 농도를 갖고, p-형 도펀트 농도는 버퍼 층에서 더 멀리 떨어진 추가 층의 제2 부분에서보다 버퍼 층에 인접한 추가 층의 제1 부분에서 더 높다. 바람직하게는 버퍼 층 구조는, 실리콘, SOI(silicon-on-insulator), 실리콘 카바이드(silicon carbide) 기판, 다이아몬드 또는 Ga2O3-기판과 같은 헤테로기판 상에 성장시킨다.
바람직한 실시형태들에서, 응력-관리층 시퀀스는 성장 동안 버퍼 층 구조에서 압축 응력을 도입하도록 구성되며, 이는 버퍼 층 구조를 성장 온도에서 실온으로 냉각시키는 동안 성장 후에 발달된(developing) 인장 응력을 완전히 또는 적어도 부분적으로 상쇄한다.
바람직하게는, 제1 및 제2 III족-질화물층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료는 제1 및 제2 III족-질화물층을 형성하는 제2 III족-질화물 재료보다 더 높은 알루미늄 함량을 갖는 2원, 3원 또는 4원의 제1 III족-질화물 재료이다. AlN, AlGaN, AlInGaN 또는 AlInN이 III족-질화물 개재층 재료를 형성하는 바람직한 재료들이다. 일부 실시형태들에서, III족-질화물 개재층 재료로 이루어진 층은 저온 층이며, 즉, 이는 인접한 제1 및 제2 III족-질화물층들보다 더 낮은 온도에서 성장한다. 또한, 특정 실시형태들에서 개재층 구조와 제1 및 제2 III족-질화물층들에서 유사한 성장 온도를 사용하는 것이 유용할 수 있다.
응력 관리 및 저항률을 추가로 향상시키기 위해, 본 발명의 실시형태는 헤테로기판과 응력-관리층 시퀀스 사이에 퇴적된 버퍼 스택을 추가로 포함하며, 상기 버퍼 스택은:
a) 헤테로기판으로부터 거리가 증가함에 따라 Ga 분율(fraction)이 증가하는, 조성 구배를 갖는 AlGaN 버퍼 층, 또는
b) 2가지 종류의 교대 III족-질화물층들의 스택에 의해 형성된 초격자
중 어느 하나를 포함하며,
여기서, 버퍼 스택은 적어도 1x1018 cm-3의 p-형 도펀트 농도를 갖는다.
전체 버퍼 층 구조에서 높은 저항률과 함께 추가로 개선된 응력-관리에 있어서, 버퍼 스택과 기판 간에 핵형성 층(nucleation layer)을 포함하는 본 발명의 실시형태가 바람직하며, 여기서, 핵형성 층은 적어도 1x1018 cm-3의 p-형 도펀트 농도를 갖는다.
추가 실시형태에서, 본 발명은, 본 발명의 제1 양태 또는 그의 실시형태들 중 하나에 따른 에피택셜 III족-질화물 버퍼 층 구조들을 포함하는, 헤테로기판 상의 III족-질화물 소자, 특히 트랜지스터, FET, 노멀리-온 또는 노멀리-오프 (MIS)-HEMT, 쇼트키 다이오드, PIN 구조에 관한 것이다. 본 발명에 따른 버퍼 층 구조들은 또한 LED 또는 레이저 다이오드들과 같은 광전자 소자들에 사용하기에 유리하다. 본 발명의 버퍼 층 구조를 포함함으로써 소자 성능이 상당히 향상된다.
바람직하게는, III족-질화물 소자는 1x1017 cm-3 이하, 바람직하게는 4x1016 cm-3 미만의 p-형 도펀트 농도를 의미하는, 비의도적으로만 도핑된 채널 활성 III족-질화물층을 포함한다. 활성층에서의 그러한 낮은 p-형 도펀트 농도는 활성 III족-질화물층에 높은 전도도가 요구되는 III족-질화물 소자의 매우 효율적인 성능을 가능하게 한다.
다른 실시형태에서, III족-질화물 소자는 HEMT이다. 여기서, 활성층은 채널 층을 형성한다. HEMT는 활성층 상에 배리어 층을 추가로 포함한다. 따라서, 채널 층과 배리어 층 간의 계면에 2DEG가 형성될 수 있다. 종래 기술에서 그와 같이 공지된 바와 같이, 채널 층과 활성 층들 간에 얇은 중간 층들(intermediate layers)을 사용할 수 있다. 바람직하게는, HEMT는 배리어 층 상에 캡 층(cap layer)을 추가로 포함한다. 캡 층은 하나 이상의 p-형 도펀트들을 포함할 수 있다. p-도펀트로서 또는 여기서의 p-형 도펀트들 중 하나로서도 탄소 또는 마그네슘이 사용될 수 있다.
제2 양태에서, 본 발명은 헤테로기판 상에 p-형 도핑된 III족-질화물 버퍼 층 구조를 제조하는 방법에 관한 것이며, 상기 방법은:
헤테로기판 상에 에피택셜 III족-질화물 버퍼 층 구조를 제조하는 단계를 포함하고, 여기서, 버퍼 층 구조는 제1 및 제2 III족-질화물층 사이에 이들에 인접하여 배치된 개재층 구조를 포함하는 응력-관리층 시퀀스를 포함하는 것으로서 제조되며, 개재층 구조는 제1 및 제2 III족-질화물층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고, 응력 관리층 시퀀스는, 적어도 1x1018 cm-3에서 시작하여, 개재층 구조에서 제1 및 제2 III족-질화물층들로의 전이시 적어도 2배만큼 감소하는 p-형 도펀트 농도 프로파일을 갖도록 제조된다.
바람직하게는, 퇴적 법으로서 MOVPE(metal-organic vapor epitaxy) 또는 MOCVD(metal-organic chemical vapor deposition)가 사용된다.
상기 방법의 바람직한 실시형태에서, 제1 및 제2 III족-질화물층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료로 이루어진 층을 제1 III족-질화물층 및 제2 III족-질화물층이 성장한 온도보다 더 낮은 온도에서 퇴적한다. 이러한 온도 관리, 성장 속도 및 V/III 비를 이용하여, III족-질화물 개재층 재료와 제1 또는 제2 III족 질화물층 간에 p-형 도펀트 농도의 큰 차이가 달성될 수 있다. 동시에, 이는 층 시퀀스의 응력-관리 기능에 유리하다.
상기 방법의 바람직한 실시형태에서, 응력-관리층 시퀀스의 퇴적 전에, 800 내지 1030 ℃의 온도에서 무-수소 캐리어 기체(hydrogen-free carrier gas), 바람직하게는 N2를 이용하여 기상 증착 기술(vapor phase deposition technique)에 의해 AlN 핵형성 층을 기판상에 퇴적한 다음, 800 내지 1030 ℃의 온도에서 전구체로서 테트라에틸갈륨(Tetraethylgallium) 및 트리메틸알루미늄(Trimethylaluminum)을 이용함으로써 응력-관리층 시퀀스를 퇴적하기 전에 버퍼 스택을 퇴적하고, 여기서, 버퍼 스택은:
a) 헤테로기판으로부터 거리가 증가함에 따라 Ga 분율이 증가하는, 조성 구배를 갖는 AlGaN 버퍼 층, 또는
b) 2가지 종류의 교대 III족-질화물층들의 스택에 의해 형성된 초격자
중 어느 하나를 포함한다.
AlN 핵형성 층 및 버퍼 스택의 성장 동안 저온은 1x1017 cm-3 초과의 탄소 농도들을 혼입시키기에 유리하고 더 나은 결정 품질을 초래한다.
버퍼 층 구조의 상이한 층들에서 p-형 도펀트 농도를 제어하기 위해, 성장 온도 이외의 몇 가지 성장 파라미터들이 제어 및 조정될 수 있다. 그 외에는 일정한 성장 조건들 하에서, 층의 준비에 사용된 질소 소스의 유속(flow rate)을 증가시키면, 층에서 p-형 도펀트 농도의 감소를 초래한다. 갈륨 전구체의 더 높은 유속에 의해 반대 효과가 달성된다. 층의 성장 동안 더 높은 V/III 비는 또한, 층에서 더 낮은 p-형 도펀트 농도를 초래한다. 반응기에서의 더 높은 대기압에 의해서 및 층의 성장 속도를 낮춤으로써 유사한 효과가 달성된다. p-형 도펀트 농도를 제어 및 조정하기 위한 추가 수단들은 예를 들어 CBr4, CCl4와 같은 특정 C-전구체들을 사용하는 것이다.
본 발명의 추가 실시형태들은 이하에서 하기와 같은 도면들을 참조로 설명될 것이다.
도 1은 본 발명의 제1 양태에 따른 버퍼 층 구조의 한 실시형태를 도시하고;
도 2는 본 발명의 제1 양태에 따른 버퍼 층 구조의 다른 실시형태를 도시하고;
도 3은 본 발명에 따른 III족-질화물 소자의 한 실시형태를 도시하고;
도 4의 a)는 본 발명에 따른 버퍼 층 구조를 기반으로 한 트랜지스터의 일부들에 대한 농도 다이어그램을 도시하고;
도 4의 b)는 도 4의 a)의 트랜지스터의 전류-전압 특성을 도시하고;
도 5는 본 발명의 제1 양태에 따른 버퍼 층 구조의 다른 실시형태를 도시하고;
도 6은 도 5의 구조의 변형예 1의 알루미늄 함량 프로파일(a)), 홀 농도 프로파일(b)) 및 0V에서의 밴드 갭 프로파일들(c))을 도시하고;
도 7은 도 5의 구조의 변형예 2의 알루미늄 함량 프로파일(a)), 홀 농도 프로파일(b)) 및 0V에서의 밴드 갭 프로파일들(c))을 도시하고;
도 8은 도 5의 구조의 변형예 3의 알루미늄 함량 프로파일(a)), 홀 농도 프로파일(b)) 및 300V에서의 밴드 갭 프로파일들(c))을 도시한다.
도 1은 본 발명의 제1 양태에 따른 버퍼 층 구조(100)의 한 실시형태를 도시한다. 본 실시형태에서는 실리콘 또는 실리콘 카바이드로 이루어진 기판(110) 상에, 중간 층을 성장시킬 수 있다. 이러한 중간 층은 도 1에 상세히 도시되지 않으며, 기판(110) 위에 공간으로만 나타낸다. 서브-층 구조(sub-layer structure)를 포함할 수 있는 그러한 중간 층은 핵형성 및 초기 격자 적응(initial lattice adaptation)을 달성하는 역할을 한다. 하지만, 일부 실시형태들에서, 중간 층은 생략될 수 있으며, 기판 바로 위에 버퍼 층 구조가 성장할 수 있다. 버퍼 스택 형태의 중간 층의 예들은 하기에 더 설명될 것이다.
버퍼 층 구조(100)는 응력-관리층 시퀀스(S)를 포함한다. 응력-관리층 시퀀스는 제1 III족-질화물층(120)과 제2 III족-질화물층(140) 간에 단일 개재층(130)이 개재된, 3개의 III족-질화물층들(120 내지 140)로 형성된다.
이 응력-관리층 시퀀스(S)에서, 제1 III족-질화물층(120)이 먼저 퇴적된다. 이는 GaN으로 이루어진다. 다른 실시형태들에서, 이는 AlGaN으로 이루어진다. 제1 III족-질화물층(120)의 두께는 통상적으로 300 내지 2000 nm이고, 예를 들어 590 nm이다.
제1 III족-질화물층(120) 바로 위에 단일 개재층(130)이 퇴적된다. 본 예에서, 이는 AlGaN으로 이루어진다. 다른 실시형태들은 AlN, 또는 AlInN, 또는 AlInGaN을 이용한다.
단일 개재층의 두께는 통상적으로 10 내지 50 nm이다. 본 예에서는 30 nm이다.
단일 개재층(130) 바로 위에, 제2 III족-질화물층(140)을 성장시킨다. 본 예에서, 이는, GaN인, 제1 III족-질화물층과 동일한 재료로 이루어진다. 다른 실시형태들에서, 이는 AlGaN으로 이루어진다. 그 두께는 통상적으로 300 nm 내지 1.5 ㎛이다. 본 예에서는 1 ㎛ 두께이다.
단일 개재층(130)은 1x1019 cm-3의 탄소 농도를 갖는다. 대조적으로, 제1 III족-질화물층 및 제2 III족-질화물층은 1x1018 cm-3 이하의 더 낮은 탄소 농도를 갖는다. 본 예에서, 이들의 탄소 농도는 1x1017 cm- 3이다. 제1 및 제2 III족-질화물층들(120 및 140)의 GaN와 비교하여 상이한 단일 개재층(130)의 AlGaN 조성으로 인해, 격자 상수들의 차이가 달성되며, 이는 밴드 갭의 차이와 상관관계가 있다. 격자 상수들의 차이는 헤테로기판 상의 성장에 의해 생성된 응력을 적어도 부분적으로 상쇄하는 응력 성분을 도입한다. 따라서, GaN-AlGaN-GaN으로 이루어진 응력-관리 층 시퀀스(S)는 버퍼 층 구조 및 그의 상부 상에 성장시킨 임의의 층들에서 발생하는 응력을 감소시킬 수 있다. 한편, 응력-관리층 시퀀스는 또한 기생 전도 채널들의 형성을 가능하게 하는 경향이 있는 밴드 구조 프로파일을 도입하며, 이는 심지어 GaN과 AlGaN 재료들 사이의 계면 근처에 2DEG를 포함할 수 있다. 특정 농도 수준들의 탄소를 도입함으로써 단일 개재층(130)과 제1 및 제2 III족-질화물층들(120 및 140)의 계면들에서 2DEG의 구축이 억제된다. 더 높은 탄소 농도로 인해, 특히 단일 개재층(130)은 또한, 그러한 버퍼 층 구조를 기반으로 한 고효율 전자 소자들의 이후 구축에 필요한 고 저항률을 나타낸다.
도 2는 본 발명의 제1 양태에 따른 버퍼 층 구조(200)의 다른 실시형태를 도시한다. 도 1의 버퍼 층 구조(100)에 비해, 버퍼 층 구조(200)는 제2 III족-질화물층(220)과 기판(210) 사이에 핵형성 층(255) 및 초격자(250)를 포함한다. 초격자(250) 및 핵형성 층은 중간 층의 예를 형성한다. 핵형성 층(255)은 AlN 층이다. 이 실시형태에서 초격자(250)는 두께가 100 nm인 고온 AlGaN/저온 AlGaN 초격자이다. 고온 및 저온 AlGaN 층들의 명목 조성(nominal composition)은 동일하다. 핵형성 층(255) 및 초격자(250)는 버퍼 층 구조(200)의 응력 관리를 더 향상시킨다. 이 예에서 핵형성 층(255) 및 초격자(250)는 5x1018 cm-3의 탄소 농도를 가지며, 이는 버퍼 층 구조의 저항률을 향상시킨다. 초격자의 다른 바람직한 실시형태들은 AlGaN/GaN 또는 AlN/GaN 초격자들이다.
버퍼 층 구조 내에 수 개의 제1 III족-질화물 개재층들을 사용함으로써, 특히, III족-질화물 재료들에 대한 격자 불일치가 특히 큰 실리콘 기판의 경우에, 응력 관리를 추가로 향상시킨다. 따라서, 제1 III족-질화물층(220), 단일 개재층(230) 및 제2 III족-질화물층(240)을 포함하는 응력-관리층 시퀀스(S) 상에, 응력 관리층 시퀀스의 2개의 반복부(repetition)가 퇴적된다. 첫 번째 반복부는 추가 단일 개재층(231) 및 추가 III족-질화물층(241)을 포함하며, III족-질화물층(240)은 제2 단일 개재층(231)에 대해 제1 III족-질화물층이며, 동시에 제1 단일 개재층(230)에 대해 제2 III족-질화물층이다. 두 번째 반복부는 추가 단일 개재층(232) 및 추가 III족-질화물층(242)을 포함한다. 여기서, III족-질화물층(241)은 제3 단일 개재층(232)에 대해 제1 III족-질화물층이며 제2 단일 개재층(231)에 대해 제2 III족 질화물층이다. 따라서, 제1 단일 개재층(230) 및 그의 반복부들(231, 232)은 모두, 비교하여 더 낮은 밴드 갭을 갖는 III족-질화물층들 사이에 이들에 인접하여 배치된다.
추가 실시형태에서, 단일 개재층들의 두께 이외의 특성들도 변화할 수 있으며, 바람직하게는 기판으로부터 멀어지는 방향으로 Al 함량이 감소할 수 있다. 다른 실시형태(미도시)에서, 더 낮은 밴드 갭을 갖는 하나 초과의 층이 제1 III족-질화물층(또는 그의 반복부들 중 임의의 것)에 후속할 수 있다.
이 실시형태에서 단일 개재층(231)은 단일 개재층(230)과 동일한 특성들(조성, 두께, 성장 온도)을 갖는다. III족-질화물층(241)은 제3 III족-질화물층(240)에 상응한다. 하지만, 본 예에서, 이는 제3 III족-질화물층(240)보다 다소 더 두껍고, 즉 2 ㎛ 두께이다. 따라서, 원래의 응력 관리층 시퀀스(S)의 상응하는 층들과 동일한 제2 응력 관리층 시퀀스(S1)의 층들을 갖는 것이 가능하지만 필요조건은 아니다. 제2 응력 관리층 시퀀스(S2)의 상이한 반복부들 사이의 층 두께들을 변화시키는 것도 또한 가능하다. 하지만, 제1 III족-질화물층(230)과 층들(231 및 232)에서의 상응하는 그의 반복부들의 두께는 동일한 것이 바람직하다.
도 3은 본 발명에 따른 III족-질화물 버퍼 층 구조의 응용 케이스로서 트랜지스터(300)를 도시한다. 이 실시형태에서, 실리콘 기판(310)으로부터 거리가 증가함에 따라 Ga 분율이 증가하는 AlGaN 버퍼 층(350)을 실리콘 기판(310) 상에 성장시킨다.
AlGaN 버퍼 층(350) 상에, 제1 III족-질화물층(320)과 제2 III족-질화물층(340) 사이에 단일 개재층(330)이 개재된 3개의 III족-질화물층들(320 내지 340)인 응력-관리층 시퀀스(S)가 형성된다. 이 층들의 상세한 특성들에 대해서는, 도 1의 실시형태의 층들(120 내지 140)에 대한 상기 설명을 참조한다.
응력-관리층 시퀀스(S)에 이어 후방 배리어 층(back barrier layer)(360)이 후속한다. 후방 배리어 층(360)은 AlGaN으로 이루어지며, 후방 배리어 층(360)과 제3 III족-질화물층(340)간의 계면에서 1x1018 cm-3의 탄소 농도로 시작하여, 후방 배리어 층(360)과 후속하는 활성층(370) 간의 계면에서 4x1016 cm-3 미만의 탄소 농도로 끝나는, 구배된 탄소 농도를 갖는다.
트랜지스터의 작동시 활성인 2DEG 전하 캐리어 채널을 포함하는 채널 층을 형성하는 활성층(370)은 GaN으로 이루어지며 4x1016 cm-3의 탄소 농도를 갖는다. 본 예에서, 이는 40 nm 두께이다. 설명된 구조를 기반으로 한 트랜지스터는 후속하는 특성들을 나타낸다: 약 1x1013 cm-3의 전하 캐리어 밀도, 1000-2500 cm2/(V·s)의 높은 전자 이동도, 및 400 Ω/sq.보다 확실히 아래인 낮은 시트 저항.
활성층(370) 상에 배리어 층(380)을 성장시킨다. 본 예에서 배리어 층은 AlGaN(AlGaInN) 층이다. 다른 실시형태들에서, 채널 층에 존재하는 전하 캐리어들을 위한 잠재적 배리어를 형성하기에 적합한 다른 조성들을 사용할 수 있다. 본 예에서 배리어 층은 25 nm의 두께를 갖는다. 배리어 층(380) 상에 캡 층(390)을 성장시키고 트랜지스터 구조의 최상부 층(콘택들은 무시)을 형성한다. d 모드 HEMT 소자들에 대한 본 경우에 있어서, 캡 층(390)은 두께가 4 nm인 p-도핑 GaN 층이다. 캡 층(390)에서, 도펀트로서 본 예에서 1017 cm-3의 농도 수준으로 탄소가 사용된다.
이 실시형태의 버퍼 층 구조는 전체 구조의 바람직한 응력 관리를 초래하며 동시에 활성 층들 아래에서 고 저항을 달성한다. 구배를 갖는 후방 배리어 층(360)은 추가로, 캐리어들이 버퍼 층 구조의 아래 층들 및 기판으로 들어가는 것을 방지하며, 이는 소자의 전기적 성능을 향상시킨다. 버퍼 층 구조상에 성장시킨 활성층(370)(GaN 또는 InGaN)은 그의 낮은 탄소 농도로 인해 높은 결정 품질 및 낮은 저항을 나타낸다. GaN 캡 층(390)을 이용함으로써 콘택 구조들 및 외부 소자들에 대한 양호한 전기 접촉이 달성된다. HEMT 소자의 직렬 저항을 감소시키기 위해, 오믹 콘택 형성을 위한 측면 부분들의 GaN-캡 및 AlGaN-층의 일부를 추가 리세스 식각하는 것이 바람직하다.
도 4의 a)는 SIMS(secondary ion mass spectroscop) 측정으로부터 수득된 바와 같은, 본 발명에 따른 버퍼 층 구조를 기반으로 한 트랜지스터의 일부들에 대한 농도 다이어그램을 도시한다. 도 4의 b)는 도 4의 a)의 트랜지스터의 전류-전압 특성을 도시한다.
도 4의 a)는 버퍼 층 구조를 포함하는 트랜지스터의 일부에 대한 깊이의 함수로서 대수 눈금(logarithmic scale) 상의 알루미늄 농도(4000), 탄소 농도(4100) 및 산소 농도(4200)의 선들을 도시한다. 알루미늄 농도(4000)의 최대치들(430, 431, 432 및 433)은 단일 개재층들의 위치들에서 검출된다. 이는 단일 개재층들의 AlGaN 화학양론에 대한 Al의 기여(contribution)를 나타낸다.
알루미늄 선(4000)의 최대치(480)는 AlGaN 배리어 층을 나타낸다. 도 4의 a)의 다이어그램에서 볼 수 있는 바와 같이, 탄소 농도(4100) 및 산소 농도도 또한 제1 III족-질화물층들의 위치들에서, 즉, Al 피크들에서 각각 최대치들을 나타낸다. 단일 개재층들에서의 탄소 농도는 2x1020 cm-3인 반면, 단일 개재층들 간의 GaN 층들에서의 탄소 농도는 1x1017 cm-3 약간 아래이다. 따라서, 단일 개재층들에서의 탄소 농도는 그 사이의 GaN 층들에서보다 3 자릿수 더 높다. 이로써 버퍼 층 구조에서 2DEG의 형성이 억제된다. 도 4의 b)의 다이어그램에 도시된 바와 같이, 탄소 함량이 높은 설명된 버퍼 층 구조를 기반으로 한 트랜지스터(4300)는 높은 파괴 전압 및 낮은 누설 전류를 나타낸다. 본 발명에 따른 트랜지스터의 특성 곡선은 여기서, 개재층 구조들에 1x1018 cm-3 미만의 낮은 p-형 농도가 사용된다는 사실에 있어서 청구된 구조와 상이한 버퍼 층 구조를 기반으로 한 트랜지스터의 특성 곡선(4301)과 비교된다.
도 5는 본 발명의 제1 양태에 따른 버퍼 층 구조(500)의 다른 실시형태를 도시한다. 도 1 내지 4의 버퍼 층 구조들과 비교하여, 버퍼 층 구조(500)는 단일 층 대신에 3개의 상이한 층들을 포함하는 개재층 구조(530)를 포함한다. 이 예에서 비의도적으로 도핑된 GaN로 이루어진 제1 III족-질화물층(520)을 성장시킨 후, 또한 GaN으로 구성된 제2 III족-질화물 개재층(536)을 성장시킨다. 제2 III족-질화물 개재층에 이어 제1 III족-질화물 개재층(535) 및 제3 III족-질화물 개재층(537)이 후속하고, 제3 III족-질화물 개재층(537)도 또한 GaN로 구성되며 제2 III족-질화물층(540)이 후속한다. 제2 및 제3 III족-질화물 개재층들(535 및 537)은 이 실시형태에서 50 nm의 두께를 갖는다. 20 내지 200 nm의 두께들이 이들 층들에 바람직하다. 제1 III족-질화물 개재층(535)은, 이 경우 AlGaN인 제1 및 제2 III족-질화물층들(520,540)의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고, 30 nm의 두께를 갖는다. 제1 III족-질화물 개재층(535)의 Al 함량 및 p-도펀트 농도의 상이한 변형들을 포함하는, 버퍼 층 구조의 후속하는 변형들 및 2DEG 구축 방지에 대한 그들의 효과들이 제시될 것이다.
변형예 1
도 5에 도시된 층 구조의 변형예 1은 알루미늄 함량이 일정한 제1 III족-질화물 개재층(535)의 사용을 포함한다. 이 구조에 대한 알루미늄 함량 프로파일은 원칙적으로 도 6의 a)에 도시된다. 전술한 바와 같이, 이 실시형태에서 제2 및 제3 III족-질화물 개재층들(536 및 537)뿐만 아니라 제1 및 제2 III족-질화물층들(520 및 540)도 GaN으로 이루어진다. 제1 III족-질화물 개재층(535)은 AlGaN으로 구성된다. 도 6의 b)는 그 구조에 대한 홀 농도 프로파일을 도시하고, 홀 농도는 전체 개재층 구조 내에서, 따라서 모든 3개의 III족-질화물 개재층들(535, 536 및 537)에서 5x1018 cm- 3이다. 제1 및 제2 III족-질화물층들(520 및 540)은 비의도적으로 도핑된다. 개재층 구조에서 홀 농도는 개재층들을 마그네슘 또는 탄소로 의도적으로 도핑함으로써 달성된다. 이 층 구조에 대해 도시된 홀 농도 프로파일은 도 6의 c)에 도시된 층 구조의 에너지 프로파일들을 초래하며, 601은 전도대 에너지 프로파일(conduction band energy profile)을 나타내고, 602는 가전자대 프로파일(valence band profile)을 나타낸다. 도 6c에서 볼 수 있는 바와 같이, AlGaN과 GaN 간의 계면들, 따라서 제1 III족-질화물 개재층(535)과 제2 및 제3 III족-질화물 개재층들(536 및 537) 간의 계면들에서 2DEG의 구축이 효과적으로 억제된다.
변형예 2
도 5에 도시된 층 구조의 변형예 2는 알루미늄 함량이 구배된 제1 III족 질화물 개재층(535)의 사용을 포함한다. 이 구조에 대한 알루미늄 함량 프로파일은 원칙적으로 도 7의 a)에 도시된다. 이 실시형태에서 제2 및 제3 III족-질화물 개재층들(536 및 537) 뿐만 아니라 제1 및 제2 III족-질화물층들(520 및 540)도 GaN으로 이루어진다. 제1 III족-질화물 개재층(535)의 알루미늄 함량은 제2 III족-질화물 개재층(536)에 대한 계면에서 10% 내지 제3 III족-질화물 개재층(537)에 대한 계면에서 70%까지 증가한다. 증가는 다이어그램에 도시된 바와 같이 연속적일 수 있거나 단계적일 수 있다.
도 7의 b)는 이 구조에 대한 홀 농도 프로파일을 도시하며, 이 실시형태에 대한 홀 농도는 전체 개재층 구조 내에서, 따라서 모든 3개의 III족-질화물 개재층들(535, 536 및 537) 내에서 1x1018 cm- 3이다. 제1 및 제2 III족-질화물층들(520 및 540)은 비의도적으로 도핑된다.
도 7의 c)에서 볼 수 있는 바와 같이, 제1 III족-질화물 개재층으로서 구배를 갖는 AlGaN 층이 사용될 경우 p-도펀트 농도보다 각각 비교적 더 작은 홀 농도로, AlGaN과 GaN 사이의 계면들, 따라서 제1 III족-질화물 개재층(535)과 제2 및 제3 III족-질화물 개재층들(536 및 537) 사이의 계면들에서 2DEG의 구축이 효과적으로 억제된다.
변형예 3
도 5에 도시된 층 구조의 변형예 3은 변형예 2와 비교하여 기생 2DEG의 구축이 효과적으로 억제될 수 있는 다른 유리한 홀 농도 프로파일을 도시한다. 도 8의 a)에 도시된, 상기 구조에 대한 알루미늄 함량 프로파일은 원칙적으로 도 7의 a)에 도시된 것과 동일하다.
도 8b는 상기 구조에 대한 홀 농도 프로파일을 도시하며, 이 실시형태에 대한 홀 농도는 제2 및 제3 III족-질화물 개재층들(536 및 537)에서만 5x1018 cm-3이고, 제1 III족-질화물 개재층(535) 뿐만 아니라 제1 및 제2 III족-질화물층들(520 및 540)도 비의도적으로 도핑된다.
300V에서의 상기 구조에 대한 에너지 밴드들이 도시된 도 8의 c)에서 볼 수 있는 바와 같이, 심지어 작동 중에도 제2 및 제3 III족-질화물 개재층들(536 및 537)의 도핑 수준이 충분히 높을 경우 제1 III족-질화물 개재층(535)을 의도적으로 도핑하지 않고도, AlGaN과 GaN 사이의 계면들, 따라서 제1 III족-질화물 개재층(535)과 제2 및 제3 III족-질화물 개재층들(536 및 537) 사이의 계면들에서 2DEG의 구축이 또한 효과적으로 억제될 수 있다.
도 2에 설명된 바와 같이, 3개의 III족-질화물 개재층들을 포함하는 설명된 개재층 구조들도 갖는 단일 개재층들과 관련하여, 응력-관리층 시퀀스의 반복부들이 유리하다. 예를 들어, AlN으로 이루어진 단일 개재층을 포함하는 제1 응력-관리층 시퀀스에 이어 GaN-AlGaN-GaN의 3층 개재층 구조를 각각 포함하는 3개의 응력-관리층 시퀀스들이 후속하는 것이 유리할 수 있다.

Claims (21)

  1. 헤테로기판 상의 에피택셜 III족-질화물 버퍼 층 구조로서,
    상기 버퍼 층 구조는, 제1 및 제2 III족-질화물 층들 사이에서 상기 제1 및 제2 III족-질화물 층들에 인접하여 배치된 제1 개재층 구조(interlayer structure)를 포함하는 제1 응력-관리층 시퀀스(stress-management layer sequence)를 포함하고, 상기 제1 개재층 구조는 상기 제1 및 제2 III족-질화물 층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고, p-형 도펀트 농도 프로파일(p-type-dopant-concentration profile)은, 적어도 1x1018 cm-3에서 시작하여, 상기 제1 개재층 구조로부터 상기 제1 및 제2 III족-질화물 층들로의 전이(transition) 시에 절반 이하로 감소하는, 에피택셜 III족-질화물 버퍼 층 구조.
  2. 제1항에 있어서, 상기 p-형 도펀트 농도 프로파일은 상기 제1 개재층 구조로부터 상기 제1 및 제2 III족-질화물 층들로의 전이 시에 적어도 한 자릿수(one order of magnitude)만큼 감소하는, 에피택셜 III족-질화물 버퍼 층 구조.
  3. 제1항에 있어서, 상기 p-형 도펀트 농도 프로파일은 상기 제1 개재층 구조로부터 상기 제1 및 제2 III족-질화물 층들로의 전이 시에 적어도 두 자릿수(two orders of magnitude)만큼 감소하는, 에피택셜 III족-질화물 버퍼 층 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 p-형 도펀트 농도는 상기 제1 개재층 구조 전체에 걸쳐 일정한, 에피택셜 III족-질화물 버퍼 층 구조.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 개재층 구조는 단일 층이고, 상기 III족-질화물 개재층 재료는, 상기 제1 및 제2 III족-질화물 층들보다 더 큰 밴드 갭을 갖는 균일한 조성을 갖고, 상기 제1 개재층 구조에서의 상기 p-형 도펀트의 농도는 적어도 6x1018 cm-3인, 에피택셜 III족-질화물 버퍼 층 구조.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 개재층 구조는, 제2 III족-질화물 개재층과 제3 III족-질화물 개재층 사이에서 상기 제2 III족-질화물 개재층과 제3 III족-질화물 개재층에 인접하여 배치되는 제1 III족-질화물 개재층을 포함하고,
    상기 제1, 제2 및 제3 III족-질화물 개재층은 각각 균일한 조성을 갖고,
    상기 제1 III족-질화물 개재층의 밴드 갭은 상기 제2 III족-질화물 개재층 및 상기 제3 III족-질화물 개재층의 밴드 갭들보다 더 크고,
    상기 제1 개재층 구조 전체에 걸쳐 상기 p-형 도펀트 농도는 적어도 5x1018 cm-3인, 에피택셜 III족-질화물 버퍼 층 구조.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 개재층 구조는, 제2 III족-질화물 개재층과 제3 III족-질화물 개재층 사이에서 상기 제2 III족-질화물 개재층과 제3 III족-질화물 개재층에 인접하여 배치되는 제1 III족-질화물 개재층을 포함하고, 상기 제1 III족-질화물 개재층은 조성 구배를 갖는(compositionally graded), 에피택셜 III족-질화물 버퍼 층 구조.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 개재층 구조는, 제2 III족-질화물 개재층과 제3 III족-질화물 개재층 사이에서 상기 제2 III족-질화물 개재층과 제3 III족-질화물 개재층에 인접하여 배치되는 제1 III족-질화물 개재층을 포함하고,
    상기 제2 III족-질화물 개재층, 또는 상기 제3 III족-질화물 개재층, 또는 상기 제2 및 제3 III족-질화물 개재층은 조성 구배를 갖는, 에피택셜 III족-질화물 버퍼 층 구조.
  9. 제7항에 있어서, 상기 제1 III족-질화물 개재층은, 상기 기판으로부터의 거리가 증가함에 따라 증가하는 Al 몰분율(mole fraction)을 갖는 AlGaN으로 이루어지는, 에피택셜 III족-질화물 버퍼 층 구조.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 더 큰 밴드 갭을 갖는 상기 III족-질화물 개재층 재료는, 상기 제1 또는 제2 III족-질화물 층 중 어느 하나보다, 또는 상기 제1 및 제2 III족-질화물 층들 양쪽 모두보다 더 큰 산소 농도를 추가로 갖는, 에피택셜 III족-질화물 버퍼 층 구조.
  11. 제7항에 있어서, 상기 p-형 도펀트의 농도는 상기 제1 III족-질화물 개재층에서보다 상기 제2 및 제3 III족-질화물 개재층들에서 더 높은, 에피택셜 III족-질화물 버퍼 층 구조.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 p-형 도펀트는 탄소 또는 마그네슘, 또는 탄소와 마그네슘의 조합인, 에피택셜 III족-질화물 버퍼 층 구조.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 또는 제2, 또는 상기 제1 및 제2 III족-질화물 층은 1x1016 /cm3와 1x1018 /cm3 사이의 p-형 도펀트 농도를 갖는, 에피택셜 III족-질화물 버퍼 층 구조.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서, 적어도 2개의 응력-관리층 시퀀스들을 포함하고, 상기 제1 응력-관리층 시퀀스보다 상기 기판으로부터 더 먼 거리에 배치된 제2 응력-관리층 시퀀스가 제2 개재층 구조를 갖는, 에피택셜 III족-질화물 버퍼 층 구조.
  15. 제14항에 있어서, 상기 제2 개재층 구조는, 개재층 구조의 개재층들 중 적어도 하나의 층 두께, 개재층 구조의 개재층들 중 적어도 하나에서의 p-형 도펀트 농도, 개재층 구조의 개재층들 중 적어도 하나의 재료 조성, 및 개재층 구조에서의 개재층들의 수 중 적어도 하나에 있어서 상기 제1 응력-관리층 시퀀스의 상기 제1 개재층 구조와는 상이한, 에피택셜 III족-질화물 버퍼 층 구조.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서, 추가의 III족-질화물 층이 상기 버퍼 층 구조의 상부 상에 퇴적되고, 상기 추가의 층은 구배된 p-형 도펀트 농도 프로파일을 갖고, 상기 p-형 도펀트 농도는, 상기 버퍼 층으로부터 더 멀리 떨어진 상기 추가의 층의 제2 부분에서보다 상기 버퍼 층에 인접한 상기 추가의 층의 제1 부분에서 더 높은, 에피택셜 III족-질화물 버퍼 층 구조.
  17. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 헤테로기판은 실리콘 기판, SOI(silicon-on-insulator) 기판, 또는 실리콘 카바이드(silicon carbide) 기판 중 어느 하나인, 에피택셜 III족-질화물 버퍼 층 구조.
  18. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 헤테로기판과 상기 응력-관리층 시퀀스 사이에 퇴적된 버퍼 스택(buffer stack)을 더 포함하고,
    상기 버퍼 스택은,
    a) 상기 헤테로기판으로부터의 거리가 증가함에 따라 증가하는 Ga 분율(fraction)을 가지는, 조성 구배를 갖는 AlGaN 버퍼 층, 또는
    b) 2가지 종류의 교대하는 III족-질화물 층들의 스택에 의해 형성된 초격자(superlattice)
    중 어느 하나를 포함하고,
    상기 버퍼 스택은 적어도 1x1017 cm-3의 p-형 도펀트 농도를 갖는, 에피택셜 III족-질화물 버퍼 층 구조.
  19. III족-질화물 소자로서,
    상기 III족-질화물 소자는, 제1항 내지 제3항 중 어느 한 항에 따른 헤테로기판 상의 에피택셜 III족-질화물 버퍼 층 구조를 포함하는 트랜지스터, FET, 노멀리-온(normally-on) 또는 노멀리-오프(normally-off) HEMT 또는 MIS-HEMT, 쇼트키 다이오드, PIN 다이오드, LED를 포함하는 III족-질화물 소자.
  20. 헤테로기판 상에 p-형 도핑된 III족-질화물 버퍼 층 구조를 제조하기 위한 방법으로서,
    헤테로기판 상에 에피택셜 III족-질화물 버퍼 층 구조를 제조하는 단계
    를 포함하고,
    상기 버퍼 층 구조는, 제1 및 제2 III족-질화물 층들 사이에서 상기 제1 및 제2 III족-질화물 층들에 인접하여 배치된 개재층 구조를 포함하는 응력-관리층 시퀀스를 포함하고, 상기 개재층 구조는 상기 제1 및 제2 III족-질화물 층들의 재료들보다 더 큰 밴드 갭을 갖는 III족-질화물 개재층 재료를 포함하고,
    상기 응력-관리층 시퀀스는, 적어도 1x1018 cm-3에서 시작하여, 상기 개재층 구조로부터 상기 제1 및 제2 III족-질화물 층들로의 전이 시에 절반 이하로 감소하는 p-형 도펀트 농도 프로파일을 갖도록 제조되는, p-형 도핑된 III족-질화물 버퍼 층 구조를 제조하기 위한 방법.
  21. 제20항에 있어서, 상기 응력-관리층 시퀀스를 제조하기 이전에,
    무-수소 캐리어 기체(hydrogen-free carrier gas)를 이용하여 기상 증착 기술(vapor phase deposition technique)에 의해 800 내지 1030 ℃의 온도에서 AlN 핵형성 층을 상기 기판 상에 퇴적하는 단계, 및
    상기 응력-관리층 시퀀스를 퇴적하기 이전에, 800 내지 1030 ℃의 온도에서 전구체들로서 테트라에틸갈륨(Tetraethylgallium) 및 트리메틸알루미늄(Trimethylaluminum)을 이용함으로써 버퍼 스택을 퇴적하는 단계
    를 더 포함하고,
    상기 버퍼 스택은,
    a) 상기 헤테로기판으로부터의 거리가 증가함에 따라 증가하는 Ga 분율을 가지는, 조성 구배를 갖는 AlGaN 버퍼 층, 또는
    b) 2가지 종류의 교대하는 III족-질화물 층들의 스택에 의해 형성된 초격자
    중 어느 하나를 포함하고,
    상기 핵형성 층 및 상기 버퍼 스택은 적어도 1x1018 cm-3의 p-형 도펀트 농도를 갖도록 제조되는, p-형 도핑된 III족-질화물 버퍼 층 구조를 제조하기 위한 방법.
KR1020157022005A 2013-02-15 2014-02-14 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 KR101854021B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13155540.1A EP2767620A1 (en) 2013-02-15 2013-02-15 P-doping of group-III-nitride buffer layer structure on a heterosubstrate
EP13155540.1 2013-02-15
PCT/EP2014/052957 WO2014125092A1 (en) 2013-02-15 2014-02-14 P-doping of group-iii-nitride buffer layer structure on a heterosubstrate

Publications (2)

Publication Number Publication Date
KR20150120357A KR20150120357A (ko) 2015-10-27
KR101854021B1 true KR101854021B1 (ko) 2018-05-02

Family

ID=47715914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022005A KR101854021B1 (ko) 2013-02-15 2014-02-14 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑

Country Status (5)

Country Link
US (4) US9496349B2 (ko)
EP (4) EP3708699A1 (ko)
KR (1) KR101854021B1 (ko)
CN (5) CN107068749B (ko)
WO (1) WO2014125092A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6261437B2 (ja) * 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9337023B1 (en) 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
JP6582736B2 (ja) * 2015-08-25 2019-10-02 富士電機株式会社 窒化物半導体装置の製造方法
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
CN105336605B (zh) * 2015-11-09 2018-05-11 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
US10529561B2 (en) 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
FR3049762B1 (fr) * 2016-04-05 2022-07-29 Exagan Structure semi-conductrice a base de materiau iii-n
DE102016111844A1 (de) 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
CN106653840A (zh) * 2016-11-15 2017-05-10 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法
CN106711297B (zh) * 2016-12-21 2019-05-14 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片的生长方法
CN107706238B (zh) * 2017-03-24 2020-05-05 苏州能讯高能半导体有限公司 Hemt器件及其制造方法
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
TWI678723B (zh) * 2018-10-26 2019-12-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
CN111146269A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
CN109920883B (zh) * 2019-01-23 2020-10-16 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
WO2020230317A1 (ja) * 2019-05-16 2020-11-19 日本電信電話株式会社 半導体積層構造
US11201217B2 (en) * 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
CN110611003B (zh) * 2019-08-16 2022-04-08 中山大学 一种n型AlGaN半导体材料及其外延制备方法
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
US20220384583A1 (en) * 2021-01-26 2022-12-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US20220375876A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
GB2609206A (en) * 2021-07-22 2023-02-01 Iqe Plc A hemt
GB2612372A (en) * 2021-11-02 2023-05-03 Iqe Plc A layered structure
DE102022003646A1 (de) 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062556A1 (en) * 2009-09-14 2011-03-17 Covalent Materials Corporation Compound semiconductor substrate

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850324B2 (ja) * 1999-07-16 2012-01-11 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド 窒化物半導体素子および窒化物半導体レーザ素子
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
DE10256911B4 (de) * 2002-11-30 2008-02-07 Azzurro Semiconductors Ag Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
JP2004247412A (ja) * 2003-02-12 2004-09-02 Yamaha Corp 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor
JP4316454B2 (ja) * 2004-09-10 2009-08-19 株式会社東芝 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US7364988B2 (en) * 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
CN101449366A (zh) * 2006-06-23 2009-06-03 国际商业机器公司 使用ⅲ-ⅴ族化合物半导体及高介电常数栅极电介质的掩埋沟道金属氧化物半导体场效应晶体管
CN100495724C (zh) * 2006-09-06 2009-06-03 中国科学院半导体研究所 氮化镓基异质结场效应晶体管结构及制作方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
TWI373883B (en) * 2008-10-03 2012-10-01 Azure Shine Int Inc Satellite antenna apparatus and transceiver module thereof
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN101871098B (zh) * 2009-04-22 2012-10-10 北京大学 一种高晶体质量高阻GaN外延层的生长方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
WO2011075579A1 (en) * 2009-12-18 2011-06-23 First Solar, Inc. Photovoltaic device including doped layer
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US8502273B2 (en) * 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
US9029911B2 (en) * 2011-08-10 2015-05-12 Lg Innotek Co., Ltd. Light emitting device
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
CN102646700B (zh) * 2012-05-07 2015-01-28 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102903615B (zh) * 2012-10-18 2018-02-06 中山大学 一种p型GaN与AlGaN半导体材料的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062556A1 (en) * 2009-09-14 2011-03-17 Covalent Materials Corporation Compound semiconductor substrate

Also Published As

Publication number Publication date
EP3154092A2 (en) 2017-04-12
US9496349B2 (en) 2016-11-15
US20180331187A1 (en) 2018-11-15
EP3154092A3 (en) 2017-07-05
US20150357419A1 (en) 2015-12-10
CN105229207B (zh) 2020-06-30
WO2014125092A1 (en) 2014-08-21
US20170373156A1 (en) 2017-12-28
CN107799583A (zh) 2018-03-13
CN107799583B (zh) 2023-04-07
EP3282041B1 (en) 2020-06-24
US10211296B2 (en) 2019-02-19
CN107068749B (zh) 2020-12-08
EP3708699A1 (en) 2020-09-16
EP3282041A1 (en) 2018-02-14
US20170077242A1 (en) 2017-03-16
CN107068749A (zh) 2017-08-18
US9786744B2 (en) 2017-10-10
US10026814B2 (en) 2018-07-17
CN111540781A (zh) 2020-08-14
CN108807507A (zh) 2018-11-13
EP3154092B1 (en) 2021-12-15
CN105229207A (zh) 2016-01-06
CN108807507B (zh) 2021-09-03
KR20150120357A (ko) 2015-10-27
CN111540781B (zh) 2023-09-22
EP2767620A1 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
KR101854021B1 (ko) 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP4381380B2 (ja) 半導体装置及びその製造方法
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
JP4530171B2 (ja) 半導体装置
KR101884504B1 (ko) Iii족-질화물 노멀리-오프 트랜지스터용 층 구조
JP2011166067A (ja) 窒化物半導体装置
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US20210050216A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
CN111406306A (zh) 半导体装置的制造方法、半导体装置
EP2698823A1 (en) Semiconductor device
KR101364026B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20180060426A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant