CN107799583B - 在异质基底上的第III族氮化物缓冲层结构的p型掺杂 - Google Patents

在异质基底上的第III族氮化物缓冲层结构的p型掺杂 Download PDF

Info

Publication number
CN107799583B
CN107799583B CN201710991535.3A CN201710991535A CN107799583B CN 107799583 B CN107799583 B CN 107799583B CN 201710991535 A CN201710991535 A CN 201710991535A CN 107799583 B CN107799583 B CN 107799583B
Authority
CN
China
Prior art keywords
interlayer
group iii
nitride
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710991535.3A
Other languages
English (en)
Other versions
CN107799583A (zh
Inventor
S·吕特根
S·穆拉德
A·基特尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Azur Space Solar Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power GmbH filed Critical Azur Space Solar Power GmbH
Priority to CN201710991535.3A priority Critical patent/CN107799583B/zh
Publication of CN107799583A publication Critical patent/CN107799583A/zh
Application granted granted Critical
Publication of CN107799583B publication Critical patent/CN107799583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及在异质基底上的外延第III族氮化物缓冲层结构(100)，其中该缓冲层结构(100)包括至少一个应力管理层序列S，该应力管理层序列包括位于第一和第二第III族氮化物层(120，140)之间及与其相邻的间层结构(530)，其中该间层结构(530)包括具有比第一和第二第III族氮化物层(120，140)的材料更大的带隙的第III族氮化物间层材料，其中p型掺杂剂浓度分布由至少1×1018cm‑3开始在由间层结构(530)至第一和第二第III族氮化物层(120，140)的过渡中降低至少2倍。

Description

在异质基底上的第III族氮化物缓冲层结构的p型掺杂
本申请是申请日为2014年2月14日的名称为“在异质基底上的第III族氮化物缓冲层结构的p型掺杂”的申请号为201480009187.X的发明专利申请的分案申请。
技术领域
本发明涉及在异质基底上的外延第III族氮化物缓冲层结构。还涉及器件结构，特别是晶体管、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)的层结构，特别是常开或常关的HEMT或金属-绝缘层-半导体(MIS)HEMT、肖特基二极管或P-I-N结构。
背景技术
大多数基于第III族氮化物的器件结构，特别是如今用于射频(RF)或高压(HV)功率转换器件的晶体管结构，是在异质基底上制造的，即在不同于第III族氮化物材料的材料的基底上，如Si、SiC或Al2O3(蓝宝石)基底。使用Si作为异质基底的能力是特别有利的，因为这允许使用比较廉价的具有大的工业标准直径的晶片，还因为其形成了将第III族氮化物器件单片集成到由CMOS或相关技术制成的硅基集成电路中的基础。
该外延第III族氮化物层结构在异质基底上生长，但是要求在基底与一个或多个有源层之间复杂的缓冲层结构以管理晶体结构中的应力和缺陷。
为了控制在第III族氮化物层结构中的缓冲层结构的电阻特性，Fe掺杂被广泛使用。然而，使用Fe具有一些缺点。更具体而言，Fe掺杂导致微晶结构的非期望的倾斜和扭曲，可由X射线衍射(XRD)提示。此外，本发明的发明人发现，Fe在外延层结构生长期间作为掺杂剂供应时向着沟道层发生偏析，其在运行中承载二维电子气，下面简写为2DEG。在沟道层中存在Fe对于在2DEG中获得所期望的高电子浓度是有害的。最后，Fe掺杂导致用于沉积第III族氮化物层结构的反应器发生非期望的Fe污染。这导致非期望的Fe背景掺杂，典型地在名义上未掺杂的上层HEMT器件层中及在晶片表面上浓度最高为约1017cm-3。因为Fe的存在诱发载荷子的陷阱，所以非故意的Fe掺杂降低了基于第III族氮化物的HEMT器件的导通电阻Ron的动态行为。由于污染风险，并不认为Fe掺杂是与CMOS法中的晶片加工相容的。这造成了将第III族氮化物器件的制造集成到现有的广泛建立的对硅晶片的CMOS生产线的障碍。
文献US 7,884,393公开了使用GaN基底形式的同质基底以获得在同质基底上生长的外延第III族氮化物层结构中极低的位错密度。通过在同质基底上生长获得的低位错密度使得该层结构的不同层中的碳浓度在一定程度上是可变的。通过在同质基底上生长并控制碳浓度，根据US 7,884,393，改善了第III族氮化物场效应晶体管和HEMTs的缓冲层和沟道层的品质。作为专利申请，US 7,884,393描述了一种在GaN基底上生长的HEMT结构，其具有直接在GaN基底上沉积的单一高阻缓冲层、直接在缓冲层上沉积的单一GaN沟道层和直接在沟道层上沉积的单一势垒层。该缓冲层在不同的实施方案中由GaN或AlGaN制成并且具有4×1017cm-3或更高的碳浓度。在US 7,884,393中公开的缓冲层的最高碳浓度为2×1018cm-3。相邻的沟道层并不形成一部分的缓冲层，但是形成HEMT的有源层。其是由GaN或InGAN制成的，并且具有不大于4×1016cm-3的碳浓度。在US 7,884,393中将在沟道层中较低的碳浓度描述为获得高纯度及由此获得高电子迁移率所期望的。
然而，与在同质基底上生长的情况相比，在异质基底特别是硅上生长的第III族氮化物缓冲层结构具有明显更高的位错密度。这一高位错密度目前无法避免。在异质基底上根据现有技术的缓冲层结构中获得的典型的位错密度在5×107至5×109cm-2的范围内。
发明内容
在本说明书中所公开的本发明的第一方面是在异质基底上的外延第III族氮化物缓冲层结构。该缓冲层结构包括至少一个应力管理层序列，该应力管理层序列包括位于第一和第二第III族氮化物层之间及与其相邻的间层结构，其中该间层结构包括具有比第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料，其中p型掺杂剂浓度分布由至少1×1018cm-3开始在由该间层结构至第一和第二第III族氮化物层的过渡中降低至少2倍。
p型掺杂剂浓度分布符合空穴浓度分布，条件是不产生补偿效应。若必须考虑补偿效应，则p型掺杂剂浓度高于所期望的空穴浓度。例如，p型掺杂剂浓度可以比所实现的空穴浓度高5、10、20、50或100倍。因此，在不同的实施方案中，考虑了补偿效应的p型掺杂剂浓度分布，例如由至少1×1019cm-3(10倍)或者由1×1020cm-3(100倍)开始在由该间层结构至第一和第二第III族氮化物层的过渡中降低至少2倍。
合适的p型掺杂剂例如是碳和镁。
本发明的缓冲层结构是基于以下认识，在制造过程中对在异质基底上生长的第III族氮化物施加相当大的应力。与在同质基底上的沉积相比，这要求在缓冲层结构中特殊的应力管理。一种应力管理措施包括在该缓冲层结构中位于具有比第III族氮化物间层材料更小的带隙的第一第III族氮化物层和第二第III族氮化物层之间及与其相邻的间层结构的应力管理层序列。然而，提供该应力管理层序列意味着在缓冲层结构中形成非期望的寄生的导电沟道的风险。本发明是基于以下进一步的认识，将碳或镁作为p型掺杂剂以跨越该应力管理层序列合适的浓度分布引入该应力管理层序列中，从而有效地避免在缓冲层结构中形成该寄生的导电沟道。以此方式，变得甚至能够在某些实施方案中避免任何故意地引入铁原子，其如所述在现有技术中加以使用以获得高阻缓冲层结构。
本发明的p型浓度分布在一方面间层结构与另一方面第一和第二第III族氮化物层之间具有浓度差别。换而言之，p型掺杂剂浓度分布由至少1×1018cm-3开始在由该间层结构至第一和第二第III族氮化物层的过渡中降低至少2倍。在此，p型掺杂剂浓度的下降可以是突然的或者是连续的。本发明的发明人在其实验中认识到，较小的差别或者较低的浓度值无法有效地避免在应力管理层序列中的寄生的导电沟道。本发明的发明人首先制造出基于第III族氮化物的缓冲层结构，其具有应力管理层结构，其甚至在5×107至5×109cm-2的范围内的位错密度的情况下在间层结构与第一和第二层之间实现了所述的高的p型浓度差别，这例如在使用硅基底作为异质基底时观察到。因此，这仅是所述的p型掺杂剂浓度与它们的上述最小差别的组合，这可以在异质基底上提供第III族氮化物的高阻缓冲层结构，而不必使用具有前述的负面副作用的过渡金属原子，如铁。
缓冲层结构的高电阻率能够后序制造基于缓冲应力管理层序列的高效的第III族氮化物半导体电子器件，如基于第III族氮化物的高电子迁移率晶体管或肖特基二极管。因此，根据本发明的第一方面的缓冲层结构允许在异质基底上提供应变管理的缓冲层结构，其由于其高电阻率特别适合作为要求缓冲层结构的高电阻的高效电子器件的基础。通过根据本发明的缓冲层结构，可以实现高电阻率，这意味着大于1MV/cm或者甚至2或3MV/cm的高的击穿电场强度。通过增大间层结构中的Al含量，可以额外地提高击穿电场强度。
下面描述本发明的第一方面的缓冲层结构的实施方案。
在应力管理层序列的一个优选的实施方案中，间层结构的p型掺杂剂浓度分布在由该间层结构至第一和第二第III族氮化物层的过渡中降低至少一个数量级或者甚至至少两个数量级的。可以抑制在缓冲应力管理层序列中2DEG的形成，p型掺杂剂浓度降低的越多则功效越大。
p型掺杂剂浓度优选是贯穿整个间层结构恒定的。
在一个优选的实施方案中，第一或第二或者第一与第二第III族氮化物层仅是非故意地掺杂的，这意味着测得的p型掺杂剂浓度不大于1×1017/cm3。通过在间层结构中相应的更高的p型掺杂剂浓度，可以容许第一或第二或者第一与第二第III族氮化物层的p型掺杂剂浓度在1×1018/cm3或者甚至1×1019/cm3的优选范围内的更高的范围。
在本发明的一个实施方案中，该间层结构是单层，第III族氮化物间层材料具有均匀的组成，其具有比第一和第二第III族氮化物层更大的带隙。该间层结构中p型掺杂剂的浓度至少为6×1018cm-3，p型掺杂剂浓度优选至少为1×1020cm-3。在单一间层中至少为6×1018cm-3的p型掺杂剂浓度的额外的优点是能够补偿在该层中非期望的寄生的氧浓度。因此，在该层中较高的氧含量是容许的，其降低了缓冲层结构的生产成本，因为可以省略掉用于减少或避免在生长期间非期望地将氧引入这些层中的复杂且昂贵的措施。但是在此方面，单一间层的p型掺杂剂浓度的最高为1×1021cm-3的数值甚至是有利的。
在另一个优选的实施方案中，该间层结构包括位于第二第III族氮化物间层和第三第III族氮化物间层之间及与其相邻的第一第III族氮化物间层。第一、第二和第三第III族氮化物间层各自具有均匀的组成。第一第III族氮化物间层的带隙是大于第二第III族氮化物间层和第三第III族氮化物间层的带隙。贯穿整个间层结构的p型掺杂剂浓度至少为5×1018cm-3。该间层结构允许使用在5×1018cm-3和1×1019cm-3之间的水平的p型掺杂剂浓度。可以电激活的掺杂水平是受限制的。在间层结构中能够消除寄生的2DEG通道的中等p型掺杂剂浓度是优选的，因为更高的p型掺杂水平会导致非期望的过程波动。然而，若可以其他方式补偿过程波动，则较高的p型掺杂剂浓度也是优选的。
在该实施方案的改变方案中，第一和第二第III族氮化物层的材料与第二和第三第III族氮化物间层的材料相同，具有比第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料是第一第III族氮化物间层的材料。
在另一个优选的实施方案中，该间层结构包括位于第二第III族氮化物间层和第三第III族氮化物间层之间及与其相邻的第一第III族氮化物间层，该第一第III族氮化物间层是在组成上渐次变化的。在该实施方案中，贯穿整个间层结构1×1018cm-3的p型掺杂浓度已经足以避免形成寄生的2DEG通道。
通过使用所述的三层结构的间层结构，及特别是在组成上渐次变化的第一第III族氮化物间层，在第一第III族氮化物间层中5×1018cm-3或1×1018cm-3的p型掺杂浓度足以补偿在各个层中非期望的寄生的氧浓度。
在另一个实施方案中，具有更大带隙的第III族氮化物间层材料额外具有比第一或第二第III族氮化物层或者比第一和第二第III族氮化物层两者更高的氧浓度。
该第一第III族氮化物间层优选是由具有随着相对于基底的距离增大而增大的Al摩尔分数的AlGaN制成的。Al摩尔分数随着距离增大而增大，改善了缓冲层结构的应力管理，并且允许在间层结构中使用较低的p型掺杂剂浓度。
第二第III族氮化物间层或第三第III族氮化物间层或第二与第三第III族氮化物间层的组成渐变是本发明的另一个实施方案的一部分。这些层的渐变在避免由于在一方面第一第III族氮化物间层与另一方面第一和第二第III族氮化物层之间的晶格错配导致的额外的应力方面是特别有利的。
在本发明的另一个实施方案中，第二和第三第III族氮化物间层中的p型掺杂剂的浓度高于第一第III族氮化物间层中。
作为p型掺杂剂优选为碳或镁或碳与镁的组合。
在优选的实施方案中，贯穿整个缓冲层结构不存在故意的Fe掺杂。这例如表现为小于4×1016cm-3的Fe浓度。然而，在某些实施方案中，在缓冲层结构中也包含铁仍然可以是有用的。由于存在根据本发明的p型掺杂剂，引入缓冲层结构中的铁的浓度明显低于现有技术的缓冲层结构。
在本发明的一个优选的实施方案中，该缓冲层结构包括至少两个应力管理层序列，其中第二应力管理层序列位于相对于基底比第一应力管理层序列更大距离处并且具有第二间层结构。通过额外的间层结构，可以改善异质基底上缓冲层结构的应力管理及提高后序的有源层的品质。
这可以通过使用第二间层结构进一步改善，其与第一间层结构的区别在于以下的至少一种：间层结构的至少一个间层的层厚度、间层结构的至少一个间层中的p型掺杂剂浓度、间层结构的至少一个间层的材料组成以及间层结构中的间层的数量。
另一个优选的实施方案包括在缓冲层结构上面沉积的额外的第III族氮化物层，该额外的层具有渐变的p型掺杂剂浓度，其中该p型掺杂剂浓度在该额外的层与缓冲层相邻的第一区段中高于该额外的层进一步远离缓冲层的第二区段。该缓冲层结构优选在异质基底上生长，如硅、绝缘体上硅、碳化硅基底、金刚石或Ga2O3基底。
在优选的实施方案中，配置该应力管理层序列，以在生长期间将压缩应力引入缓冲层结构中，其完全或至少部分地补偿了在生长之后在缓冲层结构由生长温度冷却至室温期间产生的拉伸应力。
具有比第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料优选为二元、三元或四元的第一第III族氮化物材料，其具有比形成第一和第二第III族氮化物层的第二第III族氮化物材料更高的铝含量。AlN、AlGaN、AlInGaN或AlInN是有利的形成第III族氮化物间层材料的材料。在某些实施方案中，由第III族氮化物间层材料制成的层是低温层，换而言之，是在比相邻的第一和第二第III族氮化物层更低的温度下生长的。在间层结构以及第一和第二第III族氮化物层中采用相似的生长温度，也可以应用于某些实施方案中。
为了进一步改善应力管理和电阻率，本发明的一个实施方案还包括在异质基底与应力管理层序列之间沉积的缓冲层叠物，该缓冲层叠物包括
a)在组成上渐次变化的AlGaN缓冲层，其具有随着相对于异质基底的距离增大而增大的Ga分数，或者
b)通过两种第III族氮化物层交替层叠而形成的超晶格，
其中该缓冲层叠物具有至少1×1018cm-3的p型掺杂剂浓度。
关于进一步改善的应力管理连同在整个缓冲层结构中的高电阻率，本发明的一个优选的实施方案在缓冲层叠物和基底之间包括形核层，其中该形核层具有至少1×1018cm-3的p型掺杂剂浓度。
在另一个实施方案中，本发明涉及在异质基底上的第III族氮化物器件，特别是晶体管、FET、常开或常关的(MIS)HEMT、肖特基二极管、PIN结构，其包括根据本发明的第一方面或其实施方案之一的外延第III族氮化物缓冲层结构。根据本发明的缓冲层结构还有利地用于光电器件，如LEDs或激光二极管。通过包括本发明的缓冲层结构，大幅改善了器件性能。
该第III族氮化物器件优选包括仅非故意地掺杂的沟道有源第III族氮化物层，这意味着不大于1×1017cm-3、优选小于4×1016cm-3的p型掺杂剂浓度。有源层中这一低的p型掺杂剂浓度能够实现第III族氮化物器件的高度有效的性能，而在有源第III族氮化物层中要求高导电性。
在另一个实施方案中，第III族氮化物器件是HEMT。在此，该有源层形成沟道层。该HEMT还在有源层上包括势垒层。因此可以在沟道层与势垒层之间的界面处形成2DEG。可以在沟道层与有源层之间使用薄的中间层，如现有技术中已知的。HEMT优选进一步包括在势垒层上的盖层。该盖层可以包含一种或多种p型掺杂剂。碳或镁在此可以用作p型掺杂剂，或者也可以用作p型掺杂剂之一。
在第二方面中，本发明涉及在异质基底上制造p型掺杂的第III族氮化物缓冲层结构的方法，该方法包括：
-在异质基底上制造外延第III族氮化物缓冲层结构，其中制造该缓冲层结构以包括应力管理层序列，该应力管理层序列包括位于第一和第二第III族氮化物层之间及与其相邻的间层结构，其中该间层结构包括具有比第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料，及其中制造该应力管理层序列以具有由至少1×1018cm-3开始在由该间层结构至第一和第二第III族氮化物层的过渡中降低至少2倍的p型掺杂剂浓度分布。
优选采用金属有机气相外延(MOVPE)或金属有机化学气相沉积(MOCVD)作为沉积方法。
在该方法的一个优选的实施方案中，在比生长第一第III族氮化物层和第二第III族氮化物层的温度更低的温度下沉积由具有比第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料制成的层。通过该温度管理、生长速率和V/III比例，可以在第III族氮化物间层材料中及在第一或第二第III族氮化物层中的p型掺杂剂浓度之间实现大的不同。同时，这对于层序列的应力管理功能是有利的。
在该方法的一个优选的实施方案中，在沉积应力管理层序列之前，在基底上通过气相沉积技术使用不含氢的载气、优选N2在800和1030℃之间的温度下沉积AlN形核层，然后在沉积应力管理层序列之前通过使用四乙基镓和三甲基铝作为前体在800和1030℃之间的温度下沉积缓冲层叠物，其中该缓冲层叠物包括
a)在组成上渐次变化的AlGaN缓冲层，其具有随着相对于异质基底的距离增大而增大的Ga分数，或者
b)通过两种第III族氮化物层交替层叠而形成的超晶格。
在AlN形核层和缓冲层叠物生长期间的低温对于引入大于1×1017cm-3的碳浓度是有利的，并且实现更佳的晶体品质。
为了控制缓冲层结构的不同层中的p型掺杂剂浓度，可以控制和调节除生长温度以外的若干生长参数。在其他方面相同的生长条件下，增大在层的制备中使用的氮源的流量会导致该层中p型掺杂剂浓度下降。通过更大的镓前体流量实现相反的效果。在层的生长期间更大的V/III比例也会导致该层中更低的p型掺杂剂浓度。通过反应器中更高的环境压力及通过降低层的生长速率，实现相似的效果。额外的控制和调节p型掺杂剂浓度的措施是使用特定的C前体，如CBr4、CCl4。
附图说明
下面依照附图阐述本发明的其他实施方案，其中：
图1所示为根据本发明的第一方面的缓冲层结构的一个实施方案；
图2所示为根据本发明的第一方面的缓冲层结构的另一个实施方案；
图3所示为根据本发明的第III族氮化物器件的一个实施方案；
图4a)所示为基于根据本发明的缓冲层结构的晶体管的部分的浓度图；
图4b)所示为图4a)的晶体管的电流电压特性；
图5所示为根据本发明的第一方面的缓冲层结构的另一个实施方案；
图6所示为图5的结构的改变方案1的铝含量分布(a))、空穴浓度分布(b))和0V时的带隙分布(c))；
图7所示为图5的结构的改变方案2的铝含量分布(a))、空穴浓度分布(b))和0V时的带隙分布(c))；
图8所示为图5的结构的改变方案3的铝含量分布(a))、空穴浓度分布(b))和300V时的带隙分布(c))。
具体实施方式
图1所示为根据本发明的第一方面的缓冲层结构100的一个实施方案。在本实施方案中由硅或碳化硅制成的基底110上，可以生长中间层。该中间层在图1中没有详细地显示出，而是仅表示为基底110上方的空间。可以包括子层结构的该中间层用于实现形核和初始的晶格匹配。然而，在某些实施方案中，可以省略掉中间层，直接在基底上生长缓冲层结构。下面进一步描述缓冲层叠物形式的中间层的例子。
该缓冲层结构100包括应力管理层序列S。该应力管理层序列是由三个第III族氮化物层120至140形成的，其中单一间层130夹在第一第III族氮化物层120和第二第III族氮化物层140之间。
在该应力管理层序列S中，首先沉积第一第III族氮化物层120。其是由GaN制成的。在其他实施方案中，其是由AlGaN制成的。第一第III族氮化物层120的厚度典型地在300和2000nm之间，例如为590nm。
直接在第一第III族氮化物层120上沉积单一间层130。在本实施例中，其由AlGaN制成。替代性的实施方案使用AlN或AlInN或AlInGaN。
该单一间层的厚度典型地在10和50nm之间。在本实施例中为30nm。
直接在单一间层130上生长第二第III族氮化物层140。在本实施例中，其由与第一第III族氮化物层相同的材料制成，即GaN。在其他实施方案中，其由AlGaN制成。其厚度典型地在300nm和1.5μm之间。在本实施例中，其厚度为1μm。
该单一间层130的碳浓度为1×1019cm-3。与此不同，第一第III族氮化物层和第二第III族氮化物层则具有不大于1×1018cm-3的较低的碳浓度。在本实施例中，它们的碳浓度为1×1017cm-3。由于单一间层130的AlGaN与第一和第二第III族氮化物层120和140的GaN相比组成不同，所以实现了晶格常数的不同，这与带隙的不同相关。由于晶格常数的不同引入的应力分量至少部分地补偿了通过在异质基底上生长而产生的应力。因此由GaN-AlGaN-GaN制成的应力管理层序列S能够减少在缓冲层结构中以及任何在其上面生长的层中产生的应力。另一方面，该应力管理层序列还引入了能带结构分布，其倾向于允许形成寄生的导电沟道，其甚至可以在接近GaN和AlGaN材料之间的界面处包括2DEG。通过以给定的浓度水平引入碳，抑制了在单一间层130与第一和第二第III族氮化物层120和140的界面处2DEG的形成。由于其较高的碳浓度，尤其是单一间层即层130也显示出高电阻率，这是后序形成基于该缓冲层结构的高效电子器件所需的。
图2所示为根据本发明的第一方面的缓冲层结构200的另一个实施方案。与图1的缓冲层结构100相比，该缓冲层结构200在第二第III族氮化物层220和基底210之间包括形核层255和超晶格250。该超晶格250和形核层构成中间层的一个例子。该形核层255是AlN层。在该实施方案中，该超晶格250是厚度为100nm的高温AlGaN/低温AlGaN超晶格。高温和低温的AlGaN层的名义组成相同。形核层255和超晶格250进一步改善了缓冲层结构200的应力管理。在本实施例中，形核层255和超晶格250的碳浓度为5×1018cm-3，这提高了缓冲层结构的电阻率。超晶格的其他有利的实施方案是AlGaN/GaN或AlN/GaN超晶格。
在缓冲层结构中使用若干第一第III族氮化物间层，进一步改善了应力管理，特别是在相对于第III族氮化物材料的晶格错配特别高的硅基底的情况下。因此，在包括第一第III族氮化物层220、单一间层230和第二第III族氮化物层240的应力管理层序列S上，沉积应力管理层序列的两个重复物。第一重复物包括另一个单一间层231和另一个第III族氮化物层241，该第III族氮化物层240是与第二单一间层231相关的第一第III族氮化物层，同时是与第一单一间层230相关的第二第III族氮化物层。第二重复物包括另一个单一间层232和另一个第III族氮化物层242。在此，该第III族氮化物层241是与第三单一间层232相关的第一第III族氮化物层，并且是与第二单一间层231相关的第二第III族氮化物层。第一单一间层230及其重复物231、232因此均位于具有比较小的带隙的第III族氮化物层之间及与其相邻。
在另一个实施方案中，除单一间层的厚度以外的性质可以改变，优选Al含量可以在背离基底的方向上降低。在另一个实施方案中(未示出)，接着第一第III族氮化物层(或任何其重复物)可以有多于一个具有更小的带隙的层。
在该实施方案中，该单一间层231具有与单一间层即层230相同的性质(组成、厚度、生长温度)。第III族氮化物层241对应于第三第III族氮化物层240。然而，在本实施例中，其厚度稍大于第三第III族氮化物层240，即厚度为2μm。因此，可以但是不要求具有第二应力管理层序列S1的层，其与最初的应力管理层序列S的相应的层相同。也可以改变第二应力管理层序列S2的不同重复物之间的层厚度。然而，第一第III族氮化物层230及其在层231和232中相应的重复物的厚度优选是相同的。
图3所示为晶体管300，作为根据本发明的第III族氮化物缓冲层结构的一种应用情况。在该实施方案中，在硅基底310上生长AlGaN缓冲层350，其具有随着相对于硅基底310的距离增大而增大的Ga分数。
在AlGaN缓冲层350上，应力管理层序列S由三个第III族氮化物层320至340形成，其中单一间层330夹在第一第III族氮化物层320和第二第III族氮化物层340之间。这些层的详细特征参照图1的实施方案的层120至140的以上描述。
接着应力管理层序列S是背势垒层360。该背势垒层360是由AlGaN制成的，并且具有由在背势垒层360和第三第III族氮化物层340之间的界面处1×1018cm-3的碳浓度开始并且在背势垒层360和接着的有源层370之间的界面处小于4×1016cm-3的碳浓度结束渐变的碳浓度。
形成包含在晶体管运行时激活的2DEG载荷子沟道的沟道层的有源层370是由GaN制成的，并且具有4×1016cm-3的碳浓度。在本实施例中，其厚度为40nm。基于所述结构的晶体管显示出以下性质：约为1×1013cm-2的载荷子密度、1000至2500cm2/(V·s)的高电子迁移率及明显低于400Ω/sq的低的薄层电阻。
在有源层370上生长势垒层380。在本实施例中，该势垒层是AlGaN(AlGaInN)层。在其他实施方案中，可以采用适合于形成沟道层中的载荷子的势垒的其他组成。在本实施例中，势垒层的厚度为25nm。盖层390在势垒层380上生长，并形成晶体管结构的最上层(忽略接点)。在此d型HEMT器件的情况下，盖层390是厚度为4nm的p型掺杂的GaN层。在本实施例中，在盖层390中，碳以1017cm-3的浓度水平用作掺杂剂。
该实施方案的缓冲层结构实现整个结构的有利的应力管理，同时在有源层下方实现高电阻。渐变的背势垒层360额外地防止载荷子进入缓冲层结构下方的层和基底，这改善了器件的电性能。在缓冲层结构上生长的有源层370(GaN或InGaN)由于其碳浓度低显示出高的晶体品质和低电阻。借助GaN盖层390，实现了与接触结构和外部器件的良好的电接触。为了减小HEMT器件的串联电阻，GaN盖和AlGaN层在侧向区段内的部分的额外的凹槽蚀刻对于形成欧姆接触是有利的。
图4a)所示为基于根据本发明的缓冲层结构的晶体管的部分由二次离子质谱(SIMS)测量获得的浓度图。图4b所示为图4a)的晶体管的电流电压特性。
图4a)所示为铝浓度4000、碳浓度4100和氧浓度4200在对数标度上的曲线，作为包括缓冲层结构的晶体管的部分的深度的函数。在单一间层的位置上检测到铝浓度4000的最大值430、431、432和433。这显示了Al对于单一间层的AlGaN化学计量数的贡献。
铝曲线4000中的最大值480代表AlGaN势垒层。由图4a)可以看出，碳浓度4100和氧浓度也在第一第III族氮化物层的位置上即在Al峰处显示出各自的最大值。单一间层中的碳浓度为2×1020cm-3，而在单一间层之间的GaN层中的碳浓度则稍微低于1×1017cm-3。因此，单一间层中的碳浓度比位于其中的GaN层大3个数量级。由此抑制了在缓冲层结构中2DEG的形成。如图4b)所示，基于具有高的碳含量(4300)的所述缓冲层结构的晶体管显示出大的击穿电压和小的漏电流。在此，将根据本发明的晶体管的特征曲线同基于与本申请请求保护的结构的区别在于在间层结构中使用小于1×1018cm-3的低p型浓度的缓冲层结构的晶体管的特征曲线(4301)相比较。
图5所示为根据本发明的第一方面的缓冲层结构500的另一个实施方案。与图1至4的缓冲层结构相比，该缓冲层结构500包括间层结构530，其包括三个不同的层，而不是单一层。在生长在本实施例中由非故意地掺杂的GaN制成的第一第III族氮化物层520之后，生长也由GaN组成的第二第III族氮化物间层536。接着第二第III族氮化物间层是第一第III族氮化物间层535和第三第III族氮化物间层537，由此第三第III族氮化物间层536也由GaN组成，接着是第二第III族氮化物层540。在该实施方案中，第二和第三第III族氮化物间层535和537的厚度为50nm。在20和200nm之间的厚度对于这些层是有利的。第一第III族氮化物间层535包含具有比第一和第二第III族氮化物层520、540的材料更大的带隙的第III族氮化物间层材料，在此情况下是AlGaN，且厚度为30nm。下面阐述包括第一第III族氮化物间层535的Al含量以及p型掺杂剂浓度的不同改变的缓冲层结构的改变方案以及它们对于避免形成2DEG的效果。
改变方案1
如图5所示的层结构的改变方案1包括使用具有恒定的铝含量的第一第III族氮化物间层535。该结构的铝含量分布原则上如图6a)所示。如前所述，在该实施方案中，第二和第三第III族氮化物间层536和537是由GaN制成的，如同第一和第二第III族氮化物层520和540。第一第III族氮化物间层535由AlGaN组成。图6b)所示为该结构的空穴浓度分布，在整个间层结构中，因此在所有三个第III族氮化物间层535、536和537中，空穴浓度为5×1018cm-3。第一和第二第III族氮化物层520和540是非故意地掺杂的。该间层结构中的空穴浓度是通过故意地用镁或碳掺杂间层实现的。由所示的该层结构的空穴浓度分布获得如图6c)中所示的该层结构的能量分布，其中601表示导带能量分布，602表示价带分布。在图6c)中可以看出，有效地抑制了在AlGaN和GaN之间、因此在第一第III族氮化物间层535与第二和第三第III族氮化物间层536和537之间的界面处2DEG的形成。
改变方案2
如图5所示的层结构的改变方案2包括使用具有渐变的铝含量的第一第III族氮化物间层535。该结构的铝含量分布原则上如图7a)所示。在该实施方案中，第二和第三第III族氮化物间层536和537是由GaN制成的，如同第一和第二第III族氮化物层520和540。第一第III族氮化物间层535的铝含量由与第二第III族氮化物间层536的界面处的10％升高至与第三第III族氮化物间层537的界面处的70％。可以如图所示连续地升高，或者阶梯式升高。
图7b)所示为该结构的空穴浓度分布，在整个间层结构中，因此在所有三个第III族氮化物间层535、536和537中，该实施方案的空穴浓度为1×1018cm-3。第一和第二第III族氮化物层520和540是非故意地掺杂的。
在图7c)中可以看出，若将渐变的AlGaN层用作第一第III族氮化物间层，通过比较小的空穴浓度或p型掺杂剂浓度，有效地抑制了在AlGaN和GaN之间、因此在第一第III族氮化物间层535与第二和第三第III族氮化物间层536和537之间的界面处2DEG的形成。
改变方案3
如图5所示的层结构的改变方案3与改变方案2相比显示出其他有利的空穴浓度分布，由此可以有效地抑制寄生的2DEG的形成。该结构的铝含量分布如图8a)所示原则上与如图7a)所示的相同。
图8b)所示为该结构的空穴浓度分布，该实施方案的空穴浓度仅在第二和第三第III族氮化物间层536和537中为5×1018cm-3，第一第III族氮化物间层535是非故意地掺杂的，如同第一和第二第III族氮化物层520和540。
图8c)所示为该结构在300V时的能带，可以看出，也可以有效地抑制在AlGaN和GaN之间、因此在第一第III族氮化物间层535与第二和第三第III族氮化物间层536和537之间的界面处2DEG的形成，而不会故意地掺杂第一第III族氮化物间层535，条件是第二和第三第III族氮化物间层536和537的掺杂水平足够高，即使在运行时。
如图2所述，其涉及单一间层还连同包括三个第III族氮化物间层的所述间层结构，应力管理层序列的重复物是有利的。例如第一应力管理层序列可以是有利的，其包括由AlN制成的单一间层，接着是三个应力管理层序列，其各自包括GaN-AlGaN-GaN的三层间层结构。

Claims (7)

1.在硅或异质基底上的外延第III族氮化物缓冲层结构，其中所述缓冲层结构(100)包括至少一个应力管理层序列，所述应力管理层序列能够减少在缓冲层结构中以及任何在缓冲层结构上面生长的层中产生的应力，且包括第一、第二第III族氮化物层以及位于第一、第二第III族氮化物层之间并与第一和第二第III族氮化物层相邻的间层结构，其中所述间层结构包含具有比所述第一和第二第III族氮化物层的材料更大的带隙的第III族氮化物间层材料，及其中p型掺杂剂浓度分布由至少1×1018cm-3开始在由所述间层结构至所述第一和第二第III族氮化物层的过渡中降低至少2倍，
其中接着应力管理层序列(S)是具有渐变的碳浓度的AlGaN背势垒层(360)，所述渐变的碳浓度在背势垒层(360)与第二第III族氮化物层(340)之间的界面处以1×1018cm-3的碳浓度开始，并且在背势垒层(360)与接着的有源层(370)之间的界面处以小于4×1016cm-3的碳浓度结束，
接着背势垒层是有源层(370)，
所述缓冲层结构中的Fe浓度小于4×1016cm-3；
其中：
-所述间层结构包括位于第二第III族氮化物间层和第三第III族氮化物间层之间及与这两个间层相邻的第一第III族氮化物间层，
-所述第一、第二和第三第III族氮化物间层各自具有均匀的组成，
-所述第一第III族氮化物间层的带隙大于所述第二第III族氮化物间层和所述第三第III族氮化物间层的带隙，及
-p型掺杂剂浓度贯穿整个所述间层结构为至少5×1018cm-3；或
其中：
所述间层结构包括位于第二第III族氮化物间层和第三第III族氮化物间层之间及与这两个间层相邻的第一第III族氮化物间层，及所述第一第III族氮化物间层是在组成上渐次变化的；或
其中：
-所述间层结构包括位于第二第III族氮化物间层和第三第III族氮化物间层之间及与这两个间层相邻的第一第III族氮化物间层，及
-所述第二第III族氮化物间层或所述第三第III族氮化物间层或者所述第二和第三第III族氮化物间层是在组成上渐次变化的。
2.根据权利要求1的缓冲层结构，其中所述背势垒层的碳浓度在所述背势垒层(360)与所述第二第III族氮化物层(340)之间的界面处最高。
3.根据权利要求1的缓冲层结构，其中p型掺杂剂浓度分布在由所述间层结构至所述第一和第二第III族氮化物层的过渡中降低至少一个数量级或至少两个数量级。
4.根据权利要求1-3之一的缓冲层结构，其包括至少两个应力管理层序列，其中位于相对于所述基底比第一应力管理层序列更大距离处的第二应力管理层序列具有第二间层结构，且第一应力管理层序列具有第一间层结构。
5.根据权利要求4的缓冲层结构，其中所述第二间层结构与所述第一间层结构的区别在于以下的至少一种：间层结构的至少一个间层的层厚度、间层结构的至少一个间层中的p型掺杂剂浓度、间层结构的至少一个间层的材料组成以及间层结构中的间层的数量。
6.根据权利要求1的缓冲层结构，其进一步包括在所述硅或异质基底和所述应力管理层序列之间沉积的缓冲层叠物，所述缓冲层叠物包括：
a)在组成上渐次变化的AlGaN缓冲层，其具有随着相对于所述硅或异质基底的距离增大而增大的Ga分数，或者
b)通过两种第III族氮化物层交替层叠而形成的超晶格，
其中所述缓冲层叠物具有至少1×1017cm-3的p型掺杂剂浓度。
7.第III族氮化物器件、FET、常开或常关的HEMT、肖特基二极管、PIN二极管、或LED，其包括在异质基底上的根据前述权利要求之一的外延第III族氮化物缓冲层结构。
CN201710991535.3A 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂 Active CN107799583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710991535.3A CN107799583B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP13155540.1 2013-02-15
EP13155540.1A EP2767620A1 (en) 2013-02-15 2013-02-15 P-doping of group-III-nitride buffer layer structure on a heterosubstrate
CN201480009187.XA CN105229207B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN201710991535.3A CN107799583B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
PCT/EP2014/052957 WO2014125092A1 (en) 2013-02-15 2014-02-14 P-doping of group-iii-nitride buffer layer structure on a heterosubstrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480009187.XA Division CN105229207B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Publications (2)

Publication Number Publication Date
CN107799583A CN107799583A (zh) 2018-03-13
CN107799583B true CN107799583B (zh) 2023-04-07

Family

ID=47715914

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201611108745.5A Active CN107068749B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN202010391082.2A Active CN111540781B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN201710991535.3A Active CN107799583B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN201810585594.5A Active CN108807507B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN201480009187.XA Active CN105229207B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201611108745.5A Active CN107068749B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN202010391082.2A Active CN111540781B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201810585594.5A Active CN108807507B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN201480009187.XA Active CN105229207B (zh) 2013-02-15 2014-02-14 在异质基底上的第III族氮化物缓冲层结构的p型掺杂

Country Status (5)

Country Link
US (4) US9496349B2 (zh)
EP (4) EP2767620A1 (zh)
KR (1) KR101854021B1 (zh)
CN (5) CN107068749B (zh)
WO (1) WO2014125092A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6261437B2 (ja) * 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
JP6582736B2 (ja) * 2015-08-25 2019-10-02 富士電機株式会社 窒化物半導体装置の製造方法
JP6547581B2 (ja) 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
CN105336605B (zh) * 2015-11-09 2018-05-11 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
US10529561B2 (en) 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
FR3049762B1 (fr) * 2016-04-05 2022-07-29 Exagan Structure semi-conductrice a base de materiau iii-n
DE102016111844A1 (de) 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
CN106653840A (zh) * 2016-11-15 2017-05-10 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法
CN106711297B (zh) * 2016-12-21 2019-05-14 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片的生长方法
CN107706238B (zh) * 2017-03-24 2020-05-05 苏州能讯高能半导体有限公司 Hemt器件及其制造方法
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
TWI678723B (zh) * 2018-10-26 2019-12-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
CN111146269A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
CN109920883B (zh) * 2019-01-23 2020-10-16 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
US20220254633A1 (en) * 2019-05-16 2022-08-11 Nippon Telegraph And Telephone Corporation Semiconductor Layered Structure
US11201217B2 (en) * 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
CN110611003B (zh) * 2019-08-16 2022-04-08 中山大学 一种n型AlGaN半导体材料及其外延制备方法
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
CN112956029B (zh) * 2021-01-26 2022-07-08 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN117203775A (zh) * 2021-04-12 2023-12-08 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法
GB2609206B (en) * 2021-07-22 2024-06-19 Iqe Plc A hemt
GB2612372A (en) * 2021-11-02 2023-05-03 Iqe Plc A layered structure
DE102022003646A1 (de) 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen
DE102022004684A1 (de) 2022-12-13 2024-06-13 Azur Space Solar Power Gmbh Halbleiterscheibe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN101140947A (zh) * 2006-09-06 2008-03-12 中国科学院半导体研究所 氮化镓基异质结场效应晶体管结构及制作方法
CN101449366A (zh) * 2006-06-23 2009-06-03 国际商业机器公司 使用ⅲ-ⅴ族化合物半导体及高介电常数栅极电介质的掩埋沟道金属氧化物半导体场效应晶体管
CN102460710A (zh) * 2009-05-14 2012-05-16 特兰斯夫公司 高电压ⅲ族氮化物半导体器件
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850324B2 (ja) * 1999-07-16 2012-01-11 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド 窒化物半導体素子および窒化物半導体レーザ素子
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
DE10256911B4 (de) * 2002-11-30 2008-02-07 Azzurro Semiconductors Ag Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
JP2004247412A (ja) * 2003-02-12 2004-09-02 Yamaha Corp 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor
JP4316454B2 (ja) * 2004-09-10 2009-08-19 株式会社東芝 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US7364988B2 (en) * 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
TWI373883B (en) * 2008-10-03 2012-10-01 Azure Shine Int Inc Satellite antenna apparatus and transceiver module thereof
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN101871098B (zh) * 2009-04-22 2012-10-10 北京大学 一种高晶体质量高阻GaN外延层的生长方法
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
WO2011075579A1 (en) * 2009-12-18 2011-06-23 First Solar, Inc. Photovoltaic device including doped layer
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US8502273B2 (en) * 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
US9029911B2 (en) * 2011-08-10 2015-05-12 Lg Innotek Co., Ltd. Light emitting device
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
CN102903615B (zh) * 2012-10-18 2018-02-06 中山大学 一种p型GaN与AlGaN半导体材料的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN101449366A (zh) * 2006-06-23 2009-06-03 国际商业机器公司 使用ⅲ-ⅴ族化合物半导体及高介电常数栅极电介质的掩埋沟道金属氧化物半导体场效应晶体管
CN101140947A (zh) * 2006-09-06 2008-03-12 中国科学院半导体研究所 氮化镓基异质结场效应晶体管结构及制作方法
CN102460710A (zh) * 2009-05-14 2012-05-16 特兰斯夫公司 高电压ⅲ族氮化物半导体器件
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构

Also Published As

Publication number Publication date
US9496349B2 (en) 2016-11-15
US20170077242A1 (en) 2017-03-16
EP3154092A3 (en) 2017-07-05
EP3154092B1 (en) 2021-12-15
US20170373156A1 (en) 2017-12-28
CN111540781A (zh) 2020-08-14
CN107068749B (zh) 2020-12-08
US10211296B2 (en) 2019-02-19
KR101854021B1 (ko) 2018-05-02
US20180331187A1 (en) 2018-11-15
CN111540781B (zh) 2023-09-22
EP3282041A1 (en) 2018-02-14
EP3708699A1 (en) 2020-09-16
EP3282041B1 (en) 2020-06-24
CN108807507B (zh) 2021-09-03
WO2014125092A1 (en) 2014-08-21
CN107799583A (zh) 2018-03-13
US9786744B2 (en) 2017-10-10
CN108807507A (zh) 2018-11-13
KR20150120357A (ko) 2015-10-27
US20150357419A1 (en) 2015-12-10
CN105229207B (zh) 2020-06-30
EP2767620A1 (en) 2014-08-20
CN105229207A (zh) 2016-01-06
EP3154092A2 (en) 2017-04-12
US10026814B2 (en) 2018-07-17
CN107068749A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107799583B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
US7253454B2 (en) High electron mobility transistor
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR101884504B1 (ko) Iii족-질화물 노멀리-오프 트랜지스터용 층 구조
TWI596764B (zh) 具有週期性摻雜碳之氮化鎵之高電子移動率電晶體
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
KR102238369B1 (ko) 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US11973137B2 (en) Stacked buffer in transistors
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant