DE10256911B4 - Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat - Google Patents

Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat Download PDF

Info

Publication number
DE10256911B4
DE10256911B4 DE2002156911 DE10256911A DE10256911B4 DE 10256911 B4 DE10256911 B4 DE 10256911B4 DE 2002156911 DE2002156911 DE 2002156911 DE 10256911 A DE10256911 A DE 10256911A DE 10256911 B4 DE10256911 B4 DE 10256911B4
Authority
DE
Germany
Prior art keywords
group iii
silicon substrate
iii nitride
transistor device
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2002156911
Other languages
English (en)
Other versions
DE10256911A1 (de
Inventor
Armin Dr. Dadgar
Alois Prof. Dr. Krost
Ingo Dr. Daumiller
Mike Dr. Kunze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microgan GmbH
Azur Space Solar Power GmbH
Original Assignee
Azzurro Semiconductors AG
Microgan GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azzurro Semiconductors AG, Microgan GmbH filed Critical Azzurro Semiconductors AG
Priority to DE2002156911 priority Critical patent/DE10256911B4/de
Publication of DE10256911A1 publication Critical patent/DE10256911A1/de
Application granted granted Critical
Publication of DE10256911B4 publication Critical patent/DE10256911B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat mit Gruppe-III-Nitrid Schichten, welche mittels epitaktischer Gasphasenabscheidung auf einem Siliziumsubstrat ausgebildet wurden, und mindestens einer Niedertemperatur-AlxGa1-xN-Zwischenschicht mit 1 ≥ x > 0,1, wobei die Niedertemperatur-AlxGa1-x-Zwischenschicht in einer Pufferschicht eingeschlossen angeordnet ist und die Pufferschicht ganz oder teilweise mit einem Übergangsmetall dotiert ist.

Description

  • GaN-basierte Halbleiterbauelemente sind aufgrund des großen Bandabstands, der hohen Driftsättigungsgeschwindigkeit und der chemischen Stabilität sehr interessant für Hochleistungs-, Hochfrequenz- und Hochtemperaturanwendungen auch in aggressiven Umgebungen.
  • Die preiswerte Epitaxie auf GaN-Substraten ist aufgrund der derzeit geringen Größe und Qualität der verfügbaren GaN-Substrate nicht in kommerziellen Maßstäben möglich. Daher wird die kommerzielle Herstellung von Gruppe-III-Nitrid Schichten zur Zeit hauptsächlich auf Saphir- und SiC-Substraten durchgeführt. Die Substratkosten sind hierbei jedoch noch so hoch, daß sie für einen nennenswerten Teil der Bauelementkosten verantwortlich sind [Duboz]. Zum anderen ist Saphir aufgrund der geringen Wärmeleitfähigkeit, die ca. 1/3 so groß wie die von GaN ist, für Hochleistungsbauelemente aufgrund der mangelnden Fähigkeit die Verlustwärme abzuführen, ungeeignet.
  • Die Herstellung von Gruppe-III-N Bauelementschichten auf preiswerteren, thermisch gut leitfähigen Substraten kann daher die Kosten der Bauelemente weiter reduzieren. Das Wachstum auf Silizium, welches fast dieselbe Wärmeleitfähigkeit wie GaN besitzt, bietet aufgrund der Verfügbarkeit von Substraten bis zu derzeit 30 cm Durchmesser die Möglichkeit, mit sehr preiswerten Substraten Transitorbauelemente herzustellen.
  • Das Wachstum von dünnen Transistorstrukturen unterhalb von 1 μm Dicke ist auf Silizium einfach möglich. Dabei tritt jedoch das Problem auf, daß trotz einer im Allgemeinen geringen Restleitfähigkeit der oberen GaN Pufferschicht von deutlich unter 1017 cm–3 Ladungsträgern durch das dicke, im Gegensatz zu GaN, immer noch leitfähige Siliziumsubstrat und auch durch eine Silizium-Verunreinigung der ersten hundert Nanometer der GaN Pufferschicht, gut leitfähige Strompfade entstehen, die die Bauelementeigenschaften negativ beeinflussen. Auch kann nur durch das Wachstum von dickeren GaN Pufferschichten eine gute Kristallqualität erzielt werden, was dann die Bauelementeigenschaften positiv beeinflußt.
  • Von daher ist das Wachstum von GaN Pufferschichten oberhalb von 1 μm Dicke angezeigt, da diese die genannten Probleme zu umgehen helfen. Dafür ist auch das Einbringen von Schichten mit einem deutlich höherem Bandabstand in der Pufferschicht hilfreich. Diese helfen, die im unteren Teil der Pufferschicht vorhandenen leitfähigeren Bereiche vom oberen aktiven Bereich des Bauelements, zu isolieren.
  • Dabei stellt sich immer das Problem, daß das Wachstum von dicken GaN Schichten oberhalb von 1 μm Dicke mit der Gasphasenepitaxie durch die Unterschiede im thermischen Ausdehnungskoeffizienten von GaN und Si von über 115% beim Abkühlen auf Raumtemperatur zur Rißbildung führt.
  • Dabei kommt es je nach Prozeßführung in der epitaktischen Gasphasenabscheidung wie z.B. der MOCVD zur Rißbildung mit Abständen von ca. 10-500 μm zwischen den Rissen. Für die kommerzielle Herstellung von Bauelementen ist daher die Vermeidung von Rissen entscheidend.
  • Mögliche Methoden sind z. B. die gezielte Rißführung auf einem strukturiertem Substrat [ DE 100 56 645 A1 ] oder das Wachstum von dicken AlN/AlGaN Pufferschichten bzw. AlN/GaN Übergittern [Feltin]. Die zweite Methode führt dabei jedoch zu einer starken Substratkrümmung.
  • Rißvermeidung kann durch die Verwendung von Niedertemperaturschichten, wie sie schon von Amano et al. [Amano] zum Wachstum von verspannten AlGaN Schichten auf Saphir vorgeschlagen wurden, realisiert werden. Dadgar et al. [Dadgar] haben gezeigt, daß sich damit prinzipiell eine Rißreduktion von GaN-Schichten auf Si-Substraten erzielen läßt. Die beschriebenen Niedertemperaturschichten mit typischen Dicken im Bereich von 2 bis 50 Nanometern besitzen meist eine schlechte kristalline Qualität und eventuell auch eine nichtstöchiometrische Zusammensetzung.
  • Aus HAN, J. et al: "Control and elimination of cracking of AlGaN using low-temperature AlGaN interlayers", Appl. Phys. Letters, Vol. 78 (1), Januar 2001, S. 67-69, ist die Verwendung einer Niedertemperatur-Zwischenschicht aus AlGaN zur Vermeidung von Rißbildung bei GaN/AlGaN-Heterostrukturen für Halbleiterbauelemente auf Substraten mit Gitterfehlanpassung bekannt, wobei dort die Niedertemperatur-Zwischenschicht unmittelbar vor der obersten Hochtemperatur-AlGaN-Schicht angeordnet ist.
  • Ein erfindungsgemäßes Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat zeichnet sich aus durch:
    • a. die Abscheidung von Gruppe-III-Nitrid Schichten mittels epitaktischer Gasphasenabscheidung auf einem Siliziumsubstrat,
    • b. mindestens eine Niedertemperatur-AlxGa1-xN-Zwischenschicht mit 1 ≥ x > 0,1, wobei die Niedertemperatur-AlxGa1-xN-Zwischenschicht in einer Pufferschicht eingeschlossen angeordnet ist, und wobei
    • c. die Pufferschicht ganz oder teilweise mit einem Übergangsmetall dotiert ist.
  • Dabei wird mit mindestens einer Niedertemperatur-AlxGa1-xN-Zwischenschicht mit 1 ≥ x > 0,1, die in einer Pufferschicht eingeschlossen angeordnet ist, mittels epitaktischer Gasphasenepitaxie von Nitridhalbleitern auf einem Siliziumsubstrat die Rißbildung ganz oder größtenteils vermieden, indem mit der einen oder mehreren aluminiumhaltigen Niedertemperatur-AlxGa1-xN-Schichten, mit 1 ≥ x > 0,1, eine kompressive Spannungskompensation im GaN induziert wird, die der thermisch induzierten Verspannung beim Abkühlen entgegen wirkt und dabei auch eine geringe Substratkrümmung ermöglicht. Niedertemperatur heißt hierbei mindestens 200°C unterhalb der normalen GaN Depositionstemperatur.
  • Durch diese Zwischenschicht läßt sich so eine dickere GaN Pufferschicht abscheiden, die die Kristallqualität allgemein verbessert und dabei speziell die Oberflächenrauhigkeit verringert, vorteilhaft für eine hohe Ladungsträgermobilität. Zusätzlich wird durch den hohen Bandabstand der Al-reichen Pufferschicht die Isolation zum relativ leitfähigen Substrat bzw. dem oft leitfähigen, unteren Teil der GaN Pufferschicht erhöht.
  • Durch diese oder mehrere dieser Zwischenschichten werden jedoch durch spontane Polarisation und den piezoelektrischen Effekt unerwünschte negative und positive piezoelektrische Ladungen an den Grenzflächen erzeugt. Diese beeinflussen wiederum als an den Grenzflächen lokalisierte störende Strompfade die Bauelementeigenschaften, trotz der meist geringen GaN-Restleitfähigkeit, negativ. Die durch die Polarisation und die Piezofelder entstandenen unerwünschten Ladungsanreicherungen an den Heterogrenzflächen lassen sich prinzipiell durch die Gegendotierung mit flachen Donatoren oder Akzeptoren gegenkompensieren. Hier ist jedoch das Einstellen der Dotierungshöhe der Kompensationsdotierung sehr schwierig und es tritt oft eine Über- oder Unterkompensation auf. Dies kann nach dem in Anspruch 1 beschriebenen Verfahren nicht geschehen, da durch die Dotierung mit einem Übergangsmetall tiefe Störstellen in der Bandlücke entstehen, deren Aktivierungsenergie zu groß ist, um freie Ladungsträger in den Bändern zu erzeugen.
  • Dabei ist Eisen, als kommerziell verfügbarer Precursor für die Gasphasenepitaxie wie z. B. bis-cyclopentadienyleisen, auch als Ferrozen bekannt, nach Unteranspruch 2 besonders gut geeignet, da es nicht nur Elektronen, sondern auch Löcher kompensieren kann. Diese Eigenschaft besitzen jedoch auch die meisten anderen Übergangsmetalle in Halbleitern mit großer Bandlücke wie z.B. GaN und können von daher alternativ eingesetzt werden.
  • Zusätzlich zur Vermeidung der piezoelektrisch induzierten Ladungen wird durch die Übergangsmetalldotierung die Isolation zum Si-Substrat weiter verbessert, weshalb dessen Leitfähigkeitstyp dann keine so große Rolle für die Bauelementleistung mehr spielt und sich so einfacher die Si-Elektronik und GaN-basierte Elektronik miteinander integrieren lassen.
  • Unteranspruch 3 betrifft einen in der Mikroelektronik häufig eingesetzten Feldeffekttransistor basierend auf dem piezoelektrisch induzierten Elektronen- oder Löchergas an der Heterogrenzfläche im System AlxInyGa1-x-yN/AluInvGa1-u-vN mit 0 < x < 1, 0 < y < 1 und x + y < 1 sowie 0 < u < 1, 0 < v < 1 und u + v < 1, wobei x ≠ u und y ≠ v ist und hier selbstverständlich eine Komposition gewählt werden muß, die einen Bandoffset ergibt.
  • In einer weiteren gerne benutzten Variante nach Unteranspruch 4 wird die Ladungsträgerkonzentration des Elektronen- oder Löchergases durch eine Deltadotierung, also eine nur wenige Nanometer dicke Dotierungsschicht im Material mit der höheren Bandlücke, angehoben und somit die Bauelementleistung weiter erhöht.
  • Unteranspruch 5 beschreibt eine MESFET Transistorstruktur bei der eine wenige Nanometer dünne dotierte Schicht den in der Leitfähigkeit gesteuerten Kanal darstellt.
  • 1 zeigt schematisch als Beispiel den Schichtaufbau und die Kontaktierung einer einfachen, rißfreien Feldeffekttransitorstruktur auf Siliziumsubstrat mit den in Ansprüchen 1, 2 und 3 genannten Eigenschaften. Hier bildet sich unterhalb der oberen AlGaN Schicht ein Elektronenkanal aus, dessen Strom zwischen Source und Drain mittels der Gatespannung gesteuert wird. Die Pufferschicht ist hier oberhalb der in diesem Beispiel gezeigten Niedertemperatur MN Zwischenschicht nur bis einige hundert Nanometer vor dem Elektronenkanal dotiert, da oft sogenannte Memoryeffekte eine Dotierungsverschleppung und Störstellen eine die Elektronenmobilität reduzierende Wirkung besitzen. Darüber hinaus ist die Restleitfähigkeit des GaN auf Silizium meist so gering, daß eine Kompensation der piezoinduzierten Ladungen völlig ausreichend ist, um parasitäre Strompfade zu verhindern.
  • Die hier beschriebenen und in der Zeichnung wiedergegebenen Beispiele stellen nur einige von vielen möglichen Ausführungsformen dar.
  • Abkürzungen
    • Al
      Aluminium
      Ga
      Gallium
      Gruppe-III-N, Gruppe-III-Nitrid
      Verbindungshalbleiter aus Elementen der dritten Hauptgruppe des Periodensystems der Elemente mit Stickstoff
      In
      Indium
      MOCVD
      metal organic chemical vapor Phase deposition, metallorganische Gasphasenabscheidung
      N
      Stickstoff
      Saphir
      Al2O3, Aluminiumoxid hier ist Korund miteingeschlossen
      Si
      Silizium; als Substrat sind außer gewöhnlichen Si-Substraten auch Substrate wie z. B. Silicon-oninsulator Substrate, SOI oder SIMOX genannt, eingeschlossen
      SiC
      Siliziumcarbid
  • Referenzen
    • [Amano] Hiroshi Amano, Motoaki Iwaya, Takayuki Kashima, Maki Katsuragawa, Isamu Akasaki, Jung Han, Sean Hearne, Jerry, A. Floro, Eric Chason und Jeffrey Figiel, Stress and defect control in GaN using low temperature interlayers, Jpn. J. Appl. Phys. 37, L1540 (1998)
    • [Dadgar] A. Dadgar, J. Bläsing, A. Diez, A. Alam, M. Heuken und A. Krost, Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si(111) Exceeding 1 μm in Thickness, Jpn. J. Appl. Phys. 39, L1183 (2000)
    • [Duboz] J.Y. Duboz, Gallium Nitride as seen by the Industry, phys. stat. sol. (a) 176, 5 (1999)
    • [Feltin] E. Feltin, S. Dalmasso, P. de Mierry, B. Beaumont, H. Lahrèche, A. Bouillé, H. Haas, M. Leroux und P. Gibart, Green InGaN Light-Emitting Diodes Grown on Silicon (111) by Metalorganic Vapor Phase Epitaxy, Jpn. J. Appl. Phys. 40, L738 (2001)

Claims (5)

  1. Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat mit Gruppe-III-Nitrid Schichten, welche mittels epitaktischer Gasphasenabscheidung auf einem Siliziumsubstrat ausgebildet wurden, und mindestens einer Niedertemperatur-AlxGa1-xN-Zwischenschicht mit 1 ≥ x > 0,1, wobei die Niedertemperatur-AlxGa1-x-Zwischenschicht in einer Pufferschicht eingeschlossen angeordnet ist und die Pufferschicht ganz oder teilweise mit einem Übergangsmetall dotiert ist.
  2. Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat nach Anspruch 1, dadurch gekennzeichnet, dass das Übergangsmetall Eisen ist.
  3. Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es eine aktive Zone bestehend aus einem AlxInyGal1-x-yN/AluInvGa1-u-vN Heteroübergang oder einer delta-dotierten AlxInyGa1-x-yN-Schicht mit 0 < x < 1, 0 < y < 1 und x + y < 1 sowie 0 < u < 1, 0 < v < 1 und u + v < 1 aufweist, wobei x ≠ u und y ≠ v ist.
  4. Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat nach Anspruch 3, dadurch gekennzeichnet, dass eine Delta-Dotierung in dem Material mit dem höheren Bandabstand des Heteroübergangs ausgebildet ist.
  5. Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Transistorbauelement eine dotierte AlxInyGa1-x-yN-Schicht mit 0 < x < 1, 0 < y < 1 und x + y < 1 aufweist.
DE2002156911 2002-11-30 2002-11-30 Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat Expired - Lifetime DE10256911B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002156911 DE10256911B4 (de) 2002-11-30 2002-11-30 Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002156911 DE10256911B4 (de) 2002-11-30 2002-11-30 Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat

Publications (2)

Publication Number Publication Date
DE10256911A1 DE10256911A1 (de) 2004-06-17
DE10256911B4 true DE10256911B4 (de) 2008-02-07

Family

ID=32318973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002156911 Expired - Lifetime DE10256911B4 (de) 2002-11-30 2002-11-30 Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat

Country Status (1)

Country Link
DE (1) DE10256911B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114665B4 (de) 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
EP3154092B1 (de) * 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-dotierung einer gruppe-iii-nitridpufferschichtstruktur auf einem heterosubstrat
DE102014113975A1 (de) 2014-09-26 2016-03-31 Osram Opto Semiconductors Gmbh Elektronisches Bauelement
DE102022000425A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh III-N-Silizium Halbleiterscheibe
DE102022000424A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht
DE102022000520A1 (de) 2022-02-10 2023-08-10 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von Halbleiterbauelementen
DE102022003646A1 (de) 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen
DE102022004684A1 (de) 2022-12-13 2024-06-13 Azur Space Solar Power Gmbh Halbleiterscheibe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156581A (en) * 1994-01-27 2000-12-05 Advanced Technology Materials, Inc. GaN-based devices using (Ga, AL, In)N base layers
DE10056645A1 (de) * 2000-11-09 2001-09-13 Armin Dadgar Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
WO2001095380A1 (fr) * 2000-06-09 2001-12-13 Centre National De La Recherche Scientifique Procede de preparation d'une couche de nitrure de gallium
US20020066908A1 (en) * 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
WO2002082517A1 (fr) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Procede de fabrication pour substrat semi-conducteur et element semi-conducteur
US20020167023A1 (en) * 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156581A (en) * 1994-01-27 2000-12-05 Advanced Technology Materials, Inc. GaN-based devices using (Ga, AL, In)N base layers
WO2001095380A1 (fr) * 2000-06-09 2001-12-13 Centre National De La Recherche Scientifique Procede de preparation d'une couche de nitrure de gallium
DE10056645A1 (de) * 2000-11-09 2001-09-13 Armin Dadgar Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
US20020066908A1 (en) * 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
WO2002082517A1 (fr) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Procede de fabrication pour substrat semi-conducteur et element semi-conducteur
EP1396878A1 (de) * 2001-03-30 2004-03-10 Toyoda Gosei Co., Ltd. Herstellungsverfahren für ein halbleitersubstrat und halbleiterelement
US20020167023A1 (en) * 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Amano, H. [u.a.]: Stress and Defect Control in GaN Using Low Temperature Interlayers. In: Jpn. J. Appl. Phys., Vol. 37, 1998, S. L1540-L1542 *
Dadgar, A. [u.a.]: Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111) Ex- ceeding 1 µm in Thickness. In: Jpn. J. Appl. Phys., Vol. 39, 2000, S. L1183-L1185
Dadgar, A. [u.a.]: Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111) Exceeding 1 µm in Thickness. In: Jpn. J. Appl. Phys., Vol. 39, 2000, S. L1183-L1185 *
Duboz, J.-Y.: GaN as Seen by the Industry. In: phys. stat. sol. (a), Vol. 176-1, 1999, S. 5-14 *
Feltin, E. [u.a.]: Green InGaN Light-Emitting Diodes Grown on Silicon (111) by Metalorganic Vapor Phase Epitaxy. In: Jpn. J. Appl. Phys., Vol. 40, 2001, S. L738-L740 *
Han, J. [u.a.]: Control and elimination of crack- ing of AIGaN using low temperature AIGaN inter- ayers. In: Appl. Phys. Letters, Vol. 78 (1), Januar 2001, S. 67-69
Han, J. [u.a.]: Control and elimination of cracking of AIGaN using low temperature AIGaN interayers. In: Appl. Phys. Letters, Vol. 78 (1), Januar 2001, S. 67-69 *

Also Published As

Publication number Publication date
DE10256911A1 (de) 2004-06-17

Similar Documents

Publication Publication Date Title
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
CN107068749B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
TWI447959B (zh) 製造氮化物半導體晶體層的方法
TWI310611B (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP6059428B2 (ja) へテロ接合トランジスタ及びその製造方法
KR101884504B1 (ko) Iii족-질화물 노멀리-오프 트랜지스터용 층 구조
JP3960957B2 (ja) 半導体電子デバイス
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
KR102293962B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
KR20200066141A (ko) 질화알루미늄 기반 트랜지스터의 제조 방법
DE10256911B4 (de) Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
KR101972045B1 (ko) 헤테로 구조 반도체 소자
JP2005129856A (ja) 半導体電子デバイス
DE112007002782T5 (de) Halbleiterheterostruktur für einen Feldeffekttransistor
JP7457053B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
WO2009130058A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit in-situ aufgebrachter isolationsschicht
EP2616576A1 (de) Schichtsystem aus einem siliziumbasierten träger und einer direkt auf dem träger aufgebrachten heterostruktur
KR20130080651A (ko) 화합물 반도체 및 그 제조방법

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KROST, ALOIS, PROF. DR., 13587 BERLIN, DE

Owner name: DAUMILLER, INGO, DR., 89165 DIETENHEIM, DE

Owner name: KUNZE, MIKE, DR., 89250 SENDEN, DE

Owner name: DADGAR, ARMIN, DR., 10555 BERLIN, DE

8127 New person/name/address of the applicant

Owner name: MICROGAN GMBH, 89081 ULM, DE

Owner name: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: AZUR SPACE SOLAR POWER GMBH, DE

Free format text: FORMER OWNERS: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE; MICROGAN GMBH, 89081 ULM, DE

Owner name: ALLOS SEMICONDUCTORS GMBH, DE

Free format text: FORMER OWNERS: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE; MICROGAN GMBH, 89081 ULM, DE

Owner name: MICROGAN GMBH, DE

Free format text: FORMER OWNERS: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE; MICROGAN GMBH, 89081 ULM, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R081 Change of applicant/patentee

Owner name: AZUR SPACE SOLAR POWER GMBH, DE

Free format text: FORMER OWNERS: ALLOS SEMICONDUCTORS GMBH, 01237 DRESDEN, DE; MICROGAN GMBH, 89081 ULM, DE

Owner name: MICROGAN GMBH, DE

Free format text: FORMER OWNERS: ALLOS SEMICONDUCTORS GMBH, 01237 DRESDEN, DE; MICROGAN GMBH, 89081 ULM, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R071 Expiry of right