JP2009238956A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009238956A
JP2009238956A JP2008082085A JP2008082085A JP2009238956A JP 2009238956 A JP2009238956 A JP 2009238956A JP 2008082085 A JP2008082085 A JP 2008082085A JP 2008082085 A JP2008082085 A JP 2008082085A JP 2009238956 A JP2009238956 A JP 2009238956A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
metal
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008082085A
Other languages
English (en)
Inventor
Hiroyuki Sazawa
洋幸 佐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008082085A priority Critical patent/JP2009238956A/ja
Publication of JP2009238956A publication Critical patent/JP2009238956A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電流コラプスの小さな窒化物半導体デバイス用のショットキ電極を提供する。
【解決手段】窒素を含む3−5族化合物の半導体層と、前記半導体層に接して前記半導体層より上層に形成された導電体層と、を備えた半導体装置であって、前記導電体層は、2種以上の金属層が積層された積層金属層が合金化されて形成された合金であり、前記合金の仕事関数は、合金化前に前記半導体層に接していた金属の仕事関数より大きい半導体装置が提供される。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。本発明は、特に、電流コラプスを低減できる半導体装置および半導体装置の製造方法に関する。
窒化ガリウム系半導体装置としてのショットキバリアダイオードあるいは電界効果トランジスタはショットキ電極を含む。たとえば非特許文献1には、半導体装置としてAlGaN/GaNへテロ構造のMOSFET(金属酸化物半導体電界効果トランジスタ)が開示され、ショットキ電極としてニッケルおよび金の積層膜をアニールしてなるショットキ電極を有する半導体装置が開示されている。
J.Lee他著、Solid−State Electronics 48巻(2004年)、1855から1859ページ
上記した文献に記載のショットキ電極により、リーク電流が小さなショットキ性接触を得ることができる。しかし、このような電極構造では、ドレイン電流の過渡応答が大きくなる、いわゆる電流コラプスの問題が生じている。よって、電流コラプスの小さな半導体装置が望まれている。
上記課題を解決するために、本発明の第1の形態においては、窒素を含む3−5族化合物の半導体層と、前記半導体層に接して前記半導体層より上層に形成された導電体層と、を備えた半導体装置であって、前記導電体層は、2種以上の金属層が積層された積層金属層が合金化されて形成された合金であり、前記合金の仕事関数は、合金化前に前記半導体層に接していた金属の仕事関数より大きい半導体装置が提供される。前記導電体層は、Ni、AuおよびPtから選択された2種以上の金属の合金であってよい。前記導電体層は、熱アニールにより前記積層金属層が合金化されて形成されてよい。前記導電体層は、窒素、アルゴン、ヘリウムを含んでよい。前記半導体層と前記導電体層とは、ショットキ接合を形成してよい。
本発明の第2の形態においては、窒素を含む3−5族化合物の半導体層を形成する段階と、前記半導体層に接して第1仕事関数の第1金属層を形成する段階と、前記第1金属層より上層に第2金属層を形成する段階と、前記第1金属層および前記第2金属層を含む積層金属層を合金化して、前記第1仕事関数より大きい第2仕事関数の合金層を形成する段階と、を備えた半導体装置の製造方法が提供される。前記第1金属層は、Ni、AuおよびPtから選択された何れかの金属層であってよく、前記第2金属層は、Ni、AuおよびPtから選択された何れかの前記第1金属層とは異なる金属層であってよい。前記合金層を形成する段階は、熱アニール処理により前記積層金属層を合金化して前記合金層を形成する段階であってよい。前記熱アニール処理は、窒素、アルゴン、ヘリウムを含む雰囲気で実施されてよい。
本発明の第3の形態においては、窒素を含む3−5族化合物の半導体層と、前記半導体層に接して前記半導体層より上層に形成された、前記半導体層の内部に存在する深い準位の原因となる元素を引き抜くトラップ層と、を備え、前記半導体層および前記トラップ層は、前記トラップ層が前記半導体層に接して形成された後に熱アニール処理されている半導体装置が提供される。前記トラップ層は、酸化物、窒化物または酸窒化物の絶縁体層であってよく、前記トラップ層より上層に形成された導電体層をさらに備えてよい。前記トラップ層は、金属、金属合金または導電性酸化物の導電体層であってよく、前記導電体層は、前記半導体層とショットキ接合を形成してよい。
本発明の第4の形態においては、窒素を含む3−5族化合物の半導体層を形成する段階と、前記半導体層に接して、前記半導体層の内部に存在する深い準位の原因となる元素を引き抜くトラップ層を形成する段階と、前記半導体層および前記トラップ層を熱アニール処理する段階と、を備えた半導体装置の製造方法が提供される。前記熱アニール処理する段階は、窒素、アルゴン、ヘリウムを含む雰囲気で実施されてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態の半導体装置100の断面例を示す。同図において半導体装置100は一つのトランジスタ素子として図示するが、半導体装置100は多数のトランジスタ素子を備えていてよい。半導体装置100は、基板102、バッファ層104、チャネル層106、電子供給層108、制御電極110、入出力電極112、パッシベーション層114および素子分離領域116を備える。
基板102は、エピタキシャル成長用の下地基板であってよく、たとえば単結晶のサファイア、シリコンカーバイト、シリコン、ガリウムナイトライドが例示できる。基板102は、エピタキシャル成長用の基板として市販されているものが使用できる。基板102は、絶縁形が好ましいがp形またはn形も使用できる。
バッファ層104は、基板102の上に形成され、材料として、窒素を含む3−5族化合物半導体が適用できる。たとえば、バッファ層104は、アルミニウムガリウムナイトライド(AlGaN)、アルミニウムナイトライド(AlN)、ガリウムナイトライド(GaN)の単層であってよく、これら単層を積層したものであってもよい。バッファ層104は、その膜厚に特に制限はないが、300nmから3000nmの範囲が好ましい。バッファ層104は、有機金属気相成長法(MOVPE)、ハライドVPE法または分子線エピタキシ法(MBE)などを用いて形成できる。バッファ層104の形成材料として市販の有機金属原料、たとえばトリメチルガリウムあるいはトリメチルインジウム等を用いることができる。
チャネル層106は、バッファ層104の上に形成され、窒素を含む3−5族化合物半導体であってよい。チャネル層106として、GaN層が好ましいが、InGaN層またはAlGaN層も例示できる。チャネル層106の膜厚に特に制限はないが、300nmから3000nmの範囲が好ましい。チャネル層106の形成方法として、バッファ層104の形成方法と同様な方法が例示できる。
電子供給層108は、窒素を含む3−5族化合物の半導体層の一例であってよい。電子供給層108は、チャネル層106に電子を供給する。電子供給層108は、チャネル層106より上層に形成され、電子供給層108とチャネル層106との界面のチャネル層106の側には2次元電子ガス(以下2DEGと表記することがある)が形成される。電子供給層108は、チャネル層106に接して直接形成されてもよく、適切な中間層を介して形成されてもよい。電子供給層108は、チャネル層106と格子整合または擬格子整合してよく、AlGaN層、AlInN層またはAlN層であってよい。なお、電子供給層108自体が基板であってもよい。
電子供給層108は、その膜厚を、チャネル層106と電子供給層108との格子定数差から見積もられる臨界膜厚より小さい範囲内で決定できる。臨界膜厚とは、格子不整合により発生した応力により結晶格子に欠陥が発生して応力が緩和される膜厚であってよい。臨界膜厚は、各層のAl組成あるいはIn組成に依存するが、10nmから60nmの範囲が例示できる。したがって電子供給層の膜厚は60nm以内で決定することができる。電子供給層108の形成方法としてバッファ層104の形成方法と同様な方法が例示できる。
制御電極110は、電子供給層108に接して電子供給層108より上層に形成された導電体層の一例であってよい。制御電極110は、2種以上の金属層が積層された積層金属層が合金化されて形成された合金であってよい。たとえば制御電極110は、Ni、AuおよびPtから選択された2種以上の金属の合金であってよい。合金の仕事関数は、合金化前に電子供給層108に接していた金属の仕事関数より大きくすることができる。合金化した後の制御電極110の仕事関数を合金化前に電子供給層108に接触している金属の仕事関数より大きくすることにより、キャリアのトラップの原因となり得る準位の深さを小さくできる。
また、制御電極110の合金化は、積層金属層を熱アニールにより合金化してよい。熱アニールは、たとえば250〜550℃、好ましくは450〜500℃で実施できる。また、熱アニールは、1分〜10時間の範囲、好ましくは3分〜1時間の範囲、さらに好ましくは10分〜30分の範囲で実施できる。さらに熱アニールは、窒素、アルゴン、ヘリウム等の希ガスの雰囲気で実施できる。特に熱アニールは窒素雰囲気で実施でき、この場合制御電極110は、窒素を含んでよい。
熱アニールにより、深い準位を形成するトラップの要因を低減できる。また、窒素を含むことにより、深い準位を形成するトラップの要因を低減できる。なお、電子供給層108と制御電極110とは、ショットキ接合を形成してよい。
なお、制御電極110は、電子供給層108の内部に存在する深い準位の原因となる元素を引き抜くトラップ層としても把握できる。引き抜かれる物として、酸素を含有する物質たとえば水、酸素分子および酸素原子が例示できる。あるいは水素、炭素が例示できる。制御電極110により深い準位の原因となる元素を引き抜いて、電流コラプスを低減できる。
入出力電極112は、電子供給層108の上に形成される。入出力電極112は、たとえばTiおよびAlなどの金属を蒸着法などで形成した後、リフトオフ法などで所定の形状に加工できる。
パッシベーション層114は、制御電極110および入出力電極112が形成された領域以外の領域の電子供給層108を覆う。パッシベーション層114を形成すると、電流コラプスが大きくなる場合があるが、本実施形態では電流コラプスの原因になり得るトラップを低減しているので、電流コラプスの発生を抑制できる。パッシベーション層114は、たとえば10nmから100nm程度の膜厚の窒化シリコン膜あるいは酸化シリコン膜が例示できる。
素子分離領域116は、トランジスタの活性領域を取り囲むように、電子供給層108を貫いて形成される。素子分離領域116は、電流が流れる領域を規定する。素子分離領域116は、たとえばエッチングにより分離溝を形成して、窒化物等の絶縁体を埋め込むことにより形成できる。あるいは素子分離領域116は、窒素または水素を形成領域にイオン打ち込みにより打ち込んで形成できる。
図2から図6は、半導体装置100の製造過程における断面例を示す。図2に示すように、チャネル層106および電子供給層108を有して、電子供給層108が表面を為す基板102を用意する。電子供給層108は、窒素を含む3−5族化合物であってよい。基板102には、バッファ層104を有してよく、バッファ層104、チャネル層106および電子供給層108が順次形成されて電子供給層108が表面を為す基板はHEMT形成用のエピタキシャル基板として供給されているものであってよい。
図3に示すように、電子供給層108に接して第1仕事関数の第1金属層120となる金属膜を形成した後、第1金属層120より上層に第2金属層122となる金属膜を形成して金属積層膜を形成する。その後、当該金属積層膜をパターニングすることにより第1金属層120および第2金属層122を形成する。第1金属層120は、Ni、AuおよびPtから選択された何れかの金属層であってよい。第2金属層122は、Ni、AuおよびPtから選択された何れかの第1金属層120とは異なる金属層であってよい。
図4に示すように、パッシベーション層114を形成する。パッシベーション層114の形成により、前記した通り電流コラプスの原因になり得るトラップが発生する場合がある。
図5に示すように、第1金属層120および第2金属層122を含む積層金属層を合金化して、第1仕事関数より大きい第2仕事関数の制御電極110を形成する。制御電極110は合金層の一例であってよい。合金層の形成は、熱アニール処理により積層金属層を合金化するものであってよい。熱アニール処理は、窒素を含む雰囲気で実施ことが特に好ましい。
図6に示すように、パッシベーション層114を適切にエッチングして、当該エッチング部に入出力電極112を形成する。入出力電極112はたとえば蒸着法により金属膜を形成した後、リフトオフ法等を用いて形成できる。入出力電極112を形成した後、加熱によりアニールを実行してもよい。金属膜は金属積層膜であってよい。
その後、素子分離領域116となる領域に開口を有する適切なマスクを形成して、当該マスクの開口部に選択的にイオンを打ち込み、素子分離領域116を形成する。素子分離領域116に打ち込むイオンはたとえば窒素または水素であってよく、電子供給層108およびチャネル層106が絶縁体となるイオンであれば任意に選択できる。以上のようにして、図1の半導体装置100が製造できる。
本実施形態の半導体装置100とその製造方法によれば、制御電極110の近傍に形成される、電流コラプスの原因になり得るトラップ、あるいは物質を低減できる。これにより電流コラプスの発生を抑制できる。
(実験例1)
図7および図8は、制御電極110と電子供給層108との界面部分を観察したTEM(透過型電子顕微鏡)写真を示す。図7はアニール前、図8はアニール後を示す。アニール前における第1金属層120はニッケル、第2金属層122は金とした。電子供給層108としてAlGaNを用いた。アニールにより、第1金属層120と第2金属層122との界面が消失していることが観察された。
図9から図16は、図7および図8に各々対応する領域のEDX像を示す。図9および図10はアルミニウム像を示しており、図11および図12はニッケル像を示す。また、図13および図14はガリウム像を示しており、図15および図16は金像を示す。アニールにより、第1金属層120と第2金属層122とが合金化して制御電極110になっていることが観察された。
(実験例2)
C面サファイア基板にMOCVD法でAlGaN/GaN構造のHEMTを作成した。オーミック電極はTi/Al/Ni/Auの金属積層構造、ゲート電極はNi/Auの金属積層構造とした。パッシベーション膜としてPECVD法による窒化シリコン膜を形成した。その後高速熱アニール(RTA)を施した。
図17は、HEMTのドレイン電流−ソースドレイン電圧の特性を示す。実線は上記の通り作成したHEMTの特性を示す。破線は、窒化シリコンのパッシベーション膜を形成しない場合(A)とパッシベーション膜形成後アニールをしない場合(B)を比較として示した。破線のAでは良好な特性を示すものの、パッシベーション膜の形成により特性が極度に悪化していることがわかる。しかし、アニールを施すことにより(実線)、特性は良好に回復した。
図18は、電流コラプス特性を示す。ソースドレイン電圧を20Vから1Vに低減した場合のソースドレイン電流密度の過渡特性から電流コラプスを評価した。実線はアニールをした場合、破線はアニールをしない場合を示す。アニールをしない場合、ソースドレイン電圧を1Vに変化させて直後にからしばらくの間電流密度が変化する過渡特性を示した。しかし、アニールしたものでは、過渡特性は観察されなかった。このことより、アニールによって、電流コラプスを抑制できたことが判明した。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
たとえば、図19は、本実施形態の変更例であってよい半導体装置200の断面例を示す。図示するように、制御電極110と電子供給層108との間にトラップ層130を設けてよい。トラップ層130は、電子供給層108に接して電子供給層108より上層に形成され、電子供給層108の内部に存在する深い準位の原因となる元素を引き抜く。トラップ層130は、トラップ層130が電子供給層108に接して形成された後に熱アニール処理されてよい。
トラップ層130は、酸化物、窒化物または酸窒化物の絶縁体層であってよく、あるいはTIO等の酸化物導電体であってよい。これらトラップ層130によって深い準位の原因となる元素が引き抜かれ、電流コラプスが低減できる。
本実施形態の半導体装置100の断面例を示す。 半導体装置100の製造過程における断面例を示す。 半導体装置100の製造過程における断面例を示す。 半導体装置100の製造過程における断面例を示す。 半導体装置100の製造過程における断面例を示す。 半導体装置100の製造過程における断面例を示す。 制御電極110と電子供給層108との界面部分を観察したTEM(透過型電子顕微鏡)写真を示す。 制御電極110と電子供給層108との界面部分を観察したTEM(透過型電子顕微鏡)写真を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 図7および図8に各々対応する領域のEDX像を示す。 HEMTのドレイン電流−ソースドレイン電圧の特性を示す。 電流コラプス特性を示す。 本実施形態の変更例であってよい半導体装置200の断面例を示す。
符号の説明
100 半導体装置
102 基板
104 バッファ層
106 チャネル層
108 電子供給層
110 制御電極
112 入出力電極
114 パッシベーション層
116 素子分離領域
120 第1金属層
122 第2金属層
130 トラップ層
200 半導体装置

Claims (14)

  1. 窒素を含む3−5族化合物の半導体層と、
    前記半導体層に接して前記半導体層より上層に形成された導電体層と、
    を備えた半導体装置であって、
    前記導電体層は、2種以上の金属層が積層された積層金属層が合金化されて形成された合金であり、
    前記合金の仕事関数は、合金化前に前記半導体層に接していた金属の仕事関数より大きい半導体装置。
  2. 前記導電体層は、Ni、AuおよびPtから選択された2種以上の金属の合金である、
    請求項1に記載の半導体装置。
  3. 前記導電体層は、熱アニールにより前記積層金属層が合金化されて形成される、
    請求項1または請求項2に記載の半導体装置。
  4. 前記導電体層は、窒素を含む、
    請求項1から請求項3の何れか一項に記載の半導体装置。
  5. 前記半導体層と前記導電体層とは、ショットキ接合を形成する、
    請求項1から請求項4の何れか一項に記載の半導体装置。
  6. 窒素を含む3−5族化合物の半導体層を形成する段階と、
    前記半導体層に接して第1仕事関数の第1金属層を形成する段階と、
    前記第1金属層より上層に第2金属層を形成する段階と、
    前記第1金属層および前記第2金属層を含む積層金属層を合金化して、前記第1仕事関数より大きい第2仕事関数の合金層を形成する段階と、
    を備えた半導体装置の製造方法。
  7. 前記第1金属層は、Ni、AuおよびPtから選択された何れかの金属層であり、
    前記第2金属層は、Ni、AuおよびPtから選択された何れかの前記第1金属層とは異なる金属層である、
    請求項6に記載の半導体装置の製造方法。
  8. 前記合金層を形成する段階は、熱アニール処理により前記積層金属層を合金化して前記合金層を形成する段階である、
    請求項6または請求項7に記載の半導体装置の製造方法。
  9. 前記熱アニール処理は、窒素、アルゴン、ヘリウムを含む雰囲気で実施される、
    請求項8に記載の半導体装置の製造方法。
  10. 窒素を含む3−5族化合物の半導体層と、
    前記半導体層に接して前記半導体層より上層に形成された、前記半導体層の内部に存在する深い準位の原因となる元素を引き抜くトラップ層と、
    を備え、
    前記半導体層および前記トラップ層は、前記トラップ層が前記半導体層に接して形成された後に熱アニール処理されている半導体装置。
  11. 前記トラップ層は、酸化物、窒化物または酸窒化物の絶縁体層であり、
    前記トラップ層より上層に形成された導電体層をさらに備える、
    請求項10に記載の半導体装置。
  12. 前記トラップ層は、金属、金属合金または導電性酸化物の導電体層であり、
    前記導電体層は、前記半導体層とショットキ接合を形成する、
    請求項10に記載の半導体装置。
  13. 窒素を含む3−5族化合物の半導体層を形成する段階と、
    前記半導体層に接して、前記半導体層の内部に存在する深い準位の原因となる元素を引き抜くトラップ層を形成する段階と、
    前記半導体層および前記トラップ層を熱アニール処理する段階と、
    を備えた半導体装置の製造方法。
  14. 前記熱アニール処理する段階は、窒素、アルゴン、ヘリウムを含む雰囲気で実施される、
    請求項13に記載の半導体装置の製造方法。
JP2008082085A 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法 Pending JP2009238956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008082085A JP2009238956A (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082085A JP2009238956A (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009238956A true JP2009238956A (ja) 2009-10-15

Family

ID=41252570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082085A Pending JP2009238956A (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009238956A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
JP2015073034A (ja) * 2013-10-03 2015-04-16 富士通株式会社 半導体装置の製造方法
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087587A (ja) * 2002-08-23 2004-03-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP2007281453A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 半導体電界効果トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087587A (ja) * 2002-08-23 2004-03-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP2007281453A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 半導体電界効果トランジスタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
JP2015073034A (ja) * 2013-10-03 2015-04-16 富士通株式会社 半導体装置の製造方法
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
US8866192B1 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US8330187B2 (en) GaN-based field effect transistor
JP6260145B2 (ja) 半導体装置の製造方法
TW201232779A (en) Enhancement-mode transistor and fabrication method thereof
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
JP2009231396A (ja) 半導体装置および半導体装置の製造方法
JP2010225765A (ja) 半導体装置及びその製造方法
JP2007324263A (ja) 電界効果トランジスタ及びその製造方法
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
CN101689563A (zh) 高电压GaN基异质结晶体管结构及其形成方法
US20150380498A1 (en) Method for producing a semiconductor device, and semiconductor device produced thereby
US20150236146A1 (en) High electron mobility transistor (hemt) having an indium-containing layer and method of manufacturing the same
JP2008243881A (ja) 半導体装置及びその製造方法
JP2009170546A (ja) GaN系電界効果トランジスタ
EP1903600A2 (en) Method for producing P-type group III nitride semiconductor and method for producing electrode for P-type group III nitride semiconductor
US11430875B2 (en) Method for manufacturing transistor
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP2011238866A (ja) 半導体装置及びその製造方法
CN114335174A (zh) 用于使用牺牲封盖和绝缘层形成半导体装置的方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2007165590A (ja) 窒化物半導体装置
JP2009238956A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304