JP2004087587A - 窒化物半導体装置およびその製造方法 - Google Patents

Abstract

【課題】窒化物系半導体とのショットキー接合においてバリア高さが大きく、かつ窒化物半導体との密着性に優れた電極を有する窒化物半導体装置およびその製造方法を提供する。
【解決手段】窒化物半導体上に形成された半導体装置の製造方法であって、窒化物半導体３の上に電極１０を形成する工程を備え、電極を形成する工程が、窒化物半導体の上に第１の元素を含む第１の物質を積層する工程と、第１の物質の層の上に第１の元素よりも仕事関数の大きい第２の元素７ａを含む第２の物質を積層する工程と、第２の元素を、窒化物半導体と第１の物質との界面付近に、熱処理によって拡散させる工程とを含む。
【選択図】　　　　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体装置およびその製造方法に関し、より具体的には、密着性に優れ、かつゲート電極／窒化物半導体間のバリア高さを高めた窒化物半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）等に代表される窒化物半導体電界効果型トランジスタは、ショットキー接合のゲート電極にＮｉ／Ａｕ層を用いる場合が多い。たとえば、高温での高周波電力用素子への使用が有望視されているＧａＮ系トランジスタにおいて、ゲート電極にＮｉ／Ａｕ膜を使用することが開示されている（Ｖ．Ｋｕｍａｒ　ｅｔ　ａｌ．：　Ａｂｓｔｒａｃｔｓ　ｏｆ　２００１　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｍｅｅｔｉｎｇ）。ここで開示されているＧａＮ系トランジスタは、図１１に示す構成を有している。
【０００３】
サファイア基板１０１上に、厚み１０００ｎｍのノンドープト、エピタキシャルＧａＮ層１０２が位置し、その上にシリコンがドープされた厚み２０ｎｍのｎ型エピタキシャルＡｌ_０．２Ｇａ_０．８Ｎ層１０３が配置されている。ＧａＮ層１０２およびｎ型Ａｌ_０．２Ｇａ_０．８Ｎ層１０３には、ＧａＮ層の中に到達する、素子分離の機能を果たす段差が付けられている。ｎ型Ａｌ_０．２Ｇａ_０．８Ｎ層１０３の上には、それにオーミック接触するソース、ドレイン電極１０５が位置している。また、ソース電極とドレイン電極との間には、ｎ型Ａｌ_０．２Ｇａ_０．８Ｎ層１０３とショットキー接触するＮｉ層１０６とＡｕ層１０７とから成る２層膜のゲート電極１１０が設けられている。
【０００４】
上記のようなＮｉ／Ａｕの２層膜からなるゲート電極１１０をＨＥＭＴに用いることにより、直流特性および高周波特性ともに優れたＨＥＭＴを提供することができる。
【０００５】
図１１に示すＧａＮ系ＨＥＭＴの製造方法は次の通りである。まず、図１２を参照して、サファイア基板１０１上に、厚み１０００ｎｍの真性半導体ＧａＮ１０２をエピタキシャル成長する。次に、その真性半導体ＧａＮ１０２の上に、シリコンをドープした厚み２０ｎｍのｎ型Ａｌ_０．２Ｇａ_０．８Ｎ膜１０３をエピタキシャル成長する。次いで、反応性イオンエッチングにより、ｎ型Ａｌ_０．２Ｇａ_０．８Ｎ膜１０３および真性半導体ＧａＮ膜１０２をエッチングして、真性半導体ＧａＮ膜の中途に達するように、メサ分離領域１０４を設ける。
【０００６】
次に、図１３に示すように、ｎ型Ａｌ_０．２Ｇａ_０．８Ｎ膜１０３の上に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを順次積層し、パターニングした後、熱処理して、オーミック接触のソース／ドレイン電極１０５を形成する。
【０００７】
次いで、Ｎｉ／Ａｕの２層膜を順次積層し、パターニングして、ショットキー接触のゲート電極を得る（図１１参照）。
【０００８】
上記のようにして、電界効果形トランジスタの１種であるＨＥＭＴが形成される。上述のように、Ｎｉ／Ａｕ２層膜を用いたＨＥＭＴは、直流特性と高周波特性の両方に優れるので、一般的に広く用いられている。
【０００９】
【発明が解決しようとする課題】
しかし、Ｎｉ／Ａｕ２層膜のゲート電極と、窒化物半導体との間のショットキーバリア高さはそれほど高くない。このため、ゲート電極からドレイン電極に流れ込むリーク電流は大きなものとなる。ゲート電極からドレイン電極に流れ込むリーク電流が大きいと、素子の高電圧動作化および低消費電力化に問題があり、さらに高周波動作時にノイズが増大する。
【００１０】
上記の問題の解決策として、たとえば、Ｎｉよりも仕事関数が大きく、かつ窒化物半導体とのショットキー接触におけるバリア高さの大きいＰｔなどを用いることが考えられる。しかし、Ｐｔの使用によりリーク電流が減少することが示されているものの、形成されたゲート電極は剥離しやすく、実用上問題がある。
【００１１】
本発明は、窒化物系半導体とのショットキー接合においてバリア高さが大きく、かつ窒化物半導体との密着性に優れた電極を有する窒化物半導体装置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の窒化物半導体装置の製造方法は、窒化物半導体上に形成された半導体装置の製造方法である。この製造方法は、窒化物半導体の上に電極を形成する工程を備え、電極を形成する工程が、窒化物半導体の上に第１の元素を含む第１の物質を積層する工程と、第１の物質の層の上に第１の元素よりも仕事関数の大きい第２の元素を含む第２の物質を積層する工程と、第２の元素を、窒化物半導体と第１の物質との界面付近に、熱処理によって拡散させる工程とを含む。
【００１３】
この方法により、第１の物質に窒化物半導体と密着性のよいものを用いれば、良好な密着性を得た上で、電極において、バリア高さの高いショットキー接触を得ることができる。また、逆方向リーク電流を減少させ、逆方向降伏電圧を増大させることができる。ここで、第１の物質は、第１の元素からなるものでもよい。
【００１４】
なお、固体中の電子は固体内に束縛されており、この電子を表面を通して真空へ取り出すために必要な最小のエネルギーを仕事関数という。それは、固体のフェルミ準位と真空準位との差で与えられる。仕事関数については面依存性が観測されているが、ここでは、面方位依存性までは考慮せず、たとえば面方位について平均した巨視的な仕事関数をいう。
【００１５】
本発明の窒化物半導体装置は、電極を有する半導体装置である。その電極が接する窒化物半導体と、電極の下層を構成し、窒化物半導体にショットキー接触し、第１の元素を主成分とする電極下層と、電極下層の上に接して位置し、第１の元素よりも仕事関数が大きい第２の元素を主成分とする電極上層とを備える。そして、電極下層と窒化物半導体との界面に、第２の元素が、拡散により電極上層から電極下層を経て到達している。
【００１６】
この構成により、電極下層を窒化物半導体と密着性によい元素によって構成し、第１の元素より仕事関数が大きい元素を第２の元素とすることにより、ショットキー接触におけるバリア高さを大きくできる。この結果、逆方向リーク電流を抑制し、逆方向降伏電圧を増大させることができる。ある元素を主成分とする電極とは、そのある元素以外に、それと異なる元素が製造工程中の熱履歴を受けて、電極中に拡散して侵入し分布していてもよいことを表す。なお、電極上層の上に配線層などが形成されていてもよい。
【００１７】
【発明の実施の形態】
次に図面を用いて本発明の実施の形態について説明する。
【００１８】
（実施の形態１−ショットキーダイオード−）
図１は、本発明の実施の形態１における窒化物半導体装置のショットキーダイオードを示す図である。図１において、サファイア基板１の上に接して、エピタキシャル層のｎ型Ａｌ_１−ｘＧａ_ｘＮ層３が位置している。ｘは、０≦ｘ≦１の範囲の任意の値とする。ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３の上には、ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３とショットキー接触するゲート電極６，７が形成されている。
【００１９】
ショットキー電極１０は、２層膜から構成され、上述のようにｎ型Ａｌ_１−ｘＧａ_ｘＮ層３とショットキー接触するショットキー電極下層６と、その上に接して位置するショットキー接触するショットキー電極上層７とから構成される。ただし、ショットキー電極下層６とｎ型Ａｌ_１−ｘＧａ_ｘＮ層３との界面付近には、熱処理によって拡散したショットキー電極上層７に含まれる第２の元素が拡散して分布している。また、上記の熱処理によって、ショットキー電極上層とショットキー電極下層との間の界面付近のゲート電極上層側には、ショットキー電極下層６に含まれる第１の元素が拡散してきている。これは、第１の元素および第２の元素について、濃度勾配がつき、それが拡散の駆動力となるためである。第１の元素および第２の元素が、実質的にどの範囲まで分布するかは、熱処理温度、熱処理時間、拡散種の種類などに依存する。
【００２０】
また、ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３上に形成されたオーミック電極８には、たとえばＴｉ／Ａｌの積層構造が用いられている。
【００２１】
上記のショットキーダイオードの製造方法は次のとおりである。まず、図２を参照して、サファイア基板１の上にｎ型Ａｌ_１−ｘＧａ_ｘＮ層３をエピタキシャル成長させ、次いで、その上にオーミック接触する電極８を形成する。オーミック電極８は、たとえばＴｉ／Ａｌの積層膜を、写真製版、真空蒸着およびリフトオフ法などによりパターニングし、次いで熱処理を施すことによってオーミック接触が実現するように形成する。この電極には、順方向に電圧を印加する場合にはプラス電位を、また逆方向に電圧を印加する場合にはマイナス電位を印加する。
【００２２】
次いで、写真製版、真空蒸着およびリフトオフ法などを用いてショットキー電極を形成する（図３参照）。ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３の上に接する第１の層（下層）６は、Ｎｉ、Ｓｉ、Ａｌ、ＭｇおよびＺｎのうちの少なくとも１つを含む物質から形成される。第１の層の膜厚は１ｎｍ以上４０ｎｍ以下の範囲で堆積することが望ましい。堆積方法は、真空蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることができる。Ｎｉ、Ｓｉ、Ａｌ、ＭｇおよびＺｎは、固体材料の形態において、ＧａＮなど窒化物半導体と密着性のよい材料であり、窒化物半導体と剥離などを生じないよう、良好な密着性を得ることができる。
【００２３】
また、第１の層（下層）の上に接する第２の層（上層）は、上記Ｎｉ、Ｓｉ、Ａｌ、ＭｇおよびＺｎより仕事関数が大きいＰｔ、Ｐｄ、ＩｒおよびＡｕのうちの少なくとも１つを含む物質から形成される。第２の層の上に接して、Ａｕ層などからなる第３の層（配線層）が配置されていてもよい。上記Ｎｉ、Ｓｉ、Ａｌ、ＭｇおよびＺｎより仕事関数が大きいＰｔ、Ｐｄ、ＩｒおよびＡｕを、上層に配置し、この後、熱処理にて（窒化物半導体／電極下層）界面付近に分布させることにより、電極において、バリア高さの高いショットキー接触を得ることができる。また、逆方向リーク電流を減少させ、逆方向降伏電圧を増大させることができる。これらの元素は半導体装置の製造に通常用いられるものであり、容易に入手することができる。
【００２４】
次いで、窒素などの不活性ガス雰囲気中で３００℃以上５５０℃以下の熱処理を１分間から３０分間施す。一般的に、熱処理により、半導体とその上に接する金属との密着性が向上する。さらに、熱処理により、第２の層（上層）を形成する物質中の元素を第１の層（下層）に固相拡散させ、さらに窒化物半導体と下層との界面にまで到達させることができる（図４）。３００℃未満では、第２の元素を上記界面付近に十分な量を拡散させることができない。一方、５５０℃を超えると、オーミック接触のソース、ドレイン電極におけるコンタクト抵抗率の増大などの悪影響を受け始める。
【００２５】
上記の方法を用いることにより、ショットキー電極と窒化物半導体との密着性に優れ、電極において、バリア高さの高いショットキーダイオードを得ることができる。また、このショットキーダイオードにおいて、逆方向リーク電流を減少させ、逆方向降伏電圧を増大させることができる。
【００２６】
（実施例）
図１に示すように、サファイア基板上に形成したｎ型Ａｌ_１−ｘＧａ_ｘＮ層にショットキーダイオードを試作した。本発明例として、第１の層（下層）に膜厚１０ｎｍのＮｉ層を形成し、また第２の層としてＰｔ層を配置し、第３の層にＡｕ層を形成し、次いで熱処理を施したダイオード（素子１）を試作した。また、比較例として、第１の層に膜厚５０ｎｍのＮｉ層を形成し、第２の層にＡｕ層を配置し、次いで熱処理を施したダイオード（素子２）を製作した。これらの素子１および素子２の特性は、バリア高さに及ぼす熱処理温度（アニール温度）の影響という形で、図５に示されている。
【００２７】
図５によれば、４００℃〜５００℃の温度域の熱処理（アニール処理）により、素子１（黒丸）におけるバリア高さが上昇している。したがって、Ｎｉよりも仕事関数の大きいＰｔが、下層とｎ型Ａｌ_１−ｘＧａ_ｘＮ層との界面にまで到達していると考えられる。一方、素子２（白丸）では、下層のＮｉの厚みが厚いので、４００℃〜５００℃の温度域の熱処理では、Ｎｉよりも仕事関数の大きいＡｕが下層とｎ型Ａｌ_１−ｘＧａ_ｘＮ層との界面にまで到達していない。さらに熱処理温度を上げると、ショットキー電極と窒化物半導体との固相反応によってショットキー特性は劣化してしまう。
【００２８】
図６は、本発明例である素子１における熱処理前後の電圧−電流密度特性を示す図である。図６によれば、熱処理により、順方向バイアス時（プラス電圧域）の電流の立ち上がりがより急峻になり、ダイオードの性能指数の一つであるｎ値が向上しており、密着性が改善されている。さらに、低電界での電流が小さく、バリア高さが大きくなっているので、逆方向リーク電流も減少している。
【００２９】
本実施の形態によれば、窒化物半導体の上に形成されたショットキーダイオードは、ショットキー電極下層を密着性のよい金属で形成し、かつ仕事関数の高い元素を分布させることにより、密着性とバリア高さ、逆方向リーク電流とに優れた特性を得ることができる。また、ここでは示さなかったが、逆方向降伏電圧を向上させることができる。
【００３０】
（実施の形態２−ＨＥＭＴ−）
図７は、本発明の実施の形態２におけるＨＥＭＴを示す図である。図７において、サファイア基板１の上にエピタキシャル層のＧａＮ層２が位置し、さらにその上に、エピタキシャル層のｎ型Ａｌ_１−ｘＧａ_ｘＮ層３が位置している。ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３およびＧａＮ層２には、素子分離帯１２が形成され、素子間を分離している。ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３の上には、ソース、ドレイン電極５が配置され、ソース電極とドレイン電極との間のｎ型Ａｌ_１−ｘＧａ_ｘＮ層３の上にゲート電極１０が配置されている。ゲート電極１０は、ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３に接する第１の層（下層）６と、その上に接して位置する第２の層（上層）７と、その上に接して位置する第３の層（配線層）９とから構成される。
【００３１】
特徴的なことは、ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３と第１の層（下層）との界面に、第２の層（上層）７の物質に含まれる元素７ａが分布していることである。これは、後述する熱処理によって上層の物質中の元素７ａが拡散して、上記界面に到達したものである。上層中の元素が熱処理によって上記界面付近に到達するためには、下層の厚みは、窒化物半導体との密着性を確保した上で、充分薄くなければならない。上記界面付近に分布する元素７ａは、下層を形成する物質に含まれる元素よりも仕事関数が高い元素である。下層を形成する物質に含まれる元素は、もともと窒化物半導体と密着性のよいものを選んでおり、さらに元素７ａにより、バリア高さを向上させ、逆方向リーク電流を減少させ、逆方向降伏電圧を増大させることができる。
【００３２】
次に、上記ＨＥＭＴの製造方法について説明する。まず、サファイア基板１の上に接してＧａＮ層２をエピタキシャル成長させる（図８参照）。次いで、ＧａＮ層２の上にｎ型Ａｌ_１−ｘＧａ_ｘＮ層３をエピタキシャル成長させる。ｎ型Ａｌ_１−ｘＧａ_ｘＮ層３の上に、たとえばＴｉ／Ａｌの積層膜を堆積し、写真製版と、真空蒸着と、リフトオフ法などによりパターニングし、ソース、ドレイン電極５を形成する。この後、これらソース、ドレイン電極５をオーミック接触させるために、熱処理を施す（図８）。
【００３３】
この後、写真製版によりパターニングを施した後、たとえば窒素、水素、ヘリウム、リン、亜鉛の少なくとも一つを注入し、素子分離領域１２を形成する（図９）。このような注入による素子分離だけでなく、メサ構造による素子分離領域を形成してもよい。メサ構造による素子分離領域は、反応性イオンエッチングにより、ｎ型Ａｌ_１−ｘＧａ_ｘＮ膜３および真性半導体ＧａＮ膜２をエッチングして、真性半導体ＧａＮ膜の中途に達するように、メサ分離領域（図示せず）を設ける。
【００３４】
次に、写真製版、真空蒸着、リフトオフ法などを用いて、ゲート電極１０を形成する（図１０）。ゲート電極１０は、たとえば窒化物半導体に接する第１の層（下層）６として、Ｎｉ，Ｓｉ，Ａｌ，Ｍｇ，Ｚｎのいずれかを用い、第２の層（上層）７として、これら元素よりも仕事関数が大きいＰｔ、Ｐｄ、Ｉｒ、Ａｕのいずれかを用いる。第３の層である配線層には、Ａｕなどを用いる。第１の層の膜厚としては、１ｎｍ以上４０ｎｍ以下の範囲とするのがよい。堆積方法は、真空蒸着法、スパッタ法およびＣＶＤ法を用いるのがよい。ゲート電極１０を形成する各層を堆積した後、たとえば窒素や不活性ガス雰囲気中で、３００℃以上５５０℃以下の熱処理を１分間から３０分間の範囲内で施す。一般的に、熱処理により、半導体とその上に接する金属との密着性が向上する。さらに、熱処理により、第２の層（上層）を形成する物質中の仕事関数の高い元素を第１の層（下層）に固相拡散させ、さらに窒化物半導体と下層との界面にまで到達させることができる。
【００３５】
一方、注入分離により素子分離領域を形成した素子では、上記範囲の熱処理により、素子分離領域の抵抗率が上昇し、素子間リーク電流の減少や、分離耐圧の向上を得ることができる。このため、注入分離によって形成された素子分離領域を備えたＨＥＭＴは、ショットキー接触のゲート電極における電気特性の向上と、素子分離領域における電気特性の向上との両方をともに確保することができる。上記範囲の熱処理によれば、通常６００℃以上の熱処理によって形成されるオーミック接触のソース、ドレイン電極におけるコンタクト抵抗率の増大などの悪影響を避けることができる。
【００３６】
上記の熱処理の後、公知の配線工程、表面保護膜形成工程、めっき工程、裏面研削工程、裏面貫通孔形成工程、裏面配線工程などを経て、ＨＥＭＴを製造する。
【００３７】
上記方法で製造されたＨＥＭＴは、ゲート電極におけるリーク電流の減少、ゲート耐圧（オフ耐圧）の向上を得ることができる。また、上述したように、注入分離により素子分離領域を形成したＨＥＭＴでは、素子分離領域における電気特性をさらに改善することができる。
【００３８】
（実施の形態に対する付言）
（１）　上記実施の形態には、本窒化物半導体装置として、ショットキーダイオードおよびＨＥＭＴを例示したが、これら以外に、上記のショットキー電極を有する窒化物半導体装置、および上記の製造方法が適用される装置はすべて含まれる。
【００３９】
（２）　上記実施の形態に示したように、第１の物質はこれらの元素のうち１つからなるものでもよい。または、２つ以上からなるものでもよい。また、これら元素を含む物質でもよい。第２の元素を含む第２の物質についても同様である。
【００４０】
（３）　第１の物質の厚みを１ｎｍ〜４０ｎｍの範囲に積層するのは、次の理由による。厚みが１ｎｍ未満では電極と窒化物半導体との良好な密着性を得ることができず、また厚みが４０ｎｍを超えると、第２の元素が適当な熱処理条件により電極下層と窒化物半導体との界面に到達できないからである。適当な熱処理条件とは、たとえば、ソース、ドレイン電極（オーミック電極）におけるコンタクト抵抗率を増加させる６００℃以上の熱処理条件を避けた熱処理をさす。なお、熱処理における温度は、雰囲気温度をさす。
【００４１】
（４）　Ｐｔ、Ｐｄ、ＩｒおよびＡｕの少なくとも１つを含んだ物質は、上記実施の形態に示したように、これらの元素の１種からなるものでもよい。または、２種以上からなる物質でもよいし、これらの元素の１種または２種以上を含む物質でもよい。
【００４２】
（５）　上記実施の形態における半導体装置において、電極下層と窒化物半導体との界面に、第２の元素が、拡散により電極上層から電極下層を通って到達している。この拡散の際に、電極下層では、電極上層から窒化物半導体に向って第２の元素の濃度が低くなる勾配がつくことになる。また、図１、図４および図７では省略されているが、第１の元素も、当然、ある程度、電極上層側に拡散して侵入している。
【００４３】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるショットキーダイオードを説明する図である。
【図２】図１のショットキーダイオードの製造においてオーミック電極を形成した状態を示す図である。
【図３】パターニングによりショットキー電極を形成した状態を示す図である。
【図４】熱処理（アニール）により、第２の元素を、窒化物半導体と第１の層との界面に到達させた状態を示す図である。
【図５】熱処理（アニール）温度とバリア高さとの関係を示す図である。
【図６】電圧−電流密度特性を示す図である。
【図７】本発明の実施の形態２におけるＨＥＭＴを示す断面図である。
【図８】図７のＨＥＭＴの製造において、ソース、ドレイン電極を形成した状態を示す図である。
【図９】注入法により素子分離領域を形成した状態を示す図である。
【図１０】ゲート電極を形成した状態を示す図である。
【図１１】従来のＨＥＭＴを示す図である。
【図１２】図１１のＨＥＭＴの製造において、窒化物半導体層を形成し、メサ分離領域を形成した状態を示す図である。
【図１３】その後、ソース、ドレイン電極を形成した状態を示す図である。
【符号の説明】
１　サファイア基板、２　ＧａＮ層、３　ｎ型Ａｌ_１−ｘＧａ_ｘＮ層、５　ソースドレイン電極、６　電極下層、７　電極上層、７ａ　電極上層に含まれる元素、８　ショットキーダイオードのオーミック電極、９　配線層、１０　ゲート電極、１２　素子分離領域、１０１　サファイア基板、１０２　ＧａＮ層、１０３　Ａｌ_０．２Ｇａ_０．８Ｎ層、１０４　メサ分離領域、１０５　ソース、ドレイン電極、１０６　Ｎｉ層、１０７　Ａｕ層、１１０　ゲート電極。

Claims (15)

1. 窒化物半導体上に形成された半導体装置の製造方法であって、
   前記窒化物半導体の上に電極を形成する工程を備え、
   前記電極を形成する工程が、
   前記窒化物半導体の上に第１の元素を含む第１の物質を積層する工程と、
   前記第１の物質の層の上に前記第１の元素よりも仕事関数の大きい第２の元素を含む第２の物質を積層する工程と、
   前記第２の元素を、前記窒化物半導体と前記第１の物質との界面付近に、熱処理によって拡散させる工程とを含む、窒化物半導体装置の製造方法。
2. 前記第１の物質を積層する工程では、Ｎｉ、Ｓｉ、Ａｌ、Ｍｇ、およびＺｎの少なくとも１つを含んだ物質を積層する、請求項１に記載の窒化物半導体装置の製造方法。
3. 前記第１の物質を積層する工程では、第１の物質の厚みを１ｎｍ〜４０ｎｍの範囲に積層する、請求項１または２に記載の窒化物半導体装置の製造方法。
4. 前記熱処理工程では、前記熱処理工程における雰囲気温度を３００℃〜５５０℃の範囲に加熱する、請求項１〜３のいずれかに記載の窒化物半導体装置の製造方法。
5. 前記第２の物質を積層する工程では、Ｐｔ、Ｐｄ、ＩｒおよびＡｕの少なくとも１つを含んだ物質を積層する、請求項１〜４のいずれかに記載の窒化物半導体装置の製造方法。
6. 前記半導体装置がショットキーダイオードであり、前記電極は、前記窒化物半導体の上に接して形成されるショットキー電極である、請求項１〜５のいずれかに記載の窒化物半導体装置の製造方法。
7. 前記半導体装置がＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）であり、前記電極は、前記窒化物半導体の上に接して形成されるショットキー接触のゲート電極である、請求項１〜５のいずれかに記載の窒化物半導体装置の製造方法。
8. 前記ＨＥＭＴの素子間を分離する素子分離領域を注入法により形成した後、熱処理を施す、請求項７に記載の窒化物半導体装置の製造方法。
9. 電極を有する半導体装置であって、
   前記電極が接する窒化物半導体と、
   前記電極の下層を構成し、前記窒化物半導体にショットキー接触し、第１の元素を主成分とする電極下層と、
   前記電極下層の上に接して位置し、前記第１の元素よりも仕事関数が大きい第２の元素を主成分とする電極上層とを備え、
   前記電極下層と前記窒化物半導体との界面に、前記第２の元素が、拡散により前記電極上層から前記電極下層を経て到達している、窒化物半導体装置。
10. 前記第１の元素が、Ｎｉ、Ｓｉ、Ａｌ、Ｍｇ、およびＺｎの少なくとも１つである、請求項９に記載の窒化物半導体装置。
11. 前記電極下層の厚みが１ｎｍ〜４０ｎｍの範囲にある、請求項９または１０のいずれかに記載の窒化物半導体装置。
12. 前記第２の元素が、Ｐｔ、Ｐｄ、ＩｒおよびＡｕの少なくとも１つである、請求項９〜１１のいずれかに記載の窒化物半導体装置。
13. 前記窒化物半導体装置がショットキーダイオードであり、そのショットキー電極が、前記電極下層と、前記電極上層とを備える、請求項９〜１２のいずれかに記載の窒化物半導体装置。
14. 前記窒化物半導体装置が、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）であり、そのゲート電極が前記電極下層と、前記電極上層とを備える、請求項９〜１２のいずれかに記載の窒化物半導体装置。
15. 前記ＨＥＭＴの素子間を分離する素子分離領域が注入法により形成され、熱処理を施されたものである、請求項１４に記載の窒化物半導体装置。

Images