KR100537398B1 - 오믹 전극의 형성 방법 - Google Patents

오믹 전극의 형성 방법 Download PDF

Info

Publication number
KR100537398B1
KR100537398B1 KR1020040085607A KR20040085607A KR100537398B1 KR 100537398 B1 KR100537398 B1 KR 100537398B1 KR 1020040085607 A KR1020040085607 A KR 1020040085607A KR 20040085607 A KR20040085607 A KR 20040085607A KR 100537398 B1 KR100537398 B1 KR 100537398B1
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
type compound
forming
platinum
Prior art date
Application number
KR1020040085607A
Other languages
English (en)
Inventor
미야지마다까오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Application granted granted Critical
Publication of KR100537398B1 publication Critical patent/KR100537398B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

접촉 비저항을 작게함과 동시에 그 열적 안정성을 높임으로써, 소자를 장기간에 걸쳐 안정 동작시킬 수 있는 오믹 전극의 형성 방법을 제공한다.
p형의 GaN 등으로 이루어진 p형 화합물 반도체층(1) 위에 p형의 GaN 등으로 이루어진 컨택트층(2)을 통해 전극층(3)을 형성한다. 컨택트층(2)은 MBE법에 의해 형성하고, 정공 농도를 p형 화합물 반도체층(1)보다도 높인다. 전극층(3)은 금 또는 백금 이외의 천이 금속으로 이루어진 천이 금속층(3a)과 백금층(3b)과 금층(3c)을 순차적으로 적층한 후 어닐링함으로써 형성한다. 이에 따라, 백금층에 의해서 금이 p형 화합물 반도체층 쪽으로 확산하는 것을 방지하면서 천이 금속층에 의해서 백금층을 p형 화합물 반도체층에 밀착시킨다.

Description

오믹 전극의 형성 방법{METHOD OF FORMING OHMIC ELECTRODE}
본 발명은 III족 원소로서 갈륨, 알루미늄, 붕소 및 인듐으로 이루어진 군(群) 중 적어도 1종과 질소를 포함하는 p형 화합물 반도체층에 대한 오믹 전극의 형성 방법에 관한 것이다.
GaN, AlGaN, InGaN 또는 BAlGaInN 등의 질화물계 III-V족 반도체는 밴드 갭 Eg를 1.8eV에서 6.2eV까지 변화시킬 수 있기 때문에, 적색 내지 자외선을 발광 가능한 발광 소자를 구성하는 재료로서 유망시되고 있다. 또한, 와이드갭 반도체의 성질을 이용한 내환경 소자로서의 FET(Field Effect Transistor ; 전계 효과 트랜지스터)를 구성하는 재료로서도 주목받고 있다.
이들 소자에서는 안정된 동작을 확보하는 데에는 오믹 전극에 관한 기술이 매우 중요해진다. 예를 들면, p형 GaN층에 대한 오믹 전극으로서는 종래, 니켈(Ni)과 금(Au)을 적층한 것이 이용되고 있었다(특개평6-275868).
그러나, 종래의 오믹 전극에서는 접촉 비저항의 값이 1×10-2Ω㎠정도이고, 다른 일반적인 반도체 소자의 오믹 전극에서의 접촉 비저항의 값(예를 들면, p형의 GaAs층에 대한 오믹 전극에서는 1×10-5Ω㎠ 정도)에 비하여 꽤 큰 것이었다. 게다가, 종래의 오믹 전극은 400℃ 이상의 온도에서 어닐링하면 접촉 비저항의 값이 커져버리는 특성을 갖고 있었다. 그 때문에, 이들 소자의 구동시 반도체층과 금속층과의 접촉부에서 발생하는 주울열이나 분위기 온도의 상승에 의해 접촉 비저항의 값이 커져버리고, 소자 특성이 열화해 버리는 문제가 있었다.
상술한 바와 같이, p형 GaN층에 대한 오믹 전극에서의 접촉 비저항의 값이 다른 일반적인 반도체 소자의 오믹 전극에서의 접촉 비저항의 값에 비하여 큰 것은, GaN의 가전자대의 정상과 진공 준위와의 에너지차 EVV(7.8eVatRT)가 전극을 구성하는 금속의 일함수φ(예를 들면 금은 5.2eV)에 비하여 크기 때문에 반도체층과 금속층과의 계면에 정공에 대한 큰 장벽이 생겨 버리기 때문이라고 생각되어진다.
또한, 종래의 오믹 전극에서 고온의 어닐링에 의해 접촉 비저항의 값이 커지는 것은 어닐링에 의해 금이 GaN층으로 확산하는 것이 원인중 하나라고 생각되어진다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 접촉 비저항을 작게함과 동시에 그 열적 안정성을 높임으로써, 소자를 장기간에 걸쳐 안정 동작시킬 수 있는 오믹 전극의 형성 방법을 제공하는 것에 있다.
본 발명에 대한 오믹 전극은 III족 원소로서 갈륨, 알루미늄, 붕소 및 인듐으로 이루어지는 군(群) 중 적어도 1종과 질소를 포함하는 p형 화합물 반도체층에 대한 것으로서 금과, 백금과, 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함하는 복합체로 이루어진 전극층을 구비한 것이다.
본 발명에 대한 오믹 전극의 형성 방법은 III족 원소로서 갈륨, 알루미늄, 붕소 및 인듐으로 이루어지는 군(群) 중 적어도 1종과 질소를 포함하는 p형 화합물 반도체층에 대한 오믹 전극을 형성한 것으로서, p형 화합물 반도체층 위에 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함하는 천이 금속층을 형성하고, 그 위에 백금으로 이루어진 백금층을 형성하고, 또 그 위에 금으로 이루어진 금층을 형성하는 공정과, 천이 금속층과 백금층과 금층을 각각 형성한 후 어닐링하는 공정을 갖는 것이다.
이 오믹 전극에서는 전극층을 통해 p형 화합물 반도체층에 배선을 접속한다. 이 배선 및 전극층을 통해 p형 화합물 반도체층에 전압을 인가하면 정공이 전극층으로부터 p형 화합물 반도체층에 주입된다. 여기에서, 전극층과 p형 화합물 반도체층 사이에서는 전극층이 금과 백금과 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함한 복합체로 형성되어 있으므로 정공에 대한 장벽이 작아지고, 접촉 비저항의 값이 작아지고 있다.
이 오믹 전극의 형성 방법으로는 p형 화합물 반도체층 위에 천이 금속층과 백금층과 금층을 순차적으로 형성한 후, 어닐링을 행한다. 이 어닐링에 의해 천이 금속층, 백금층 및 금층 중 일부에서 반응이 일어나고, 천이 금속 함유층, 백금 함유층 및 금 함유층이 되는 경우도 있다. 이 때, 백금 함유층은 금이 p형 화합물 반도체층 쪽으로 확산하는 것을 방지함과 동시에, 천이 금속 함유층은 백금 함유층을 p형 화합물 반도체층에 밀착시킨다.
이하, 본 발명의 실시 형태에 관해서 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 한 실시 형태에 대한 오믹 전극의 구성을 도시한 것이다. 이 오믹 전극은 III족 원소로서 갈륨(Ga), 알루미늄(Al), 붕소(B) 및 인듐(In)으로 이루어지는 군 중 적어도 1종과 질소(N)를 포함하는 p형 화합물 반도체층(예를 들면 p형의 GaN층)(1)에 대해서 오믹 접촉하기 위한 것이다. 또, 이 p형 화합물 반도체층(1)은 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해서 도시하지 않은 기판 위에 형성되어 있다.
이 오믹 전극은 p형 화합물 반도체층(1) 위에 형성된 컨택트층(2)과, 이 컨택트층(2) 위에 형성된 전극층(3)으로 구성되어 있다.
컨택트층(2)은 성장시에 수소 가스(H2)를 이용하지 않은 MBE법에 의해 성장시킨 p형 화합물 반도체에 의해 형성되어 있다. 이 p형 화합물 반도체는 III족 원소로서 갈륨, 알루미늄, 붕소 및 인듐으로 이루어진 군 중 적어도 1종과 질소를 포함한 것으로, p형 화합물 반도체층(1)의 구성 원소와 동일하게 되어 있다. 예를 들면, p형 화합물 반도체층(1)이 p형 불순물로서 마그네슘(Mg)을 첨가한 GaN에 의해 형성되어 있는 경우에는 컨택트층(2)도 p형 불순물로서 마그네슘을 첨가한 GaN에 의해 형성된다.
단, 컨택트층(2)은 성장시에 수소 가스를 이용하지 않은 MBE법에 의해 형성된 것이므로 수소(H)를 함유하고 있지 않다. 이 점에서, 수소 가스를 일반적으로 캐리어 가스로서 이용하는 MOCVD법에 의해 형성된 p형 화합물 반도체층(1)이 수소를 함유하고 있는 것과는 다르다. p형의 질화물계 III-V족 반도체에서는 수소가 흡수되면 억셉터가 보상되어 버리므로, MOCVD법에 의해 형성한 경우, 형성된 직후에는 저항치가 커서, 전자선 조사나 열 어닐링 등의 캐리어 활성화 처리를 행할 필요가 있다(캐리어 활성화 처리에 관해서는 H. Amano et al., Jpn. J. Appl. Phys. 28(1989) L2112., S. Nakamura et al., Jpn. J. Appl. Phys. 31(1992) L139.를 참조). 따라서, p형 화합물 반도체층(1)은 이러한 캐리어 활성화 처리를 행함으로써, 처음에 1×1017 내지 1×1018-3 정도의 정공 농도가 된다.
한편, MBE법에서는 일반적으로 수소 가스를 이용하지 않으므로 MBE법에 의해 형성된 경우에는 캐리어 활성화 처리를 행할 필요가 없으므로, 정공 농도도 MOCVD법에 의해 형성한 경우보다도 높은 1×1019-3 정도의 값을 얻을 수 있다(M. S. Brandt et al., Aool. Phys. Lett. 64(1994) 2264. 참조). 본 실시 형태에서의 컨택트층(2)도 p형 화합물 반도체층(1)에 비하여 높은 정공 농도(1×1019-3 정도)를 갖고 있다.
이와 같이 본 실시 형태에서는, p형 화합물 반도체층(1)보다도 높은 정공 농도를 갖는 컨택트층(2)을 p형 화합물 반도체층(1)과 전극층(3) 사이에 설치함으로써, 접촉 비저항을 작게 하도록 되어 있다. 즉, 전극층(3)으로부터 p형 화합물 반도체층(1)으로 흐르는 전류는 주로 터널 전류이기 때문에, 정공 농도가 높은 컨택트층(2)을 통해 p형 화합물 반도체층(1)과 전극층(3)을 접속함으로써 그 사이의 장벽을 작게 하여 터널 전류를 흘리기 쉽게 하고 있는 것이다.
전극층(3)은 금과, 백금(Pt)과, 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함한 복합체로 형성되어 있다. 이 복합체로서는 예를 들면, 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함한 천이 금속층(3a)과, 백금으로 이루어진 백금층(3b)과, 금으로 이루어진 금층(3c)이 p형 화합물 반도체층(1) 측으로부터 차례로 적층된 구조를 갖는 것이나, 이들 천이 금속층(3a), 백금층(3b), 금층(3c)을 순차적으로 적층한 후 어닐링하는 것이 바람직하다.
또, 천이 금속층(3a), 백금층(3b) 및 금층(3c)은 어닐링함으로써 이들 각층중 일부가 반응한다고 생각할 수 있다. 따라서, 여기서는 어닐링한 후의 각 층을 도시하지 않았지만 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함한 천이 금속 함유층, 백금을 포함한 백금 함유층, 금을 포함한 금 함유층으로서 설명한다. 즉, 이들 천이 금속 함유층, 백금 함유층, 금 함유층은 상호 반응이 일어나고 있는 경우도 있으므로, 각각을 명확하게 분리할 수 있는 것은 아니다.
천이 금속층(3a)은 예를 들면 니켈이나 팔라듐(Pd)이나 코발트(Co)나 티탄(Ti)이나 몰리브덴(Mo)에 의해 형성되어 있다. 마찬가지로, 천이 금속 함유층은 예를 들면 니켈이나 팔라듐이나 코발트나 티탄이나 몰리브덴을 포함하고 있다. 이들 천이 금속층(3a) 또는 천이 금속 함유층은 니켈등의 천이 원소가 질소와 용이하게 반응하여 침입형 질화물을 형성하는 특성을 이용하여, 컨택트층(2)과 백금층(3b) 또는 백금 함유층을 강하게 밀착시켜, 이들 사이에 존재하는 정공에 대한 장벽을 작게 하도록 되어 있다. 따라서, 천이 금속층(3a)의 두께는 예를 들면 10㎚ 정도로 백금층(3b)이나 금층(3c)에 비하여 얇다.
또한, 니켈이나 팔라듐을 천이 금속층(3a) 또는 천이 금속 함유층에 이용하는 경우에는 니켈이나 팔라듐의 일함수φ는 비교적 크므로, 컨택트층(2)의 가전자대와의 불연속을 작게 할 수 있어 바람직하다. 또한, 팔라듐은 수소를 흡착하는 성질을 갖고 있으므로, 컨택트층(2)을 통하지 않고 p형 화합물 반도체층(1)과 전극층(3)을 직접 접촉시키는 경우에는 p형 화합물 반도체층(1) 표면의 수소를 흡착하여 표면의 정공 농도를 높게 할 수 있어 바람직하다.
백금층(3b) 또는 백금 함유층은 백금이 고융점 금속인 것을 이용하여, 온도의 상승에 따라 금이 컨택트층(2)으로 확산하는 것을 억제하기 위한 것이다. 또한, 백금은 전도율이 높은 금속중에서 가장 큰 일함수φ(5. 7eV ; 금의 일함수 5. 2eV보다도 큼)를 갖고 있으므로 컨택트층(2)(즉 P형 화합물 반도체)의 가전자대와의 불연속을 최소한으로 억제하도록 되어 있다. 또, 백금층(3b)의 두께는 예를 들면 100㎚정도이다.
금층(3c) 또는 금함유층은, 예를 들면 금으로 이루어진 도시하지 않은 배선을 본딩에 의해 전극층(3)에 접합하기 위한 것이다. 또, 금층(3c)의 두께는 예를 들면 200㎚ 정도이다.
이러한 구성을 갖는 오믹 전극은 다음과 같이 하여 형성할 수 있다.
우선, MOCVD법에 의해 형성되어 적절한 캐리어 활성화 처리가 이루어진 p형 화합물 반도체층(1) 위에 MBE법에 의해 p형 화합물 반도체층(1)과 동일한 구성 원소의 p형 화합물 반도체를 성장시킨다. 또, 이 MBE법에 의한 성장에서는 수소 가스를 이용하지 않고 행한다. 이에 따라, 컨택트층(2)이 형성된다.
계속해서, 이 컨택트층(2) 위에 금 또는 백금 이외의 천이 금속을 예를 들면 10㎚ 증착하여 천이 금속층(3a)을 형성한다. 그 후, 이 천이 금속층(3a) 위에 백금을 예를 들면 100㎚ 증착하여 백금층(3b)을 형성한다. 또한, 이 백금층(3b) 위에 금을 예를 들면 200㎚ 증착하여 금층(3c)을 형성한다. 이에 따라, 천이 금속층(3a)과 백금층(3b)과 금층(3c)을 순차적으로 적층한 전극층(3)이 형성된다.
또한, 이들 각 층을 형성한 후, 또 어닐링을 행해도 좋다. 이에 따라 천이 금속층(3a), 백금층(3b), 금층(3c)의 각 층은 이들 중의 일부가 반응한 천이 금속 함유층, 백금 함유층, 금 함유층이 된다.
이처럼 하여 형성한 오믹 전극은 다음과 같이 작용한다.
이 오믹 전극에서는 컨택트층(2)과 전극층(3)을 통해 p형 화합물 반도체층(1)에 배선을 접속한다. 이 배선 및 전극층(3)을 통해 p형 화합물 반도체층(1)에 소정의 전압을 인가하면 정공이 전극층(3)으로부터 컨택트층(2)을 통해 p형 화합물 반도체층(1)으로 주입된다. 즉, 전류가 전극층(3)으로부터 p형 화합물 반도체층(1)으로 흐른다.
여기에서, 컨택트층(2)과 전극층(3)과의 계면에서는 컨택트층(2)이 p형 화합물 반도체층(1)보다도 높은 정공 농도를 갖고 있으므로, 터널 전류가 흐르기 쉽게 되어 있다. 또한, 전극층(3)의 천이 금속층(3a) 또는 천이 금속 함유층에 의해 컨택트층(2)과 백금층(3b) 또는 백금 함유층을 강하게 밀착시키고 있으므로, 정공에 대한 장벽이 작아져 있다. 또한, 백금층(3b) 또는 백금 함유층을 얇은 천이 금속층(3a) 또는 천이 금속 함유층을 통해 컨택트층(2)에 접속하고 있으므로, 컨택트층(2)의 가전자대와의 불연속이 작아져 있다. 즉, 접촉 비저항은 작아져 있다.
부가하여, 금층(3c) 또는 금 함유층과 컨택트층(2) 사이에 백금층(3b) 또는 백금 함유층을 삽입하고 있으므로, 전압의 인가에 의해 주울열이 발생하여 온도가 높아지거나 분위기 온도가 상승해도 금이 컨택트층(2) 쪽으로 확산하는 것을 억제한다. 따라서, 온도가 높아져도 접촉 비저항이 커지는 것이 억제된다.
이와 같이 본 실시 형태에 관한 오믹 전극에 의하면, 컨택트층(2), 천이 금속층(3a) 또는 천이 금속 함유층 및 백금층(3b) 또는 백금 함유층을 p형 화합물 반도체층(1) 측으로부터 차례로 구비하고 있으므로 접촉 비저항의 값을 작게 할 수 있다. 또한, 천이 금속층(3a) 또는 천이 금속 함유층 및 백금층(3b) 또는 백금 함유층을 p형 화합물 반도체층(1) 측으로부터 차례로 구비하고 있으므로, 열적 안정성을 높게 할 수 있다. 따라서, 소자를 장기간에 걸쳐 안정 동작시킬 수 있다.
또한, 본 실시 형태에 관한 오믹 전극의 형성 방법에 따르면, 천이 금속 함유층(3a), 백금층(3b), 금층(3c)을 순차적으로 적층한 후 어닐링하도록 했으므로, 백금층(3b)에 의해 금이 p형 화합물 반도체층(1) 쪽으로 확산하는 것을 방지하면서, 천이 금속층(3a)에 의해 백금층(3b)을 p형 화합물 반도체층(1)에 밀착시킬 수 있다. 따라서, 본 실시 형태에 관한 오믹 전극을 실현할 수 있다.
또한, 구체적인 실시예를 들어 본 발명의 효과를 설명한다.
<제1 실시예>
도 2는 제1 실시예에서 제조한 시료의 전극층(13) 측에서 본 구성을 도시한 것이다. 도 3은 도 2에 도시한 시료의 A-A선에 따른 단면 구조를 도시한 것이다. 또, 도 2에서는 전극층(13)과 p형 화합물 반도체층(11)을 구별하기 위해서 전극층(13)의 부분을 사선으로 도시하고 있다.
이 실시예에서는, 우선 적당한 사파이어 기판(10) 위에 p형 화합물 반도체층(11)을 형성한 것을 이용하였다. 또, 이 p형 화합물 반도체층(11)은 p형의 불순물로서 마그네슘을 첨가한 GaN을 MOCVD 성장에 의해 성장시켜서 형성한 것이고, 성장시킨 후에 질소 가스 분위기 중에서 800℃, 10분간 어닐링해서 캐리어 활성화를 행하고 있다. 이 p형 화합물 반도체층(11)의 정공 농도는 4×1017-3이고, 두께는 약 2㎛이다.
계속해서, 전극층(13)을 형성하기에 앞서, 이 p형 화합물 반도체층(11) 위에 도시하지 않은 포토레지스트막을 도포하고, 포토리소그래피에 의해 도 3에 도시한 전극층(13)의 형상에 대응하는 패턴을 형성하였다. 이 패턴은 전극층(13)의 일부를 고리형으로 제거하여 제1 전극(14a)에 대한 전극간의 거리가 다른 복수의 제2 전극(14b)을 형성하기 위한 것이다. 그 후, p형 화합물 반도체의 표면 산화막을 불화 암모늄과 불산(HF)의 혼합액으로 제거한 후, 다시 순수한 물로 세정하였다.
계속해서, 이것을 증착기에 삽입하고, 1×10-4Pa 정도의 진공 중에서 니켈을 10㎚, 백금을 100㎚, 금을 200㎚ 계속해서 증착함으로써, 천이 금속층(13a)과 백금층(13b)과 금층(13c)을 적층한 전극층(13)을 형성하였다. 그 후, 도시하지 않은 포토레지스트막을 그 위에 형성된 천이 원소층(13a), 백금층(13b), 금층(13c)과 함께 제거하고, 도 2 및 도 3에 도시한 바와 같이 전극간의 거리가 4㎛ 내지 36㎛의 제1 전극(14a)과 복수의 제2 전극(14b)이 형성된 시료를 제조하였다.
이와 같이 시료를 제조한 후, 각 전극간의 저항치를 각각 측정하였다. 그 후, 이 시료를 질소 가스 분위기 중에서 어닐링하고, 각 전극간의 저항치 변화를 각각 측정하였다. 어닐링 온도는 200℃, 300℃, 400℃, 500℃, 600℃, 700℃, 800℃에서 각각 행하였다. 어닐링 시간은 각각 30초 동안으로 하였다.
전극간 거리가 24㎛의 것에 대한 결과를 종래예와 비하여 도 4에 도시한다. 또, 종래예라고 하는 것은 본 실시예의 백금층(13b)을 제거하여 천이 금속층(13a)으로서 Ni를 이용한 것이다. 또한, 참조예로서 p형 화합물 반도체층(11) 위에 코발트층만을 형성한 것에 대해서도 참조예로서 도 4에 도시하였다.
즉, 여기에서의 저항치는 접촉 저항치와 p형 화합물 반도체층(11)의 저항치를 더한 것이다. 그러나, 어닐링을 p형 화합물 반도체층(11)에서의 캐리어 활성화시의 어닐링 온도(800℃) 이하에서 행하고 있으므로, p형 화합물 반도체층(11)의 저항치 변화량은 작은 것이라고 생각되어진다. 또한, 금속의 확산에 의해서 발생하는 p형 화합물 반도체층(11) 표면의 변화는 접촉 저항치의 변화로서 생각된다. 따라서, 도 4에 도시한 저항치의 변화는 접촉 비저항의 변화와 동일시할 수 있다.
도 4로부터 알 수 있듯이, 종래예에서는 어닐링하기 전의 저항치가 가장 작았다. 즉, 종래예는 어닐링에 의해 접촉 비저항이 커진다고 생각되어진다. 이것에 대해서 본 실시예에서는 어닐링함으로써 일시적으로 저항치가 커지지만, 700℃의 어닐링에 의해 저항치가 가장 작아졌다. 또한, 800℃에서 어닐링하면 다시 저항치가 커졌다. 또한, 종래예의 어닐링하기 전의 저항치와 본 실시예의 어닐링하기 전의 저항치에서는 본 실시예가 작고, 종래예에서 가장 작은 저항치(어닐링하기 전의 것)와 본 실시예에서 가장 작은 저항치(700℃에서 어닐링한 것)에서도 본 실시예가 작았다.
또한, 700℃에서 어닐링했을 때의 접촉 비저항의 값을 견적해 본 바, 도 5에 도시한 바와 같이 3.2×10-2Ω㎠로 비교적 작은 값이었다. 또한, 접촉 비저항을 견적하는 방법에 대해서는 "G. S. Marlow et al., Solid State Electronics 25 (1982) 91"에 도시되어 있는 방법을 이용하였다. 즉, 이 때의 p형 화합물 반도체층(11)의 시트 저항치는 14900Ω/□이었다.
따라서, 본 실시예에 따르면 니켈로 이루어진 천이 금속층(13a)과 백금층(13b)과 금층(13c)을 순차적으로 적층한 전극층(13)에 의해 접촉 비저항의 값을 작게 할 수 있는 것을 알 수 있었다. 특히, 700℃에서 어닐링하면 열적 안정성도 높일 수 있는 것을 알 수 있었다.
<제2 실시예>
제2 실시예에서는, 제1 실시예의 천이 금속층(13a)을 팔라듐에 의해 형성한 것을 제외하고, 다른 것은 제1 실시예와 같이 해서 시료를 제조하였다. 그 후, 제1 실시예와 같이 하여, 어닐링에 의한 저항치의 변화를 조사하였다. 또, 제1 실시예와 비교하기 위해서 사파이어 기판(10) 위에 형성한 p형 화합물 반도체층(11)은 제1 실시예와 동일한 웨이퍼로부터 절취한 것을 이용하였다.
전극간 거리가 24㎛인 것에 관한 결과를 제1 실시예와 같이 도 4에 도시한다. 도 4로부터 알 수 있듯이, 본 실시예에서는 800℃의 어닐링에 의해 저항치는 작아지지만, 어닐링하기 전의 저항치가 가장 작았다. 또한, 종래예의 어닐링하기 전의 저항치와 본 실시예의 어닐링하기 전의 저항치에서는 본 실시예가 작았다.
따라서, 본 실시예에 따르면 팔라듐으로 이루어진 천이 금속층(13a)과 백금층(13b)과 금층(13c)을 순차적으로 적층한 전극층(13)에 의해 접촉 비저항의 값을 작게 할 수 있는 것을 알 수 있었다.
<제3 실시예>
제3 실시예에서는 제1 실시예의 천이 금속층(13a)을 코발트에 의해 형성한 것을 제외하고, 다른 것은 제1 실시예와 같이 하여 시료를 제조하였다. 그 후, 제1 실시예와 같이 하여, 어닐링에 의한 저항치의 변화를 조사하였다. 또, 제1 실시예와 비교하기 위해서 사파이어 기판(10) 위에 형성한 p형 화합물 반도체층(11)은 제1 실시예와 동일한 웨이퍼로부터 절취한 것을 이용하였다.
전극간 거리가 24㎛의 것에 대한 결과를 제1 실시예와 마찬가지로 도 4에 도시한다. 도 4로부터 알 수 있듯이, 본 실시예에서는 어닐링전의 저항치는 비교적 컸지만, 700℃의 어닐링에 의해 저항치가 가장 작아졌다. 또한, 종래예에서 가장 작은 저항치(어닐링하기 전의 것)와 본 실시예에서 가장 작은 저항치(700℃에서 어닐링한 것)에서는 본 실시예의 쪽이 작았다.
따라서, 본 실시예에 따르면 코발트로 이루어진 천이 금속층(13a)과 백금층(13b)과 금층(13c)을 순차적으로 적층한 전극층(13)을 700℃에서 어닐링함으로써, 접촉 비저항의 값을 작게 할 수 있고, 또 열적 안정성도 높일 수 있다는 것을 알 수 있었다.
<제4 실시예>
제4 실시예에서는 제1 실시예의 천이 금속층(13a)을 티탄에 의해 형성한 것을 제외하고, 다른 것은 제1 실시예와 마찬가지로 하여 시료를 제조하였다. 그 후, 제1 실시예와 마찬가지로 하여, 어닐링에 의한 저항치의 변화를 조사하였다. 또한, 제1 실시예와 비교하기 위해서, 사파이어 기판(10) 위에 형성된 p형 화합물 반도체층(11)은 제1 실시예와 동일한 웨이퍼로부터 절취한 것을 이용하였다.
전극간 거리가 24㎛의 것에 대한 결과를 제1 실시예와 같이 도 4에 도시한다. 도 4로부터 알 수 있듯이, 본 실시예에서는 어닐링전의 저항치는 비교적 컸지만, 800℃의 어닐링에 의해 저항치가 가장 작아졌다. 또한, 종래예에서 가장 작은 저항치(어닐링하기 전의 것)와 본 실시예에서 가장 작은 저항치(800℃에서 어닐링한 것)에서는 본 실시예가 작았다.
따라서, 본 실시예에 따르면 티탄으로 이루어진 천이 금속층(13a)과 백금층(13b)과 금층(13c)을 순차적으로 적층한 전극층(13)을 800℃에서 어닐링함으로써, 접촉 비저항의 값을 작게 할 수 있고, 또한 열적 안정성도 높일 수 있는 것을 알 수 있었다.
<제5 실시예>
도 6은 제5 실시예에서 작성한 시료의 구성을 도시한 것이다. 이 실시예에서는 우선, 제1 실시예와 같이 하여 사파이어 기판(20) 위에 p형 화합물 반도체층(21)을 형성한 것을 이용하였다. 계속해서, 그 표면에 형성되어 있는 산화막을 불화 암모늄과 불산과의 혼합액으로 제거하고, 다시 순수한 물로 세정하여 건조시킨 후, 이것을 MBE 성장 장치의 성장실에 삽입하였다.
그 후, 기판 온도를 850℃까지 상승시키고 질소 플라즈마에 의해 표면을 질화한 후, 갈륨 빔과 질소 플라즈마와 마그네슘 빔을 조사하여 GaN을 성장시켜 컨택트층(22)을 형성하였다. 이 때, 질소는 ECR(Electron Cyclotron Resonance) 셀 또는 RF(Radio Frequency) 셀에 의해서 여기시켰다. 또한, 갈륨의 셀 온도는 900℃로 하고, 마그네슘의 셀 온도는 200℃ 내지 500℃로 하였다.
이와 같이 하여 컨택트층(22)을 형성한 후, 제1 실시예와 마찬가지로 하여 니켈로 이루어진 천이 금속층(23a)과 백금층(23b)과 금층(23c)을 순차적으로 적층하여 전극층(23)을 형성하였다.
이와 같이 하여 제조한 시료에 대해서 접촉 비저항을 측정한 바, 10-3Ω㎠ 이하였다. 즉, 컨택트층(22)을 p형 화합물 반도체층(21)과 전극층(23) 사이에 삽입함으로써 접촉 비저항의 값을 작게 할 수 있는 것을 알 수 있었다.
이상, 실시 형태 및 실시예를 들어 본 발명을 설명하였지만, 본 발명은 이들 실시 형태 및 실시예에 한정되는 것이 아니고, 그 균등한 범위에서 여러가지 변형이 가능하다. 예를 들면, 상기 실시 형태에서는 컨택트층(2)을 p형 화합물 반도체층(1)과 전극층(3) 사이에 삽입하도록 하였지만, 제1 내지 제4 실시예로부터도 알 수 있듯이 삽입하지 않아도 좋다.
또한, 상기 각 실시예에서는 천이 금속층(13a, 23a)을 니켈이나 팔라듐 등의 단체(單體)로 형성하도록 하였지만, 다른 금속과의 합금에 의해 형성하도록 해도 좋다.
이상 설명한 바와 같이 본 발명에 따라 형성된 오믹 전극에 따르면, 금과, 백금과, 금 또는 백금 이외의 천이 금속 원소 중 적어도 1종을 포함하는 복합체로 이루어진 전극층을 구비하도록 했으므로, 접촉 비저항의 값을 작게 할 수 있음과 동시에 열적 안정성을 높일 수 있다. 따라서, 소자를 장기간에 걸쳐 안정 동작시킬 수 있는 효과를 발휘한다.
또한, 본 발명에 관한 오믹 전극의 형성 방법에 따르면, p형 화합물 반도체층 위에 천이 금속층, 백금층, 금층을 순차적으로 형성하는 공정과, 그 후 어닐링하는 공정을 갖도록 했으므로, 백금층에 의해 금이 p형 화합물 반도체층의 쪽으로 확산하는 것을 방지하면서, 천이 금속층에 의해 백금층을 p형 화합물 반도체층에 밀착시킬 수 있다.
도 1은 본 발명의 일실시 형태에 관한 오믹 전극을 도시한 구성도.
도 2는 본 발명의 제1 실시예에서 제조한 시료를 전극층 측에서 본 평면도.
도 3은 도 2에 도시한 시료의 구성을 도시한 A-A선에 따른 단면도.
도 4는 본 발명의 실시예에서의 전극간의 저항치와 어닐링 온도와의 관계를 나타내는 특성도.
도 5는 도 2에 도시한 시료에서의 전극간의 저항치와 전극간 거리와의 관계도.
도 6은 본 발명의 제5 실시예에서 제조한 시료를 도시한 구성도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11, 21 : p형 화합물 반도체층
2, 22 : 컨택트층
3, 13, 23 : 전극층
3a, 13a, 23a : 천이 금속층
3b, 13b, 23b : 백금층
3c, 13c, 23c : 금층
10, 20 : 사파이어 기판
14a : 제1 전극
14b : 제2 전극

Claims (8)

  1. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층으로 이루어지고, 상기 p형 화합물 반도체층보다 높은 정공 농도를 갖는 컨택트층을 형성하는 공정과,
    상기 컨택트층 상에,
    Pd를 포함하는 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt를 포함하는 제2층을 형성하는 공정과,
    상기 제2층 상에 Au를 포함하는 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖는 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  2. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층으로 이루어지고, 상기 p형 화합물 반도체층보다 높은 정공 농도를 갖는 컨택트층을 형성하는 공정과,
    상기 컨택트층 상에,
    Ni를 포함하는 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt를 포함하는 제2층을 형성하는 공정과,
    상기 제2층 상에 Au를 포함하는 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖는 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  3. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층으로 이루어지고, 상기 p형 화합물 반도체층보다 높은 정공 농도를 갖는 컨택트층을 형성하는 공정과,
    상기 컨택트층 상에,
    Pd로 이루어진 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt로 이루어진 제2층을 형성하는 공정과,
    상기 제2층 상에 Au로 이루어진 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖는 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  4. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층으로 이루어지고, 상기 p형 화합물 반도체층보다 높은 정공 농도를 갖는 컨택트층을 형성하는 공정과,
    상기 컨택트층 상에,
    Ni로 이루어진 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt로 이루어진 제2층을 형성하는 공정과,
    상기 제2층 상에 Au로 이루어진 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖는 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  5. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층으로 이루어지고, 상기 p형 화합물 반도체층보다 높은 정공 농도를 갖는 컨택트층을 형성하는 공정과,
    상기 컨택트층 상에,
    적어도 Ni를 포함하는 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt를 포함하는 제2층을 형성하는 공정과,
    상기 제2층 상에 Au를 포함하는 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖고,
    상기 열처리 온도는 600℃~800℃인 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  6. 오믹 전극 구조의 형성 방법에 있어서,
    Ga, Al, B 및 In으로 이루어진 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체층 상에,
    상기 p형 화합물 반도체층 상에 Ga, Al, B 및 In으로 이루어지는 군 중 적어도 1종과 N을 포함하는 p형 화합물 반도체로 이루어지는 컨택트층을 분자선 에피택시법에 의해 형성하는 공정과,
    상기 p형 화합물 반도체로 이루어지는 컨택트층 상에 Au 및 Pt를 제외한 천이 금속 중 적어도 1종을 포함하는 제1층을 형성하는 공정과,
    상기 제1층 상에 Pt를 포함하는 제2층을 형성하는 공정과,
    상기 제2층 상에 Au를 포함하는 제3층을 형성하는 공정과,
    상기 제1, 제2 및 제3층을 열처리하는 공정
    을 갖는 것을 특징으로 하는 오믹 전극 구조의 형성 방법.
  7. 제1항에 있어서, 상기 컨택트층은 GaN 층인 오믹 전극 구조의 형성 방법.
  8. 제2항에 있어서, 상기 컨택트층은 p형 GaN 층인 오믹 전극 구조의 형성 방법.
KR1020040085607A 1996-07-24 2004-10-26 오믹 전극의 형성 방법 KR100537398B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00213117 1996-07-24
JP21311796A JP3587224B2 (ja) 1996-07-24 1996-07-24 オーミック電極
KR1019970034396A KR100496369B1 (ko) 1996-07-24 1997-07-23 오믹전극및반도체소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034396A Division KR100496369B1 (ko) 1996-07-24 1997-07-23 오믹전극및반도체소자

Publications (1)

Publication Number Publication Date
KR100537398B1 true KR100537398B1 (ko) 2005-12-19

Family

ID=16633872

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970034396A KR100496369B1 (ko) 1996-07-24 1997-07-23 오믹전극및반도체소자
KR1020040085607A KR100537398B1 (ko) 1996-07-24 2004-10-26 오믹 전극의 형성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970034396A KR100496369B1 (ko) 1996-07-24 1997-07-23 오믹전극및반도체소자

Country Status (4)

Country Link
EP (1) EP0825652B1 (ko)
JP (1) JP3587224B2 (ko)
KR (2) KR100496369B1 (ko)
DE (1) DE69710539T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284251C (zh) * 1998-05-08 2006-11-08 三星电子株式会社 使化合物半导体层激活成为p-型化合物半导体层的方法
DE19921987B4 (de) * 1998-05-13 2007-05-16 Toyoda Gosei Kk Licht-Abstrahlende Halbleitervorrichtung mit Gruppe-III-Element-Nitrid-Verbindungen
US6936859B1 (en) 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
KR100459885B1 (ko) * 1998-11-05 2005-01-15 삼성전자주식회사 반도체소자의금속전극형성방법
US7368659B2 (en) * 2002-11-26 2008-05-06 General Electric Company Electrodes mitigating effects of defects in organic electronic devices
KR101023115B1 (ko) * 2003-11-13 2011-03-24 주식회사 포스코 가열로 도어장치
TWI224877B (en) * 2003-12-25 2004-12-01 Super Nova Optoelectronics Cor Gallium nitride series light-emitting diode structure and its manufacturing method
KR101386192B1 (ko) 2004-01-26 2014-04-17 오스람 옵토 세미컨덕터스 게엠베하 전류 분산 구조물을 갖는 박막 led
DE102005025416A1 (de) 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
JP4197030B2 (ja) 2006-11-09 2008-12-17 ソニー株式会社 半導体レーザ、半導体レーザの製造方法、光ピックアップおよび光ディスク装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727056A (en) * 1980-07-25 1982-02-13 Nec Corp Semiconductor device
JPS6189664A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd 半導体装置の製造方法
JPS6197890A (ja) * 1984-10-18 1986-05-16 Fujitsu Ltd 半導体装置
JPS61251184A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体装置の製造方法
JPS635519A (ja) * 1986-06-25 1988-01-11 Nec Corp 半導体の電極形成方法
JPH04363020A (ja) * 1990-11-28 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH04291979A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体発光素子の製造方法
JP3247437B2 (ja) * 1992-03-10 2002-01-15 旭化成株式会社 窒化物系半導体素子およびその製造方法
JP2778349B2 (ja) * 1992-04-10 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極
JPH05335622A (ja) * 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH0669546A (ja) * 1992-08-21 1994-03-11 Asahi Chem Ind Co Ltd 発光ダイオード
JPH0677537A (ja) * 1992-08-24 1994-03-18 Asahi Chem Ind Co Ltd 発光ダイオード
JP2803742B2 (ja) * 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
JP2803741B2 (ja) * 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP3293996B2 (ja) * 1994-03-15 2002-06-17 株式会社東芝 半導体装置
JPH0832115A (ja) * 1994-07-19 1996-02-02 Sharp Corp 電極構造およびその製造方法
JP3620926B2 (ja) * 1995-06-16 2005-02-16 豊田合成株式会社 p伝導形3族窒化物半導体の電極及び電極形成方法及び素子
JP3669091B2 (ja) * 1996-01-09 2005-07-06 住友化学株式会社 3−5族化合物半導体用電極の製造方法
JP3233258B2 (ja) * 1996-04-24 2001-11-26 日亜化学工業株式会社 窒化物半導体の電極
JP3579294B2 (ja) * 1999-04-19 2004-10-20 シャープ株式会社 電極の製造方法

Also Published As

Publication number Publication date
EP0825652A2 (en) 1998-02-25
KR980011940A (ko) 1998-04-30
JPH1041254A (ja) 1998-02-13
JP3587224B2 (ja) 2004-11-10
KR100496369B1 (ko) 2005-09-08
DE69710539D1 (de) 2002-03-28
EP0825652A3 (en) 1998-11-18
DE69710539T2 (de) 2002-10-31
EP0825652B1 (en) 2002-02-20

Similar Documents

Publication Publication Date Title
JP2786952B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
TW451504B (en) Compound semiconductor device and method for making the same
US7875538B2 (en) Semiconductor device having schottky junction and method for manufacturing the same
JP4023121B2 (ja) n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
KR20080011647A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체장치 및 전극형성방법
JP2001015811A (ja) 透光性電極用膜及びiii族窒化物系化合物半導体素子
US20090026498A1 (en) Field effect transistor and method for fabricating the same
JP4906023B2 (ja) GaN系半導体装置
JP5520432B2 (ja) 半導体トランジスタの製造方法
KR100537398B1 (ko) 오믹 전극의 형성 방법
JP2004087587A (ja) 窒化物半導体装置およびその製造方法
JP4494567B2 (ja) n型窒化ガリウム系化合物半導体層への電極形成方法
JPH0794444A (ja) オーミック電極の形成方法およびオーミック電極形成用積層体
JP3812366B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2001102565A (ja) 半導体装置及びその製造方法
JP2001148508A (ja) 窒化物半導体素子及びその製造方法
JPH10308351A (ja) 化合物半導体装置及びその製造方法
JP2002075965A (ja) Iii族窒化物系化合物半導体素子
JP3866149B2 (ja) 半導体装置の製造方法
JP4123200B2 (ja) オーミック電極の形成方法
WO2003009392A1 (fr) Dispositif a semi-conducteur et son procede de fabrication et systeme d&#39;application de ce dispositif
JP2002368272A (ja) Iii族窒化物系化合物半導体発光素子の製造方法
KR100293467B1 (ko) 청색발광소자및그제조방법
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JPH11354817A (ja) ショットキー障壁形成用電極とその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 12

EXPY Expiration of term