JP2786952B2 - 窒化ガリウム系化合物半導体発光素子およびその製造方法 - Google Patents
窒化ガリウム系化合物半導体発光素子およびその製造方法Info
- Publication number
- JP2786952B2 JP2786952B2 JP5788491A JP5788491A JP2786952B2 JP 2786952 B2 JP2786952 B2 JP 2786952B2 JP 5788491 A JP5788491 A JP 5788491A JP 5788491 A JP5788491 A JP 5788491A JP 2786952 B2 JP2786952 B2 JP 2786952B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gallium nitride
- compound semiconductor
- based compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0037—Devices characterised by their operation having a MIS barrier layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/035—Diffusion through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Description
【０００１】
【産業上の利用分野】本発明は、青色や短波長領域発光
の窒化ガリウム系化合物半導体発光素子およびその製造
方法に関する。
の窒化ガリウム系化合物半導体発光素子およびその製造
方法に関する。
【０００２】
【従来の技術】窒化ガリウム系化合物半導体（ＡｌｘＧ
ａ１−ｘＮ：０≦ｘ≦１、以下ＧａＮと略す）は青色の
発光ダイオードや短波長領域の発光素子の材料として注
目されている。
ａ１−ｘＮ：０≦ｘ≦１、以下ＧａＮと略す）は青色の
発光ダイオードや短波長領域の発光素子の材料として注
目されている。
【０００３】ＧａＮは低抵抗ｐ型結晶が得られていない
ため、これを用いた発光ダイオードは金属電極（Ｍ）−
半絶縁性ＧａＮ層（Ｉ層）−Ｎ型ＧａＮ層（Ｓ層）の構
造をもつ、いわゆるＭＩＳ型構造をとる。このような発
光ダイオードの開発のためには、下層のＮ型ＧａＮ層に
接続される電極を形成する技術を確立することが不可欠
となる。すなわち、ＡｌｘＧａ１−ｘＡｓなど、他の I
II−Ｖ族化合物半導体を用いた発光素子においては導電
性の基板を用いることにより、下層の電極を基板側に形
成しているが、ＧａＮの場合、基板となるサファイアが
絶縁体であることから、下層のＮ型ＧａＮ層に接続され
る電極を基板側に形成することが不可能だからである。
ため、これを用いた発光ダイオードは金属電極（Ｍ）−
半絶縁性ＧａＮ層（Ｉ層）−Ｎ型ＧａＮ層（Ｓ層）の構
造をもつ、いわゆるＭＩＳ型構造をとる。このような発
光ダイオードの開発のためには、下層のＮ型ＧａＮ層に
接続される電極を形成する技術を確立することが不可欠
となる。すなわち、ＡｌｘＧａ１−ｘＡｓなど、他の I
II−Ｖ族化合物半導体を用いた発光素子においては導電
性の基板を用いることにより、下層の電極を基板側に形
成しているが、ＧａＮの場合、基板となるサファイアが
絶縁体であることから、下層のＮ型ＧａＮ層に接続され
る電極を基板側に形成することが不可能だからである。
【０００４】また、ＧａＮは化学的に非常に安定な物質
であることから、薬品による化学的なエッチングにより
Ｉ型ＧａＮ層を部分的に除去してＮ型ＧａＮ層を露出さ
せ、その露出面に電極を形成することも困難である。さ
らに、Ｎ型ＧａＮ層の側面に電極部を設け、金属ワイヤ
で結線する方法もとられるが、Ｎ型ＧａＮ層の厚さはせ
いぜい数μｍ〜数十μｍ程度であり、電極としての信頼
性や量産性に乏しい。そこで、Ｎ型ＧａＮ層への電極形
成技術として、これまで以下のような方法が報告されて
いる。
であることから、薬品による化学的なエッチングにより
Ｉ型ＧａＮ層を部分的に除去してＮ型ＧａＮ層を露出さ
せ、その露出面に電極を形成することも困難である。さ
らに、Ｎ型ＧａＮ層の側面に電極部を設け、金属ワイヤ
で結線する方法もとられるが、Ｎ型ＧａＮ層の厚さはせ
いぜい数μｍ〜数十μｍ程度であり、電極としての信頼
性や量産性に乏しい。そこで、Ｎ型ＧａＮ層への電極形
成技術として、これまで以下のような方法が報告されて
いる。
【０００５】第１の方法は、基板にある種の加工を施す
ことによりＧａＮ層の一部に低抵抗領域を形成する方法
である。すなわち、図５に示すように、サファイア基板
１０の一部にあらかじめスクライバまたはダイサによ
り、浅い切り溝あるいは引っ掻き傷等の凹凸領域を１２
を形成した後（図５（ａ）参照）、ＧａＮのエピタキシ
ャル成長を行うと、凹凸領域１２上に成長したＧａＮに
ついてはＺｎを大量にドープしてもＩ型層にはならずＮ
型低抵抗領域１８が形成される（図５（ｂ）参照）。こ
の低抵抗領域１８上にＮ側電極２０を形成すれば、Ｎ型
低抵抗領域１８を介してＮ型ＧａＮ層１４へのコンタク
トを取ることができる（図５（ｃ）参照）。さらに、Ｉ
型ＧａＮ層１６上にＮ側電極２０と離間してＩ側電極２
２を形成する。
ことによりＧａＮ層の一部に低抵抗領域を形成する方法
である。すなわち、図５に示すように、サファイア基板
１０の一部にあらかじめスクライバまたはダイサによ
り、浅い切り溝あるいは引っ掻き傷等の凹凸領域を１２
を形成した後（図５（ａ）参照）、ＧａＮのエピタキシ
ャル成長を行うと、凹凸領域１２上に成長したＧａＮに
ついてはＺｎを大量にドープしてもＩ型層にはならずＮ
型低抵抗領域１８が形成される（図５（ｂ）参照）。こ
の低抵抗領域１８上にＮ側電極２０を形成すれば、Ｎ型
低抵抗領域１８を介してＮ型ＧａＮ層１４へのコンタク
トを取ることができる（図５（ｃ）参照）。さらに、Ｉ
型ＧａＮ層１６上にＮ側電極２０と離間してＩ側電極２
２を形成する。
【０００６】同様に、サファイア基板の一部にあらかじ
めＳｉＯ２，Ａｌ２Ｏ３，Ｓｉ３Ｎ４などの誘電体膜を
堆積させた後、ＧａＮのエピタキシャル成長を行う場合
にも、上記凹凸領域１２を形成した場合と同様に、これ
らの膜上にはＮ型低抵抗のＧａＮが形成され、そこにＮ
側電極を形成することによりＮ型ＧａＮ層へのコンタク
トを取ることができる。
めＳｉＯ２，Ａｌ２Ｏ３，Ｓｉ３Ｎ４などの誘電体膜を
堆積させた後、ＧａＮのエピタキシャル成長を行う場合
にも、上記凹凸領域１２を形成した場合と同様に、これ
らの膜上にはＮ型低抵抗のＧａＮが形成され、そこにＮ
側電極を形成することによりＮ型ＧａＮ層へのコンタク
トを取ることができる。
【０００７】第２の方法は、Ｉ型ＧａＮ層をドライエッ
チングなどで除去する方法である。すなわち、図６に示
すように、Ｉ型ＧａＮ層１６上にＳｉＯ２膜２４を堆積
した後開口部を設け（図６（ａ）参照）、ＣＣｌ４，Ｃ
Ｃｌ２Ｆ２等のガスを用いたドライエッチングにより開
口部直下のＩ型ＧａＮ層１６を除去してＮ型ＧａＮ層１
４を露出させ、凹部（コンタクトホール）２６を形成し
（図６（ｂ）参照）、この凹部２６にＮ側電極２０を形
成することにより、Ｎ型ＧａＮ層１４へのコンタクトを
取ることができる。
チングなどで除去する方法である。すなわち、図６に示
すように、Ｉ型ＧａＮ層１６上にＳｉＯ２膜２４を堆積
した後開口部を設け（図６（ａ）参照）、ＣＣｌ４，Ｃ
Ｃｌ２Ｆ２等のガスを用いたドライエッチングにより開
口部直下のＩ型ＧａＮ層１６を除去してＮ型ＧａＮ層１
４を露出させ、凹部（コンタクトホール）２６を形成し
（図６（ｂ）参照）、この凹部２６にＮ側電極２０を形
成することにより、Ｎ型ＧａＮ層１４へのコンタクトを
取ることができる。
【０００８】同様に、Ｉ型ＧａＮ層上にＳｉＯ２膜を堆
積した後開口部を設け、水素雰囲気中、塩化水素とアル
ゴンの混合比が３：１の混合ガス雰囲気にて熱処理を行
うことにより、露出面のＩ型ＧａＮ層を分解除去してＮ
型ＧａＮ層を露出させ、そこにＮ側電極を形成すること
もできる。また、ダイヤモンド製の針でスクライブする
ことにより、Ｉ型ＧａＮ層を機械的に除去してＮ型Ｇａ
Ｎ層にまで達する凹部を形成し、そこにＮ側電極を形成
する方法もある。
積した後開口部を設け、水素雰囲気中、塩化水素とアル
ゴンの混合比が３：１の混合ガス雰囲気にて熱処理を行
うことにより、露出面のＩ型ＧａＮ層を分解除去してＮ
型ＧａＮ層を露出させ、そこにＮ側電極を形成すること
もできる。また、ダイヤモンド製の針でスクライブする
ことにより、Ｉ型ＧａＮ層を機械的に除去してＮ型Ｇａ
Ｎ層にまで達する凹部を形成し、そこにＮ側電極を形成
する方法もある。
【０００９】
【発明が解決しようとする課題】ところが、上記第１の
方法は、基板１０表面に凹凸領域１２の形成等の加工を
施した部分に成長させたＧａＮが多結晶となることを利
用してＮ型低抵抗領域１８を形成しているため、そのキ
ャリア濃度などを正確に、かつ再現性よく制御すること
は困難であると共に、低抵抗領域１８はＩ型ＧａＮ層１
６の表面からサファイア基板１０に達する深さにまで形
成されており、その深さを任意に設定することは不可能
である。また、この第１の方法は、従来用いられてきた
Ｇａ−ＨＣｌ−ＮＨ３系のハイドライド気相成長（ＨＶ
ＰＥ）法によるＧａＮ結晶作製において考案された方法
であって、現在我々が用いている有機金属気相成長（以
下ＭＯＶＰＥと略す）法による結晶作成に際してはこれ
らの方法をそのまま使用することはできない。特にＭＯ
ＶＰＥ法ではＳｉＯ２やＡｌ２Ｏ３などの誘電体薄膜上
に均一に多結晶ＧａＮ層を成長させることはできず、低
抵抗領域を形成できない。
方法は、基板１０表面に凹凸領域１２の形成等の加工を
施した部分に成長させたＧａＮが多結晶となることを利
用してＮ型低抵抗領域１８を形成しているため、そのキ
ャリア濃度などを正確に、かつ再現性よく制御すること
は困難であると共に、低抵抗領域１８はＩ型ＧａＮ層１
６の表面からサファイア基板１０に達する深さにまで形
成されており、その深さを任意に設定することは不可能
である。また、この第１の方法は、従来用いられてきた
Ｇａ−ＨＣｌ−ＮＨ３系のハイドライド気相成長（ＨＶ
ＰＥ）法によるＧａＮ結晶作製において考案された方法
であって、現在我々が用いている有機金属気相成長（以
下ＭＯＶＰＥと略す）法による結晶作成に際してはこれ
らの方法をそのまま使用することはできない。特にＭＯ
ＶＰＥ法ではＳｉＯ２やＡｌ２Ｏ３などの誘電体薄膜上
に均一に多結晶ＧａＮ層を成長させることはできず、低
抵抗領域を形成できない。
【００１０】また、第２の方法は、マスクとして用いる
ＳｉＯ２層の作製やそのパターン形成、ドライエッチン
グあるいは熱処理、その後の電極形成など多段階で複雑
な工程が必要となる。また、Ｉ型ＧａＮ層をスクライブ
する方法は、ＧａＮ層にストレスを導入することになり
クラックを誘発したり、電気的特性を劣化させたりする
など、実際の素子作製において歩留まりを大きく減じる
原因となる。
ＳｉＯ２層の作製やそのパターン形成、ドライエッチン
グあるいは熱処理、その後の電極形成など多段階で複雑
な工程が必要となる。また、Ｉ型ＧａＮ層をスクライブ
する方法は、ＧａＮ層にストレスを導入することになり
クラックを誘発したり、電気的特性を劣化させたりする
など、実際の素子作製において歩留まりを大きく減じる
原因となる。
【００１１】（発明の目的）そこで、本発明は基板に何
らかの加工を施すことなく、あるいはコンタクトホール
の作製などの複雑な工程を含まない、信頼性・量産性の
優れたＧａＮ発光素子とその製造方法を提供することを
目的とする。
らかの加工を施すことなく、あるいはコンタクトホール
の作製などの複雑な工程を含まない、信頼性・量産性の
優れたＧａＮ発光素子とその製造方法を提供することを
目的とする。
【００１２】
【課題を解決するための手段および作用】第１の発明 （発明の構成）前記目的を達成するため、請求項１に記
載の第１の発明は、少なくとも１層のＮ型の窒化ガリウ
ム系化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦１）
からなるＮ層と、少なくとも１層の半絶縁性の窒化ガリ
ウム系化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦
１）からなるＩ層とを含み、基板に対してＩ層がＮ層よ
り上位に位置する窒化ガリウム系化合物半導体発光素子
において、前記Ｉ層上に形成された第１の電極と、この
第１の電極に連続しＩ層を貫通して少なくとも前記Ｎ層
に達し、第１の電極材料の拡散によって形成された低抵
抗領域と、前記Ｉ層上に第１の電極と離間して形成され
た第２の電極と、を有することを特徴とする。
載の第１の発明は、少なくとも１層のＮ型の窒化ガリウ
ム系化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦１）
からなるＮ層と、少なくとも１層の半絶縁性の窒化ガリ
ウム系化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦
１）からなるＩ層とを含み、基板に対してＩ層がＮ層よ
り上位に位置する窒化ガリウム系化合物半導体発光素子
において、前記Ｉ層上に形成された第１の電極と、この
第１の電極に連続しＩ層を貫通して少なくとも前記Ｎ層
に達し、第１の電極材料の拡散によって形成された低抵
抗領域と、前記Ｉ層上に第１の電極と離間して形成され
た第２の電極と、を有することを特徴とする。
【００１３】すなわち、上記構成の半導体発光素子は、
第１の電極たるＮ側電極直下において、Ｉ型ＧａＮ層
（Ｉ層）を貫通しＮ型ＧａＮ層（Ｎ層）まで達するＮ型
低抵抗領域が形成され、Ｎ型ＧａＮ層へのコンタクトを
このＮ型低抵抗領域を介して行っている。そして、この
Ｎ型低抵抗領域は、特定の熱処理によってＮ側電極材料
をＧａＮ層中へ拡散させることによって形成している。
Ｎ型低抵抗領域の深さはＩ層の厚さより深ければ良く、
サファイア基板にまで到達していても良い。
第１の電極たるＮ側電極直下において、Ｉ型ＧａＮ層
（Ｉ層）を貫通しＮ型ＧａＮ層（Ｎ層）まで達するＮ型
低抵抗領域が形成され、Ｎ型ＧａＮ層へのコンタクトを
このＮ型低抵抗領域を介して行っている。そして、この
Ｎ型低抵抗領域は、特定の熱処理によってＮ側電極材料
をＧａＮ層中へ拡散させることによって形成している。
Ｎ型低抵抗領域の深さはＩ層の厚さより深ければ良く、
サファイア基板にまで到達していても良い。
【００１４】また、Ｎ側電極は、例えばニッケル（Ｎ
ｉ）単体でも構成することができるが、チタン（Ｔｉ）
またはクロム（Ｃｒ）による第１の薄膜と、Ｎｉまたは
Ｎｉを含む合金による第２の薄膜とを積層した２層構造
の電極を好ましく用いることができる。Ｎｉ層単独の場
合には、該Ｎｉ層のＧａＮ層に対する密着性が悪いた
め、ＴｉあるいはＣｒの薄膜を介して電極を形成するこ
とにより、Ｎｉ層−ＧａＮ層の密着性を向上させること
ができ、また熱処理後のオーミック特性も良好となる。 （発明の作用および効果）上述のように本発明の窒化ガ
リウム系化合物半導体発光素子は、Ｎ型電極直下に形成
されたＮ型低抵抗領域を介してＮ層からの電極取出しを
行っており、発光素子の電気的な抵抗成分を小さくでき
ると共にＮ側電極−Ｎ層間で良好なオーミック特性を得
ることが可能である。また、低抵抗領域の深さはＩ層の
厚さよりも深ければ良く、この範囲で任意に設定可能で
ある。 第２の発明 （発明の構成）次に、請求項２に記載の本発明の窒化ガ
リウム系化合物半導体発光素子の製造方法は、半導体ま
たは絶縁体からなる基板上に、必要に応じて設けられる
バッファ層、Ｎ型の窒化ガリウム系化合物半導体からな
るＮ層および半絶縁性の窒化ガリウム系化合物半導体か
らなるＩ層を順次形成する第１の工程と、前記Ｉ層の表
面に第１の電極を形成する第２の工程と、熱処理を行う
ことにより、前記第１の電極直下に、Ｉ層を貫通し少な
くともＮ層に達する低抵抗領域を形成する第３の工程
と、前記Ｉ層の表面に、前記第１の電極に離間して第２
の電極を形成する第４の工程と、を含むことを特徴とす
る。
ｉ）単体でも構成することができるが、チタン（Ｔｉ）
またはクロム（Ｃｒ）による第１の薄膜と、Ｎｉまたは
Ｎｉを含む合金による第２の薄膜とを積層した２層構造
の電極を好ましく用いることができる。Ｎｉ層単独の場
合には、該Ｎｉ層のＧａＮ層に対する密着性が悪いた
め、ＴｉあるいはＣｒの薄膜を介して電極を形成するこ
とにより、Ｎｉ層−ＧａＮ層の密着性を向上させること
ができ、また熱処理後のオーミック特性も良好となる。 （発明の作用および効果）上述のように本発明の窒化ガ
リウム系化合物半導体発光素子は、Ｎ型電極直下に形成
されたＮ型低抵抗領域を介してＮ層からの電極取出しを
行っており、発光素子の電気的な抵抗成分を小さくでき
ると共にＮ側電極−Ｎ層間で良好なオーミック特性を得
ることが可能である。また、低抵抗領域の深さはＩ層の
厚さよりも深ければ良く、この範囲で任意に設定可能で
ある。 第２の発明 （発明の構成）次に、請求項２に記載の本発明の窒化ガ
リウム系化合物半導体発光素子の製造方法は、半導体ま
たは絶縁体からなる基板上に、必要に応じて設けられる
バッファ層、Ｎ型の窒化ガリウム系化合物半導体からな
るＮ層および半絶縁性の窒化ガリウム系化合物半導体か
らなるＩ層を順次形成する第１の工程と、前記Ｉ層の表
面に第１の電極を形成する第２の工程と、熱処理を行う
ことにより、前記第１の電極直下に、Ｉ層を貫通し少な
くともＮ層に達する低抵抗領域を形成する第３の工程
と、前記Ｉ層の表面に、前記第１の電極に離間して第２
の電極を形成する第４の工程と、を含むことを特徴とす
る。
【００１５】すなわち、第１の工程において、例えばサ
ファイア基板上に気相成長法などでＡｌＮバッファ層、
Ｎ層、Ｉ層を順次形成する。
ファイア基板上に気相成長法などでＡｌＮバッファ層、
Ｎ層、Ｉ層を順次形成する。
【００１６】次に、第２の工程において、マスク蒸着な
いしフォトエッチング等の半導体工学で良く知られた工
程により、Ｉ層上にＮ側電極を形成する。
いしフォトエッチング等の半導体工学で良く知られた工
程により、Ｉ層上にＮ側電極を形成する。
【００１７】次に、第３の工程において、保護膜となる
ＳｉＯ２層を蒸着などによって堆積した後、熱処理を加
えてＮ側電極とＧａＮ層との反応を促し、Ｎ側電極材料
をＧａＮ層に拡散させることによってＮ型低抵抗領域を
作製する。このとき、熱処理温度は、好ましくは７００
〜１０００℃、さらに好ましくは８００〜９００℃であ
る。熱処理温度が１０００℃を越えるとＩ層全体が熱に
よる変質を起こし好ましくなく、一方７００℃未満では
良好なＮ型低抵抗領域が形成できなかった。また、熱処
理は、窒素ガス流下，水素ガス流下などで行う。熱処理
時間は、１５秒〜１分程度が好ましい。また、熱処理装
置としては、ＧａＮ層の熱ダメージや不純物ドーパント
の拡散を制御するため、急加熱，急冷の可能な紫外線ラ
ンプ加熱方式が好ましい。
ＳｉＯ２層を蒸着などによって堆積した後、熱処理を加
えてＮ側電極とＧａＮ層との反応を促し、Ｎ側電極材料
をＧａＮ層に拡散させることによってＮ型低抵抗領域を
作製する。このとき、熱処理温度は、好ましくは７００
〜１０００℃、さらに好ましくは８００〜９００℃であ
る。熱処理温度が１０００℃を越えるとＩ層全体が熱に
よる変質を起こし好ましくなく、一方７００℃未満では
良好なＮ型低抵抗領域が形成できなかった。また、熱処
理は、窒素ガス流下，水素ガス流下などで行う。熱処理
時間は、１５秒〜１分程度が好ましい。また、熱処理装
置としては、ＧａＮ層の熱ダメージや不純物ドーパント
の拡散を制御するため、急加熱，急冷の可能な紫外線ラ
ンプ加熱方式が好ましい。
【００１８】次に、第４の工程において、ＳｉＯ２層を
除去し、さらに蒸着などによってＩ側電極を作製する。
このように形成されたウエハをダイサ等で所定の大きさ
に切断すれば、第１の発明の発光素子が製造される。 （発明の作用および効果）上記窒化ガリウム系化合物半
導体発光素子の製造方法は、Ｎ型低抵抗領域をＮ側電極
とＧａＮ層との反応により作製するものであるため、以
下に例示する種々の作用効果を奏する。
除去し、さらに蒸着などによってＩ側電極を作製する。
このように形成されたウエハをダイサ等で所定の大きさ
に切断すれば、第１の発明の発光素子が製造される。 （発明の作用および効果）上記窒化ガリウム系化合物半
導体発光素子の製造方法は、Ｎ型低抵抗領域をＮ側電極
とＧａＮ層との反応により作製するものであるため、以
下に例示する種々の作用効果を奏する。
【００１９】１．Ｎ型低抵抗領域はＮ側電極直下に形成
されるため、Ｎ側電極部とＮ型低抵抗領域との位置は必
然的に同じとなり、従来必要であった低抵抗領域あるい
はコンタクトホール位置とＮ側電極との位置合わせが不
要となる。
されるため、Ｎ側電極部とＮ型低抵抗領域との位置は必
然的に同じとなり、従来必要であった低抵抗領域あるい
はコンタクトホール位置とＮ側電極との位置合わせが不
要となる。
【００２０】２．本発明のＮ型低抵抗領域は、サファイ
ア基板に加工を施した後ＧａＮ層成長時にＮ型低抵抗領
域が同時に形成される場合（前記従来技術の第１の方
法）とは異なり、Ｎ側電極形成後の熱処理工程により形
成される。従ってＧａＮ層の成長条件などとは独立に、
熱処理の時間や温度を調節することによって低抵抗領域
のキャリア濃度などを正確に、かつ再現性よく制御する
ことができ、発光素子の電気的な抵抗成分の低減が容易
になると共に、素子間での特性のばらつきも少ない。
ア基板に加工を施した後ＧａＮ層成長時にＮ型低抵抗領
域が同時に形成される場合（前記従来技術の第１の方
法）とは異なり、Ｎ側電極形成後の熱処理工程により形
成される。従ってＧａＮ層の成長条件などとは独立に、
熱処理の時間や温度を調節することによって低抵抗領域
のキャリア濃度などを正確に、かつ再現性よく制御する
ことができ、発光素子の電気的な抵抗成分の低減が容易
になると共に、素子間での特性のばらつきも少ない。
【００２１】また、従来技術の第１の方法ではＮ型低抵
抗領域はＩ型ＧａＮ層表面からサファイア基板にまで達
していたが、本発明の窒化ガリウム系化合物半導体発光
素子の製造方法によれば、熱処理工程の条件により、低
抵抗領域の深さを制御でき、任意の深さに形成すること
ができる。従って、Ｉ層を貫通する所望の深さで低抵抗
領域を作製でき、素子構造の最適化が図れる。
抗領域はＩ型ＧａＮ層表面からサファイア基板にまで達
していたが、本発明の窒化ガリウム系化合物半導体発光
素子の製造方法によれば、熱処理工程の条件により、低
抵抗領域の深さを制御でき、任意の深さに形成すること
ができる。従って、Ｉ層を貫通する所望の深さで低抵抗
領域を作製でき、素子構造の最適化が図れる。
【００２２】３．コンタクトホールを作製する場合（前
記従来技術の第２の方法）には、エッチングマスクとし
て用いるＳｉＯ２層の作製およびドライエッチング工程
に多工程と時間を要するが、本発明の窒化ガリウム系化
合物半導体発光素子の製造方法によれば、工程が簡素化
され、しかも比較的短時間の処理ですみ、経済的な素子
作製を容易に行うことができる。
記従来技術の第２の方法）には、エッチングマスクとし
て用いるＳｉＯ２層の作製およびドライエッチング工程
に多工程と時間を要するが、本発明の窒化ガリウム系化
合物半導体発光素子の製造方法によれば、工程が簡素化
され、しかも比較的短時間の処理ですみ、経済的な素子
作製を容易に行うことができる。
【００２３】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。なお本発明は下記実施例に限定されるものでは
ない。
明する。なお本発明は下記実施例に限定されるものでは
ない。
【００２４】図１は、本発明の窒化ガリウム系化合物半
導体発光素子を適用した発光ダイオードの構成を示す断
面説明図である。
導体発光素子を適用した発光ダイオードの構成を示す断
面説明図である。
【００２５】図１において、発光ダイオードはサファイ
ア基板３０を有しており、そのサファイア基板３０上に
膜厚約５００オングストロームのＡｌＮのバッファ層３
２が形成されている。そのバッファ層３２の上面には、
膜厚約２．５μｍのＮ型ＧａＮから成るＮ層３４が形成
されている。さらにＮ層３４の上面には、膜厚約０．２
μｍの半絶縁性ＧａＮからなるＩ層３６が形成されてい
る。そして、Ｉ層３６の上面には、このＩ層３６に接続
する金属製Ｉ側電極４２と、Ｎ層３４に接続する金属製
Ｎ側電極４０とが離間した状態で形成されている。そし
て、Ｎ側電極４０の直下には、Ｉ層３６を貫通し、Ｎ層
３４に達するＮ型低抵抗領域３８が形成されている。
ア基板３０を有しており、そのサファイア基板３０上に
膜厚約５００オングストロームのＡｌＮのバッファ層３
２が形成されている。そのバッファ層３２の上面には、
膜厚約２．５μｍのＮ型ＧａＮから成るＮ層３４が形成
されている。さらにＮ層３４の上面には、膜厚約０．２
μｍの半絶縁性ＧａＮからなるＩ層３６が形成されてい
る。そして、Ｉ層３６の上面には、このＩ層３６に接続
する金属製Ｉ側電極４２と、Ｎ層３４に接続する金属製
Ｎ側電極４０とが離間した状態で形成されている。そし
て、Ｎ側電極４０の直下には、Ｉ層３６を貫通し、Ｎ層
３４に達するＮ型低抵抗領域３８が形成されている。
【００２６】次に、この構造の発光ダイオードの製造方
法について、図２を参照しながら説明する。
法について、図２を参照しながら説明する。
【００２７】上記発光ダイオードは、ＭＯＶＰＥによる
気相成長により製造される。
気相成長により製造される。
【００２８】まず、有機洗浄および熱処理により洗浄し
たａ面を主面とする単結晶のサファイア基板３０をＭＯ
ＶＰＥ装置の反応室に載置されたサセプタに装着する。
次に、水素ガスを反応室に流しながら温度１２００℃で
サファイア基板３０を１０分間気相エッチングした。
たａ面を主面とする単結晶のサファイア基板３０をＭＯ
ＶＰＥ装置の反応室に載置されたサセプタに装着する。
次に、水素ガスを反応室に流しながら温度１２００℃で
サファイア基板３０を１０分間気相エッチングした。
【００２９】次に、ＡｌＮのバッファ層３２を約５００
オングストロームの厚さに形成した。続いて、膜厚約
２．５μｍのＮ型ＧａＮからなるＮ層３４，膜厚約０．
２μｍの半絶縁性のＧａＮから成るＩ層３６を順次形成
した。このようにして、図２（ａ）に示すような多層構
造のＬＥＤウエハが得られた（第１の工程）。
オングストロームの厚さに形成した。続いて、膜厚約
２．５μｍのＮ型ＧａＮからなるＮ層３４，膜厚約０．
２μｍの半絶縁性のＧａＮから成るＩ層３６を順次形成
した。このようにして、図２（ａ）に示すような多層構
造のＬＥＤウエハが得られた（第１の工程）。
【００３０】次に、図２（ｂ）に示すように、Ｉ層３６
の上面全体に、蒸着によりＴｉ電極層４０ａおよびＮｉ
電極層４０ｂを、厚さがそれぞれ約１００オングストロ
ーム，約３０００オングストロームとなるように順次形
成する。そして、そのＮｉ電極層４０ｂの上面にフォト
レジストを塗布して、フォトリソグラフにより、そのフ
ォトレジスト４４がＮ層３４に接続される電極部の形成
位置に残るように、所定形状にパターン形成した。次
に、図２（ｃ）に示すように、そのフォトレジスト４４
をマスクとして下層のＴｉ電極層４０ａ，Ｎｉ電極層４
０ｂの露出部をエッチングし、さらにフォトレジスト４
４を除去してＮ側電極４０を作製した（第２の工程）。
の上面全体に、蒸着によりＴｉ電極層４０ａおよびＮｉ
電極層４０ｂを、厚さがそれぞれ約１００オングストロ
ーム，約３０００オングストロームとなるように順次形
成する。そして、そのＮｉ電極層４０ｂの上面にフォト
レジストを塗布して、フォトリソグラフにより、そのフ
ォトレジスト４４がＮ層３４に接続される電極部の形成
位置に残るように、所定形状にパターン形成した。次
に、図２（ｃ）に示すように、そのフォトレジスト４４
をマスクとして下層のＴｉ電極層４０ａ，Ｎｉ電極層４
０ｂの露出部をエッチングし、さらにフォトレジスト４
４を除去してＮ側電極４０を作製した（第２の工程）。
【００３１】次に、図２（ｄ）に示すように、Ｉ層３６
およびＮ側電極４０の上面全体に蒸着によりＳｉＯ２層
４６を約１０００オングストロームの厚さに形成した。
そして、窒素ガス中で赤外線ランプなどで試料を加熱
し、系が９００℃に達したところで２０秒間以上その温
度を保持した後、試料を冷却した。このようにして、図
２（ｅ）に示すように、ＧａＮ層内にＮ型低抵抗領域３
８を形成した（第３の工程）。
およびＮ側電極４０の上面全体に蒸着によりＳｉＯ２層
４６を約１０００オングストロームの厚さに形成した。
そして、窒素ガス中で赤外線ランプなどで試料を加熱
し、系が９００℃に達したところで２０秒間以上その温
度を保持した後、試料を冷却した。このようにして、図
２（ｅ）に示すように、ＧａＮ層内にＮ型低抵抗領域３
８を形成した（第３の工程）。
【００３２】次に、ＳｉＯ２層４６の上面にフォトレジ
ストを塗布して、フォトリソグラフにより、そのフォト
レジストがＩ層３６に接続される電極部以外が残るよう
に所定形状にパターン形成する。続いて、試料の上面全
体にＡｌ層を蒸着により形成し、さらに試料をＳｉＯ２
剥離液に浸して前記ＳｉＯ２層４６を除去することで、
そのＳｉＯ２層４６の直上に形成されたフォトレジスト
およびＡｌ層を除去し、図２（ｆ）に示すように、Ｉ層
３６に接続されたＩ側電極４２を形成した（第４の工
程）。
ストを塗布して、フォトリソグラフにより、そのフォト
レジストがＩ層３６に接続される電極部以外が残るよう
に所定形状にパターン形成する。続いて、試料の上面全
体にＡｌ層を蒸着により形成し、さらに試料をＳｉＯ２
剥離液に浸して前記ＳｉＯ２層４６を除去することで、
そのＳｉＯ２層４６の直上に形成されたフォトレジスト
およびＡｌ層を除去し、図２（ｆ）に示すように、Ｉ層
３６に接続されたＩ側電極４２を形成した（第４の工
程）。
【００３３】このようにして、図１に示す構造のＭＩＳ
（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）型の窒化ガリウム系化合物半導体発光素子
を製造することができる。
（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）型の窒化ガリウム系化合物半導体発光素子
を製造することができる。
【００３４】上記の製造工程において、Ｎ型低抵抗領域
３８は、第３の工程において、熱処理によりＮ側電極４
０とＧａＮ層との反応を促すことにより形成されてい
る。このことを確認するために、以下の分析試験を行っ
た。
３８は、第３の工程において、熱処理によりＮ側電極４
０とＧａＮ層との反応を促すことにより形成されてい
る。このことを確認するために、以下の分析試験を行っ
た。
【００３５】図３および図４は、試料のＮ側電極４０部
分での、熱処理前後の深さ方向における組成変化をオー
ジェ電子分光（ＡＥＳ）分析により観察した結果を示
す。なお、図３および図４に示す分析結果においては、
理解を容易にするため、Ｔｉ，Ｏ，Ｔｉ＋Ｎの曲線を省
略し、ＮｉおよびＧａの曲線のみを示した。
分での、熱処理前後の深さ方向における組成変化をオー
ジェ電子分光（ＡＥＳ）分析により観察した結果を示
す。なお、図３および図４に示す分析結果においては、
理解を容易にするため、Ｔｉ，Ｏ，Ｔｉ＋Ｎの曲線を省
略し、ＮｉおよびＧａの曲線のみを示した。
【００３６】図３および図４を比較すると、熱処理後に
おけるＮｉのＧａＮ層中への侵入，ＧａのＮｉ層中への
侵入が確認され、Ｎ側電極４０の電極材料とＧａＮとの
相互拡散によりＮ型低抵抗領域が形成されていることが
わかる。
おけるＮｉのＧａＮ層中への侵入，ＧａのＮｉ層中への
侵入が確認され、Ｎ側電極４０の電極材料とＧａＮとの
相互拡散によりＮ型低抵抗領域が形成されていることが
わかる。
【００３７】また、上記の方法で製造された図１に示す
発光ダイオードは、電流−電圧特性において、立ち上が
り電圧が６Ｖであり、従来の構造に比して約３／４とな
り、駆動電圧の低減に貢献したことが確認された。
発光ダイオードは、電流−電圧特性において、立ち上が
り電圧が６Ｖであり、従来の構造に比して約３／４とな
り、駆動電圧の低減に貢献したことが確認された。
【００３８】なお、本実施例ではＮ側電極４０としてＴ
ｉおよびＮｉの２層構造の電極を用いたが、Ｃｒおよび
Ｎｉの２層構造の電極、あるいはＮｉ１層のみの電極を
用いても良い。
ｉおよびＮｉの２層構造の電極を用いたが、Ｃｒおよび
Ｎｉの２層構造の電極、あるいはＮｉ１層のみの電極を
用いても良い。
【図１】本発明の窒化ガリウム系化合物半導体発光素子
を適用した発光ダイオードの一例を示す断面説明図であ
る。
を適用した発光ダイオードの一例を示す断面説明図であ
る。
【図２】（ａ）〜（ｆ）は、図１に示す発光ダイオード
の製造プロセスを示す断面説明図である。
の製造プロセスを示す断面説明図である。
【図３】低抵抗領域が形成されたことを確認するため
の、熱処理前のオージェ電子分光分析結果を示す図であ
る。
の、熱処理前のオージェ電子分光分析結果を示す図であ
る。
【図４】低抵抗領域が形成されたことを確認するため
の、熱処理後のオージェ電子分光分析結果を示す図であ
る。
の、熱処理後のオージェ電子分光分析結果を示す図であ
る。
【図５】（ａ）〜（ｃ）は、従来の窒化ガリウム系化合
物半導体素子の製造例を示す断面説明図である。
物半導体素子の製造例を示す断面説明図である。
【図６】（ａ）〜（ｃ）は、他の従来の窒化ガリウム系
化合物半導体素子の製造例を示す断面説明図である。
化合物半導体素子の製造例を示す断面説明図である。
３０ サファイア基板 ３２ バッファ層 ３４ Ｎ層 ３６ Ｉ層 ３８ Ｎ型低抵抗領域 ４０ Ｎ側電極 ４２ Ｉ側電極
ＴＣ００６１０１
ＴＣ００６１０１
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00
Claims (2)
- 【請求項１】 少なくとも１層のＮ型の窒化ガリウム系
化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦１）から
なるＮ層と、少なくとも１層の半絶縁性の窒化ガリウム
系化合物半導体（ＡｌｘＧａ１−ｘＮ：０≦ｘ≦１）か
らなるＩ層とを含み、基板に対してＩ層がＮ層より上位
に位置する窒化ガリウム系化合物半導体発光素子におい
て、前記Ｉ層上に形成された第１の電極と、この第１の
電極に連続しＩ層を貫通して少なくとも前記Ｎ層に達
し、第１の電極材料の拡散によって形成された低抵抗領
域と、前記Ｉ層上に第１の電極と離間して形成された第
２の電極と、を有することを特徴とする窒化ガリウム系
化合物半導体発光素子。 - 【請求項２】 半導体または絶縁体からなる基板上に、
必要に応じて設けられるバッファ層、Ｎ型の窒化ガリウ
ム系化合物半導体からなるＮ層および半絶縁性の窒化ガ
リウム系化合物半導体からなるＩ層を順次形成する第１
の工程と、前記Ｉ層の表面に第１の電極を形成する第２
の工程と、熱処理を行うことにより、前記第１の電極直
下に、Ｉ層を貫通し少なくともＮ層に達する低抵抗領域
を形成する第３の工程と、前記Ｉ層の表面に、前記第１
の電極に離間して第２の電極を形成する第４の工程と、
を含むことを特徴とする窒化ガリウム系化合物半導体発
光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5788491A JP2786952B2 (ja) | 1991-02-27 | 1991-02-27 | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
| DE4205584A DE4205584A1 (de) | 1991-02-27 | 1992-02-24 | Lichtemittierendes galliumnitrid-halbleiter-bauelement und verfahren zu seiner herstellung |
| US07/841,799 US5272108A (en) | 1991-02-27 | 1992-02-26 | Method of manufacturing gallium nitride semiconductor light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5788491A JP2786952B2 (ja) | 1991-02-27 | 1991-02-27 | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29800996A Division JP3384700B2 (ja) | 1996-10-22 | 1996-10-22 | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273175A JPH04273175A (ja) | 1992-09-29 |
| JP2786952B2 true JP2786952B2 (ja) | 1998-08-13 |
Family
ID=13068420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5788491A Expired - Fee Related JP2786952B2 (ja) | 1991-02-27 | 1991-02-27 | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5272108A (ja) |
| JP (1) | JP2786952B2 (ja) |
| DE (1) | DE4205584A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953703B2 (en) * | 1991-03-18 | 2005-10-11 | The Trustees Of Boston University | Method of making a semiconductor device with exposure of sapphire substrate to activated nitrogen |
| US5633192A (en) * | 1991-03-18 | 1997-05-27 | Boston University | Method for epitaxially growing gallium nitride layers |
| DE69229265T2 (de) * | 1991-03-18 | 1999-09-23 | Univ Boston | Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid |
| JP2778349B2 (ja) * | 1992-04-10 | 1998-07-23 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の電極 |
| JPH07202265A (ja) * | 1993-12-27 | 1995-08-04 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
| JPH07263748A (ja) * | 1994-03-22 | 1995-10-13 | Toyoda Gosei Co Ltd | ３族窒化物半導体発光素子及びその製造方法 |
| JPH07273366A (ja) * | 1994-03-28 | 1995-10-20 | Pioneer Electron Corp | Ｉｉｉ族窒化物発光素子の製造方法 |
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
| US5677538A (en) * | 1995-07-07 | 1997-10-14 | Trustees Of Boston University | Photodetectors using III-V nitrides |
| JP3399216B2 (ja) * | 1996-03-14 | 2003-04-21 | ソニー株式会社 | 半導体発光素子 |
| JP3289617B2 (ja) * | 1996-10-03 | 2002-06-10 | 豊田合成株式会社 | ＧａＮ系半導体素子の製造方法 |
| US6284395B1 (en) | 1997-03-05 | 2001-09-04 | Corning Applied Technologies Corp. | Nitride based semiconductors and devices |
| US6261931B1 (en) * | 1997-06-20 | 2001-07-17 | The Regents Of The University Of California | High quality, semi-insulating gallium nitride and method and system for forming same |
| WO1999005728A1 (en) | 1997-07-25 | 1999-02-04 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
| JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| DE60043536D1 (de) | 1999-03-04 | 2010-01-28 | Nichia Corp | Nitridhalbleiterlaserelement |
| US6676810B2 (en) * | 2000-01-12 | 2004-01-13 | D2 In-Line Solutions, Llc | Method of coating insulative substrates |
| US6610144B2 (en) * | 2000-07-21 | 2003-08-26 | The Regents Of The University Of California | Method to reduce the dislocation density in group III-nitride films |
| US6562644B2 (en) * | 2000-08-08 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method |
| DE10041689A1 (de) * | 2000-08-24 | 2002-03-14 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von dotiertem Halbleitermaterial |
| US6881983B2 (en) * | 2002-02-25 | 2005-04-19 | Kopin Corporation | Efficient light emitting diodes and lasers |
| CA2480820A1 (en) * | 2002-03-29 | 2003-10-16 | D2 In-Line Solutions, Llc | Gravity-fed in-line continuous processing system and method |
| US6911079B2 (en) * | 2002-04-19 | 2005-06-28 | Kopin Corporation | Method for reducing the resistivity of p-type II-VI and III-V semiconductors |
| US7002180B2 (en) * | 2002-06-28 | 2006-02-21 | Kopin Corporation | Bonding pad for gallium nitride-based light-emitting device |
| WO2003107442A2 (en) | 2002-06-17 | 2003-12-24 | Kopin Corporation | Electrode for p-type gallium nitride-based semiconductors |
| US6734091B2 (en) | 2002-06-28 | 2004-05-11 | Kopin Corporation | Electrode for p-type gallium nitride-based semiconductors |
| US6955985B2 (en) | 2002-06-28 | 2005-10-18 | Kopin Corporation | Domain epitaxy for thin film growth |
| US7531380B2 (en) * | 2003-04-30 | 2009-05-12 | Cree, Inc. | Methods of forming light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof |
| US7122841B2 (en) | 2003-06-04 | 2006-10-17 | Kopin Corporation | Bonding pad for gallium nitride-based light-emitting devices |
| CN101385145B (zh) | 2006-01-05 | 2011-06-08 | 伊鲁米特克斯公司 | 用于引导来自led的光的分立光学装置 |
| US7789531B2 (en) | 2006-10-02 | 2010-09-07 | Illumitex, Inc. | LED system and method |
| JP5098482B2 (ja) * | 2007-07-25 | 2012-12-12 | 豊田合成株式会社 | 発光装置の製造方法及び発光装置 |
| JP2011512037A (ja) | 2008-02-08 | 2011-04-14 | イルミテックス， インコーポレイテッド | エミッタ層成形のためのシステムおよび方法 |
| TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
| TW201034256A (en) | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
| US20100327300A1 (en) | 2009-06-25 | 2010-12-30 | Koninklijke Philips Electronics N.V. | Contact for a semiconductor light emitting device |
| US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
| US8449128B2 (en) | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
| JP4454689B1 (ja) * | 2009-09-10 | 2010-04-21 | 有限会社ナプラ | 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯 |
| DE102010002204A1 (de) * | 2010-02-22 | 2011-08-25 | OSRAM Opto Semiconductors GmbH, 93055 | Halbleiterdiode und Verfahren zum Herstellen einer Halbleiterdiode |
| KR101646666B1 (ko) * | 2015-03-26 | 2016-08-08 | 엘지이노텍 주식회사 | 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396929A (en) * | 1979-10-19 | 1983-08-02 | Matsushita Electric Industrial Company, Ltd. | Gallium nitride light-emitting element and method of manufacturing the same |
| JPS62119196A (ja) * | 1985-11-18 | 1987-05-30 | Univ Nagoya | 化合物半導体の成長方法 |
| JP2566661B2 (ja) * | 1990-04-18 | 1996-12-25 | 三菱電機株式会社 | 不純物拡散方法 |
-
1991
- 1991-02-27 JP JP5788491A patent/JP2786952B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-24 DE DE4205584A patent/DE4205584A1/de not_active Withdrawn
- 1992-02-26 US US07/841,799 patent/US5272108A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5272108A (en) | 1993-12-21 |
| DE4205584A1 (de) | 1992-09-03 |
| JPH04273175A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786952B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
| JP5150802B2 (ja) | 窒化物基半導体デバイスのための低ドープ層 | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| TWI407491B (zh) | 分離半導體及其基板之方法 | |
| JPH04242985A (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP2005537644A (ja) | 金属酸化物ＺｎＯ膜、ｐ型ＺｎＯ膜、およびＺｎＯ系ＩＩ−ＶＩ化合物半導体デバイスを作製するハイブリッドビーム堆積システムおよび方法 | |
| JPH05335622A (ja) | 半導体発光装置 | |
| JP3207918B2 (ja) | Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
| JP4494567B2 (ja) | ｎ型窒化ガリウム系化合物半導体層への電極形成方法 | |
| JPH05315647A (ja) | 窒化物系半導体素子およびその製造方法 | |
| EP0825652B1 (en) | Ohmic electrode and method of forming the same | |
| JP3560561B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JPH11354458A (ja) | ｐ型ＩＩＩ−Ｖ族窒化物半導体およびその製造方法 | |
| WO2007119919A1 (en) | Iii-nitride semiconductor light emitting device and method for manufacturing the same | |
| JP3384700B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
| JP3895266B2 (ja) | リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード | |
| JPH10229051A (ja) | ＧａＮ系半導体装置とその製造方法 | |
| US8304323B2 (en) | Semiconductor element manufacturing method | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ | |
| JPH06326051A (ja) | オーミック電極及びその形成方法 | |
| JP3592300B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4514252B2 (ja) | ＧａＮ系半導体装置の製造方法 | |
| JP3639275B2 (ja) | ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード | |
| JPH11204829A (ja) | 半導体素子の製造方法及びその半導体素子 | |
| JPS64834B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |