JP2005537644A - 金属酸化物ＺｎＯ膜、ｐ型ＺｎＯ膜、およびＺｎＯ系ＩＩ−ＶＩ化合物半導体デバイスを作製するハイブリッドビーム堆積システムおよび方法 - Google Patents

Abstract

【課題】
【解決手段】 本発明によるハイブリッドビーム堆積（ＨＢＤ）システムおよび方法は、パルスレーザ堆積（ＰＬＤ）方法および装置と、装置および方法であって、ラジカル酸素高周波プラズマ流を供給して堆積用基板での利用可能な反応性酸素のフラックス密度を効果的に高めて金属酸化物薄膜を効果的に合成する装置および方法との特有の組合せを用いる。さらに本発明のＨＢＤシステムおよび方法では、ＰＬＤ装置および方法と分子線エピタキシ（ＭＢＥ）および／または化学的気相成長（ＣＶＤ）方法および装置との組合せと、ラジカル酸素高周波プラズマ流であって、非ドープおよび／またはドープされた金属酸化物薄膜の合成ならびに非ドープおよび／またはドープされた金属系酸化物合金薄膜の合成用の元素原料を供給するラジカル酸素高周波プラズマ流とが統合される。

Description

この出願は、２００２年８月２８日に出願された、金属酸化物ＺｎＯ膜、ｐ型ＺｎＯ膜、およびＺｎＯ系ＩＩ−ＶＩ族化合物半導体デバイス作製用ハイブリッドビーム堆積システムおよび方法という名称の、米国仮特許出願第６０／４０６，５００号に基づくと共にその出願からの優先権を主張するものである。

この発明は、半導体用途向けの金属酸化物膜および金属系酸化物合金膜の形成システムおよび方法に関し、特に金属酸化物ＺｎＯ膜、ｐ型ＺｎＯ膜、発光ダイオード（ＬＥＤ）、およびレーザダイオード（ＬＤ）、フォトダイオード、ならびにガスセンサなどのＺｎＯ系ＩＩ−ＶＩ族化合物半導体デバイス、およびヘテロ接合バイポーラトランジスタ（ＨＢＴ）および電界効果トランジスタ（ＦＥＴ）などのバイポーラ／ユニポーラ半導体デバイスを作製するハイブリッドビーム堆積（ＨＢＤ）システムおよび方法に関する。

酸化亜鉛（ＺｎＯ）膜は圧電デバイスおよび導波路デバイス用として幅広く研究されてきた。青色発光デバイス（青色ＬＥＤ）や青色レーザダイオード（青色ＬＤ）などの光学デバイスの作製に適した材料として、ＧａＮが先行技術により公知にされている。ＧａＮは、青色ＬＤの平均寿命を室温で１０，０００時間まで延ばすことを目的に使用されてきた。ＺｎＯ膜の光学的性質はＧａＮにきわめてよく類似しており、かつ両者は同一の結晶構造すなわちウルツ鉱型構造を有していて格子不整合が小さいため、窒化ガリウム（ＧａＮ）膜応用品はＺｎＯ薄膜による置換えが可能である。

ＺｎＯ膜とＧａＮ膜との結晶構造および光学的性質が類似していることから、ＺｎＯ膜は、短波長（超紫外、紫外、および青）光電気工学的および光学的応用品に対する有力候補である。ＺｎＯは、その物理的性質により上記応用品に対してＧａＮよりも魅力ある候補となっている。例えば、きわめて欠陥密度の低い高品質のＺｎＯ膜が合成可能で、高品質のＺｎＯ基板をホモエピタキシャル成長用に利用できると共に、きわめて純度の高い単色光発光源がＺｎＯ膜によって提供されている。また、ＺｎＯは広バンドギャップ半導体材料（室温で約３．４ｅＶのＥｇ）であって、比較的硬質の材料である。ＺｎＯのＺｎとＯとの結合の強さはＧａＮのＧａとＮとの結合より大きい。この結合強度の相違はｐ型ドーピングにおいて著しく異なる結果をもたらす。ＺｎＯの融点温度は（ＧａＮの融点温度が約１７００℃であるのに対し）約２０００℃である。つまり、ＺｎＯは、ドーピングやオーミック接触の形成ならびにデバイス作製に伴う高温アニールおよび高温処理プロセスに対して十分に安定である。その他にＺｎＯ薄膜の魅力的な特性として、（室温においても）励起子によるきわめて強い自然放出および誘導放出があること、および大面積ＺｎＯ基板を入手しやすいことなどがある。

ＺｎＯ膜に基づく半導体デバイスの開発には、高品質のｎ型およびｐ型のＺｎＯ膜を連続して迅速に作製できることが必要である。半導体応用品などの種々の応用に向けた、様々な薄膜作製もしくは薄膜合成方法が先行技術により明らかにされている。それら方法として、化学的気相成長法（ＣＶＤ）、分子線エピタキシ（ＭＢＥ）、およびパルスレーザ堆積法（ＰＬＤ）等がある。電子サイクロトロン共鳴化学的気相成長法（ＥＣＲ−ＣＶＤ）、有機金属気相成長法（ＭＯＣＶＤ）、および固体ソースまたはガスソースＭＢＥ（ＳＭＢＥまたはＧＭＢＥ）等は上記諸方法の特殊な変形であり、堆積材料ソースの物理的形態を重視したものであるが、これらもまた薄膜作製もしくは薄膜合成の技術分野で公知のものである。

ＰＬＤは最適な酸化物材料成長方法の一つであるが、高品質のＺｎＯ膜の合成のためには改良の要がある。例えば、均一にドープされたＺｎＯ膜を合成するために、レーザアブレーション用ターゲットは、ドーパント材料と高純度ＺｎＯ材料との均一な混合が得られるものでなければならない。同時に、このようなターゲット中のＺｎＯ母材に対するドーパント材料の混合比は、半導体デバイス応用品に要求される任意のレベルのキャリア密度が得られるものでなければならない。残念ながら、これらの条件を満たすターゲットの作製はきわめて難しい。

前述の各方法の中で、ＭＢＥ法は、高品質の薄膜合成および量子井戸デバイスの作製用としてきわめて有用であり、特に、低温低圧条件下で結晶形成を行い得るように、堆積材料ソースが低い融点温度と高い蒸気圧とを有している場合に有用である。例えば、ＧａＡｓ膜およびセレン化亜鉛（ＺｎＳｅ）膜はＭＢＥを用いた膜合成に適した材料と言える。ある従来形ＭＢＥ法では、高純度の亜鉛分子線と高純度の酸素分子線とで構成される別々のソースを用いてＺｎＯ膜の合成が行われる。亜鉛成分に対する酸素成分の有効圧力比は、このＭＢＥ法を用いて高品質のＺｎＯ膜を合成する上での臨界制約条件となるものである。酸素欠陥を無くすために酸素成分は過圧状態にされていなければならない。しかしながら、ＭＢＥ装置の酸化という悪影響が生じるために、上記ＭＢＥ法では酸素成分を過圧状態にするには限界があり、このことが高品質のＺｎＯ膜の最大成長速度を制限している。従来形のＣＶＤ法にもこの酸化による制約の問題がある。

周知のように、高温かつ高圧下で成長させたＳｉＣ膜およびＧａＮ膜の結晶の質は、低温かつ低圧で成長させたＳｉＣ膜およびＧａＮ膜より良好である。高温かつ高圧でのＳｉＣ膜およびＧａＮ膜の成長はＭＯＣＶＤ法を用いて行われる。このため、ＭＯＣＶＤ法はＧａＮ系材料等を用いた短波長発光デバイスの作製法として一般的なものになっている。ＭＢＥ法はＳｉＣやＧａＮなどの広バンドギャップ硬質材料の成長に対してＭＯＣＶＤ法よりは適していないが、ＭＯＣＶＤ法に比べてＭＢＥ膜の成長プロセスは簡単で、理解しやすく、かつ制御しやすいため、これもまた好適とされている。

半導体応用品向けの低い電気抵抗値および高いホール移動度値を有する、非ドープ（半絶縁性）およびドープされた（ｎ型および／またはｐ型）ＺｎＯ薄膜を合成するための、一つ以上の簡単かつ効率的な方法およびそれに関連した装置を提供することが必要とされている。このような方法および装置は、高品質の金属酸化物薄膜の最大成長速度に順応した、利用可能な反応性酸素のフラックス密度を供給しつつ、比較的低い酸素圧での該ＺｎＯ膜の合成を促進するものでなければならない。

本発明によるハイブリッドビーム堆積（ＨＢＤ）システムおよび方法では、パルスレーザ堆積（ＰＬＤ）法および装置とラジカル酸素高周波プラズマ流を供給する装置および方法との特有の組み合わせが使用され、それにより堆積用基板位置での利用可能な反応性酸素のフラックス密度が効果的に高められて、金属酸化物薄膜が効果的に合成される。さらに本発明のＨＢＤシステムおよび方法では、ＰＬＤ装置および方法と組み合わさった分子線エピタキシ（ＭＢＥ）法および／または化学的気相成長（ＣＶＤ）法と、ドープされた金属酸化物薄膜合成用の元素ドーパントを供給するラジカル酸素高周波プラズマ流とが統合される。

以下の本発明の詳細な説明を添付図面と関連して考察しつつ参照することにより、本発明およびそれに伴う本発明の特徴および効果をより十分に理解することができる。

図面を参照する。図中、同一の参照数字は複数の図を通して同一または類似の部品を表している。図１に、ＺｎＯ薄膜層などの高品質の金属酸化物膜の合成ならびにそれらｎ型およびｐ型ＺｎＯ薄膜層を組み込んだ半導体デバイスを作製する、本発明のハイブリッドビーム堆積（ＨＢＤ）システム１０を示す。ＨＢＤシステム１０は、パルスレーザ堆積（ＰＬＤ）とラジカル酸素高周波プラズマ流との特有の組合せにより利用可能な反応性酸素のフラックス密度を高めて、金属酸化物薄膜層を効果的に作製するようになっている。また、ＨＢＤシステム１０では、ドーパント原子を含む薄膜合成のために、ＰＬＤ装置と組合わさった分子線エピタキシ（ＭＢＥ）法および／または化学的気相成長（ＣＶＤ）法とラジカル酸素高周波プラズマ流とが統合されている。

ＨＢＤシステム１０は、堆積室１２、ターゲットアセンブリ１４、高周波反応性ガスソース１６、原料サブシステム１７であって好適には一つ以上の固体ソースデバイス１８および／またはガス／化学的気相装置２０で構成されるサブシステム１７、金属酸化物プラズマ生成（ＭＯＰＧ）サブシステム２２、排気アセンブリ２４、基板アセンブリ２６、および測定装置２８を含む。堆積室１２は、ターゲットアセンブリ１４、高周波反応性ガスソース１６、原料サブシステム１７、ＭＯＰＧサブシステム２２、排気アセンブリ２４、基板アセンブリ２６、および該堆積室と組合わさった測定装置２８を統合する手段となるように構成および作製されている。また、堆積室１２は、所定の温度および圧力範囲において、本発明によるＨＢＤ法を用いた薄膜合成に用いられるターゲット、原料および反応性ガスの封じ込め構造としても機能する。

ターゲットアセンブリ１４は、ターゲット３０を堆積室１２内に搭載し、搭載されたターゲット３０をレーザサブシステム２２および基板アセンブリ２６に対して位置決めし、アブレーションの間該ターゲット３０を回転させるように構成されて動作する機構により構成されている。ターゲット３０は、当業者に周知のように、作製される金属酸化物膜の種類に応じて選択される金属酸化物である。ここに述べた本発明によるＨＢＤ法を用いた膜合成の場合、ターゲット３０は高純度の酸化亜鉛（多結晶ＺｎＯ）のスラッグで構成される。

高周波反応性ガスソース１６の動作により高周波反応性ガスプラズマ流が堆積室１２内に導入されて（図１の参照数字１６_ＲＰＳ参照）、本発明によるＨＢＤ法を用いた金属酸化物合成のための反応性ガスの動作環境が与えられる。本記載のＨＢＤ法の場合、高周波プラズマ流は高周波酸素プラズマ流であって、堆積室１２の内圧を例えば約１０^−５Ｔｏｒｒの低レベルに保持しつつ、ＺｎＯの結晶化におけるＺｎとＯとの結合効率を高めるプラズマ流である。

例えば一つ以上の固体ソースデバイス１８および／またはガス／化学的気相装置２０などの原料サブシステム１７は、本発明によるＨＢＤシステムを用いて、例えばｐ型またはｎ型のＺｎＯ膜、またはＺｎＯ系合金膜などの、非ドープ金属系酸化物合金膜および／またはドープされた金属酸化物膜および／または金属系酸化物合金膜を成長させるための、一つ以上の原料をそれぞれ原子状またはガス状で堆積室１２に導入する手段となるものである。 図１に例示したようにクヌーセン型流出セル（Ｋセル）１８Ａおよび電子ビームセル１８Ｂ式エバポレータなどの一つ以上の固体ソースデバイス１８は、例えば１０^−５Ｔｏｒｒより低い低圧動作環境で原料を元素状態で堆積室１２に効果的に導入する好適な手段となる。当業者に明らかなように、固体ソースデバイス１８は、Ｋセル１８Ａおよび／または電子ビームセル１８Ｂに加えて、またはその代わりに一つ以上のクラッカセルを含んでいてもよい。ガス／化学的気相装置２０は、ＭＯＣＶＤプロセスで用いられるドーピング手順と同様に、特に酸化が問題となる条件下で原料をガス状で高圧環境の堆積室１２の動作環境中に効果的に導入する別の手段となる。原料サブシステム１７によって、元素状態および／またはガス状で原料を堆積室１２の動作環境中に導入する上での適応性が、従来のＭＢＥ、ＣＶＤ、およびＰＬＤ法よりも高められている。

ＭＯＰＧサブシステム２２の構成および動作により、ターゲット材料３０がアブレーションされてもしくは蒸発して、本発明によるＨＢＤ法を用いた膜合成用の堆積室１２内に、高エネルギの指向性金属や、Ｚｎ，Ｏなどの酸化物プラズマプルームが形成される（図１の参照数字３０ＤＤＰ参照）。ＭＯＰＧサブシステム２２は、本発明のＨＢＤ法で用いられるアブレーション／蒸着ビーム（例えばパルスレーザ堆積用レーザビームまたは電子ビーム蒸着用電子ビームなど）を生成するソース２２Ｓおよび生成されたアブレーション／蒸着ビームを堆積室１２内のターゲットアセンブリ１４に搭載されたターゲット３０に指向およびフォーカスさせる機構２２Ｍ（例えばレーザビーム用フォーカスレンズまたは電子ビーム用フォーカスマグネットまたは電磁マグネットなど）を含む。ここに述べた、本発明によるＨＢＤシステム１０を用いたＨＢＤ法の実施形態の場合、ＭＯＰＧサブシステム２２は、ビームソース２２Ｓが１９３ｎｍで動作するパルスフッ化アルゴン（ＡｒＦ）エキシマレーザであるレーザサブシステムになっている。

レーザビームソース２２Ｓによるターゲット３０のアブレーションによって生成したＺｎ，Ｏの高エネルギ指向性プラズマプルームと高周波反応性ガスソース１６によって注入された高周波酸素プラズマ流との組み合わせによって基板アセンブリ２６近傍の動作環境における利用可能な反応性酸素のフラックス密度が効果的に高められ、それにより本発明によるＨＢＤシステム１０を用いた高品質のドープまたは非ドープの金属酸化物膜およびドープまたは非ドープの金属系酸化物合金膜の合成が促進される。

排気アセンブリ２４の構成および動作により、未使用の酸素ガスが薄膜合成の間堆積室１２から連続して排気され、それにより堆積室１２であってここに述べた本発明のＨＢＤ法を用いた高周波反応性ガスソース１６から放出された高周波酸素プラズマ流によって連続的に再充填される堆積室１２内の動作環境がより有効なものになる。本記載の実施形態の場合、排気アセンブリ２４は、排気アセンブリ２４のターボ分子ポンプの導入口の位置に高周波クラッカを含む。導入口の寸法（本記載の実施形態の場合は８インチ）は高周波反応性ガスソース１６によって注入される高周波酸素プラズマ流の寸法より大きくされており、この幾何学的条件によって、堆積室１２内の薄膜合成用の動的背圧を必要に応じた低レベルに保持できるようになっている。

基板アセンブリ２６は、堆積室１２内の基板３２の位置決めであって、ビームソース２２Ｓによって生成された高エネルギの指向性Ｚｎ，Ｏプラズマプルーム、高周波反応性ガスソース１６によって注入される高周波酸素プラズマ流、および原料サブシステムによって導入される全原料を、堆積による膜合成用基板３２に最適に入射させるようにする位置決めを行うように構成されかつ動作する。また、基板アセンブリ２６は、シリコンカーバイド（ＳｉＣ）やモリブデンシリサイド（ＭｏＳｉ_２）ヒータなどの耐酸素ヒータ２６Ｈであって、熱エネルギを基板３２に伝えて本発明のＨＢＤ法を用いた薄膜合成の間に必要に応じて元素の拡散やマイグレーションが誘起されるようにするヒータを含む。

前述のＨＢＤシステム１０の実施形態の場合、ターゲット３０および基板３２間の距離は約１ｃｍ乃至約１００ｃｍの範囲内で好適には約１８ｃｍであり、高周波反応性ガスソース１６および基板３２間の距離は約５ｃｍ乃至約１００ｃｍの範囲内で好適には約１４ｃｍであり、固体ソースデバイス１８および基板３２間の距離は約５ｃｍ乃至約１００ｃｍの範囲内で好適には約１７ｃｍであり、ガス／化学的気相サブシステム２０および基板３２間の距離は約５ｃｍ乃至約１００ｃｍの範囲内で好適には約１５ｃｍである。

測定装置２８は、基板３２上に合成される全ての薄膜（または膜の組み合わせ）の厚みを測定する手段となっている。図１に示した本記載のＨＢＤシステム１０の実施形態の場合、測定装置２８は、半透明薄膜の厚さを測定するように構成されかつ動作するエリプソメータである。このエリプソメータ２８は二つの補助ユニットで構成され、一方のユニットはヘリウム／ネオン（Ｈｅ／Ｎｅ）レーザおよび偏光子からなり、もう一方の補助ユニットはアナライザおよび検出器からなる。

図２に、前述のＨＢＤシステム１０を用いて非ドープＺｎＯ薄膜層を合成するための、本発明によるＨＢＤ法１００の一実施形態を示す。このＨＢＤ法１００の場合、基板３２は（０００１）−Ａｌ_２Ｏ_３材（サファイア）で、ターゲット３０は多結晶酸化亜鉛（ＺｎＯ）のスラッグであった。

第１のステップ１０２で、膜合成用基板３２が準備される。この準備ステップ１０２では基板３２を基板アセンブリ２６と併せて搭載するステップのみからなっている。ただし、搭載前に基板３２を脱汚染処理することが好ましい。依って、サブステップ１０２−１で基板３２は、高純度アセトン、次にメタノール、最後に脱イオン水を用いて、約室温から約２００℃の範囲内で好適には約７０℃の温度で各溶液中で約１０分間超音波洗浄した後、約室温から約２００℃の範囲内で好適には約７０℃の温度で約１０分間脱イオン純水に数回、好適には２回浸漬することにより脱汚染される。次にサブステップ１０２−２で、脱汚染された基板３２は基板アセンブリ２６を用いて堆積室１２内に搭載される（図２Ａ参照）。

ステップ１０４で、搭載された基板３２は、所定の条件、すなわち所定の処理期間、高周波出力レベル、および堆積室１２内の動作環境の温度および圧力レベル等の条件下で、高周波酸素プラズマ流を高周波反応性ガスソース１６から搭載後基板３２の膜合成面に指向させることによりさらに処理される。すなわち、高周波酸素プラズマ流は、約３０秒乃至約３時間の範囲内で好適には約３０分間の所定の処理期間、搭載後基板３２に指向される。高周波反応性ガスソース１６は、約１００Ｗ乃至約２０００Ｗの範囲内で好適には約３５０Ｗの所定の高周波出力レベルで動作する。堆積室１２内の動作環境の所定の処理温度は約２００℃乃至約２０００℃の範囲内で好適には約８００℃に保持され、また堆積室１２内の高周波酸素プラズマ流の所定の動圧は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約１×１０^−５Ｔｏｒｒに保持される。

次にステップ１０６で、搭載後基板３２の温度を約２００℃乃至約１５００℃の範囲内で好適には約６５０℃の所定の膜合成温度で安定させる。約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約２０℃／ｍｉｎの所定の速度で搭載後基板３２の温度変化が生じるようにして、搭載後基板３２を所定の膜合成温度で安定化させる。

搭載後基板３２が所定の膜合成温度で安定化すると、ステップ１０８で薄膜合成が実行される。ＨＢＤ法１００の場合、この膜合成は、レーザサブシステム２２の作動、および堆積室１２の動作環境を所定の動圧に保つことならびに搭載後基板３２をステップ１０６で確立された所定の膜合成温度に保つことで実行される。作動したレーザサブシステム２２により生成されたパルスＡｒＦエキシマレーザビームがターゲット３０にフォーカスされ、それによりターゲット３０がアブレーションされて、基板３２の膜合成表面に堆積されるＺｎ，Ｏの高エネルギの指向性プラズマプルームが生成され、ＺｎＯ薄膜層が合成される。レーザサブシステム２２は、パルス数、パルスエネルギレベル、膜合成（堆積）期間、およびターゲット回転速度等の所定の膜合成条件下で動作する。レーザビームソース２２Ｓは、約１Ｈｚ乃至約５ｋＨｚの範囲内で好適には約１０Ｈｚの所定のパルス数で動作する。パルスレーザビームは、約１０ｍＪ乃至約１０００ｍＪの範囲内で好適には約１００ｍＪの所定のパルスエネルギレベルを有する。所定の膜合成期間は約３０分であった。ターゲットアセンブリ１４の動作により、ターゲット３０は約０．５ｒｐｍ乃至約１０ｒｐｍの範囲内で好適には約１ｒｐｍの所定の回転速度で回転する。高周波酸素プラズマ流の動的背圧はステップ１０４で規定された圧力に保持され、基板３２はステップ１０６で規定された所定の膜合成温度に保持される。

次にステップ１１０で、所定の期間が経過した後膜合成プロセスは終了される。これに伴いレーザサブシステム２２の動作が停止される。

レーザサブシステム２２の動作停止後、ステップ１０８の間に形成されたＺｎＯ膜は、ステップ１１２で高周波反応性ガスソース１６により生成された高周波酸素プラズマ流によって所定の処理期間および所定の動圧下で処理され（基板３２はステップ１０６で確立された所定の膜合成温度に保持されている）、それにより本発明によるＨＢＤ法１００を用いたＺｎＯ薄膜層の合成が完了する。前記所定の処理期間は、約１分乃至約１０時間の範囲内で好適には約３０分である。前記所定の動圧は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約５×１０^−５Ｔｏｒｒである。

所定の処理期間が経過した後、ステップ１１４で基板３２の温度は所定の速度で室温まで下げられる。この基板３２の所定の降温速度は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約１０℃／ｍｉｎである。基板３２が室温で安定化すると、高周波ガスソース１６の動作を停止することにより高周波酸素プラズマ流が停止されてステップ１１４が完了する。

先の段落で述べたＨＢＤ法１００を用いて合成されたＺｎＯ薄膜の結晶モホロジを調べるために、このＺｎＯ膜を、ＣｕＫ_α１放射を用いたｘ線回折(ＸＲＤ)により測定した。ＸＲＤ測定に用いたこのＺｎＯ膜の厚さは約６５０Åである。図３にＨＢＤ法１００によって合成されたＺｎＯ膜の（０００２）ピークを示す。ピークは２θ＝３４．５５°の位置に見られる。このピーク位置は、膜とサファイア基板３２との格子不整合（約３２％）により生じた引っ張り歪みに起因して、基板に垂直なＺｎＯ薄膜の格子定数がバルクＺｎＯの格子定数である５．２１３Åに比べて５．１８５Åに減少していることを示している。（０００２）ピークでのθロッキングカーブのＦＷＨＭは約５角度分であり、これは光電気工学応用品として十分なものである。このＸＲＤ結果はこれまで報告された中の最良の結果の一つである。面内ＸＲＤ測定によると、サファイア基板３２に合成されたＺｎＯ薄膜は六方晶構造を有している。これらのＸＲＤ結果は、ＨＢＤ法１００の膜合成パラメータをさらに適正化することおよび／またはポストアニーリング工程をＨＢＤ法１００の一部として組み込むことによって改善し得る。前述のＨＢＤ法１００を用いて合成されたＺｎＯ薄膜の優れた結晶の質は、ＨＢＤ法１００が単結晶ＺｎＯ薄膜の合成に対して高い有用性を備えていることを示している。

前述のＨＢＤ法１００により合成されたＺｎＯ薄膜の光学的性質を調べるために、フォトルミネセンス（ＰＬ）分光測定を行った。上記ＺｎＯ薄膜の光励起には波長３２５ｎｍのヘリウム・カドミウム（Ｈｅ−Ｃｄ）レーザを用いた。１１°ＫでのＺｎＯ薄膜のＰＬスペクトルを図４に示す。３．３６２ｅＶの狭幅の強いピークはドナー束縛励起子発光である。このピークのＦＷＨＭは６ｍＶより小さく、これはこれまでの最良の結果の一つである。ＰＬＤ法によって合成されたＺｎＯ膜のＰＬ結果に比べて、本発明によるＨＢＤ法１００によって合成されたＺｎＯ膜の光学的品質は先行技術のＰＬＤ法によるＺｎＯ薄膜よりも向上している。約２．２ｅＶのブロードなピークは、合成されたＺｎＯ薄膜中の構造欠陥に起因すると考えられる。この構造欠陥は格子不整合現象に起因するものである。

本発明によるＨＢＤ法の別の実施形態１００Ａを図５，５Ａに示す。このＨＢＤ法１００Ａは、０．５乃至１μｍの範囲内の所定の厚さを有するＺｎＯ薄膜の合成に基づくこと以外は、前述のＨＢＤ法１００と同様のものである（ＨＢＤ法１００では所定の膜合成期間でのＺｎＯ薄膜の合成をベースとしている）。このＨＢＤ法１００Ａの場合、基板３２は好適にはサファイアではなくＺｎＯやＳｉＣなどの物質でできている。ターゲット３０は好適には多結晶ＺｎＯからなるものである。

ＨＢＤ法１００Ａの準備ステップ１０２Ａは、基板３２の超音波洗浄前に実施される脱汚染サブステップが追加されること以外は前述のＨＢＤ法１００の準備ステップ１０２と同様である。サブステップ１０２Ａ−０で、基板３２を先ず一つ以上の溶剤で洗浄して該基板の膜合成面の平滑化を助長して、高品質の薄膜合成を促進する。この浸漬サブステップ１０２Ａ−０で使用可能な代表的な溶剤の種類の例として、トリクロロエタノール、トリクロロエチレン、トリクロロメタン、トリクロロエタン、およびトリクロロ酢酸があり、好適にはトリクロロエタンである。基板３２は最初に、約１分ないし約６０分の範囲内で好適には約１０分間、約室温から約２００℃迄の範囲内で好適には約７０℃の温度でトリクロロエタンに浸漬され、次いで約１分ないし約６０分の範囲内で好適には約１０分間、約室温から約２００℃の範囲内で好適には約７０℃の温度で脱イオン水に浸漬されて、サブステップ１０２Ａ−０が終了する。ＨＢＤ法１００Ａのサブステップ１０２Ａ−１および１０２Ａ−２は、それぞれ前述のＨＢＤ法１００のサブステップ１０２−１および１０２−２と同一である。

同様に、ＨＢＤ法１００Ａのステップ１０４Ａ，１１０Ａ，１１２Ａおよび１１４Ａは、それぞれ前述のＨＢＤ法１００のステップ１０４，１１０，１１２および１１４と同一である。ＨＢＤ法１００Ａのステップ１０６Ａは、所定の膜合成温度が（前述のＨＢＤ法１００のステップ１０６での６５０℃ではなく）好適には約５５０℃であること以外は前述のＨＢＤ法１００のステップ１０６と同様である。ステップ１０６Ａの所定の膜合成温度範囲は前述のステップ１０６で述べた温度範囲と同様である。また、ステップ１０６Ａでの温度変化速度範囲および好適な温度変化速度は、前述のステップ１０６で述べたものと同一である。

ＨＢＤ法１１０Ａのステップ１０８Ａは、膜合成プロセスの制御パラメータすなわち膜合成を終了させるパラメータが、（ＨＢＤ法１００のステップ１０８では時間すなわち所定の膜合成期間が膜合成の制御因子であるのに対し）合成されるＺｎＯ薄膜の厚さであること以外は前述のＨＢＤ法１００のステップ１０８と同様である。ステップ１０８Ａは、基板３２に合成されるＺｎＯ膜が約０．５μｍ乃至約１μｍの範囲内で好適には約０．７μｍの所定の厚さを有した時点で完了するとみなされている。測定装置２８は、合成されるＺｎＯ薄膜が所定の膜合成厚さに達した時点を確認するために、ステップ１０８Ａの膜合成プロセスの間モニターされる。

図６に、前述のＨＢＤシステム１０を用いてｐ型（ドープされた）ＺｎＯ薄膜を合成するための、本発明によるＨＢＤ法２００の一実施形態を示す。ＨＢＤ法２００は、以下に詳述する、搭載後基板の温度安定化後の追加処理ステップ、薄膜合成の実行ステップ、および薄膜合成の終了ステップ以外は、前述のＨＢＤ法１００Ａと同一のステップ（および条件）を含む。ここでは砒素（Ａｓ）をｐ型ＺｎＯ膜合成用のドーパント材料として用いてＨＢＤ法２００の説明を行う。Ａｓ以外のドーパント材料を本発明によるＨＢＤ法２００に用いてもよく、それら材料も本発明の範囲内であることは当業者に明らかである。

ステップ２０６で搭載後基板３２の温度が安定すると（前述のステップ１０６Ａについての開示内容参照）、安定化した基板３２は、ステップ２０７で所定の条件すなわち所定の処理期間および動圧下で酸素プラズマ流による追加処理を施される（搭載後基板３２はステップ２０６で得られた所定の膜合成温度に保持されている）。酸素プラズマ流の所定の動圧は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約１×１０^−５Ｔｏｒｒである。所定の処理期間は、約１秒乃至約２時間の範囲内で好適には約１０分である。

ステップ２０８で、ドープされた金属酸化物（例えばＺｎＯ）薄膜を合成するプロセスが実行される。図６Ａに示すように、ステップ２０８はサブステップ２０８Ａおよび２０８Ｂで構成される。サブステップ２０８Ａにおいて、レーザビームソース２２Ｓの動作により、ターゲット３０にフォーカスされるパルスＡｒＦエキシマレーザが生成され、それによりターゲット３０がアブレーションされて、ドープされたＺｎＯ薄膜合成用基板３２に堆積されるＺｎ，Ｏの高エネルギ指向性プラズマプルームが生成される。このステップ２０８Ａでのレーザビームソース２２Ｓの動作パラメータは、ＨＢＡ法１００Ａのステップ１０８Ａに関連して前述したパラメータと同一である。

ステップ２０８Ｂで、ドープされたＺｎＯ膜を合成するために、図１に関連して前述した一つ以上の原料手段、すなわちサブシステム１８および／または２０が作動して、基板３２上に同時堆積されるドーパント（元素状の）流を供給する。本記載のＨＢＤ法２００の実施形態の場合、Ｋセル１８Ａは、基板３２に堆積されてｐ型ＺｎＯ薄膜を合成する元素Ａｓを供給する働きをするＡｓ分子ビームを供給する働きをする。ステップ２０８Ｂにおいて、Ｋセル１８Ａの温度は所定の速度で室温から所定の膜合成温度まで徐々に上昇させられる。この所定の速度は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約３０℃／ｍｉｎである。Ｋセル１８Ａの所定の膜合成温度は、約５０℃乃至約４００℃の範囲内で好適には約１２０℃乃至約２００℃である。当業者に明らかなように、Ａｓのドーピング濃度をＫセル１８Ａの所定の膜合成温度を変えることによって変化させて、合成されるｐ型ＺｎＯ薄膜のキャリア濃度を変化させることができる。Ｋセル１８Ａが所定の膜合成温度で安定化すると、Ｋセル１８Ａのシャッタを開けてＡｓ分子ビームを基板３２に指向させ、ｐ型ＺｎＯ薄膜の合成を行う。

前述のＨＢＤ法１００のステップ１０８Ａと同様に、ステップ２０８の堆積過程の間、高周波酸素プラズマ流の動圧はステップ２０４で規定された圧力に保持される。同様に、ステップ２０８の堆積過程の間、基板３２はステップ２０６で規定された所定の膜合成温度に保持される。合成されるＺｎＯ薄膜が所定の膜合成厚さに達した時点を確認するために、測定装置２８はステップ２０８の膜合成プロセスの間モニタされる。本記載の実施形態の場合、ｐ型ＺｎＯ薄膜の所定の膜合成厚さは約０．５μｍ乃至約１μｍの範囲内で好適には約０．７μｍである。

ステップ２１０において、ｐ型ＺｎＯ膜が所定の膜合成厚さに達すると、ドープされた薄膜の合成プロセスは終了する。図６Ｂに示すように、ステップ２１０はサブステップ２１０Ａおよび２１０Ｂで構成される。ステップ２１０Ａでレーザサブシステム２２の作動が停止される。ステップ２１０Ｂにおいて、Ｋセル１８Ａの温度は、約１℃／ｍｉｎ乃至約４００℃／ｍｉｎの範囲内で好適には約１００℃／ｍｉｎの所定の速度で室温まで下げられる。

ＨＢＤ法２００のステップ２１２および２１４は、それぞれ（開示された動作パラメータまたは条件などの）前述のＨＢＤ法１００Ａのステップ１１２Ａおよび１１４Ａと同一である。

先の段落で述べたＨＢＤ法２００を用いて合成されたｐ型ＺｎＯ薄膜、すなわちＺｎＯ：Ａｓ薄膜を処理して金属（オーミック）接点を含ませることができ、それによってこのＺｎＯ：Ａｓ薄膜を種々の回路および／またはデバイス応用品に用いることができるようになる。このようなＺｎＯ：Ａｓ薄膜構造５０の処理のために、先ずＺｎＯ：Ａｓ薄膜構造５０をパターニングし、次いで希釈（約１０％モル濃度）塩酸でエッチングして、図７に例示したような約０．８ｃｍ×０．８ｃｍの辺寸法を有するメサ表面パターン５２を形成する。このパターンエッチングプロセスの結果、周囲ストリップ部のＺｎＯ：Ａｓ薄膜がＺｎＯ：Ａｓ薄膜構造５０から除去される（図７の参照数字５３参照）。次いでメサ表面５２がパターニングされて、金属接点５４とＺｎＯ：Ａｓ薄膜構造５０のメサ表面５２との接着用の接触部位が（例えばＺｎＯ：Ａｓ膜の四隅に）形成される。このような金属接点５４は好適には２層構造を有する。

このようなＺｎＯ：Ａｓ膜に接着された２層金属接点５４は、金属元素群Ｂｅ，Ａｌ，Ｔｉ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｒｈ，Ｐｄ，Ａｇ，Ｉｎ，Ｔｅ，Ｔａ，Ｗ，Ｉｒ，ＰｔおよびＡｕから選択される一つ以上の材料で構成される。ＺｎＯ：Ａｓ薄膜上に適当なオーミック接触を得るための好適な金属接点材料は、金属元素群Ｂｅ，Ｃｏ，Ｎｉ，Ｒｈ，Ｐｄ，Ｔｅ，Ｉｒ，ＰｔおよびＡｕから選択される二つ以上の金属を含有する。ＺｎＯ：Ａｓ膜上に適当なオーミック接触をもたらす、好適な一実施形態における２層金属接点５４はＮｉおよびＡｕの組み合わせで構成されている。

ＺｎＯ：Ａｓ薄膜に接着して一体化した２層金属接点５４の電気的特性を評価するために、Ｉｎ，ＴｉまたはＮｉのいずれかを第１金属層として使用し、次いでＡｕの第２金属層を用いて、数種の２層金属接点をＺｎＯ：Ａｓ膜上に形成した。これらの金属層は、蒸着やスパッタリングなどの任意の従来方法で堆積することができ、好適には熱または電子ビーム蒸着で堆積される。Ｉｎ，ＴｉまたはＮｉの第１金属層の厚さは、約１ｎｍ乃至約１０００ｎｍの範囲で好適には約３０ｎｍであった。Ａｕ第２金属層の厚さは、約１ｎｍ乃至約１０００ｎｍの範囲で好適には約１００ｎｍであった。金属接点５４の寸法は、約０．１×０．１μｍ^２乃至約１０００×１０００μｍ^２の範囲で好適には約３００×３００μｍ^２であった。

ＺｎＯ：Ａｓ薄膜と金属との接触の有効性を判定するために、前述の２層金属の組合せの各々について電流−電圧（Ｉ−Ｖ）特性を評価した。この２層金属組合せのＩ−Ｖ特性を図８Ａ，８Ｂに示す。図８Ａに示すように、Ｉｎ／Ａｕの２層金属組合せはＺｎＯ：Ａｓ薄膜に対してショットキー的であり、またＴｉ／Ａｕの２層金属組合せはＺｎＯ：Ａｓ薄膜に対してショットキー的である。キャリアの種類や濃度、および移動度などの電気的性質についての信頼性のあるデータは、このショットキーバリアがあるためにホール効果測定からは導出できなかった。一方、図８Ｂに示すように、上記と同じＺｎＯ：Ａｓ薄膜に接着されたＮｉ／Ａｕ２層金属組合せは線形のＩ−Ｖ特性を示した。これらの結果は、ＺｎＯ：Ａｓ薄膜との適当なオーミック接触を得るためには、適正な金属および該金属の２層組合せを選択する必要があることを明確に示している。Ｎｉ／Ａｕ金属の２層金属接点とＺｎＯ：Ａｓ薄膜との接触はオーミックである。

また、窒素などの不活性ガス雰囲気、酸素、または酸素豊富な大気雰囲気で、約１００℃乃至約１５００℃の範囲で好適には約５００℃乃至約６００℃の範囲の高温で、約１秒乃至約１時間の範囲内で好適には約０．１分乃至約１０分の範囲内のアニール時間のアニール処理によって接触抵抗が著しく減少することおよび接触付着力が著しく増加することが明確になった。例として、Ｎｉ／Ａｕ２層金属接点のＩ−Ｖ特性を図８Ｂに示す。この図は、Ｎｉ／Ａｕ２層金属接点が窒素雰囲気中で５００℃または６００℃で１０秒間アニール処理を施された場合の、電圧に対する電流供給特性の向上を示している。

Ｎｉ／Ａｕ２層金属接点が接着された、前述のＨＢＤ法２００を用いて作製されたＺｎＯ：Ａｓ膜の電気的性質をホール効果測定によって調べた。このホール測定結果を表１にまとめて示す。

ＺｎＯ：Ａｓ薄膜の電気的挙動は、Ａｓのドーパント濃度の増加に伴い真性ｎ型から高導電性ｐ型へと変化する。例えば、ドープ量３×１０^１８ｃｍ^−３の試料Ｎｏ．１３は、４×１０^１７ｃｍ^−３の正孔濃度および３５ｃｍ^２／Ｖ・ｓｅｃの移動度を有している。正孔はＺｎＯ：Ａｓ膜中の多数キャリアであり、温度依存ホール効果測定から導出された熱活性化エネルギは約１２９ｍｅＶである。表１は、正孔キャリア濃度はＡｓドーピング濃度の増加にともなって増加するが、Ａｓドーピング量がある一定のポイントを越えて増加すると減少することを示している。このような現象は、相関するドーパント誘起欠陥に関連したものである。ＺｎＯデバイスに必要な適当なｐ型伝導の場合、Ａｓドーピング濃度は好適には約１×１０^１５乃至約１×１０^２１ｃｍ^−３の範囲内で、好適には１×１０^１６乃至５×１０^２０ｃｍ^−３である。

ホール効果測定の結果から、Ｚｎ面ＺｎＯ基板に堆積されたＺｎＯ：Ａｓ膜はｎ型の導電性を有し、Ｏ面ＺｎＯ基板に堆積されたＺｎＯ：Ａｓ膜はｐ型の導電性を有することがわかる。この導電性種類の相違は、ＺｎＯ：Ａｓ薄膜が成長後大気に曝されると、Ｚｎ面ＺｎＯ上に堆積されたＺｎＯ：Ａｓ薄膜の表面が、ｎ型導電性を示すように変性されることに起因している。前記ｎ型導電性は、例えばＺｎＯ膜中への水や水素の浸入などによる、該表面への大気汚染の影響によって生じる。これに対し、Ｏ面ＺｎＯ上に堆積されたＺｎＯ：Ａｓは、Ｚｎ面ＺｎＯ表面に堆積された場合のＺｎＯ：Ａｓに比べて大気汚染に対してより安定かつ不活性である。

したがって、ＺｎＯ：Ａｓ表面を大気汚染から保護する層は、大気汚染による諸々のマイナス効果を全て最小にするように考慮されていなければならない。このような保護層の材料は、Ａｌ_２Ｏ_３，ＨｆＯ_２，ＭｇＯ，ＢｅＯ，Ｓｉ_３Ｎ_４，ＳＯ_２，ＴｉＯ_２，ＮｉＯ，Ｃｒ_２Ｏ_３およびＺｎＳであって、好適にはＡｌ_２Ｏ_３，ＨｆＯ_２，ＭｇＯ，ＢｅＯおよびＳｉＯ_２から選択される一つ以上の材料を含んだものである。

１０ＫでのＺｎＯ：Ａｓ薄膜の光学的性質をフォトルミネセンス（ＰＬ）分光法により測定した。非ドープ、軽ドープ、および重ドープのＺｎＯ：Ａｓ薄膜試料は、それぞれ図９Ａ，９Ｂおよび９Ｃに示すようなＡｓに関係したピークを示す。３．３２２および３．２７３ｅＶのピークはＡｓアクセプタ（ＦＡ）に帰属し、３．３５９ｅＶのピークはバンド端（Ａ°，Ｘ）に帰属する。重ドープＺｎＯ：Ａｓ試料のＰＬスペクトルに見られるように、ドナーアクセプタ対（ＤＡＰ）のピークは３．２１９および３．１７２ｅＶ近傍に位置する。軽ドープＺｎＯ：Ａｓ薄膜の可変温度ＰＬ測定結果および反射率測定結果から推定されるように、３．３２２および３．２７３ｅＶに位置するピークに関連した２種類のＡｓアクセプタレベルの光学的結合エネルギは、それぞれ約１１５ｍｅＶおよび１６４ｍｅＶである。温度依存ホール効果測定から導出された約１２９ｍｅＶの熱活性化エネルギは、これら結合エネルギの平均値の様相を呈している。測定の不確実さの範囲内において、これら二つの熱活性化エネルギの値は互いに一致する。

ｐ型ＺｎＯ：Ａｓ薄膜層は、発光ダイオード、レーザダイオードなどの種々の半導体デバイス形成用として、ＳｉＣおよびＺｎＯ基板上で、好適にはＳｉ−ＳｉＣおよびＯ−ＺｎＯ基板上、より好適にはＯ−ＺｎＯ基板上に合成される。このような、ＨＢＤシステム１０を用いた前述のＨＢＤ法２００の変形３００によって作製された、上記のような発光半導体デバイス６０の模式図を図１０に例示する。この例の発光半導体デバイス６０は、基板層６２（本記載の実施形態の場合はｎ型ＺｎＯ基板）、ｎ型ＺｎＯ系層６４、ＺｎＯ系活性層６６、およびｐ型ＺｎＯ系層６８を含む複数の薄膜層として作製されて、オーミック接点５４が基板層６２の露出面（図１０に示した主表面）およびｐ型ＺｎＯ系層６８に接着されている。ｎ型ＺｎＯ基板６２中のキャリア密度は、約１×１０^１６乃至約５×１０^２０ｃｍ^−３の範囲内で好適には約５×１０^１７ｃｍ^−３である。ここに述べたＨＢＤ法３００の実施形態のターゲット３０は多結晶ＺｎＯからなる。

ＺｎＯ膜合成を実行する前に、ＨＢＤ法３００の第１のステップ３０２で膜合成用ｎ型ＺｎＯ基板６２が準備される（図１１，１１A参照）。前述と同様に、この準備ステップ３０２は、ＨＢＤ法１００Ａに関して前述したサブステップと同様の浸漬サブステップ３０２−０であって、ｎ型ＺｎＯ基板が、トリクロロエタノール、トリクロロエチレン、トリクロロメタン、トリクロロエタン、およびトリクロロ酢酸から選択される一つ以上の溶剤で好適にはトリクロロエタンに浸漬されて、基板表面が平滑にされると共に高品質の薄膜合成が促進されるようにする。ｎ型ＺｎＯ基板の浸漬サブステップ３０２−０は、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で、約１分乃至約６０分の範囲内で好適には約１０分間行われる。サブステップ３０２−０の終了前に基板層６２を、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で、約１分乃至約６０分の範囲内で好適には約１０分間、脱イオン純水に浸漬する。

次にサブステップ３０２−１で、ｎ型ＺｎＯ基板層６２を、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で約１０分間、最初に高純度アセトン、次にメタノール、最後に脱イオン水で超音波洗浄する。この超音波洗浄後、ＺｎＯ基板層６２を、数回であって好適には２回、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で約１０分間脱イオン純水に浸漬してアルコール残渣を除去して、ステップ３０２−１を完了する。この脱汚染手順後、サブステップ３０２−２でＺｎＯ基板層６２を堆積室１２内に搭載して準備ステップ３０２を終了する。

堆積室１２において、ステップ３０４で、搭載されたｎ型ＺｎＯ基板層６２の堆積すなわち膜合成面が、所定の条件すなわち処理時間、高周波出力レベル、および温度ならびに圧力レベル等の条件下で、高周波反応性ガスソース１６により生成された高周波酸素プラズマによって処理される。高周波酸素プラズマ流は、約３０秒乃至約３時間の範囲内で好適には約３０分の処理期間の間、搭載後基板層６２の堆積面に指向される。堆積室１２内の動作環境の所定の温度は、約２００℃乃至約２０００℃の範囲内で好適には約８００℃に保持される。高周波反応性ガスソースは、約１００Ｗ乃至約２０００Ｗの範囲内で好適には約３５０Ｗの所定の電力レベルで動作する。堆積室１２内の酸素プラズマ流の動圧は、約１×１０^６乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には１×１０^−５Ｔｏｒｒに保持される。

ステップ３０６で、ｎ型ＺｎＯ基板層６２の温度は、約２００℃乃至約１５００℃の範囲内で好適には約６５０℃の所定の膜合成温度で安定する。搭載後基板層６２の温度変化は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約２０℃／ｍｉｎの所定の速度で生じて所定の膜合成温度に達するようになっている。

ステップ３０６で搭載後基板層６２の温度が所定の膜合成温度で安定すると、ステップ３０７で、安定化した基板層６２は、処理期間などの所定の条件下および所定の動圧下で高周波酸素プラズマ流による追加処理を施される（搭載後基板層６２はステップ３０６で達した所定の膜合成温度に保持されている）。酸素プラズマ流の所定の圧力は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約１×１０^−５Ｔｏｒｒである。所定の処理期間は約１分乃至約２時間の範囲内で好適には約１０分である。

発光デバイス６０を構成する薄膜層の合成プロセスはステップ３０８で実行される。図１０に例示した発光デバイス６０を作製するために、図１１Ｂに示した複数のサブステップで、複数のＺｎＯおよび／またはＺｎＯ系合金薄膜層（本記載の図１０の実施形態の場合はバッファすなわちｎ型ＺｎＯ薄膜層６４、ＺｎＯ系活性層６６、およびｐ型ＺｎＯ薄膜層６８）が処理後のｎ型ＺｎＯ基板層６２上に堆積される。

第１のサブステップ３０８Ａで、ｐ型ＺｎＯ：Ａｓ薄膜層の合成前に、複数ステージ（図１１Ｃ参照）でバッファＺｎＯ膜層６４が処理後のＺｎＯ基板層６２上に合成される。この非ドープＺｎＯ薄膜は、合成されたＺｎＯ薄膜中の酸素欠損の存在により、わずかな真性ｎ型導電性を発現する。第１のステージ３０８Ａ−１で、ＺｎＯ薄膜層が処理後の基板層６２上に、所定の条件すなわち高周波酸素プラズマ出力および酸素圧等の条件下、および所定のレーザサブシステム２２の動作パラメータの下で堆積される（基板層６２は、耐酸素ヒータ２６Ｈの動作によって、ステップ３０６で達した所定の膜合成温度に保持されている）。高周波酸素ガスソース１６は、約１００Ｗ乃至約２０００Ｗの範囲内で好適には約３５０Ｗの所定の出力レベルで動作する。酸素圧は、堆積室１２内で、約１×１０^−６乃至１×１０^−２Ｔｏｒｒの範囲内で好適には１×１０^−５Ｔｏｒｒの所定の圧力レベルに保持される。レーザビームソース２２Ｓは、約１Ｈｚ乃至約５ｋＨｚの範囲内で好適には約１０Ｈｚの所定のパルス繰返し数、および約１０ｍＪ至約１０００ｍＪの範囲内で好適には約１００ｍＪの所定のパルス出力で動作して、ターゲット３０のパルスレーザアブレーションによるＺｎ，Ｏプラズマ流を生成させる。レーザアブレーションの間、ターゲット３０は、約０．５ｒｐｍ乃至約１０ｒｐｍの範囲内で好適には１ｒｐｍの速度で回転する。サブステップ３０８Ａの堆積プロセスは、バッファＺｎＯ薄膜層６４が約１ｎｍ乃至約１０００ｎｍの範囲内で好適には約１００ｎｍの所定の膜合成厚さに達するまで、上記諸条件の下で続けられる。バッファＺｎＯ薄膜層６４が所定の膜合成厚さに達する時点を確認するために、測定装置２８はステージ３０８Ａ−１の膜合成工程の間モニタされる。

バッファＺｎＯ薄膜層６４が所定の厚さに達すると、ステージ３０８Ａ−２で、レーザアブレーションはレーザサブシステムの動作を停止することにより一時的に中断される。この後ステージ３０８Ａ−３で、堆積されたバッファＺｎＯ膜層６４は、所定の条件すなわち高めの所定の圧力で所定の処理期間、高周波酸素プラズマ流処理を施される。この所定の処理期間は約１秒乃至約２時間の範囲内で好適には約２０分であり、また高周波酸素プラズマ流は、約１×１０^−６乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約５×１０^−５Ｔｏｒｒの所定の動圧を有する。次いでステージ３０８Ａ−４で、ｎ型ＺｎＯ基板層６２の温度を、ｐ型ＺｎＯ：Ａｓ層の膜合成のために所定の温度で安定化させる。基板層６２の温度の変化速度は約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約１０℃／ｍｉｎであった。基板層６２の所定の膜合成温度は約２００℃乃至約１５００℃の範囲内で好適には約５５０℃である。

ステージ３０８Ａ−４で所定の膜合成温度が得られると、ステージ３０８Ａ−５で、バッファＺｎＯ薄膜層６４は、約１秒乃至約６０分の範囲内で好適には約１０分の処理期間、再び高周波酸素プラズマ流処理を施されて（ステージ３０８Ａ−５における動的酸素圧はステージ３０８Ａ−３の場合と同一である）、バッファＺｎＯ膜層６４の膜合成が完結する。この処理後、高周波反応性ガスソース１６によって生成された酸素プラズマ流の動圧がｐ型ＺｎＯ薄膜合成のための所定の膜合成圧力に設定されて、サブステップ３０８Ａが完了する。本記載の実施形態の場合、この所定の膜合成圧力は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約１×１０^−５Ｔｏｒｒである。

次に、サブステップ３０８Ｂで、ＺｎＯ系活性層６６が、サブステップ３０８Ａで合成されたバッファＺｎＯ薄膜層６４上に複数ステージで膜合成される（図１１Ｄ参照）。ステージ３０８Ｂ−１で、レーザサブシステム２２の動作により、ターゲット３０にフォーカスされて該ターゲットをアブレーションする、パルスＡｒＦエキシマレーザビームが生成されて、バッファＺｎＯ薄膜層６４上に堆積される、高エネルギの指向性プラズマプルームＺｎ，Ｏが生成される。レーザサブシステム２２は、ＨＢＤ法１００のステップ１０８に関連して前述した、所定の膜合成条件下すなわち所定のパルスエネルギレベルおよびターゲット回転速度等で動作する。ステージ３０８Ｂ−１の場合、レーザパルス数は、約１Ｈｚ乃至約５ｋＨｚの範囲内で好適には約２０Ｈｚである。

ステージ３０８Ｂ−２で、一つ以上のドーパント材料ソースがｐ型ＺｎＯ：Ａｓ層の成長のために作動される。ドーピングに用いられるＡｓ分子ビームは、インジェクタ、クラッカ、またはクヌーセン型流出セルの一つ以上の組合せであり、ここで好適にはクヌーセン型流出セル１８Ａにより供給した。ステージ３０８Ｂ−１でレーザアブレーションが再開された後、Ａｓ用Ｋセル１８Ａの温度は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には３０℃／ｍｉｎの所定の速度で、約５０℃乃至約４００℃の範囲内で好適には１２０℃乃至２００℃の所定の膜合成温度まで徐々に高められる。Ａｓ用Ｋセル１８Ａのシャッタは、Ａｓ用Ｋセル１８Ａが所定の膜合成温度で安定化すると直ぐに開放される。Ａｓ元素のドーピング濃度の変化は、Ａｓ用Ｋセル１８Ａの所定の膜合成温度を前述の特定範囲内で変化させることにより行われ、これにより約１×１０^１６ｃｍ^−３乃至約５×１０^２０ｃｍ^−３の範囲内で好適には約１×１０^２０ｃｍ^−３のＡｓドーピング濃度レベルが得られる。図１０でＺｎＯ系活性層６６として特定される第２の層は重ドープｐ型ＺｎＯ：Ａｓ薄膜である。ステージ３０８Ｂのプロセスは、ＺｎＯ系薄膜層６６が所定の厚さに達するまで続けられ、該所定の厚さは、本記載の実施形態の場合約１ｎｍ乃至約１０００ｎｍの範囲内で好適には２０ｎｍである。ＺｎＯ系活性層６６が所定の厚さに達した時点であって、ステージ３０８Ｂ−２が終了しそれに伴いサブステップ３０８Ｂが終了する時点を確認するために、測定装置２８はステージ３０８Ｂの間モニタされる。

ステップ３０８ＢでのＺｎＯ系活性層６６の膜合成が終わると直ぐに、サブステップ３０８Ｃでｐ型ＺｎＯ終端薄膜層６８の膜合成が始まる。ｐ型ＺｎＯ膜層６８は中間ドープｐ型ＺｎＯ：Ａｓ薄膜としての特徴を有する。サブステップ３０８Ｃにおけるｐ型ＺｎＯ薄膜層６８の所定の膜合成条件は、ｐ型ＺｎＯ膜層６８のＡｓドーピング濃度レベルおよび所定の厚さ以外は、サブステップ３０８Ｂで前述した条件と同一である。ｐ型ＺｎＯ膜層６８のＡｓドーピング濃度レベルは約１×１０^１６ｃｍ^−３乃至約５×１０^２０ｃｍ^−３の範囲内で好適には約５×１０^１８ｃｍ^−３であり、一方、ｐ型ＺｎＯ薄膜層６８の所定の厚さは約０．０１μｍ乃至約１００μｍの範囲内で好適には約１μｍ乃至約１．５μｍの範囲にある。

サブステップ３０８Ａ，３０８Ｂおよび３０８Ｃで合成された三つのＺｎＯ膜の総厚が、約０．０１μｍ乃至約１００μｍの範囲内で好適には約１μｍの値を有すると、発光半導体デバイス６０を構成するＺｎＯ薄膜の合成、すなわちステップ３０８は終了する。

ステップ３１０で、発光デバイス６０を作製する薄膜合成プロセスは二つのサブステップ３１０Ａおよび３１０Ｂにより完了する（図１１Ｅ参照）。ステップ３１０Ａでレーザサブシステム２２の動作が停止される。ステップ３１０Ｂで、Ｋセル１８Ａの温度は、約１℃／ｍｉｎ乃至約４００℃／ｍｉｎの範囲内で好適には約１００℃／ｍｉｎの所定の速度で室温まで下げられる。

ステップ３１２で、ステップ３０８で合成されたＺｎＯ薄膜層が、所定の処理期間および高めの所定の動圧で高周波反応性ガスソース１６により生成された高周波酸素プラズマ流による処理を受ける。この間基板３２はステップ３０８Ａ−４で確立された所定の膜合成温度に保持されている。本記載の実施形態の場合、高周波酸素プラズマ流の所定の動圧は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約５×１０^−５Ｔｏｒｒであり、一方所定の処理期間は約１秒乃至約１０時間の範囲内で好適には約１０分である。

所定の処理期間が終了した後、すなわちステップ３１２が終了すると、ステップ３１４でｎ型ＺｎＯ基板層６２の温度は所定の速度で室温まで下げられる。この基板層６２の所定の降温速度は約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約１０℃／ｍｉｎである。基板層６２の温度が室温で安定すると、高周波ガスソース１６の動作を停止することにより高周波酸素プラズマ流は停止されてステップ３１４が完了する。

図１０に例示した種類の発光半導体デバイス６０の作製を完了するために、ステップ３１６で、オーミック接点５４がＺｎＯ基板６２およびｐ型ＺｎＯ系薄膜層６８に接着される。ｐ型ＺｎＯ系薄膜層６８をパターニングし、次いで希釈（１０％）塩酸でエッチングしてこの層の主表面に５００×８００μｍ^２のメサ表面パターンを形成する。ｐ型ＺｎＯ：Ａｓ層６８上のオーミック接点電極の場合、前記メサの主表面に接着された金属接点５４は、約３００×３００μｍ^２の面積のＮｉおよびＡｕで構成された、前述の２層構造を有する。ｎ型ＺｎＯ基板６２上のオーミック接点電極の場合、金属接点５４はＩｎおよびＡｕで構成される２層構造を有する。この接点はｎ型ＺｎＯ基板６２の底面全体に形成されたものである。

前述のＨＢＤ法３００およびＨＢＤシステム１０を用いて作製された発光半導体デバイス６０は、図１２に示すようにｐ−ｎ接合としての整流特性を示す。半導体デバイス６０について室温（ＲＴ）でのＤＣエレクトロルミネセンス（ＥＬ）スペクトルを測定した。図１３Ｂ，１３Ｃに示すように、放出機構は注入電流の関数として、自然放出から誘導放出（レージング）へと変化する。例えば０．７ｋＡ／ｃｍ^２の低い注入電流密度の値においては、図１３Ｂに示すように、デバイスからの輻射は６６０ｎｍ付近のきわめてブロードな発光ピークが主になっている。このような発光は自発的なものであり、ＺｎＯ系活性層６６中の深いエネルギレベルに関連している。図１３Ａは半導体デバイス６０の室温で測定したＰＬスペクトルである。ＰＬスペクトル（図１３Ａ）とＥＬスペクトル（図１３Ｂ）とのピーク位置の違い（約７７ｎｍ）はシュタルク効果および熱的効果に起因したものである。図１３Ｃに示すように、注入電流密度が１．１ｋＡ／ｃｍ^２まで増加すると、数本のシャープなピークが現れる。これらのピークに関連する輻射機構は誘導放出である。このＰＬスペクトルおよびＥＬスペクトルのピーク位置間の約７７ｎｍのピークのずれを考慮し、さらに図９Ａ〜９Ｃに示したＰＬスペクトルのピーク位置に注目すると、４７２，４７７および４８５ｎｍのこれらピークは励起子に関連した発光ラインと関連付けるのが妥当である。

本発明によるＨＢＤ法３００およびシステム１０を用いて作製されたＺｎＯ系ホモ接合レーザダイオード６０は、電流注入に応じて室温で誘導放出を発生する。このようなホモ接合レーザでは輻射はＺｎＯ系活性層６６に閉じ込められる。これは、本記載の発光半導体デバイス６０の実施形態の複数のｐ型ＺｎＯ層すなわちＺｎＯ系活性層６６とｐ型ＺｎＯ薄膜層６８とのキャリア濃度の違いによって生じる屈折率の差異に起因するものである。

ＺｎＯのエネルギバンドギャップの値を変調して紫外から可視にかけての波長域でＺｎＯ系半導体デバイスが使用可能なこと、さらに該半導体デバイスの輻射効率を向上可能なことが望ましい。バンドギャップの値を変化させる適当な方法の一つに、ＺｎＯの合金化、つまり、ＩＩ−ＶＩ二元化合物であるＢｅＯ，ＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ，ＣｄＯ，ＨｇＯ，ＺｎＳ，ＺｎＳｅ，ＺｎＴｅ，ＣｄＴｅ，ＣｄＳ，ＣｄＳｅ，ＭｇＳ，ＭｇＳｅおよびＭｇＴｅから選択される一つ以上の他材料で、好適にはＺｎＯ構造と同じ結晶構造を有する、図１４に示したＢｅＯ，ＣｄＳおよびＣｄＳｅから選択される一つ以上のＩＩ−ＶＩ二元化合物とＺｎＯとの合金化がある。ＺｎＯよりも広いバンドギャップを有する材料を得るために、ＺｎＯは、ＢｅＯ，ＭｇＯ，ＣａＯ，ＳｒＯおよびＢａＯからなる材料群であって、好適にはＢｅＯおよびＭｇＯからなる材料群から選択される一つ以上の選択材料で、さらに好適にはＢｅＯである選択材料と混合される。

バーナードの法則を考慮して、ＺｎＯは特定のバンドギャップ値を得る上での適正な比率でＢｅＯと混合される、例えばＺｎ_０．９５Ｂｅ_０．０５ＯのエネルギバンドギャップはＺｎＯよりも０．３６ｅＶ大きい。ＺｎＯがＢｅＯと合金化されると、ごく少量のＭｇの添加で、バンドギャップエネルギの値を顕著に変化させることなく、ＺｎＯとＢｅＯとの格子定数の違いに起因して生じる結晶歪みおよびそれに伴う結晶欠陥の緩和を助長することができる。

ＺｎＯのバンドギャップより小さい値のエネルギバンドギャップを有する材料を得るために、ＺｎＯは、ＣｄＯ，ＨｇＯ，ＣｄＳ，ＣｄＳｅ，ＺｎＳｅおよびＺｎＴｅからなる群であって、好適にはＣｄＯ，ＣｄＳｅおよびＣｄＳからなる材料群から選択される一つ以上の材料と混合される。Ｚｎ_ｘＣｄ_１−ｘＯ_１−ｙＳｅ_ｙまたはＺｎ_ｘＣｄ_１−ｘＯ_１−ｙＳ_ｙなどの四元化合物を用いることにより、ＺｎＯのバンドギャップを、それぞれ３．４乃至１．８ｅＶまたは３．４乃至２．５ｅＶの範囲で変化させることができる。

高輻射効率を得るために、閉じ込め用クラッド層としてＺｎＢｅＯ三元化合物が、第１および第３の層すなわち図１０に示したｎ型ＺｎＯ系層６４およびｐ型ＺｎＯ系層６８の代わりにＺｎＯ系半導体デバイスに使用される。また、可変波長での発光を得るために、ＺｎＣｄＯＳｅまたはＺｎＣｄＯＳであって好適にはＺｎＣｄＯＳｅの四元化合物が、図１０に示したｐ型ＺｎＯ系活性層６６の代わりに活性層として用いられる。このような発光デバイスの出力エネルギは、図１０に示した第１および第３の層６４，６８用のＺｎＯ系層を用いる代わりに、四つのダブルヘテロ接合構造を、異なるエネルギバンドギャップをもつ少なくとも二種のＺｎＯ系合金層からなるクラッド／閉じ込め層として用いることによって高めることができる。図１０に示した単一のＺｎＯ系厚膜活性層６６ではなく、多重量子井戸構造を活性層として用いることによってもデバイスの出力エネルギ効率を高めることができる。これらの高効率デバイスは、ＺｎＯ，ＺｎＢｅＯおよびＺｎＣｄＯＳｅまたはＺｎＣｄＯＳを用いて作製される。

ＺｎＯ系ＩＩ−ＶＩ化合物の別の応用として光検出への応用がある。図１５に示すような、ｐ−ｎ接合型光検出器デバイス８０のプロトタイプが本発明によるＨＢＤ法４００およびＨＢＤシステム１０を用いて合成される。ｐ−ｎ接合型光検出器デバイス８０は、基板層８２（本記載の実施形態の場合はｎ型ＺｎＯ基板）、非ドープＺｎＯ膜８４、およびｐ型ＺｎＯ系薄膜層８６で構成される。ｐ−ｎ接合型光検出器デバイス８０は、ｎ型ＳｉＣまたはｎ型ＺｎＯ基板、好適にはｎ型Ｓｉ−ＳｉＣおよびｎ型Ｏ−ＺｎＯ基板、さらに好適には薄膜が堆積されるｎ型Ｏ−ＺｎＯ層を有する基板上に堆積された、きわめて軽ドープのＺｎＯ：Ａｓ薄膜層を備えたｐ−ｎ接合として合成される。ｎ型ＺｎＯ基板中のキャリア密度は約１×１０^１６ｃｍ^−３乃至約５×１０^２０ｃｍ^−３の範囲内で好適には約５×１０^１７ｃｍ^−３である。ここで述べたＨＢＤ法４００の実施形態におけるターゲット３０は多結晶ＺｎＯからなるものである。

ＺｎＯ薄膜層の合成前に、図１６，１６Ａに示したステップ４０２で、膜合成のためにＺｎＯ基板８２が準備される。前述と同様に、この準備ステップ４０２は、前述のサブステップ１０２Ａ−０と同一の浸漬サブステップ４０２−０を含み、このサブステップにおいて、ＺｎＯ基板８２は、トリクロロエタノール、トリクロロエチレン、トリクロロメタン、トリクロロエタン、およびトリクロロ酢酸であって好適にはトリクロロエタンの、一つ以上の溶剤を含有する溶液に浸漬されて、基板８２表面が平滑化されると共に高品質の膜成長が促進される。ＺｎＯ基板８２の浸漬サブステップ４０２−０は、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で、約１分乃至約６０分の範囲内で好適には１０分間行われる。溶剤洗浄後、基板８２は、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で、約１分乃至約６０分の範囲内で好適には１０分間、脱イオン純水に浸漬される。

この後サブステップ４０２−１で、基板８２は、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で約１０分間、最初に高純度アセトン、次にメタノール、最後に脱イオン水で超音波洗浄される。この超音波洗浄後、ＺｎＯ基板８２は、数回であって好適には２回、約室温乃至約２００℃の範囲内で好適には約７０℃の温度で、約１０分間、脱イオン純水に浸漬されてアルコール残渣が除去され、サブステップ４０２−１が完了する。

これらの脱汚染手順後、サブステップ４０２−２で、ＺｎＯ基板８２が堆積室１２内に搭載され、準備ステップ４０２が完了する。

堆積室１２において、ステップ４０４で、搭載後基板８２の堆積面は、所定の条件下すなわち処理期間、高周波出力レベル、および温度および圧力レベル等の条件下で高周波反応性ガスソース１６によって生成された高周波酸素プラズマソースによって処理される。高周波酸素プラズマ流は、約３０秒乃至約３時間の範囲内で好適には約３０分の処理期間、搭載後基板８２の堆積面に指向される。堆積室１２内の動作環境の所定の温度は、約２００℃乃至約２０００℃の範囲内で好適には約８００℃である。高周波反応性ガスソース１６は、約１００Ｗ乃至約２０００Ｗの範囲内で好適には３５０Ｗの所定の出力レベルで動作する。堆積室１２内の高周波酸素プラズマ流の動圧は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には１×１０^−５Ｔｏｒｒに保持される。

ステップ４０６で、基板８２の温度を約２００℃乃至約１５００℃の範囲内で好適には約６５０℃の所定の膜合成温度で安定化させる。搭載後基板８２の温度変化は約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約２０℃／ｍｉｎの所定の速度で生じて、所定の膜合成温度に達するようになっている。

ステップ４０６で搭載後基板８２の温度が所定の膜合成温度で安定すると、ステップ４０７で、その安定化した基板８２は、所定の条件下すなわち処理期間および所定の圧力下で高周波酸素プラズマ流による追加処理を施される。高周波酸素プラズマ流の所定の圧力は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約２×１０^−５Ｔｏｒｒである。所定の処理期間は約１秒乃至約２時間の範囲内で好適には約１０分である。

ステップ４０８でｐ−ｎ接合型光検出器デバイス８０を構成する薄膜を合成するプロセスが実行される。図１５に示したｐ−ｎ接合型光検出器デバイス８０を作製するために、二種類のＺｎＯ薄膜層（本記載の図１５の実施形態の場合は非ドープＺｎＯ薄膜層８４およびｐ型ＺｎＯ系薄膜層８６）が図１６Ｂに示した二つのサブステップで処理後基板８２上に堆積される。

第１のサブステップ４０８Ａで、数ステージ（図１１Ｃ参照）でのｐ型ＺｎＯ：Ａｓ薄膜層８６の合成前に、非ドープＺｎＯ薄膜層８４が処理後基板８２上に合成（堆積）される。ステージ４０８Ａ−１で、非ドープＺｎＯ薄膜層が、所定の膜合成条件下すなわち所定の高周波酸素プラズマ出力および酸素圧およびレーザサブシステム２２の動作条件下で、処理後基板３２上に堆積される（処理後基板３２は、ステップ４０６で得られた所定の膜合成温度すなわち安定化温度に保持される）。高周波酸素プラズマ流の動圧は、ステップ４０７で得られた圧力レベルに保持される。高周波酸素ガスソース１６は、約１００Ｗ乃至約２０００Ｗで好適には約３５０Ｗの所定の出力レベルで動作する（ステップ４０４参照）。レーザビームソース２２Ｓは、約１Ｈｚ乃至約５ｋＨｚの範囲内で好適には約１０Ｈｚのパルス繰り返し数および約１０ｍＪ乃至約１０００ｍＪの範囲内で好適には約１００ｍＪのパルス出力で動作して、ターゲット３０をパルスレーザアブレーションすることによりＺｎ，Ｏプラズマ流を生成する。レーザアブレーションの間、ターゲット３０は、約０．５ｒｐｍ乃至約１０ｒｐｍの範囲内で好適には１ｒｐｍの速度で回転する。サブステップ４０８Ａの堆積ステージ４０８Ａ−１は、非ドープＺｎＯ膜層８４が約１ｎｍ乃至約１０００ｎｍの範囲内で好適には２０ｎｍの所定の厚さに達するまでこれら諸条件下で続けられる。非ドープＺｎＯ薄膜層８４が所定の膜合成厚さに達する時点を判定するために、測定装置２８は堆積ステージ４０８Ａ−１の間モニタされる。

非ドープＺｎＯ薄膜層８４が所定の膜合成厚さに達すると、ステージ４０８Ａ−２でレーササブシステム２２の動作を停止することによりレーザアブレーションは一時的に中断される。次いでステージ４０８Ａ−３で、堆積された非ドープＺｎＯ薄膜層８４は、所定の条件すなわち高めの所定の圧力で所定の処理期間、高周波酸素プラズマ流による処理を受ける。所定の処理期間は約１秒乃至約２時間の範囲内で好適には約２０分であり、高周波酸素プラズマ流は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約５×１０^−５Ｔｏｒｒの所定の動圧を有する。

所定の処理期間が終了すると、次いでステージ４０８Ａ−４で、ｐ型ＺｎＯ：Ａｓ薄膜合成のために基板８２の温度を所定の温度で安定させる。ステージ４０８Ａ−４における基板８２の温度の変化速度は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で、好適には約１０℃／ｍｉｎであった。ステージ４０８Ａ−４における基板８２の所定の膜合成温度は、約２００℃乃至約１５００℃の範囲内で好適には約５５０℃であった。

ステージ４０８Ａ−４で基板８２が所定の膜合成温度で安定化されると、ステージ４０８Ａ−５で、非ドープＺｎＯ薄膜層は約１秒乃至約６０分の範囲内で好適には約１０分の処理期間、再び酸素プラズマ流による処理を受け（ステージ４０８Ａ−５における動圧はステージ４０８Ａ−３の場合と同一である）、ｐ−ｎ接合型光検出器デバイス８０の非ドープＺｎＯ薄膜層８４の合成が完了する。

次に、サブステップ４０８Ｂで、ステップ４０８Ａで合成された非ドープＺｎＯ薄膜層８４上に、ｐ型ＺｎＯ：Ａｓ薄膜層８６が数ステージ（図１６Ｄ参照）で合成される。本記載の実施形態の場合、ステップ４０８Ｂにおける高周波酸素プラズマ流の所定の動圧は、約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には約１×１０^−５Ｔｏｒｒに保持される。ステージ４０８Ｂ−１で、レーザサブシステム２２の動作によって、ターゲット３０にフォーカスされて、それによりターゲットがアブレーションされる、パルスＡｒＦエキシマレーザビームが発生して、非ドープＺｎＯ：薄膜層８４に堆積されるＺｎ，Ｏの高エネルギの指向性プラズマプルームが生成される。レーザサブシステム２２は、前述のＨＢＤ法１００のステップ１０８に関連して前述した、所定の膜合成条件すなわち所定のパルスエネルギレベルおよびターゲット回転速度で動作する。ステージ４０８Ｂ−１の場合、レーザパルス数は約１Ｈｚ乃至約５ｋＨｚの範囲内で好適には２０Ｈｚである。

ステージ４０８Ｂ−２で、ｐ型ＺｎＯ：Ａｓ薄膜層の合成のために、一つ以上のドーパント材料ソースすなわちサブシステム１８および／または２０が作動され、ドーピングに用いられるＡｓ分子ビームは、インジェクタ、クラッカ、またはクヌーセン型流出セルから選択されて、ここで好適にはクヌーセン型流出セル１８Ａである一つ以上の選択ソースにより供給される。Ａｓ用Ｋセル１８Ａの温度は、約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約３０℃／ｍｉｎの速度で所定の膜合成温度まで徐々に高められる。Ａｓ用Ｋセル１８Ａのシャッタは、Ａｓ用Ｋセル１８Ａが、５０℃乃至４００℃の範囲内で好適には約１２０℃乃至約２００℃の範囲内の所定の膜合成温度で安定化されると直ぐに開放される。Ａｓ元素のドーピング濃度の変化は、Ａｓ用Ｋセル１８Ａの所定の膜合成温度を前述の特定範囲で変えることによって行われ、該特定範囲は、約１×１０^１５ｃｍ^−３乃至約１×１０^１８ｃｍ^−３で好適には約１×１０^１６ｃｍ^−３のＡｓドーピング濃度をもたらすものである。ステージ４０８Ｂ−２の膜合成条件は、軽ドープのｐ型ＺｎＯ：Ａｓ薄膜層８６が、約０．０１μｍ乃至約１００μｍの範囲内で好適には約１μｍの所定の厚さに到達するまで続けられ、その時点でステージ４０８Ｂ−２（およびサブステップ４０８Ｂ）は終了する。

ステップ４１０で、ｐ−ｎ接合型光検出器デバイス８０用のＺｎＯ薄膜層の合成プロセスは終了する（図１６Ｅ参照）。ステップ４１０Ａで、レーザサブシステム２２の作動が停止される。ステップ４１０Ｂで、Ａｓ用Ｋセル１８Ａの温度は、約１℃／ｍｉｎ乃至約４００℃／ｍｉｎの範囲内で好適には約１００℃／ｍｉｎの所定の速度で室温まで下げられる。

Ａｓ用Ｋセル１８Ａが所定の温度で安定化されると、ステップ４０８Ｂで合成されたＺｎＯ薄膜層８４，８６は、所定の処理期間かつ高めの所定の動圧下で、（基板３２の温度をステージ４０８Ａ−４の所定の膜合成温度から変化させることなく）ステップ４１２で高周波反応性ガスソース１６により生成された高周波酸素プラズマ流による処理を受ける。本記載の実施形態の場合、高周波酸素プラズマ流の所定の動圧は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内で好適には５×１０^−５Ｔｏｒｒである。一方、所定の処理期間は約１秒乃至約１０時間の範囲内で好適には約１０分である。

ステップ４１２で所定の処理期間が終了すると、ステップ４１４で基板８２の温度は所定の速度で室温まで下げられる。この所定の速度は約１℃／ｍｉｎ乃至約１００℃／ｍｉｎの範囲内で好適には約１０℃／ｍｉｎである。基板８２の温度が室温で安定すると、高周波酸素プラズマ流は高周波反応性ガスソース１６の作動を停止することにより停止されて、ステップ４１４が完了する。

図１５に例示した種類のｐ−ｎ接合型光検出器デバイス８０の作製を完了するために、ステップ４１６で、オーミック接点がｎ型ＺｎＯ基板８２およびｐ型ＺｎＯ系薄膜層８６に接着される。ｐ型ＺｎＯ：Ａｓ薄膜層８６がパターニングされ、次いで希釈（１０％）塩酸でエッチングされて、該層の主表面に５００×８００μｍ^２のメサ表面パターンが形成される。ｐ型ＺｎＯ：Ａｓ薄膜層８６上のオーミック接点電極の場合、メサの主表面に接着された金属接点５４は、ＮｉおよびＡｕで構成される前述の２層構造を有し、面積は約３００×３００μｍ^２である。ｎ型ＺｎＯ基板８２上のオーミック接点の場合、金属接点５４は、ｎ型ＺｎＯ基板８２の底面全体に形成された、ＩｎおよびＡｕで構成される２層構造を有する。

紫外（３５０ｎｍ）から赤外（１．１μｍ）にかけての輻射を放出するハロゲンランプを外部フォトンソースとして用いて、前述のＨＢＤ法４００およびＨＢＤシステム１０によって作製した、図１５に示したｐ−ｎ接合型光検出器デバイス８０の検出機能を判定した。このｐ−ｎ接合型光検出器デバイス８０は、図１７に示すように上記ハロゲンランプからの発光に応答してきわめて強い光電流信号を示すものであった。このｐ−ｎ接合型光検出器デバイス８０について、その波長応答性を判定するためにＰＬ分光法によって室温での特性評価を行った。図１８に示すように、このＰＬスペクトルにおいては３９０付近のスペクトル領域にのみ主ピークが見られた。このＰＬ結果は、前述のＺｎＯ系ｐ−ｎ接合型光検出器デバイス８０は、３９０ｎｍ近傍以下の波長の光検出に有効であることを示している。

ＺｎＯ系ＩＩ−ＶＩ化合物のエネルギバンドギャップを、最低はＣｄＳｅを用いた１．８ｅＶ、およびＺｎＯの３．４ｅＶ、および最高はＢｅＯを用いた１０．６ｅＶに変調することが理論的に可能なため、前述のＨＢＤ法４００を用いて、約６８９ｎｍから約１１７ｎｍにかけての広い波長範囲をカバーする、合金化合物を用いた光検出器を作製することができる
前述の、本発明によるＨＢＤシステム１０を用いた、本発明のＨＢＤ法３００，４００を用いて、ＬＥＤ、ＬＤ、光検出器、ガスセンサ、およびＨＢＴやＦＥＴなどのバイポーラ／ユニポーラ半導体デバイスなどの各種の半導体デバイスを作製することができる。言うまでもなく、発光半導体デバイス６０および光検出器デバイス８０などの、特定の半導体デバイスに関して前述した上記方法３００，４００の各説明は、本発明の範囲を限定するものではない。

さらに言うまでもなく、膜「層」に関係した上記方法の説明も同じく限定を意図したものでない。本発明の方法を用いて、アイランドやウェルなどの多様な幾何学的形状／構造を有する、離散した不連続な膜を任意の膜合成面（または前もって合成された膜「層」）上に合成できること、および後続の薄膜をこのような幾何学的膜構造に隣接しておよび／またはその上に合成できることは当業者に明らかである。本説明において「層」という用語を用いているのは、単にその説明を簡単にするためだけのものである。

前述の教示を踏まえることで本発明の種々の変更および変形が可能である。例えば、本発明は、添付した特許請求の範囲の範囲内で、ここで具体的に述べた以外の形で実施可能なことは明らかである。

本発明によるハイブリッドビーム堆積（ＨＢＤ）システムの一実施形態を示す図である。 図１のＨＢＤシステムを用いてＺｎＯ薄膜を合成するための、本発明によるＨＢＤ法の一実施形態を示す図である。 図２に示したＨＢＤ法における薄膜合成用基板を準備するステップの二つのサブステップを示す図である。 図２のＨＢＤ法を用いて合成されたＺｎＯ薄膜の（０００２）面のX線θ／２θ曲線を示す図である。 図２のＨＢＤ法を用いて合成されたＺｎＯ薄膜のフォトルミネセンス（ＰＬ）スペクトルを示す図である。 図１のＨＢＤシステムを用いてＺｎＯ薄膜を合成するための、図２のＨＢＤ法の別の実施形態を示す図である。 図５に示したＨＢＤ法における薄膜合成用基板を準備するステップの三つのサブステップを示す図である。 図１のＨＢＤシステムを用いてｐ型ＺｎＯ薄膜を合成するための、本発明によるＨＢＤ法の一実施形態を示す図である。 ｐ型ＺｎＯ薄膜の合成を実行する、図６のＨＢＤ法のサブステップを示す図である。 ｐ型ＺｎＯ薄膜の合成を終了する、図６のＨＢＤ法のサブステップを示す図である。 図６のＨＢＤ法を用いて合成されたｐ型ＺｎＯ膜に接着された金属接点を示す模式図である。 図６のＨＢＤ法を用いて合成されたｐ型ＺｎＯ膜に接着されたＴｉ−ＡｕおよびＩｎ−Ａｕ二層金属接点の電流−電圧特性を示す図である。 図６のＨＢＤ法を用いて合成されたｐ型ＺｎＯ膜に接着されたＮｉ−Ａｕ二層金属接点の、接着後アニール有り無しでの電流−電圧特性を示す図である 非ドープＺｎＯ試料の１０度ケルビン（１０Ｋ）でのＰＬスペクトルを示す図である。 軽ドープＺｎＯ試料（Ａｓ量、１０^１８ｃｍ^−３台の低め）の１０ＫでのＰＬスペクトルを示す図である。 重ドープＺｎＯ試料（Ａｓ量、１０^２０ｃｍ^−３台の低め）の１０ＫでのＰＬスペクトルを示す図である。 図１のＨＢＤシステムおよび本発明によるＨＢＤ法を用いて作製された発光半導体デバイスの模式図である。 図１０の発光半導体デバイス用として、図１のＨＢＤシステムを用いてＺｎＯ薄膜を合成する、本発明によるＨＢＤ法の一実施形態を示す図である。 図１１に示したＨＢＤ法による薄膜合成用基板を準備するステップの三つのサブステップを示す図である。 図１１のＨＢＤ法を用いて図１０の発光半導体デバイスを作製するための薄膜合成サブステップを示す図である。 図１１Ｂの膜合成サブステップの一つとしての、バッファ薄膜層を合成するプロセスステージを示す図である。 図１１Ｂの膜合成サブステップの一つとしての、ＺｎＯ系活性層を合成するプロセスステージを示す図である。 図１１のＨＢＤ法の膜合成プロセスを終了するためのサブステップを示す図である。 図１１のＨＢＤ法を用いて合成されたＺｎＯ系発光半導体デバイスのＩ−Ｖ特性を示す図である。 図１２のＺｎＯ系発光半導体デバイスの室温でのＰＬスペクトルを示す図である。 図１２のＺｎＯ系発光半導体デバイスの室温でのＥＬスペクトルを示す図である。 図１２のＺｎＯ系発光半導体デバイスの室温でのＥＬスペクトルを示す図である。 選択されたＩＩ−ＶＩ族化合物のエネルギバンドギャップを格子定数に対して示した図である。 図１のＨＢＤシステムおよび本発明によるＨＢＤ法を用いて作製された光検出用半導体デバイスの模式図である。 ｐ−ｎ接合型光検出用半導体デバイス用として、図１のＨＢＤシステムを用いてＺｎＯ薄膜を合成するための、本発明によるＨＢＤ法の一実施形態を示す図である。 図１６に示したＨＢＤ法による薄膜合成用基板を準備するステップの三つのサブステップを示す図である。 図１６のＨＢＤ法を用いた、図１５の光検出用半導体デバイス用の膜合成サブステップを示す図である。 図１６Ｂの膜合成サブステップの一つとしての、非ドープＺｎＯ薄膜層を合成するプロセスステージを示す図である。 図１６Ｂの膜合成サブステップの一つとしての、ｐ型ＺｎＯ：Ａｓ薄膜層を合成するプロセスステージを示す図である。 図１６のＨＢＤ法の膜合成プロセスを終了するためのサブステップを示す図である。 図１６のＨＢＤ法を用いて作製されたＺｎＯ系光検出半導体デバイスの光応答曲線を示す図である。 図１６のＨＢＤ法を用いて作製されたＺｎＯ系光検出半導体デバイスのPLスペクトルを示す図である。

符号の説明

１０ ハイブリッドビーム堆積システム
１２ 堆積室
１４ ターゲットアセンブリ
１６ 高周波反応性ガスソース
１７ 原料サブシステム
１８ 固体ソースデバイス
２２ 金属酸化物プラズマ生成サブシステム
２４ 排気アセンブリ
２６ 基板アセンブリ
２８ 測定装置
３０ ターゲット
３２ 基板

Claims (117)

1. 金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜を所定の合成条件下で形成するハイブリッドビーム堆積システムであって、
   （ａ）前記金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜を前記所定の合成条件下で形成するための密閉室として機能するように構成されかつ動作する堆積室、
   （ｂ）前記堆積室内に金属酸化物ターゲット材料を搭載するターゲットアセンブリ、
   （ｃ）高周波酸素プラズマ流を所定の動圧範囲内で前記堆積室中に導入する高周波反応性ガスソース、
   （ｄ）前記金属酸化物ターゲット材料と反応して高エネルギの指向性金属、酸化物プラズマプルームを前記堆積室内に生成するように構成されかつ動作する金属酸化物プラズマ生成サブシステム、
   （ｅ）一つ以上の元素原料の指向流を生成してその指向流を前記ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜の形成用前記堆積室中に導入するように構成されかつ必要に応じて動作する原料サブシステム、および
   （ｆ）膜合成面を有する基板の前記堆積室内での位置を決めるように構成されるかつ動作する基板アセンブリであって、前記金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜を前記所定の膜形成条件下で前記堆積室内の前記基板上に形成するために、前記高周波酸素プラズマ流、前記高エネルギ指向性金属、酸化物プラズマプルーム、および前記一つ以上の元素原料の指向流が前記基板の前記膜形成面に最適に指向するように基板の位置決めを行う基板アセンブリ、
   を含むことを特徴とするハイブリッドビーム堆積システム。
2. 請求項１記載のハイブリッドビーム堆積システムであって、さらに、
   （ｇ）前記堆積室内の前記基板に形成される金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜のリアルタイムの膜厚をモニタおよび判定するように構成されかつ動作する測定装置を含むことを特徴とするハイブリッドビーム堆積システム。
3. 請求項１記載のハイブリッドビーム堆積システムであって、さらに、
   （ｈ）金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜の合成の間、未使用の酸素ガスを前記堆積室から連続的に排気するように構成されかつ動作する排気アセンブリを含むことを特徴とするハイブリッドビーム堆積システム。
4. 請求項１記載のハイブリッドビーム堆積システムにおいて、金属酸化物膜、ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜の形成の間、前記堆積室内に導入される前記高周波酸素プラズマ流の前記所定の動圧範囲は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒであることを特徴とするハイブリッドビーム堆積システム。
5. 請求項１記載のハイブリッドビーム堆積システムにおいて、前記原料サブシステムは一つ以上の固体ソースデバイスを備え、前記一つ以上の固体ソースデバイスの各々は、前記ドープされた金属酸化物膜、金属系酸化物合金膜、およびドープされた金属系酸化物合金膜の合成のために、蒸着プロセスを用いて、元素原料の指向流を生成して前記堆積室中に導入するように構成されかつ動作することを特徴とするハイブリッドビーム堆積システム。
6. 請求項５記載のハイブリッドビーム堆積システムにおいて、前記固体ソースデバイスの少なくとも一つはクヌーセン型流出セルであることを特徴とするハイブリッドビーム堆積システム。
7. 請求項５記載のハイブリッドビーム堆積システムにおいて、前記固体ソースデバイスの少なくとも一つは電子ビームセルであることを特徴とするハイブリッドビーム堆積システム。
8. 請求項１記載のハイブリッドビーム堆積システムにおいて、前記原料サブシステムは、少なくとも一つのガス状原料の指向流を生成して前記堆積室中に導入するように構成されかつ動作する少なくとも一つのガス／化学的気相成長装置を含むことを特徴とするハイブリッドビーム堆積システム。
9. 金属酸化物膜および金属系酸化物合金膜を合成するハイブリッドビーム堆積法は、
   （ａ）膜合成用の膜合成面を有する基板を準備するステップ、
   （ｂ）前記基板の前記膜合成面に高周波酸素プラズマ流を、前記高周波酸素プラズマ流の所定の動圧を含む所定の処理条件下で、指向させることにより前記基板を処理するステップ、
   （ｃ）前記基板を所定の膜合成温度で安定化させるステップ、
   （ｄ）所定の膜合成条件下で金属酸化物ターゲット材料と反応し、高エネルギの金属、酸化物プラズマプルームを生成してそれを前記基板の前記膜合成面に指向させるように構成されかつ動作する金属酸化物プラズマ生成サブシステムを作動して操作することにより、前記基板の前記膜合成面上で膜合成を実行するステップ。
   （ｅ）前記金属酸化物プラズマ生成サブシステムの動作を停止することによって所定の膜合成パラメータが得られた後膜合成を終了するステップ、
   （ｆ）前記高周波酸素プラズマ流を前記合成された膜に所定の動圧で所定の処理期間指向させることによって前記基板に合成された前記膜を処理するステップ、
   （ｇ）前記所定の処理期間の経過後、前記基板温度を所定の変化速度で低下させて前記基板を室温で安定化させるステップ、
   および（ｈ）前記基板の前記温度が室温で安定すると前記高周波酸素プラズマ流を停止するステップを含み、
   前記基板上に合成された前記膜および前記基板との組合せにより、前記基板に合成された前記膜によって特徴付けられる半導電性化合物構造が規定されることを特徴とするハイブリッドビーム堆積法。
10. 請求項９記載のハイブリッドビーム堆積法において、前記基板上に合成された前記膜は金属酸化物膜であって、それにより前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造が金属酸化物半導電性複合構造となるようにされた金属酸化物膜であることを特徴とするハイブリッドビーム堆積法。
11. 請求項１０記載のハイブリッドビーム堆積法において、前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記基板上に合成された前記金属酸化物膜はＺｎＯ膜になるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はＺｎＯ半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
12. 請求項９記載のハイブリッドビーム堆積法はさらに、
    （ｄ１）原料サブシステムを操作して、前記基板上に合成された前記膜が金属系酸化物合金膜となるように、元素原料の指向流を生成してその指向流を前記基板の前記膜合成面に指向させるステップを含み、
    前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造は金属系酸化物合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
13. 請求項１２記載のハイブリッドビーム堆積法において、前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、前記基板上に合成された前記金属系酸化物膜がＺｎＯ系合金膜となるようにされた多結晶ＺｎＯであり、
    前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はＺｎＯ系合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
14. 請求項１３記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記原料は、合成される前記ＺｎＯ系合金膜の前記バンドギャップを変調するために、ＢｅＯ，ＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ，ＣｄＯ，ＨｇＯ，ＺｎＳ，ＺｎＳｅ，ＺｎＴｅ，ＣｄＴｅ，ＣｄＳ，ＣｄＳｅ，ＭｇＳｅおよびＭｇＴｅからなる二元化合物群から選択された二元化合物であることを特徴とするハイブリッドビーム堆積法。
15. 請求項１２記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記原料は、合成される前記ＺｎＯ系合金膜の前記バンドギャップを変調するために、ＺｎＣｄＯＳｅおよびＺｎＣｄＯＳからなる四元化合物群から選択された四元化合物であることを特徴とするハイブリッドビーム堆積法。
16. 請求項９記載のハイブリッドビーム堆積法において、前記高周波酸素プラズマ流の前記所定の動圧は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内であることを特徴とするハイブリッドビーム堆積法。
17. 請求項９記載のハイブリッドビーム堆積法において、前記所定の膜合成パラメータは所定の時間であることを特徴とするハイブリッドビーム堆積法。
18. 請求項９記載のハイブリッドビーム堆積法において、前記所定の膜合成パラメータは前記合成される膜の所定の厚さであることを特徴とするハイブリッドビーム堆積法。
19. 請求項１０記載のハイブリッドビーム堆積法はさらに、
    （ｉ）前記金属酸化物半導電性複合構造にオーミック接点を接着して金属酸化物半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
20. 請求項１９記載のプロセスによって作製された金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
21. 請求項１１記載のハイブリッドビーム堆積法はさらに、
    （ｉ）前記ＺｎＯ半導電性複合構造にオーミック接点を接着してＺｎＯ半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
22. 請求項２１記載の方法によって作製されたＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
23. 請求項１２記載のハイブリッドビーム堆積法はさらに、
    （ｉ）前記金属系酸化物合金半導電性複合構造にオーミック接点を接着して金属系酸化物合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
24. 請求項２３記載の方法によって作製された金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
25. 請求項１２記載のハイブリッドビーム堆積法はさらに、
    （ｉ）前記ＺｎＯ系合金半導電性複合構造にオーミック接点を接着してＺｎＯ系合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
26. 請求項２５記載の方法によって作製されたＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
27. ドープされた金属酸化物膜および金属系酸化物合金膜を合成するハイブリッドビーム堆積法は、
    （ａ）膜合成用の膜合成面を有する基板を準備するステップ、
    （ｂ）高周波酸素プラズマ流を、前記高周波酸素プラズマ流の所定の動圧を含む所定の処理条件下で、前記基板の前記膜合成面に指向させることにより前記基板を処理するステップ、
    （ｃ）前記基板を所定の膜合成温度で安定化させるステップ、
    （ｄ）前記高周波酸素プラズマ流を、所定の時間所定の動圧で、前記基板の前記膜合成面に指向させることにより前記基板をさらに処理するステップ、
    （ｅ）前記基板の前記膜合成面上での膜合成の実行であって、
    （ｅ１）所定の膜合成条件下で金属酸化物ターゲット材料と反応し、高エネルギの金属、酸化物プラズマプルームを生成してそれを前記基板の前記膜合成面に指向させるように構成されかつ動作する金属酸化物プラズマ生成サブシステムを作動および操作すること、
    および（ｅ２）所定の範囲内の膜合成温度で原料サブシステムを操作して、元素ドーパント材料の指向流を生成してその指向流を前記基板の前記合成面に指向させることにより、前記基板の前記膜合成面上で膜合成を実行して、
    それによりドープされた膜が前記基板上に合成されるようにするステップ、
    （ｆ）所定の膜合成パラメータが得られると、ドープされた膜の合成を終了するステップ、
    （ｇ）前記高周波酸素プラズマ流を前記合成後のドープされた膜に所定の動圧で所定の処理期間指向させることによって前記基板に合成された前記ドープされた膜を処理するステップ、
    （ｈ）前記所定の処理期間の経過後、前記基板温度を所定の変化速度で低下させて前記基板を室温で安定化させるステップ、
    および（ｉ）前記基板が室温で安定化されると前記堆積室中の前記高周波酸素プラズマ流を停止するステップを含み、
    前記基板上に合成された前記ドープされた膜および前記基板の組合せにより、前記基板上に合成された前記ドープされた膜によって特徴付けられる半導電性複合構造が規定されることを特徴とするハイブリッドビーム堆積法。
28. 請求項２７記載のハイブリッドビーム堆積法において、前記基板上に合成された前記ドープされた膜はドープされた金属酸化物膜であって、それにより前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造がドープされた金属酸化物半導電性複合構造となるようにされたことを特徴とするハイブリッドビーム堆積法。
29. 請求項２８記載のハイブリッドビーム堆積法において、前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記基板上に合成された前記ドープされた金属酸化物膜がドープされたＺｎＯ膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はドープされたＺｎＯ半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
30. 請求項２８記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記ドーパント材料はｐ型ドーパントであって、それにより前記基板上に合成された前記ドープされた金属酸化物膜がｐ型金属酸化物膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｐ型金属酸化物半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
31. 請求項２９記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記ドーパント材料はｐ型ドーパントであって、それにより前記基板上に合成された前記ドープされたＺｎＯ膜がｐ型ＺｎＯ膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｐ型ＺｎＯ半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
32. 請求項２８記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記ドーパント材料はｎ型ドーパントであって、それにより前記基板上に合成された前記ドープされた金属酸化物膜がｎ型金属酸化物膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｎ型金属酸化物半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
33. 請求項２９記載のハイブリッドビーム堆積法において、前記原料サブシステムの前記ドーパント材料はｎ型ドーパントであって、それにより前記基板上に合成された前記ドープされたＺｎＯ膜がｎ型ＺｎＯ膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｎ型ＺｎＯ半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
34. 請求項２７記載のハイブリッドビーム堆積法はさらに、
    （ｅ３）所定の範囲内の膜合成温度で原料サブシステムをさらに操作して、元素原料の指向流を生成してその指向流を前記基板の前記膜合成面に指向させるステップを含み、
    前記基板上に合成された前記ドープされた膜はドープされた金属系酸化物合金膜であって、それにより前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はドープされた金属系酸化物合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
35. 請求項３４記載のハイブリッドビーム堆積法において、前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記基板上に合成された前記ドープされた金属系酸化物合金膜がドープされたＺｎＯ系合金膜となるようにされ、前記半導電性複合構造はドープされたＺｎＯ系合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
36. 請求項３５記載のハイブリッドビーム堆積法において、前記原料サブシステムに使用される前記原料は、合成される前記ＺｎＯ系合金膜の前記バンドギャップを変調するために、ＢｅＯ，ＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ，ＣｄＯ，ＨｇＯ，ＺｎＳ，ＺｎＳｅ，ＺｎＴｅ，ＣｄＴｅ，ＣｄＳ，ＣｄＳｅ，ＭｇＳｅおよびＭｇＴｅからなる二元化合物群から選択された二元化合物であることを特徴とするハイブリッドビーム堆積法。
37. 請求項３５記載のハイブリッドビーム堆積法において、前記元素原料の指向流を生成するために前記原料サブシステムに用いられる前記原料は、合成される前記ＺｎＯ系合金膜の前記バンドギャップを変調するために、ＺｎＣｄＯＳｅおよびＺｎＣｄＯＳからなる四元化合物群から選択された四元化合物であることを特徴とするハイブリッドビーム堆積法。
38. 請求項３４記載のハイブリッドビーム堆積法において、前記元素ドーパント材料の指向流を生成するために前記原料サブシステムに用いられる前記ドーパント材料はｐ型ドーパントであって、それにより前記基板上に合成された前記ドープされた金属系酸化物合金膜がｐ型金属系酸化物合金膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｐ型金属系酸化物合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
39. 請求項３５記載のハイブリッドビーム堆積法において、前記元素ドーパント材料の指向流を生成するために前記原料サブシステムに用いられる前記ドーパント材料はｐ型ドーパントであって、それにより前記基板上に合成されたドープされたＺｎＯ系合金膜がｐ型ＺｎＯ系合金膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｐ型ＺｎＯ系合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
40. 請求項３４記載のハイブリッドビーム堆積法において、前記元素ドーパント材料の指向流を生成するために前記原料サブシステムに用いられる前記ドーパント材料はｎ型ドーパントであって、それにより前記基板上に合成された前記ドープされた金属系酸化物合金膜がｎ型金属系酸化物合金膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｎ型金属系酸化物合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
41. 請求項３５記載のハイブリッドビーム堆積法において、前記元素ドーパント材料の指向流を生成するために前記原料サブシステムに用いられる前記ドーパント材料はｎ型ドーパントであって、それにより前記基板上に合成されたドープされたＺｎＯ系合金膜がｎ型ＺｎＯ系合金膜となるようにされ、前記ハイブリッドビーム堆積法によって合成された前記半導電性複合構造はｎ型ＺｎＯ系合金半導電性複合構造であることを特徴とするハイブリッドビーム堆積法。
42. 請求項２７記載のハイブリッドビーム堆積法において、前記原料サブシステムの動作ステップは、前記原料サブシステムに用いられる前記原料の前記合成温度を前記所定の範囲内で変化させて、前記基板上に合成された前記ドープされた膜の前記キャリア濃度が変化するように前記元素ドーパント材料の指向流の前記濃度を変化させることを含むことを特徴とするハイブリッドビーム堆積法。
43. 請求項２７記載のハイブリッドビーム堆積法において、前記高周波酸素プラズマ流の前記所定の動圧は約１×１０^−６Ｔｏｒｒ乃至約１×１０^−２Ｔｏｒｒの範囲内にあることを特徴とするハイブリッドビーム堆積法。
44. 請求項２８記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ドープされた金属酸化物半導電性複合構造にオーミック接点を接着してドープされた金属酸化物半導体デバイスを合成するステップを含むことを特徴とするハイブリッドビーム堆積法。
45. 請求項４４記載の方法によって作製されたドープされた金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
46. 請求項２９記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ドープされたＺｎＯ半導電性複合構造にオーミック接点を接着してドープされたＺｎＯ半導体デバイスを合成するステップを含むことを特徴とするハイブリッドビーム堆積法。
47. 請求項４６記載の方法によって作製されたドープされたＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
48. 請求項３０記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｐ型金属酸化物半導電性複合構造にオーミック接点を接着してｐ型金属酸化物半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
49. 請求項４８記載の方法によって作製されたｐ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
50. 請求項３１記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｐ型ＺｎＯ半導電性複合構造にオーミック接点を接着してｐ型ＺｎＯ半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
51. 請求項５０記載の方法によって作製されたｐ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
52. 請求項３２記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｎ型金属酸化物半導電性複合構造にオーミック接点を接着してｎ型金属酸化物半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
53. 請求項５２記載の方法によって作製されたｎ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
54. 請求項３３記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｎ型ＺｎＯ半導電性複合構造にオーミック接点を接着してｎ型ＺｎＯ半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
55. 請求項５４記載の方法によって作製されたｎ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
56. 請求項３４記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ドープされた金属系酸化物合金半導電性複合構造にオーミック接点を接着してドープされた金属系酸化物合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
57. 請求項５４記載の方法によって作製されたドープされた金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
58. 請求項３５記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ドープされたＺｎＯ系合金半導電性複合構造にオーミック接点を接着してドープされたＺｎＯ系合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
59. 請求項５８記載の方法によって作製されたドープされたＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
60. 請求項３８記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｐ型金属系酸化物合金半導電性複合構造にオーミック接点を接着してｐ型金属系酸化物合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
61. 請求項６０記載の方法によって作製されたｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
62. 請求項３９記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｐ型ＺｎＯ系合金半導電性複合構造にオーミック接点を接着してｐ型ＺｎＯ系合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
63. 請求項６０記載の方法によって作製されたｐ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
64. 請求項４０記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｎ型金属系酸化物合金半導電性複合構造にオーミック接点を接着してｎ型金属系酸化物合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
65. 請求項６２記載の方法によって作製されたｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
66. 請求項４１記載のハイブリッドビーム堆積法はさらに、
    （ｊ）前記ｎ型ＺｎＯ系合金半導電性複合構造にオーミック接点を接着してｎ型ＺｎＯ系合金半導体デバイスを形成するステップを含むことを特徴とするハイブリッドビーム堆積法。
67. 請求項６４記載の方法によって作製されたｎ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
68. 半導体デバイスを作製するハイブリッドビーム堆積法は、
    （ａ）前記半導体デバイス合成用の膜合成面を有する基板層を準備するステップ、
    （ｂ）高周波酸素プラズマ流を、前記高周波酸素プラズマ流の所定の動圧を含む所定の処理条件下で、前記基板層の前記膜合成面に指向させることにより前記基板層を処理するステップ、
    （ｃ）前記基板層を所定の膜合成温度で安定化させるステップ、
    （ｄ）前記高周波酸素プラズマ流を、所定の時間所定の動圧で、前記基板層の前記膜合成面に指向させることにより前記基板層をさらに処理するステップ、
    （ｅ）半導電性複合構造を合成するために前記基板層上への一つ以上の金属酸化物膜層の合成を実行するステップであって、
    （ｅ１）所定の膜合成条件下で金属酸化物ターゲット材料と反応し、高エネルギの金属、酸化物プラズマプルームを生成してそれを前記基板層の前記膜合成面に指向させるように構成されかつ動作する金属酸化物プラズマ生成サブシステムを作動および操作すること、
    （ｅ２）所定の範囲内の膜合成温度で、一つ以上の相溶性合金材料を用いた原料サブシステムを必要に応じて操作して、一つ以上の元素合金材料の指向流を生成してその指向流を前記基板層の前記膜合成面に指向させること、
    および（ｅ３）所定の範囲内の膜合成温度で、前記原料サブシステムを必要に応じて操作して、ドーパント原料の指向流を生成してその指向流を前記基板層の前記膜合成面に指向させること、による金属酸化物膜層合成の実行ステップ、
    （ｆ）前記金属酸化物プラズマ生成サブシステムの動作停止および前記原料サブシステムが動作している場合はその動作を停止することによって所定の膜合成パラメータが得られると前記半導電性複合構造の金属酸化物膜層の合成を終了するステップ、
    （ｇ）必要に応じて前記半導電性複合構造の前記合成された金属酸化物膜層を、前記高周波酸素プラズマ流を所定の動圧で所定の処理期間、該層に指向させることによって処理するステップ、
    （ｈ）前記所定の処理期間が経過した後、前記半導電性複合構造の前記基板層温度を所定の速度で変化させて、追加金属酸化物膜層が必要な場合はその層の合成のための所定の温度で前記基板層を安定化させるステップ、
    （ｉ）前記半導電性複合構造の一つ以上の追加金属酸化物膜層を合成するために、必要に応じて、（ｅ）、（ｆ）、（ｇ）および（ｈ）のステップを再実行するステップ、
    （ｊ）前記半導電性複合構造の合成後、前記半導電性複合構造の前記基板層の温度を所定の変化速度で低下させて、前記基板層を室温で安定化させるステップ、
    （ｋ）前記基板層が室温で安定化すると前記半導電性複合構造に指向されている前記高周波酸素プラズマ流を停止するステップ、
    および、前記半導電性複合構造にオーミック接点を接着して前記半導体デバイスを形成するステップ、を含むことを特徴とするハイブリッドビーム堆積法。
69. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    ステップ（ｅ３）の前記原料サブシステムはｐ型ドーパントを用いて動作して、前記ｎ型金属酸化物基板層上にｐ型金属酸化物膜層を合成してＮ−Ｐ金属酸化物半導電性複合構造を形成し、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ−Ｐ型金属酸化物半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
70. 請求項６９記載のハイブリッドビーム堆積法において、
    前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記ｐ型金属酸化物膜層がｐ型ＺｎＯ膜層となるようにされ、前記Ｎ−Ｐ型金属酸化物半導電性複合構造はＮ−Ｐ型ＺｎＯ半導電性複合構造で、前記Ｎ−Ｐ型金属酸化物半導体デバイスはＮ−Ｐ型ＺｎＯ半導電性デバイスであることを特徴とするハイブリッドビーム堆積法。
71. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｐ型金属酸化物材料であり、
    ステップ（ｅ３）の前記原料サブシステムはｎ型ドーパントを用いて動作して、前記ｐ型金属酸化物基板層上にｎ型金属酸化物膜層を合成してＰ−Ｎ型金属酸化物半導電性複合構造を形成し、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＰ−Ｎ型金属酸化物半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
72. 請求項７１記載のハイブリッドビーム堆積法において、
    前記基板層を構成する前記ｐ型金属酸化物材料はｐ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯで、それにより前記ｐ型ＺｎＯ基板層上に合成された前記ｎ型金属酸化物膜層がｎ型ＺｎＯ膜層となるようにされ、前記Ｐ−Ｎ型金属酸化物半導電性複合構造はＰ−Ｎ型ＺｎＯ半導電性複合構造で、かつ前記Ｐ−Ｎ型金属酸化物半導体デバイスはＰ−Ｎ型ＺｎＯ半導電性デバイスであることを特徴とするハイブリッドビーム堆積法。
73. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    前記金属酸化物プラズマ生成サブシステムの動作により、非ドープ金属酸化物バッファ膜層が前記ｎ型金属酸化物基板層上に合成され、
    ｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により追加金属酸化物膜層が前記非ドープ金属酸化物バッファ膜層上に合成されることで、前記非ドープ金属酸化物バッファ膜層上にｐ型金属酸化物膜層を合成してＮ型非ドープバッファ膜層／Ｐ型金属酸化物半導電性複合構造を形成し、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ型非ドープバッファ膜層／Ｐ型金属酸化物半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
74. 請求項７３記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記非ドープバッファ膜層が非ドープＺｎＯバッファ膜層となるようにされ、また前記非ドープＺｎＯバッファ膜層上に合成された前記ｐ型金属酸化物膜層はｐ型ＺｎＯ膜層であって、それにより、
    前記Ｎ型非ドープバッファ膜層／Ｐ型金属酸化物半導電性複合構造はＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ半導電性複合構造になると共に、前記Ｎ型非ドープバッファ膜層／Ｐ型金属酸化物半導体デバイスはＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ半導体デバイスとなるようにされることを特徴とするハイブリッドビーム堆積法。
75. 請求項６６記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    最初にステップ（ｅ３）の前記原料サブシステムがｐ型ドーパントを用いて動作して前記ｎ型金属酸化物基板層上に重ドープｐ型金属酸化物活性膜層を合成し、
    ｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により追加金属酸化物膜層が前記重ドープ金属酸化物活性膜層上に合成され、前記重ドープｐ型金属酸化物活性膜層上にｐ型金属酸化物膜層が合成されてＮ−Ｐ−Ｐ型金属酸化物半導電性複合構造が形成され、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ−Ｐ−Ｐ型金属酸化物半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
76. 請求項７４記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記重ドープｐ型金属酸化物活性膜層が重ドープｐ型ＺｎＯ活性膜層となるようにされると共に、前記重ドープｐ型ＺｎＯ活性膜層上に合成された前記ｐ型金属酸化物膜層はｐ型ＺｎＯ膜層となるようにされ、それにより、
    前記Ｎ−Ｐ−Ｐ型金属酸化物半導電性複合構造はＮ−Ｐ−Ｐ型ＺｎＯ半導電性複合構造になると共に、前記Ｎ−Ｐ−Ｐ型金属酸化物半導体デバイスはＮ−Ｐ−Ｐ型ＺｎＯ半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
77. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    前記金属酸化物プラズマ生成サブシステムの動作により、非ドープ金属酸化物バッファ膜層が前記ｎ型金属酸化物基板層上に合成され、
    ｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により第１の追加金属酸化物膜層が前記金属酸化物バッファ膜層上に合成されて前記非ドープ金属酸化物バッファ膜層上に重ドープｐ型金属酸化物活性膜層が合成され、
    ｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により第２の追加金属酸化物膜層が前記重ドープｐ型金属酸化物活性膜層上に合成されることで前記重ドープｐ型金属酸化物活性膜層上にｐ型金属酸化物膜層が合成されて、Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属酸化物半導電性複合構造が形成され、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ型非ドープバッファ膜層／Ｐ−Ｐ型金属酸化物半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
78. 請求項７７記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記非ドープ金属酸化物バッファ膜層が非ドープＺｎＯバッファ膜層となるようにされ、また前記非ドープＺｎＯバッファ膜層上に合成された前記ｐ型金属酸化物活性膜層は重ドープｐ型ＺｎＯ活性膜層であると共に、重ドープｐ型ＺｎＯ活性膜層上に合成されたｐ型金属酸化物膜層はｐ型ＺｎＯ膜であって、それにより、
    前記Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属酸化物半導電性複合構造はＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ半導電性複合構造となると共に、前記Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属酸化物半導体デバイスはＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ半導体デバイスとなるようにされることを特徴とするハイブリッドビーム堆積法。
79. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    ステップ（ｅ２）の前記原料サブシステムの一つ以上の相溶性合金原料を用いた動作、およびステップ（ｅ３）の前記原料サブシステムのｐ型ドーパントを用いた動作により、前記ｎ型金属酸化物基板層上にｐ型金属系酸化物合金膜層を合成してＮ−Ｐ型金属系酸化物合金半導電性複合構造を形成し、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ−Ｐ型金属系酸化物合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
80. 請求項７９記載のハイブリッドビーム堆積法において、
    前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記ｐ型金属系酸化物合金膜層がｐ型ＺｎＯ系合金膜層となるようにされ、前記Ｎ−Ｐ型金属系酸化物合金半導電性複合構造はＮ−Ｐ型ＺｎＯ系合金半導電性複合構造で、前記Ｎ−Ｐ型金属系酸化物合金半導体デバイスはＮ−Ｐ型ＺｎＯ系合金半導電性デバイスであることを特徴とするハイブリッドビーム堆積法。
81. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｐ型金属酸化物材料であり、
    ステップ（ｅ２）の前記原料サブシステムの一つ以上の相溶性合金原料を用いた動作、およびステップ（ｅ３）の前記原料サブシステムおｎ型ドーパントを用いた動作により、前記ｐ型金属酸化物基板層上にｎ型金属系酸化物合金膜層を合成してＰ−Ｎ型金属系酸化物合金半導電性複合構造を形成し、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＰ−Ｎ型金属系酸化物合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
82. 請求項８１記載のハイブリッドビーム堆積法において、
    前記基板層を構成する前記ｐ型金属酸化物材料はｐ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｐ型ＺｎＯ基板層上に合成された前記ｎ型金属系酸化物合金膜層がｎ型ＺｎＯ系合金膜層となるようにされ、前記Ｐ−Ｎ型金属系酸化物合金半導電性複合構造はＰ−Ｎ型ＺｎＯ系合金半導電性複合構造で、前記Ｐ−Ｎ型金属系酸化物合金半導体デバイスはＰ−Ｎ型ＺｎＯ系合金半導電性デバイスであることを特徴とするハイブリッドビーム堆積法。
83. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    前記金属酸化物プラズマ生成サブシステムおよび前記ステップ（ｅ２）の原料サブシステムの動作により、非ドープ金属系酸化物合金バッファ膜層が前記ｎ型金属酸化物基板層上に合成され、
    前記ステップ（ｅ２）の原料サブシステムの動作およびｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により追加金属系酸化物合金膜層が前記非ドープ金属系酸化物合金バッファ膜層上に合成されることで、前記非ドープ金属系酸化物合金バッファ膜層上にｐ型金属系酸化物合金膜層が合成されてＮ型非ドープバッファ膜層／Ｐ型金属系酸化物合金半導電性複合構造が形成され、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ型非ドープバッファ膜層／Ｐ型金属系酸化物合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
84. 請求項８３記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記非ドープ金属系酸化物合金バッファ膜層が非ドープＺｎＯ系合金バッファ膜層となるようにされ、前記非ドープＺｎＯ系合金バッファ膜層上に合成された前記ｐ型金属系酸化物合金膜層はｐ型ＺｎＯ系合金膜層であると共に、非ドープＺｎＯ系合金バッファ膜層上に合成されたｐ型金属系酸化物合金膜層はｐ型ＺｎＯ系合金膜であって、それにより、
    前記Ｎ型非ドープバッファ膜層／Ｐ型金属系酸化物合金半導電性複合構造はＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ系合金半導電性複合構造となり、前記Ｎ型非ドープバッファ膜層／Ｐ型金属系酸化物合金半導体デバイスはＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ系合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
85. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料であり、
    ステップ（ｅ２）の前記原料サブシステムの一つ以上の相溶性合金原料を用いた動作、およびステップ（ｅ３）の前記原料サブシステムのｐ型ドーパントを用いた動作により前記ｎ型金属酸化物基板層上に重ドープｐ型金属系酸化物合金活性膜層を合成し、
    一つ以上の相溶性合金原料を用いたステップ（ｅ２）の前記原料サブシステムの動作およびｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により追加金属系酸化物合金膜層が前記重ドープ金属系酸化物合金活性膜層上に合成されて、前記重ドープｐ型金属系酸化物合金活性膜層上にｐ型金属系酸化物合金膜層が合成されてＮ−Ｐ−Ｐ型金属系酸化物合金半導電性複合構造が形成され、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ−Ｐ−Ｐ型金属系酸化物合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
86. 請求項８５記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記重ドープｐ型金属系酸化物合金活性膜層が重ドープｐ型ＺｎＯ系合金膜層となるようにされ、前記重ドープｐ型ＺｎＯ系合金活性膜層上に合成された前記ｐ型金属系酸化物合金膜層はｐ型ＺｎＯ系合金膜層であって、それにより、
    前記Ｎ−Ｐ−Ｐ型金属系酸化物合金半導電性複合構造はＮ−Ｐ−Ｐ型ＺｎＯ系合金半導電性複合構造となり、前記Ｎ−Ｐ−Ｐ型金属系酸化物合金半導体デバイスはＮ−Ｐ−Ｐ型ＺｎＯ系合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
87. 請求項６８記載のハイブリッドビーム堆積法において、
    前記基板層はｎ型金属酸化物材料からなるものであり、
    前記金属酸化物プラズマ生成サブシステムおよび前記ステップ（ｅ２）の原料サブシステムの動作により、非ドープ金属系酸化物合金バッファ膜層が前記ｎ型金属酸化物基板層上に合成され、
    ステップ（ｅ２）の前記原料サブシステムの動作およびｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により第１の追加金属系酸化物合金膜層が前記金属系酸化物合金バッファ膜層上に合成されて、前記非ドープ金属系酸化物合金バッファ膜層上に重ドープｐ型金属系酸化物合金活性膜層が合成され、
    ステップ（ｅ２）の前記原料サブシステムの動作およびｐ型ドーパントを用いたステップ（ｅ３）の前記原料サブシステムの動作により第２の追加金属系酸化物合金膜層が前記重ドープ金属系酸化物合金活性膜層上に合成されることで前記重ドープｐ型金属系酸化物合金活性膜層上にｐ型金属系酸化物合金膜層が合成されて、Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属系酸化物合金半導電性複合構造が形成され、それにより前記ハイブリッドビーム堆積法によって形成された前記半導体デバイスがＮ型非ドープバッファ膜層／Ｐ−Ｐ型金属系酸化物合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
88. 請求項８７記載のハイブリッドビーム堆積法において、前記基板層を構成する前記ｎ型金属酸化物材料はｎ型ＺｎＯであり、
    前記金属酸化物ターゲット材料は多結晶ＺｎＯであって、それにより前記ｎ型ＺｎＯ基板層上に合成された前記非ドープ金属系酸化物合金バッファ膜層が非ドープＺｎＯ系合金バッファ膜層となるようにされ、前記非ドープＺｎＯ系合金バッファ膜層上に合成された前記ｐ型金属系酸化物合金活性膜層は重ドープｐ型ＺｎＯ系合金活性膜層であって、前記重ドープｐ型ＺｎＯ系合金活性膜層上に合成されたｐ型金属系酸化物合金膜層はｐ型ＺｎＯ系合金膜であり、それにより、
    前記Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属系酸化物合金半導電性複合構造はＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ系合金半導電性複合構造となり、前記Ｎ型非ドープバッファ膜層／Ｐ−Ｐ型金属系酸化物合金半導体デバイスはＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ系合金半導体デバイスとなるようにされたことを特徴とするハイブリッドビーム堆積法。
89. 請求項６９記載のプロセスによって作製されたＮ−Ｐ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
90. 請求項７０記載のプロセスによって作製されたＮ−Ｐ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
91. 請求項７１記載のプロセスによって作製されたＰ−Ｎ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
92. 請求項７２記載のプロセスによって作製されたＰ−Ｎ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
93. 請求項７３記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
94. 請求項７４記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
95. 請求項７５記載のプロセスによって作製されたＮ−Ｐ−Ｐ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
96. 請求項７６記載のプロセスによって作製されたＮ−Ｐ−Ｐ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
97. 請求項７７記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ−Ｐ型金属酸化物半導体デバイスであることを特徴とする半導体デバイス。
98. 請求項７８記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ半導体デバイスであることを特徴とする半導体デバイス。
99. 請求項７９記載のプロセスによって作製されたＮ−Ｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
100. 請求項８０記載のプロセスによって作製されたＮ−Ｐ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
101. 請求項８１記載のプロセスによって作製されたＰ−Ｎ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
102. 請求項８２記載のプロセスによって作製されたＰ−Ｎ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
103. 請求項８３記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
104. 請求項８４記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
105. 請求項８５記載のプロセスによって作製されたＮ−Ｐ−Ｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
106. 請求項８８記載のプロセスによって作製されたＮ−Ｐ−Ｐ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
107. 請求項８７記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ−Ｐ型金属系酸化物合金半導体デバイスであることを特徴とする半導体デバイス。
108. 請求項８８記載のプロセスによって作製されたＮ型非ドープバッファ膜層／Ｐ−Ｐ型ＺｎＯ系合金半導体デバイスであることを特徴とする半導体デバイス。
109. ２層オーミック接点を半導電性複合構造に接着して半導体デバイスを形成する方法であって、前記半導電性複合構造は少なくとも一つの基板層およびキャリア伝導層を含むものである方法は、
     （ａ）前記半導電性複合構造の前記キャリア伝導層の表面をパターニングするステップ、
     （ｂ）前記キャリア伝導層のパターニングされた表面をエッチングして前記キャリア伝導層上にキャリア伝導材料のメサ表面を形成するステップ、
     （ｃ）前記キャリア伝導層の前記メサ表面をパターニングして一つ以上の前記キャリア伝導層の接触部位を形成するステップ、
     （ｄ）少なくとも一つの前記ャリア伝導層の前記接触部位に２層オーミック接点を接着するステップ、
     および（ｅ）前記基板層の露出した表面に２層オーミック接点を接着して前記半導体デバイスを形成するステップを含むことを特徴とする方法。
110. 請求項１０９記載の方法において、前記キャリア伝導層は金属酸化物薄膜であることを特徴とする方法。
111. 請求項１１０記載の方法において、前記金属酸化物薄膜はＺｎＯ薄膜であることを特徴とする方法。
112. 請求項１０９記載の方法において、前記キャリア伝導層は金属系酸化物合金薄膜であることを特徴とする方法。
113. 請求項１１２記載の方法において、前記金属系酸化物合金薄膜はＺｎＯ系合金薄膜であることを特徴とする方法。
114. 請求項１０９記載の方法において、前記キャリア伝導層はｐ型金属酸化物薄膜であることを特徴とする方法。
115. 請求項１１４記載の方法において、前記ｐ型金属酸化物薄膜はｐ型ＺｎＯ薄膜であることを特徴とする方法。
116. 請求項１０９記載の方法において、前記キャリア伝導層の前記少なくとも一つの接触部位および前記基板層の前記露出した表面に接着された前記２層オーミック接点は、Ｂｅ，Ａｌ，Ｔｉ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｒｈ，Ｐｄ，Ａｇ，Ｉｎ，Ｔｅ，Ｔａ，Ｗ，Ｉｒ，ＰｔおよびＡｕからなる金属元素群から選択される二つの金属元素を含むことを特徴とする方法。
117. 請求項１０９記載の方法はさらに、
     （ｆ）前記半導体デバイスを、気体雰囲気中で所定のアニール期間、所定のアニール温度でアニールするステップを含むことを特徴とする方法。

Images