JP2000216164A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000216164A
JP2000216164A JP24425799A JP24425799A JP2000216164A JP 2000216164 A JP2000216164 A JP 2000216164A JP 24425799 A JP24425799 A JP 24425799A JP 24425799 A JP24425799 A JP 24425799A JP 2000216164 A JP2000216164 A JP 2000216164A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
plasma
type
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24425799A
Other languages
English (en)
Other versions
JP3794876B2 (ja
Inventor
Kenji Orita
賢児 折田
Masahiro Ishida
昌宏 石田
Shinji Nakamura
真嗣 中村
Masaaki Yuri
正昭 油利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Publication of JP2000216164A publication Critical patent/JP2000216164A/ja
Application granted granted Critical
Publication of JP3794876B2 publication Critical patent/JP3794876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 III 族窒化物よりなる半導体層から、該半導
体層に欠陥を生じさせることなく、短時間で且つ確実に
低抵抗のp型層を得られるようにする。 【解決手段】 まず、サファイアよりなる基板11上
に、GaNよりなるn型コンタクト層13、AlGaN
よりなるn型クラッド層14、InGaNよりなる活性
層15、AlGaNよりなる第1のMgドープ層16A
及びGaNよりなる第2のMgドープ層17Aを順次成
長させる。その後、第2のMgドープ層17Aを形成し
た基板11を窒素プラズマに40分間程度さらす。その
結果、第1のMgドープ層16A及び第2のMgドープ
層17AにドープされたアクセプタとなるMgが活性化
することにより、第1のMgドープ層16A及び第2の
Mgドープ層17Aから、それぞれ、低抵抗で且つ結晶
性に優れるp型クラッド層16B及びp型コンタクト層
17Bを得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、III 族窒化物半導
体により構成される半導体装置の製造方法に関する。
【0002】
【従来の技術】一般式がAlx Ga1-x-y Iny N(但
し、x及びyは、0≦x≦1、0≦y≦1、x+y≦1
である。)で表わされるIII 族窒化物半導体は、バンド
ギャップエネルギーが1.9eV〜6.2eV程度の直
接遷移型のバンド構造を有し、且つ、耐熱性に優れてい
る。現在、このIII 族窒化物半導体を用いた半導体装置
の研究及び開発が盛んに行なわれている。例えば、主に
窒化ガリウムを含む化合物半導体により構成される半導
体発光装置は、次世代の高密度光ディスク用の光源又は
フルカラーLEDディスプレイ用の光源として、ますま
す注目を集めている。
【0003】III 族窒化物半導体よりなる発光装置の動
作特性を向上させるには、p型導電性を有し且つ低抵抗
の半導体層をどのようにして形成するかが極めて重要と
なる。
【0004】以下、従来のp型半導体層形成方法とそれ
を用いた半導体装置について図面を参照しながら説明す
る。
【0005】図10は従来の半導体装置の部分的な断面
構成を示している。図10に示すように、サファイアよ
りなる基板101上には、窒化アルミニウム(AlN)
又は窒化ガリウム(GaN)よりなるバッファ層102
と、アンドープのGaNよりなる第1の半導体層103
と、アクセプタとなるマグネシウム(Mg)がドープさ
れたp型のGaNよりなる第2の半導体層104とが順
次形成されている。第2の半導体層104上には、ニッ
ケル(Ni)層105a及び金(Au)層105bより
なるp側電極105が形成されている。ここでは、第2
の半導体層104の形成方法にのみ言及するため、n側
電極は省略している。
【0006】p型不純物として、マグネシウム(M
g)、亜鉛(Zn)、カルシウム(Ca)、ストロンチ
ウム(Sr)又はベリリウム(Be)等が用いられる
が、特に、MgとZnとが一般に用いられる。
【0007】一般に、第2の半導体層104にp型不純
物をドープしただけでは、ドープされたp型不純物はア
クセプタとしてほとんど機能しない。従って、第2の半
導体層104は、抵抗率が1×108 Ωcm以上の高抵
抗型、すなわち真性(i型)の結晶となる。これは、第
2の半導体層104を成長させる際に、窒素源として用
いられるアンモニア(NH3 )ガスの分解等により発生
する水素がp型不純物であるMgやZn等と結合するこ
とにより、アクセプタとしての機能を阻害してしまうた
めであると考えられている。
【0008】そこで、ドープされたp型不純物をアクセ
プタとして機能(活性化)させるp型半導体層形成方法
として、いくつかの方法が提案されている。
【0009】第1の方法として、特公平6−9258号
公報に開示されているような、p型不純物がドープされ
た第2の半導体層104に電子線を照射する方法があ
る。
【0010】第2の方法として、特開平8−21365
6号公報に開示されているような、第2の半導体層10
4を不活性ガス雰囲気中において温度が800℃程度の
加熱処理をする方法がある。これら第1の方法における
電子線照射による電子の電気エネルギー又は第2の方法
における加熱処理による熱エネルギーによって、p型不
純物であるMg又はZn等と結合した水素が解離し、解
離した水素が第2の半導体層104から脱離することに
より、p型不純物がアクセプタとして活性化すると考え
られる。
【0011】さらに、第3の方法として、特開平6−2
75868号公報には窒素雰囲気において、特開平10
−163529号公報には酸素雰囲気において、第2の
半導体層104に対してアニールを施すことにより、第
2の半導体層104中のMgを活性化させる方法が示さ
れている。
【0012】また、第4の方法として、特開平10−1
44960号公報は、第2の半導体層104に対してプ
ラズマアニールを施すことを開示している。
【0013】これらのp型半導体層形成方法により、抵
抗率が1Ωcm程度の第2の半導体層104が得られる
と共に、第2の半導体層104との接触抵抗率が1×1
-3Ωcm2 程度のオーミック特性を有するp側電極1
05を得ることができる。
【0014】
【発明が解決しようとする課題】しかしながら、前記従
来のIII 族窒化物半導体層における各p型半導体層形成
方法はそれぞれ以下に示すような問題がある。
【0015】前記の第1の方法は、電子線照射に用いる
電子線のスポット径が精々50μm〜60μm程度であ
るため、例えば大きさが2cm角程度の基板101を用
いる場合には、第2の半導体層104の上面の全面に対
して電子線を走査すると、1枚の基板101を照射し終
えるのに10時間以上を要し、量産は困難である。ま
た、複数の基板101に対して並行処理を行なうことも
不可能である。
【0016】第2又は第3の方法によると、基板温度を
600℃以上にまで昇温しなければ第2の半導体層10
4がp型の導電性を示さない。一方、基板温度が600
℃以上となるアニールを行なう場合には、基板101
と、窒化ガリウムよりなる第1の半導体層103及び第
2の半導体層104との間の熱膨張係数が大きく異なる
ため、アニール処理の前後の熱履歴により、第1の半導
体層103又は第2の半導体層104に欠陥やクラック
が生じる可能性がある。さらに、基板温度を600℃以
上にまで昇温した場合は、第1の半導体層103及び第
2の半導体層104から窒素が脱離したり、第2の半導
体層104中のMgが第1の半導体層103に拡散する
熱拡散が生じたりして、半導体層の結晶性を悪化させる
ため、半導体装置の特性が劣化する。
【0017】第4の方法のプラズマアニールを用いる方
法は、具体的な方法が何も示されていない。
【0018】本発明は、前記従来の問題を解決し、III
族窒化物よりなる半導体層から、該半導体層に欠陥を生
じさせることなく、短時間で且つ確実に低抵抗のp型層
を得られるようにすることを目的とする。
【0019】
【課題を解決するための手段】本発明に係る第1の半導
体装置の製造方法は、基板の上に、不純物を含むIII族
窒化物よりなる半導体層を形成する第1の工程と、基板
の温度を約600℃以下に保ちながら、半導体層をプラ
ズマにさらすことにより、半導体層の導電型をp型とす
る第2の工程とを備えている。
【0020】第1の半導体装置の製造方法によると、不
純物を含むIII 族窒化物よりなる半導体層に対して、基
板の温度を約600℃以下に保ちながら半導体層をプラ
ズマにさらすことにより半導体層の導電型をp型とする
ため、プラズマは比較的低温であっても反応性が高く、
例えば、不純物のアクセプタとしての活性化を妨げてい
る不純物原子と水素原子との結合が効果的に解離され
る。このため、半導体層に熱履歴による欠陥やクラック
が生じることがなく、また、得られたp型半導体層から
該p型半導体層と隣接する他の半導体層中に不純物が拡
散することもない。その上、プラズマを用いることによ
り、基板1枚当たりの処理時間が短くできると共に、複
数の基板に対して並行処理が可能となるため、さらに処
理効率の向上を図ることができる。
【0021】第1の半導体装置の製造方法は、第2の工
程よりも後に、半導体層の上に金属よりなるp側電極を
形成する第3の工程をさらに備えていることが好まし
い。このようにすると、効率良く且つ高品質のp型の導
電型を得られた半導体層上にp側電極を形成するため、
形成されたp側電極は得られたp型半導体層と確実にオ
ーミック接触するので、高品質の半導体装置を効率良く
製造できる。
【0022】この場合に、第3の工程が、p側電極を形
成した後、p側電極に対して温度が約400℃以下の熱
処理を行なう工程を含むことが好ましい。このようにす
ると、半導体層の結晶性を損なうことなく、該半導体層
とp側電極との合金化を図ることができる。
【0023】また、この場合に、前記第3の工程が、p
側電極を形成した後、半導体層をプラズマにさらす工程
を含むことが好ましい。このようにすると、p側電極が
形成された半導体層に残存する不純物をさらに活性化さ
せることができる。
【0024】第1の半導体装置の製造方法において、プ
ラズマが、RF方式、ECR方式又はホットウォール方
式により生成されることが好ましい。このようにする
と、プラズマを確実に生成することができる。
【0025】第1の半導体装置の製造方法において、プ
ラズマが窒素プラズマを含むことが好ましい。このよう
にすると、窒素を含む半導体層がプラズマにさらされて
いる間に、半導体層中の窒素が該半導体層から脱離する
ことを防止できるので、半導体層の結晶性を高度に維持
できる。
【0026】第1の半導体装置の製造方法において、不
純物が、マグネシウム(Mg)、亜鉛(Zn)、カルシ
ウム(Ca)、ストロンチウム(Sr)、ベリリウム
(Be)、カドミウム(Cd)、水銀(Hg)又はリチ
ウム(Li)を含むことが好ましい。このようにする
と、半導体層を確実にp型とすることができる。
【0027】本発明に係る第2の半導体装置の製造方法
は、基板の上に、不純物を含むIII族窒化物よりなる半
導体層を形成する第1の工程と、半導体層の上に金属よ
りなるp側電極を形成する第2の工程と、基板の温度を
約600℃以下に保ちながら、半導体層をプラズマにさ
らすことにより、半導体層の導電型をp型とする第3の
工程とを備えている。
【0028】第2の半導体装置の製造方法によると、p
側電極が形成され、不純物を含むIII 族窒化物よりなる
半導体層に対して、基板の温度を約600℃以下に保ち
ながら半導体層をプラズマにさらすことにより半導体層
の導電型をp型とするため、例えば不純物原子と水素原
子との結合が効果的に解離される。これにより、半導体
層に熱履歴による欠陥やクラックが生じることがなく、
また、得られたp型半導体層から該半導体層と隣接する
他の半導体層中に不純物が拡散することもない。その
上、得られたp型半導体層とp側電極との合金化をも同
時に行なえる。
【0029】第2の半導体装置の製造方法において、金
属が、ニッケル(Ni)、鉄(Fe)、銅(Cu)、ク
ロム(Cr)、タンタル(Ta)、バナジウム(V)、
マンガン(Mn)、アルミニウム(Al)、銀(A
g)、パラジウム(Pd)、イリジウム(Ir)、金
(Au)又は白金(Pt)よりなることが好ましい。こ
のようにすると、p型のIII 族窒化物である半導体層に
確実にp側電極を形成することができる。
【0030】第2の半導体装置の製造方法において、金
属が水素吸蔵金属であって、チタン(Ti)、マグネシ
ウム(Mg)、カルシウム(Ca)、ジルコニウム(Z
r)、ランタン(La)、ニオブ(Nb)、バナジウム
(V)、ニッケル(Ni)、鉄(Fe)、マンガン(M
n)、コバルト(Co)、クロム(Cr)又はアルミニ
ウム(Al)を含むことが好ましい。このようにする
と、p側電極を形成する金属が水素吸蔵金属であるた
め、半導体層から脱離した水素原子が水素吸蔵金属に吸
蔵されるので、脱離した水素原子が半導体層中のp型の
不純物と再結合することを防止できる。その結果、得ら
れたp型半導体層のアクセプタの活性化率を高度に維持
できる。
【0031】第2の半導体装置の製造方法において、第
2の工程が、p側電極を形成するよりも前に、半導体層
の上に水素吸蔵金属よりなる水素吸着層を形成する工程
を含むことが好ましい。このようにすると、p側電極と
半導体層との間に水素吸着層が形成されるため、半導体
層から脱離した水素が水素吸着層に吸蔵されるので、半
導体層中のp型不純物が脱離した水素と再結合すること
を防止できる。その結果、得られたp型半導体層のアク
セプタの活性化率が高度に維持される。
【0032】この場合に、水素吸蔵金属が、チタン(T
i)、マグネシウム(Mg)、カルシウム(Ca)、ジ
ルコニウム(Zr)、ランタン(La)、ニオブ(N
b)、バナジウム(V)、ニッケル(Ni)、鉄(F
e)、マンガン(Mn)、コバルト(Co)、クロム
(Cr)又はアルミニウム(Al)を含むことが好まし
い。
【0033】第2の半導体装置の製造方法において、プ
ラズマが窒素プラズマを含むことが好ましい。
【0034】
【発明の実施の形態】本発明に係る第1の実施形態につ
いて図面を参照しながら説明する。
【0035】図1(a)、(b)及び図2は本発明の第
1の実施形態に係るダブルヘテロ接合を有する窒化物半
導体レーザ装置の製造方法を示す工程順の断面構成を示
している。
【0036】図1(a)に示すように、例えば、有機金
属気相エピタキシャル成長(MOVPE)法を用いて、
III 族源をトリメチルアルミニウム(TMA)、トリメ
チルガリウム(TMG)又はトリメチルインジウム(T
MI)とし、窒素源をアンモニア(NH3 )とし、キャ
リアガスを水素とし、圧力を50Torr(1Torr
≒133.3Pa)程度に保ちながら、面方位が(00
01)面のサファイアよりなる基板11上に各エピタキ
シャル層を順次成長させる。
【0037】すなわち、TMA及びNH3 を原料とし
て、結晶成長温度を500℃程度に保ちながら、基板1
1上に、膜厚が約40nmのAlNよりなるバッファ層
12を成長させる。続いて、成長温度を1000℃にま
で昇温し、III 族源をTMAからトリメチルガリウム
(TMG)に代え、n型不純物であるシリコン(Si)
を添加しながら、膜厚が約1.0μmのn型GaNより
なるn型コンタクト層13を成長させる。その後、TM
Gに適当量のTMAを加えながら、膜厚が約0.7μm
のn型AlGaNよりなるn型クラッド層14を成長さ
せる。次に、成長温度を800℃程度に降温すると共
に、TMAに代えて適当量のTMIを加えながら、In
GaNの多重量子井戸よりなり、総膜厚が約50nmの
活性層15を成長させる。その後、再び、成長温度を1
000℃程度に昇温し、n型不純物の供給を止める一方
p型不純物のMgを含むシクロペンタジエニルマグネシ
ウム(Cp2 Mg)を添加しながら、TMIに代えて適
当量のTMAを加えることにより、膜厚が約0.7μm
のAlGaNよりなる第1のMgドープ層16Aを成長
させる。続いて、III 族源をTMGのみとして、膜厚が
約1.0μmのGaNよりなる第2のMgドープ層17
Aを成長させることにより、エピタキシャル基板20を
得る。ここでは、第2のMgドープ層17AのMg濃度
は約2×1019cm -3としている。このとき、第1のM
gドープ層16A及び第2のMgドープ層17Aにドー
プされたMgには、窒素源のNH3 が分解して生ずる水
素がMgに結合している。
【0038】次に、第2のMgドープ層17Aまでが形
成されたエピタキシャル基板20をプラズマ処理装置に
投入する。
【0039】ここで、本実施形態に係るプラズマ処理装
置について図面を参照しながら説明する。図3は本実施
形態に係るプラズマ処理装置50の模式的な断面構成を
示している。図3に示すように、プラズマ処理装置50
は、互いに対向する壁面に吸気孔52A及び排気孔52
Bが設けられた真空槽(反応室)51と、該真空槽51
内の上部及び底部に互いに対向し且つ加熱可能に設けら
れた上部電極53A及び下部電極53Bとを備えてい
る。上部電極53Aは接地されており、下部電極53B
は、真空槽51の外部に整合器54を介して設けられた
RF電源55と接続されている。このように、プラズマ
処理装置50は、いわゆる平行平板型のプラズマ発生装
置である。
【0040】プラズマ処理装置50の下部電極53B上
に、図1(a)のように形成された1枚又は2枚以上の
エピタキシャル基板20をその上部がプラズマに均一に
触れるように保持する。その後、基板温度を室温のまま
とし、真空槽51を真空に排気する。続いて、窒素ガス
の流量を約5sccmとして、真空漕51内の圧力を2
×10-2Torr程度とする。
【0041】次に、出力が150W以下で、周波数が1
3.56MHzのRF電力により真空槽51内にプラズ
マ放電を起こすことにより、真空槽51を窒素プラズマ
で満たし、エピタキシャル基板20をこの満たされた窒
素プラズマに40分間程度さらす。
【0042】その結果、図1(b)に示すように、第1
のMgドープ層16A及び第2のMgドープ層17Aに
ドープされたアクセプタのMgが室温程度であっても活
性化するため、第1のMgドープ層16A及び第2のM
gドープ層17Aから、それぞれ低抵抗で且つ結晶性に
優れるp型クラッド層16B及びp型コンタクト層17
Bを得ることができる。
【0043】次に、図2に示すように、低抵抗化された
p型層を持つエピタキシャル基板20を金属蒸着装置
(図示せず)に投入し、p型コンタクト層17B上に、
膜厚が約100nmのNiよりなる第1の金属膜18a
及びAuよりなる第2の金属膜18bをこの順に積層し
てp側電極18を形成する。
【0044】次に、エピタキシャル基板20上のエピタ
キシャル層に対して異方性のドライエッチングを行なっ
て、n型コンタクト層13を露出させ、このn型コンタ
クト層13の露出面上に膜厚が約100nmのTiより
なる第1の金属膜19a及びAlよりなる第2の金属層
膜19bをこの順に積層してn側電極19を形成する。
【0045】その後、これら電極形成用金属膜が蒸着さ
れたエピタキシャル基板20に対して、窒素雰囲気で4
00℃程度のアニールを行なうことにより、電極形成用
金属膜と該電極形成用金属膜とそれぞれ接触する半導体
層との合金化を図る。
【0046】なお、p側電極18の合金化処理はn側電
極19を形成するよりも前に行なってもよい。
【0047】このように、本実施形態によると、第1の
Mgドープ層16A及び第2のMgドープ層17Aを窒
素プラズマにさらすことにより、アクセプタとなるMg
を活性化させるため、エピタキシャル層に熱履歴により
生じる欠陥やクラックを著しく減少させることができ
る。また、アクセプタのMgが第1のMgドープ層16
Aから活性層15に拡散する熱拡散も生じにくくなる。
その結果、半導体レーザ装置の動作特性が向上する。さ
らに、複数の基板に対して同時にアクセプタの活性化処
理を行なえるため、スループットが向上する。
【0048】また、プラズマ源は窒素ガスに限られない
が、窒素プラズマを用いると、第1のMgドープ層16
A及び第2のMgドープ層17Aからの窒素の脱離を防
止できるため、半導体レーザ装置の動作特性をさらに向
上させることができる。
【0049】図4はp側電極18とp型コンタクト層1
7Bとの間の接触抵抗率のプラズマ処理時間依存性を示
し、図5は半導体レーザ装置の抵抗率のプラズマ処理時
間依存性を示している。ここでは、接触抵抗率及び抵抗
率の測定方法としてTLM(Transmission Line Model)
法を用いている。
【0050】図4に示すように、接触抵抗率が1×10
-3Ωcm2 以下であり、p側電極18とp型コンタクト
層17Bとの接触はオーミック接触であることが分か
る。接触抵抗率は、プラズマにさらされる時間が開始か
ら30分までは処理時間の増加に伴って減少し、処理時
間が30分を越えると接触抵抗率が3.0×10-4Ωc
2 となって、ほぼ一定の値を示す。この接触抵抗率の
値は従来の半導体装置の接触抵抗率の約3分の1の値で
ある。
【0051】また、図5に示すように、半導体レーザ装
置の抵抗率は、プラズマにさらされる時間が開始から3
0分までは処理時間の増加に伴って減少し、処理時間が
30分を越えると接触抵抗率が0.4Ωcmとなって、
ほぼ一定の値を示す。この抵抗率の値も、従来の半導体
装置の抵抗率の3分の1程度の値である。
【0052】これは、本実施形態においては、加熱処理
を用いずにアクセプタを活性化させるため、p型クラッ
ド層16B及びp型コンタクト層17Bの結晶性を損な
うことなく、各p型層16B、17Bの結晶成長面内に
均一にMgが活性化し、その結果、ホールの移動度が大
きくなるからである。本願発明者らの測定結果による
と、加熱温度が600℃以上のアニール処理を用いた場
合のホールの移動度は約10cm2 /Vsecであるの
に対し、本実施形態の場合のホールの移動度は、約22
cm2 /Vsecである。
【0053】なお、本実施形態に係るプラズマ処理を加
熱しながら行なう場合には、窒素を含む各半導体層、と
りわけ活性層15、p型クラッド層16B及びp型コン
タクト層17Bの窒素原子が結晶中から脱離することを
防止するため、加熱温度を500℃以下とすることが好
ましい。
【0054】以下、本実施形態に係る製造方法を用いた
p型窒化物半導体層のアクセプタが活性化している様子
を他のいくつかの検証結果に基づいて説明する。
【0055】図6はプラズマ処理前の第2のMgドープ
層17Aとプラズマ処理後のp型コンタクト層17Bと
のフォトルミネッセンスの各測定結果を示している。図
6において、曲線A1はプラズマ処理前のフォトルミネ
ッセンス特性を表わし、曲線B1はプラズマ処理後のフ
ォトルミネッセンス特性を表わしている。フォトルミネ
ッセンス測定用の励起光源には、He−Cdレーザ光を
用いている。図6に示すように、曲線A1は、MgとH
との結合による発光波長が約680nmの発光ピークが
現われている。一方、曲線B1には、Hが解離し、アク
セプタとして活性化したMgによる発光波長が約470
nmの発光ピークが現われている。このように、プラズ
マ処理によりp型不純物のMgがアクセプタとして活性
化していることが分かる。
【0056】図7は従来のアニール処理を施したp型コ
ンタクト層と本実施形態に係るプラズマ処理を施したp
型コンタクト層17Bとのキャリア(ホール)密度のア
ニール温度依存性を示している。図7において、曲線B
2は40分間のプラズマ処理によるキャリア密度を表わ
し、破線A2は従来の基板温度が600℃のアニール処
理によるキャリア密度を表わしている。図7に示すよう
に、ホール測定によりp型コンタクト17Bのキャリア
密度を測定したところ、破線A2に示す従来の方法によ
るキャリア密度は2.2×1017cm-3程度であり、曲
線B2に示す本実施形態によるキャリア密度は2.7×
1017cm-3程度にまで増大している。このように、本
実施形態は従来の方法と比べてキャリア密度が大きくな
っていることが分かる。
【0057】また、図示はしていないが、プラズマ処理
前の第2のMgドープ層17A及び40分間のプラズマ
処理後のp型コンタクト17Bに対して、二次イオン質
量分析(SIMS)法を用いて比較したところ、プラズ
マ照射を施す前の第2のMgドープ層17Aの水素濃度
は1.8×1019cm-3であるのに対し、プラズマ処理
後のp型コンタクト層17Bの水素濃度は1.0×10
19cm-3と、第2のMgドープ層17Aと比べて水素濃
度が減少していることを確認している。また、Mgの活
性層15への拡散はみられなかった。
【0058】さらに、本実施形態に係る半導体レーザ装
置を電子顕微鏡により観察したところ、従来の半導体装
置にみられるような熱履歴による欠陥又はクラックはほ
とんどみられなかった。
【0059】このように、種々の検証結果により、本実
施形態に係る半導体装置の製造方法、特にp型窒化物半
導体の製造方法は従来の製造方法よりも格段に優れてい
ることが分かる。
【0060】従来の製造方法と比べてp型半導体層の特
性が優れるのは、次の理由による。
【0061】(1)第2のMgドープ層17Aの表面が
プラズマにさらされるため、その表面に酸化膜が形成さ
れない。
【0062】(2)プラズマにさらされることにより、
第2のMgドープ層17Aの表面に付着した汚染物が除
去されるため、清浄表面を持つp型コンタクト層17B
を得ることができる。
【0063】(3)プラズマにさられることにより、ア
ニール処理と比べて、第2のMgドープ層17Aの表面
からの水素の脱離が効率良く行なわれるため、第2のM
gドープ層17Aの表面におけるMgが従来よりも活性
化される。
【0064】なお、図2に示すp側電極18の合金化工
程においても図3に示すようなプラズマ処理装置50を
用いて、加熱温度が400℃程度で窒素雰囲気のプラズ
マアニールを行なうことが好ましい。このようにする
と、電極蒸着工程等の他の工程において、脱離した水素
が半導体層中のp型不純物と再結合するのを防止するこ
とができる。
【0065】また、アクセプタ活性化工程におけるプラ
ズマ処理工程を、このプラズマ処理による電極合金化工
程によってその一部又は全部を兼用してもよい。
【0066】また、p側電極18に水素吸蔵金属を用い
ることが好ましい。すなわち、チタン、マグネシウム、
カルシウム、ジルコニウム、ランタン、ニオブ、バナジ
ウム、ニッケル、鉄、マンガン、コバルト、クロム又は
アルミニウム、又はこれらのうちの2つ以上の合金より
なり、且つ、p型コンタクト層17Bとオーミック接触
可能なp側電極18を形成すればよい。このようにする
と、プラズマ処理によるアクセプタ活性化工程におい
て、p型半導体層から脱離した水素を水素吸蔵金属より
なるp側電極18が吸着するため、p型半導体層から脱
離した水素が半導体層中のp型不純物と再結合すること
をより確実に防止できる。
【0067】(第2の実施形態)以下、本発明に係る第
2の実施形態について図面を参照しながら説明する。
【0068】図8(a)、(b)及び図9は本発明の第
2の実施形態に係るダブルヘテロ接合を有する窒化物半
導体レーザ装置の製造方法を示す工程順の断面構成を示
している。図8(a)、(b)及び図9において、図1
(a)、(b)及び図2に示す構成部材と同一の構成部
材には同一の符号を付すことにより説明を省略する。
【0069】図8(a)に示すように、例えばMOVP
E法を用いて、第1の実施形態と同様に、サファイアよ
りなる基板11上に、第2のMgドープ層17Aまでを
成長させてエピタキシャル基板20を得る。その後、ス
パッタ法又は蒸着法等を用いて、第2のMgドープ層1
7Aの上に、膜厚が50nm〜100nm程度の水素吸
蔵金属又は水素吸蔵合金よりなる水素吸着膜21を形成
する。
【0070】次に、アクセプタ活性化工程において、水
素吸着膜21が形成されたエピタキシャル基板20を図
3に示すプラズマ処理装置50に投入し、投入されたエ
ピタキシャル基板20を40分間程度の窒素プラズマに
さらす。これにより、図8(b)に示すように、p型不
純物のMgが活性化することにより、第1のMgドープ
層16Aからp型クラッド層16Bが得られ、第2のM
gドープ層17Aからp型コンタクト層17Bが得られ
る。このとき、第2のMgドープ層17Aの上に水素吸
着膜21が形成されているため、第1のMgドープ層1
6A及び第2のMgドープ層17Aから脱離した水素が
水素吸着膜21に吸着される。このため、エピタキシャ
ル基板20の各半導体層中のp型不純物と脱離した水素
との再結合を防止できる。
【0071】次に、図9に示すように、p側電極18を
所定の形状にパターニングする際に、水素吸着膜21に
対しても、p側電極18と同一形状のパターニングを施
す。その後、窒素雰囲気における400℃程度のアニー
ルを行なうことにより、p側電極18及び水素吸着膜2
1とp型コンタクト層17Bとの合金化処理を行なう。
この合金化処理はp側電極18のパターニングの前であ
ってもよい。
【0072】また、この合金化工程においても、プラズ
マ処理装置50を用いて、加熱温度が400℃程度で窒
素雰囲気のプラズマアニールを行なうことが好ましい。
このようにすると、電極蒸着工程等の他の工程におい
て、水素が半導体層中のp型不純物と再結合することを
防止できる。
【0073】さらに、アクセプタ活性化工程におけるプ
ラズマ処理工程を、このプラズマ処理による電極合金化
工程によってその一部又は全部を兼用してもよい。
【0074】第1の実施形態又は第2の実施形態におけ
る構成部材を以下のように置き換えてもよい。
【0075】基板11にサファイアを用いたが、炭化珪
素(SiC)、スピネル又はGaNよりなる基板を用い
てもよい。
【0076】基板11と該基板上に成長する窒化物半導
体との格子不整合を緩和するバッファ層12には、Al
Nに代えてGaNを用いてもよい。
【0077】p型半導体層の例として、GaN及びAl
GaNを用いたが、Mgを添加したInz Ga1-z
(但し、zは0<z≦1である。)でも同様にMgのア
クセプタとしての活性化率を向上させることができる。
【0078】アクセプタとなるp型不純物はMgに限ら
ず、亜鉛(Zn)、カルシウム(Ca)、ストロンチウ
ム(Sr)、ベリリウム(Be)、カドミウム(C
d)、水銀(Hg)又はリチウム(Li)であってもよ
い。
【0079】p側電極18は、ニッケル(Ni)、鉄
(Fe)、銅(Cu)、クロム(Cr)、タンタル(T
a)、バナジウム(V)、マンガン(Mn)、アルミニ
ウム(Al)、銀(Ag)、パラジウム(Pd)、イリ
ジウム(Ir)、金(Au)及び白金(Pt)のうちの
少なくとも1つの金属単体、2層以上の金属単体よりな
る積層体又は2つ以上の金属を含む合金を用いてもよ
い。
【0080】なお、各実施形態においては、互いに異な
る組成を持つ複数のIII 族窒化物半導体層を積層してな
る半導体装置としてダブルへテロ型半導体レーザ装置を
例に挙げたが、これは一例に過ぎず、本発明は、p型窒
化物半導体を有する半導体装置のすべてに適用できる。
【0081】また、プラズマ処理装置50のプラズマ生
成方式を、RF方式としたが、ECR方式やホットウォ
ール方式等、エピタキシャル基板20が均一なプラズマ
にさらされる方式であればよい。
【0082】
【発明の効果】本発明に係る半導体装置の製造方法によ
ると、不純物をドープした窒化物半導体層をプラズマに
さらすことにより、p型で且つ低抵抗のp型半導体層を
得るため、得られたp型半導体層に熱履歴による欠陥や
クラックが生じることがなく、p型半導体層から他の半
導体層中に不純物が拡散することもない。その上、基板
1枚当たりの処理時間が短くできると共に、複数の基板
に対して並行処理できるため、処理効率の向上を図るこ
とができる。その結果、高品位で低抵抗のp型窒化物半
導体層を短時間で形成できる。
【0083】また、得られたp型半導体層とp側電極と
の間に低抵抗のオーミック接触が可能となり、半導体装
置の抵抗率を低減できるため、半導体装置の動作特性を
改善できる。
【図面の簡単な説明】
【図1】(a)及び(b)は本発明の第1の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図2】本発明の第1の実施形態に係る半導体装置の製
造方法を示す工程順の構成断面図である。
【図3】本発明の第1の実施形態に係る半導体装置の製
造方法に用いるプラズマ処理装置を示す模式的構成断面
図である。
【図4】本発明の第1の実施形態に係る半導体装置の製
造方法におけるp側電極とp型半導体層との間の接触抵
抗率のプラズマ処理時間依存性を表わすグラフである。
【図5】本発明の第1の実施形態に係る半導体装置の製
造方法を用いて得られた半導体装置の抵抗率のプラズマ
処理時間依存性を表わすグラフである。
【図6】本発明の第1の実施形態に係る半導体装置の製
造方法におけるプラズマ処理前の半導体層とプラズマ処
理後の半導体層とのフォトルミネッセンス強度を表わす
グラフである。
【図7】本発明の第1の実施形態に係る半導体装置の製
造方法におけるプラズマ処理後の半導体層と従来のアニ
ール処理を施した半導体層とのキャリア密度のアニール
温度依存性を表わすグラフである。
【図8】(a)及び(b)は本発明の第2の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図9】本発明の第2の実施形態に係る半導体装置の製
造方法を示す工程順の構成断面図である。
【図10】従来の半導体装置を示す部分的な構成断面図
である。
【符号の説明】
11 基板 12 バッファ層 13 n型コンタクト層 14 n型クラッド層 15 活性層 16A 第1のMgドープ層 17A 第2のMgドープ層 16B p型クラッド層 17B p型コンタクト層 18 p側電極 18a 第1の金属膜 18b 第2の金属膜 19 n側電極 19a 第1の金属膜 19b 第2の金属膜 20 エピタキシャル基板 21 水素吸着膜 50 プラズマ処理装置 51 真空槽 52A 吸気孔 52B 排気孔 53A 上部電極 53B 下部電極 54 整合器 55 RF電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 真嗣 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 油利 正昭 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板の上に、不純物を含むIII 族窒化物
    よりなる半導体層を形成する第1の工程と、 前記基板の温度を約600℃以下に保ちながら、前記半
    導体層をプラズマにさらすことにより、前記半導体層の
    導電型をp型とする第2の工程とを備えていることを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第2の工程よりも後に、 前記半導体層の上に金属よりなるp側電極を形成する第
    3の工程をさらに備えていることを特徴とする請求項1
    に記載の半導体装置の製造方法。
  3. 【請求項3】 前記第3の工程は、前記p側電極を形成
    した後、前記p側電極に対して温度が約400℃以下の
    熱処理を行なう工程を含むことを特徴とする請求項2に
    記載の半導体装置の製造方法。
  4. 【請求項4】 前記第3の工程は、前記p側電極を形成
    した後、前記半導体層をプラズマにさらす工程を含むこ
    とを特徴とする請求項2に記載の半導体装置の製造方
    法。
  5. 【請求項5】 前記プラズマは、RF方式、ECR方式
    又はホットウォール方式により生成されることを特徴と
    する請求項1又は4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記プラズマは窒素プラズマを含むこと
    を特徴とする請求項1又は4に記載の半導体装置の製造
    方法。
  7. 【請求項7】 前記不純物は、マグネシウム、亜鉛、カ
    ルシウム、ストロンチウム、ベリリウム、カドミウム、
    水銀又はリチウムを含むことを特徴とする請求項1又は
    4に記載の半導体装置の製造方法。
  8. 【請求項8】 基板の上に、不純物を含むIII 族窒化物
    よりなる半導体層を形成する第1の工程と、 前記半導体層の上に金属よりなるp側電極を形成する第
    2の工程と、 前記基板の温度を約600℃以下に保ちながら、前記半
    導体層をプラズマにさらすことにより、前記半導体層の
    導電型をp型とする第3の工程とを備えていることを特
    徴とする半導体装置の製造方法。
  9. 【請求項9】 前記金属は、ニッケル、鉄、銅、クロ
    ム、タンタル、バナジウム、マンガン、アルミニウム、
    銀、パラジウム、イリジウム、金又は白金よりなること
    を特徴とする請求項8に記載の半導体装置の製造方法。
  10. 【請求項10】 前記金属は、水素吸蔵金属であって、
    チタン、マグネシウム、カルシウム、ジルコニウム、ラ
    ンタン、ニオブ、バナジウム、ニッケル、鉄、マンガ
    ン、コバルト、クロム又はアルミニウムを含むことを特
    徴とする請求項8に記載の半導体装置の製造方法。
  11. 【請求項11】 前記第2の工程は、前記p側電極を形
    成するよりも前に、前記半導体層の上に水素吸蔵金属よ
    りなる水素吸着層を形成する工程を含むことを特徴とす
    る請求項8に記載の半導体装置の製造方法。
  12. 【請求項12】 前記水素吸蔵金属は、チタン、マグネ
    シウム、カルシウム、ジルコニウム、ランタン、ニオ
    ブ、バナジウム、ニッケル、鉄、マンガン、コバルト、
    クロム又はアルミニウムを含むことを特徴とする請求項
    11に記載の半導体装置の製造方法。
  13. 【請求項13】 前記プラズマは窒素プラズマ含むこと
    を特徴とする請求項8に記載の半導体装置の製造方法。
JP24425799A 1998-09-09 1999-08-31 半導体装置の製造方法 Expired - Fee Related JP3794876B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25499698 1998-09-09
JP32635298 1998-11-17
JP10-254996 1998-11-17
JP10-326352 1998-11-17

Publications (2)

Publication Number Publication Date
JP2000216164A true JP2000216164A (ja) 2000-08-04
JP3794876B2 JP3794876B2 (ja) 2006-07-12

Family

ID=26541966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24425799A Expired - Fee Related JP3794876B2 (ja) 1998-09-09 1999-08-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6117700A (ja)
JP (1) JP3794876B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351925A (ja) * 2000-04-04 2001-12-21 Sony Corp p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
JP2002026389A (ja) * 2000-07-10 2002-01-25 Showa Denko Kk p型窒化ガリウム系化合物半導体の作製方法、窒化ガリウム系化合物半導体発光素子の作製方法および窒化ガリウム系化合物半導体発光素子
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2004281885A (ja) * 2003-03-04 2004-10-07 Shurai Kagi Kofun Yugenkoshi p型半導体層活性化方法
JP2005033212A (ja) * 2003-07-11 2005-02-03 Samsung Electronics Co Ltd 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
WO2008152944A1 (ja) * 2007-06-11 2008-12-18 Showa Denko K.K. Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2010537436A (ja) * 2007-08-31 2010-12-02 ラティス パワー (チアンシ) コーポレイション 低温でp型III−V窒化物半導体材料に低抵抗率オーム接点を製作する方法
JP2012104649A (ja) * 2010-11-10 2012-05-31 Nichia Chem Ind Ltd 半導体素子
JP2016509753A (ja) * 2013-01-24 2016-03-31 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体発光デバイスにおけるpコンタクト抵抗の制御

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
EP1928034A3 (en) * 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
US7056755B1 (en) * 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
JP3568112B2 (ja) * 1999-12-27 2004-09-22 豊田合成株式会社 半導体基板の製造方法
EP1727189A2 (en) * 1999-12-27 2006-11-29 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
DE10060439A1 (de) * 2000-12-05 2002-06-13 Osram Opto Semiconductors Gmbh Kontaktmetallisierung für GaN-basierende Halbleiterstrukturen und Verfahren zu deren Herstellung
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6665329B1 (en) * 2002-06-06 2003-12-16 Sandia Corporation Broadband visible light source based on AllnGaN light emitting diodes
US7538361B2 (en) * 2003-03-24 2009-05-26 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light emitting device having the same, and LED lamp
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
KR20050032159A (ko) 2003-10-01 2005-04-07 삼성전기주식회사 질화갈륨계 반도체 발광 소자 및 그 제조방법
KR100506736B1 (ko) * 2003-10-10 2005-08-08 삼성전기주식회사 질화갈륨계 반도체 발광 소자 및 그 제조방법
TWI307175B (en) * 2006-01-11 2009-03-01 Ind Tech Res Inst Non-substrate light emitting diode and fabrication method thereof
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100514558C (zh) * 2007-12-10 2009-07-15 厦门大学 一种p-GaN低阻欧姆接触的制备方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Soi基板の作製方法
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100471A (ja) * 1981-12-09 1983-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH069258A (ja) * 1991-03-07 1994-01-18 Nippon Cement Co Ltd 超高流動コンクリート
JP2803741B2 (ja) * 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH06350137A (ja) * 1993-06-08 1994-12-22 Toyoda Gosei Co Ltd 窒素−3族元素化合物半導体発光素子
JPH08213656A (ja) * 1995-11-29 1996-08-20 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH10144960A (ja) * 1996-11-08 1998-05-29 Nichia Chem Ind Ltd p型窒化物半導体の製造方法及び窒化物半導体素子
JP3309745B2 (ja) * 1996-11-29 2002-07-29 豊田合成株式会社 GaN系化合物半導体発光素子及びその製造方法
TW329058B (en) * 1997-03-20 1998-04-01 Ind Tech Res Inst Manufacturing method for P type gallium nitride

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351925A (ja) * 2000-04-04 2001-12-21 Sony Corp p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
JP2002026389A (ja) * 2000-07-10 2002-01-25 Showa Denko Kk p型窒化ガリウム系化合物半導体の作製方法、窒化ガリウム系化合物半導体発光素子の作製方法および窒化ガリウム系化合物半導体発光素子
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2004281885A (ja) * 2003-03-04 2004-10-07 Shurai Kagi Kofun Yugenkoshi p型半導体層活性化方法
JP2005033212A (ja) * 2003-07-11 2005-02-03 Samsung Electronics Co Ltd 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
JP2011151426A (ja) * 2003-07-11 2011-08-04 Samsung Led Co Ltd 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
WO2008152944A1 (ja) * 2007-06-11 2008-12-18 Showa Denko K.K. Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
US8097482B2 (en) 2007-06-11 2012-01-17 Showa Denko K.K Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
JP2010537436A (ja) * 2007-08-31 2010-12-02 ラティス パワー (チアンシ) コーポレイション 低温でp型III−V窒化物半導体材料に低抵抗率オーム接点を製作する方法
JP2012104649A (ja) * 2010-11-10 2012-05-31 Nichia Chem Ind Ltd 半導体素子
JP2016509753A (ja) * 2013-01-24 2016-03-31 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体発光デバイスにおけるpコンタクト抵抗の制御

Also Published As

Publication number Publication date
JP3794876B2 (ja) 2006-07-12
US6117700A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
JP3794876B2 (ja) 半導体装置の製造方法
US6475923B1 (en) Group III nitride compound semiconductor thin film and deposition method thereof, and semiconductor device and manufacturing method thereof
JP3344257B2 (ja) 窒化ガリウム系化合物半導体及び素子の製造方法
US7498611B2 (en) Transparent electrode for semiconductor light-emitting device
JP3365607B2 (ja) GaN系化合物半導体装置及びその製造方法
EP2568512A1 (en) Nitrogen compound semiconductor light emitting element and manufacturing method thereof
JPH09293897A (ja) 半導体素子とその製造方法
JP2000286448A (ja) Iii族窒化物系化合物半導体発光素子
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
US7537944B2 (en) Method for manufacturing p-type group III nitride semiconductor, and group III nitride semiconductor light-emitting device
US20030124877A1 (en) Method of heat-treating nitride compound semiconductor layer and method of producing semiconductor device
JP2006278554A (ja) AlGaN系深紫外発光素子およびその製造方法
JP3233139B2 (ja) 窒化物半導体発光素子及びその製造方法
JPH11145518A (ja) 窒化ガリウム系化合物半導体の製造方法
JPH11177134A (ja) 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JPH10294490A (ja) p型窒化ガリウム系化合物半導体、その製造方法および青色発光素子
JP2919788B2 (ja) 半導体装置、半導体装置の製造方法、及び窒化ガリウム系半導体の成長方法
JP2000315818A (ja) 半導体装置の製造方法
JP2000058919A (ja) 半導体素子及びその製造方法
JP4652530B2 (ja) 窒化ガリウム系化合物半導体発光素子の作製方法
JP3836245B2 (ja) 窒化ガリウム系化合物半導体素子
JPH11177135A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP3480297B2 (ja) 半導体素子
US6774025B2 (en) Method for producing group III nitride compound semiconductor light-emitting element
JPH11354458A (ja) p型III−V族窒化物半導体およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees