JP2016509753A - 半導体発光デバイスにおけるpコンタクト抵抗の制御 - Google Patents

半導体発光デバイスにおけるpコンタクト抵抗の制御 Download PDF

Info

Publication number
JP2016509753A
JP2016509753A JP2015554279A JP2015554279A JP2016509753A JP 2016509753 A JP2016509753 A JP 2016509753A JP 2015554279 A JP2015554279 A JP 2015554279A JP 2015554279 A JP2015554279 A JP 2015554279A JP 2016509753 A JP2016509753 A JP 2016509753A
Authority
JP
Japan
Prior art keywords
metal
type region
contact
region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015554279A
Other languages
English (en)
Other versions
JP6340016B2 (ja
Inventor
ヘンリー チョイ,クウォン−ヒン
ヘンリー チョイ,クウォン−ヒン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2016509753A publication Critical patent/JP2016509753A/ja
Application granted granted Critical
Publication of JP6340016B2 publication Critical patent/JP6340016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本発明の実施形態によるデバイスは、n型半導体領域(16)とp型半導体領域(12)との間に配置された発光領域(14)を含んだ半導体デバイス構造(10)を含む。半導体デバイス構造(10)の成長方向に垂直なp型半導体領域(12)の表面が、第1部分及び第2部分を含む。第1部分は第2部分より低導電性である。当該デバイスは更に、p型半導体領域(12)上に形成されたpコンタクト(21)と、n型半導体領域(16)上に形成されたnコンタクト(26)とを含む。pコンタクト(21)は、コンタクトメタル層(20)及び遮断材料層(24)を含む。遮断材料層(24)は上記第1部分の上に配置され、上記第2部分の上には遮断材料層(24)は配置されない。

Description

本発明は、III族窒化物デバイスにおいてpコンタクト抵抗を制御する方法、及び該方法の実施形態に従って形成されるデバイスに関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード(LED)、共振器型(resonant cavity)発光ダイオード(RCLED)、垂直共振器面発光レーザ(VCSEL)及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、III−V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、ボロン、及び窒素の二元、三元、四元及び五元合金を含む。典型的に、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD)、分子線エピタキシー(MBE)又はその他のエピタキシャル技術により、サファイア、炭化シリコン(シリコンカーバイド)、III族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック(積層体)をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばSiでドープされた1つ以上のn型層と、該1つ以上のn型層上に形成された活性領域内の1つ以上の発光層と、活性領域上に形成された、例えばMgでドープされた1つ以上のp型層とを含んでいる。これらn型領域及びp型領域の上に、電気コンタクトが形成される。
Wampler等によって非特許文献1に記載されているように、“有機金属気相エピタキシー(MOVPE)によって成長されるMgドープGaNは、成長中に組み込まれる水素(H)によるアクセプタのパッシベーション(不動態化)に起因して低い導電率を有する。このパッシベーションは、電気的に中性なMg−H錯体の形成を介して起こる。デバイスに必要なp型導電性は、材料からHを解き放つものである熱アニールによる、成長後のMgの活性化によって達成される。しかしながら、Mgアクセプタを活性化するために必要な高いアニール温度[700℃超・・・]はデバイス製造を複雑化する。・・・活性化は、GaN表面が金属膜で被覆されるとき、又はアニールが酸化環境で行われるとき、より低い温度で起こる。”
Wampler等,"Hydrogen release from magnesium-doped GaN with clean ordered surfaces",J.Appl.Phys.,2003年、第94巻,第9号,第5682頁
本発明の1つの目的は、デバイスの性能を向上させるように導電率が工学設計され得るようなp型領域を含んだデバイスを提供することである。
本発明の実施形態によるデバイスは、n型領域とp型領域との間に配置された発光層を含んだ半導体構造を含む。半導体構造の成長方向に垂直なp型領域の表面が、第1部分及び第2部分を含む。第1部分は第2部分より低導電性である。当該デバイスは更に、p型領域上に形成されたpコンタクトを含む。pコンタクトは、反射体及び遮断材料を含む。遮断材料は上記第1部分の上に配置される。上記第2部分の上には遮断材料は配置されない。
本発明の実施形態による方法は、n型領域とp型領域との間に配置された発光層を有するIII族窒化物構造内のp型領域を部分的に活性化することを含む。p型領域を部分的に活性化した後に、p型領域の上に金属pコンタクトが形成される。金属pコンタクトは、第1の金属及び第2の金属を含む。第1の金属は反射性である。金属pコンタクトを形成した後に、p型領域が更に活性化される。
pコンタクトを形成する方法を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 p型半導体層上のpコンタクト層の構成を例示する図である。 フリップチップデバイスを例示する図である。 p型半導体層の一部の上に形成された遮断材料を含むフリップチップデバイスを例示する図である。 金属接合パッドを含むフリップチップデバイスを例示する図である。 金属接合パッドとp型半導体層の一部の上に形成された遮断材料とを含むフリップチップデバイスを例示する図である。
以下の例では、半導体発光デバイスは、青色光又はUV光を発するIII族窒化物LEDであるが、例えばレーザダイオードなどのLED以外の半導体発光デバイスや、成長後の活性化を要するその他の材料系からなる半導体発光デバイスが使用されてもよい。
本発明の実施形態においては、デバイスの様々な部分の導電率を工学設計するために、p型III族窒化物材料を活性化するための成長後(ポスト成長)処理を用いる。図1は、本発明の実施形態に従ったpコンタクトを形成する方法を例示している。ステップ2にて、III族窒化物半導体デバイス構造が部分的に活性化される。III族窒化物半導体デバイス構造のp型領域が、アニールによって、あるいは水素を除去する何らかのその他の好適技術によって部分的に活性化される。
III族窒化物半導体構造は、技術的に知られているように、成長基板の上に成長される。成長基板は、例えばサファイア、SiC、Si、GaN又は複合基板など、如何なる好適基板であってもよい。半導体構造は、n型領域とp型領域との間に挟まれた発光領域又は活性領域を含む。先ずn型領域が成長され得る。n型領域は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、n型あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層及び/又は成長基板の除去を容易にするように設計される層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるn型、若しくはp型であってもよい、デバイス層とを含み得る。n型領域上に、発光領域又は活性領域が成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。次いで、発光領域上に、p型領域が成長され得る。n型領域と同様に、p型領域は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、該複数の層は、意図的にはドープされていない層又はn型層を含んでいてもよい。p型領域に成長される最後の層は、MgドープされたGaN層であることが多く、その上に金属コンタクトが形成される。このような層を、p型コンタクト層と称し得る。
III族窒化物半導体デバイス構造のp型領域が、ステップ2にて、アニールによって、あるいは水素を除去する何らかのその他の好適技術によって部分的に活性化される。背景技術のセクションで参照したような従来の完全なアニールは、例えば、550℃のチャンバー内で1時間、構造を加熱するものとし得る。ステップ2で参照される部分的な活性化は、より低い温度での、若しくはより短い時間の、又はより短い時間とより低い温度との組み合わせでの、アニール工程とし得る。例えば、ステップ2において、半導体構造のアニールは、500℃のチャンバー内で1時間又は550℃のチャンバー内で30分だけ半導体構造を加熱することによって行われ得る。ステップ2での部分的な活性化の後、pコンタクト構造が上に形成されるp型層のシート抵抗は、完全なアニール後の同じp型層のシート抵抗の2倍であり得る。ステップ2の部分的な活性化の後において、部分的に活性化されたp型コンタクト層の上に置かれた金属層は、十分に低いコンタクト抵抗を持つpコンタクトを形成することができない。部分的活性化アニール中の水素除去の程度は、アニール工程の温度、アニール工程の長さ、アニール工程中の酸素ガス流量及び窒素ガス流量を調整することによって調整され得る。
図1のステップ4にて、ステップ2で記述した部分的な活性化の後、半導体構造のp型領域の上に1つ以上のコンタクト層が形成される。コンタクト層は金属であることが多いが、必ずしもそうである必要はない。コンタクト層は、コンタクトメタル、ゲッターメタル、及び遮断材料を含み得る。コンタクトメタル、ゲッターメタル及び遮断材料の何れも、単一の金属層、単一の合金層、又は多層スタックとし得る。これら3つの層の具体的な構成については後述する。コンタクトメタル、ゲッターメタル及び遮断材料は、概して、ステップ4で堆積された後にパターニングされる。
コンタクトメタルは、p型コンタクト層とオーミックコンタクトを形成する。一部の実施形態において、例えばフリップチップLEDの場合、コンタクトメタルは反射体でもある。好適なコンタクトメタルの例は、銀及び多層ニッケル銀構造を含む。
ゲッターメタルは水素をゲッタリング(除去)する。ゲッターメタルは、コンタクトメタルと合金を形成しないが、ゲッターメタルの酸化物を用いて水素をゲッタリングしてもよい。好適なゲッターメタルの例は、Co、Ni、Fe、Cu、又はCo、Ni、Fe、Cuの合金、又は多層スタックを含む。
遮断材料は、例えば、それが十分に密であって酸素に侵入され得ないことにより、あるいは、それがゲッターメタル上で優先的に酸素と反応することにより、実質的に酸素を通さない。遮断材料は金属とし得る。好適な遮断メタルの例は、Co、Ni、Fe、Cu、Ti、W、Pt、Au、Ir、Ru、又はCo、Ni、Fe、Cu、Ti、W、Pt、Au、Ir、Ruの合金、又はCo、Ni、Fe、Cu、Ti、W、Pt、Au、Ir、若しくはRuで構成される多層スタックを含む。他の例では、遮断メタルの代わりに、例えばインジウム錫酸化物、酸化亜鉛、インジウム亜鉛酸化物、フッ素ドープされた酸化錫、又はアルミニウムドープされた酸化亜鉛などの、導電性酸化物が遮断材料として使用され得る。アニールによる活性化は一般的に酸化環境においていっそう効果的であるので、遮断材料は実質的に、水素が解放されることを防止し、あるいは水素がp型半導体材料から解放されることを阻止する。従って、遮断材料の下のp型材料は一般に、乏しい導電性を示す。
コンタクトメタル、ゲッターメタル及び遮断材料が形成された後、従来のpコンタクトの一部であって技術的に知られたものであるその他の金属層が形成されてもよい。例えば、pコンタクト内のその他の層のうちの1つ以上のエレクトロマイグレーションを防止するガードメタルが、コンタクトメタル、ゲッターメタル及び/又は遮断材料の上に形成されてもよい。具体的には、エレクトロマイグレーションを防止するために、コンタクトメタル、ゲッターメタル及び/又は遮断材料の後に、TiW又はTiW:Nのガードメタルが形成され得る。
図1のステップ6にて、ステップ4でコンタクト層が形成された後に、p型半導体材料を更に活性化するために構造が処理される。如何なる好適活性化技術を用いてもよい。ステップ6での活性化は概して第2のアニールであり、例えば、200−400℃のチャンバー内で30分にわたって構造を加熱することによる。ステップ6での第2のアニールはしばしば、ステップ2での第1のアニールより低い温度で行われる。p型半導体材料の活性化量は、第2のアニール工程の温度、第2のアニール工程の長さ、第2のアニール工程中の酸素ガス流量及び/又は窒素ガス流量を調整することによって調整され得る。一部の実施形態において、ステップ6での第2のアニール工程の条件は、ステップ2で達成される活性化量に依存する。ステップ2でp型材料が僅かにしか活性化されない場合、ステップ2でp型材料がもっと多く活性化される場合と比較して、より高温でのアニール又はより長いアニールがステップ6で実行され得る。例えば、ステップ2でp型材料が部分的にのみ活性化される場合、ステップ6でのアニールは、上述の200−400℃アニールより50℃から100℃高い温度で、且つ/或いは上述の30分より10分から1時間長い時間にわたって実行され得る。
図2、3、4、5、6、7、及び8は、コンタクトメタル、ゲッターメタル及び遮断材料の具体的な構成を例示している。図2、3、4、5、6、7、及び8の各々に、半導体構造10の一部が示されている。半導体構造は、p型領域12とn型領域16との間に配置された発光領域又は活性領域14を含んでいる。発光領域14は一般に、少なくとも1つのInGaN発光層を含む。典型的に、半導体構造の頂面にあるp型半導体材料はGaNである。
図2、3、及び4は、遮断材料を有さずに、コンタクトメタル20及びゲッターメタル22を含んでいる。遮断材料がない場合、p型領域12の横方向の広がり全体が同じコンタクト抵抗を有するという意味で、pコンタクト抵抗は空間依存性を有しない。活性化の程度は、(i)金属が堆積される前のエピタキシャル材料の活性化の程度、(ii)金属層20及び22を形成した後の活性化の程度、(iii)図1のブロック6での活性化中のゲッター層22の酸化の程度、及び(iv)コンタクトメタル20に対するゲッター層22の位置によって制御されることができる。図2では、ゲッターメタル22がp型領域12とコンタクトメタル20との間に配置されるよう、ゲッターメタル22がp型半導体材料12と直に接触して配置されている。図3では、コンタクトメタル20がp型半導体材料12と直に接触するよう、ゲッターメタル22がコンタクトメタル20の中に配置されている。図4では、コンタクトメタル20がp型半導体材料12と直に接触するとともに、ゲッターメタル22が、コンタクトメタル20の頂面、すなわち、p型半導体材料12とは反対側のコンタクトメタル20の表面、の上に配置されている。
ステップ6での活性化がアニール工程による場合、ゲッターメタル22は、アニール工程中にチャンバー内に酸素を流すことによって、アニール工程中に酸化され得る。ゲッターメタル22が図4においてのようにコンタクトメタルの頂部上にあるとき、ゲッターメタル22は容易に酸化される。ゲッターメタル22が図2及び3においてのように埋め込まれているとき、酸素は一般に、ゲッターメタル22を覆うコンタクトメタル20内の粒界を通ってなおもゲッターメタルに到達する。酸化の程度は、アニール温度によって、アニール継続時間によって、アニール中にチャンバーに流入される酸素の量によって、p型領域の表面からのゲッターメタルの距離によって、且つ/或いはゲッターメタルの電気陰性度によって制御されることができる。
図5は、コンタクトメタル20及び遮断材料24を含んでいるが、ゲッターメタルを含んでいない。上に列挙した技術(i)及び(ii)により、遮断材料24の下のp型半導体材料におけるコンタクト抵抗を、その他のp型半導体領域に対して調整(チューニング)することができる。例えば、コンタクトメタル20及び遮断材料24を形成する前に半導体材料を乏しく活性化し、その後、コンタクトメタル20及び遮断材料24を堆積してパターニングした後に半導体構造を更に活性化することによって、遮断材料24の下のp型半導体材料を、低い導電率を有するように作製することができる。遮断層の下の半導体材料は、水素が半導体構造から除去されることを遮断材料24が阻むので、低い導電率を有するが、遮断材料24の領域内のコンタクトメタル20の光反射率は一般に、遮断材料24の下のこの低導電率材料によって影響されない。遮断材料24の下の、より低い導電率の領域52と、遮断材料が形成されないところの、より高い導電率の領域54という、p型半導体材料内の2つの隣接し合う領域が形成される。例えば低導電率p型クラッド層とそれに続く高導電率p型コンタクト層などの、順次に成長される異なる導電率の2つのp型層と異なり、異なる導電率の2つの領域52及び54は、順次に成長されたp型層の場合においてのように縦方向で互いに隣接してではなく、横方向で互いに隣接して配置される。換言すれば、遮断材料24を含んだここに記載のデバイスにおいては、成長方向に垂直な、p型半導体材料の表面が、より低導電率の第1の部分と、より高導電率の第2の部分とを含む。
図6、7、及び8は、コンタクトメタル20、ゲッターメタル22、及び遮断材料24を含んでいる。遮断材料24及びゲッターメタル22の双方を含むデバイスにおいては、上に列挙した技術(i)−(iv)により、遮断材料24の下のp型半導体材料の導電率を、その他のp型半導体材料に対して調整(チューニング)することができる。例えば、コンタクトメタル20、ゲッターメタル22、及び遮断材料24を形成する前に半導体材料を乏しく活性化し、その後、コンタクトメタル20、ゲッターメタル22、及び遮断材料24を堆積してパターニングした後に半導体構造を更に活性化することによって、遮断材料24の下のp型半導体材料を、低い導電率を有するように作製することができる。遮断材料24の下のp型半導体材料は、水素が半導体構造から除去されること及びゲッター層22が酸化することを遮断材料24が阻むので、乏しい導電率を有する。コンタクトメタル20の光反射率は典型的に、遮断材料24の下のこの低導電率材料によって影響されない。
図6、7、及び8に例示される構造におけるゲッターメタル22の使用は、コンタクト内のその他の層の設計に幾らかの融通性をもたらす。例えば、図2、3、6、及び7に例示される構造において埋込ゲッターメタル22がないと、所与のアニール条件及び時間ではコンタクトメタル20をあまり厚くすることができない。何故なら、p型材料を活性化するために除去されなければならない水素は、或る特定の厚さのコンタクトメタル20しか通り抜けることができないからである。ゲッターメタル22がないと、コンタクトメタル20が厚すぎる場合に、遮断材料24の効果が感じられない。ゲッターメタル22は図7においてのようにコンタクトメタル20の中央にあり得るので、コンタクトメタル20を、ゲッターメタル22なしでの厚さの約2倍にすることができる。何故なら、酸素が構造の頂面からゲッターメタル22に到達することができ、且つ水素が半導体12からゲッターメタル22に拡散することができるからである。さらに、ゲッターメタル22及び遮断材料24の双方の存在は、以下のような遮断層の使用、すなわち、単独では水素除去を阻止するのに十分なほど密になり得ないが、単にゲッターメタルより容易に酸化可能であることにより、遮断材料24の下のゲッターメタル22の部分が酸化されることを防止することによって水素除去を抑制あるいは防止することができる遮断層の使用を可能にする。この場合、遮断材料24の下のゲッターメタル22は酸化されることができないので、遮断材料24の下のp型半導体層12は概して低導電率を示すことになる。
ゲッターメタル22及び遮断材料24は概して、p型材料を活性化するためのみに使用される。ゲッターメタル22及び遮断材料24は、完成後のデバイスを動作させる必要はない。デバイスを動作させることには必要とされないが、ゲッターメタル22及び遮断材料24は概して、図1及びそれに伴う文章に記載される活性化の後のデバイス内に残存する。一部の実施形態において、特に図4、5、6、7、及び8においてのようにゲッターメタル22及び/又は遮断材料24がコンタクトメタル20の頂部上に形成される場合、図1に記載の活性化の後に、例えば選択エッチングによって、遮断材料24及びゲッターメタル22の一方又は双方を除去してもよい。
図9、10、11、及び12は、異なる導電率の領域を有するp型領域を形成できることの応用を例示している。
図9及び10は、フリップチップデバイスを例示している。p型領域12及び活性領域14の一部がエッチング除去されて、nコンタクト26が上に形成されるn型領域16の部分を露出させるメサ25が形成されている。このデバイスは、nコンタクト26及びpコンタクト21が半導体構造の底部にあるように、半導体構造10の成長方向に対してひっくり返されている。成長基板が除去され、n型領域16の露出面18が、光取り出しを向上させるようにテクスチャ加工されている。デバイスから取り出される光の大部分が、テクスチャ表面18を通して取り出される。
図9に例示されるデバイスでは、遮断層が存在しないので、p型領域12の導電率はp型領域全体で実質的に同じであり、それ故に、活性領域14の全体で均等に光が生成される。図9に例示されるように、テクスチャ表面18に入射し且つ散乱されて半導体構造内に戻されるメサ25の端部付近で生成される光90は、nコンタクト26によって吸収される虞がある。
図10に例示されるデバイスでは、メサ25付近の領域に遮断材料24が形成されている。図1のブロック6での活性化中、遮断材料24に位置が揃ったp型領域12からは水素が除去されないことになり、故に、この領域は乏しい導電率を呈することになる。pコンタクト21からの電流が優先的に、この乏しい導電率の領域から離れて注入され、それ故に、この領域ではあまり光が生成されないが、pコンタクト21はこの領域でもなお反射性である。図10に例示されるように、遮断材料24から離れて生成される光100は、吸収される可能性は低く、テクスチャ表面18を通して半導体構造から取り出される可能性の方が高い。
図11及び12は、大きい金属接合パッド110及び112を有するフリップチップデバイスを例示している。図11及び12に例示される構造のヒートシンキング容量は、領域ごとに異なり得る。例えば、図11及び12に例示される構造は、pコンタクト21に電気的に接続された金属接合パッド110と、nコンタクト114に電気的に接続された金属接合パッド112という、2つの金属接合パッドを含んでいる。これらの接合パッドは、互いから及びデバイス上のその他の構造から、誘電体領域118によって及び2つの接合パッド110と112との間の間隙116によって、電気的にアイソレートされている。接合パッド110及び112は典型的に、デバイスから熱を取り除く。
図11に例示されるデバイスでは、遮断層が存在しないので、p型領域12の導電率はp型領域全体で実質的に同じであり、それ故に、活性領域14の全体で均等に光及びその結果として熱が生成される。接合パッド110及び112によって提供される熱除去は間隙116内では利用可能でないので、間隙116に位置を揃えて半導体構造内のホットスポットが形成し得る。このようなホットスポットは、活性領域が発光する効率を低下させ得るとともに、存在する故障メカニズムを加速させることによって信頼性を低下させ得る。
図12に例示されるデバイスでは、間隙116に位置を揃えた領域に遮断材料24が形成されている。図1のブロック6での活性化中、遮断材料24に位置が揃ったp型領域12からは水素が除去されないことになり、故に、この領域は乏しい導電率を呈することになる。pコンタクト21からの電流が優先的に、この乏しい導電率の領域から離れて注入され、それ故に、この領域では、あまり光が生成されず、ひいては、あまり熱が生成されず、それにより、間隙116の領域にホットスポットが形成されることになる可能性が低下され得る。図12に例示されるような遮断材料の使用は、ヒートシンキングが乏しいジャンクションに電流が注入されることを防止し、それにより、デバイスの全体的な信頼性を向上させ得る。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (18)

  1. n型領域とp型領域との間に配置された発光層を有する半導体構造であり、前記p型領域の表面は第1部分及び第2部分を有し、前記表面は当該半導体構造の成長方向に垂直であり、前記第1部分は前記第2部分より低導電性である、半導体構造と、
    前記p型領域上に形成されたpコンタクトであり、当該pコンタクトは、
    反射体と、
    前記第1部分の上に配置され、前記第2部分の上には配置されない遮断材料と
    を有する、pコンタクトと、
    を有するデバイス。
  2. 前記pコンタクトは更にゲッターメタルを有し、前記ゲッターメタルは、前記反射体よりも容易に水素を除去する、請求項1に記載のデバイス。
  3. 前記ゲッターメタルは、前記p型領域と前記反射体との間に配置されている、請求項2に記載のデバイス。
  4. 前記ゲッターメタルは、前記反射体の中に配置されている、請求項2に記載のデバイス。
  5. 前記反射体は、前記p型領域と前記ゲッターメタルとの間に配置されている、請求項2に記載のデバイス。
  6. 前記ゲッターメタルは、Co、Ni、Fe、Cu、Coの合金、Niの合金、Feの合金、及びCuの合金のうちの1つを有する、請求項2に記載のデバイス。
  7. 前記遮断材料は金属である、請求項1に記載のデバイス。
  8. 前記遮断材料は、Co、Ni、Fe、Cu、Ti、W、Pt、Au、Ir、Ru、導電性酸化物、インジウム錫酸化物、酸化亜鉛、インジウム亜鉛酸化物、フッ素ドープされた酸化錫、アルミニウムドープされた酸化亜鉛、並びにCo、Ni、Fe、Cu、Ti、W、Pt、Au、Ir、及びRuのうちの1つの合金、のうちの1つを有する、請求項1に記載のデバイス。
  9. 前記半導体構造は、前記発光層と前記p型領域との一部が除去されている又は形成されていないメサを有し、且つ
    前記第1部分は前記メサに隣接している、
    請求項1に記載のデバイス。
  10. 当該デバイスは更に、
    前記n型領域上に形成されたnコンタクトと、
    前記pコンタクトに接続された第1の金属接合パッドと、
    前記nコンタクトに接続された第2の金属接合パッドと、
    前記第1の金属接合パッドと前記第2の金属接合パッドとの間に配置された間隙と
    を有し、
    前記第1部分は前記間隙に位置を揃えられている、
    請求項1に記載のデバイス。
  11. n型領域とp型領域との間に配置された発光層を有するIII族窒化物構造内の前記p型領域を部分的に活性化することと、
    前記p型領域を部分的に活性化した後に、前記p型領域の上に金属pコンタクトを形成することであり、前記金属pコンタクトは、
    反射性である第1の金属と、
    第2の金属と
    を有する、形成することと、
    前記金属pコンタクトを形成した後に、前記p型領域を更に活性化することと、
    を有する方法。
  12. 部分的に活性化すること及び更に活性化することは、アニールすることを有する、請求項11に記載の方法。
  13. 部分的に活性化すること及び更に活性化することは、前記p型領域から水素を除去することを有する、請求項11に記載の方法。
  14. 前記金属pコンタクトを形成することは、前記第2の金属を、
    前記p型領域の第1部分が前記第2の金属によって覆われ、且つ前記p型領域の第2部分が前記第2の金属によって覆われず、且つ
    前記第2の金属が、前記第1部分から水素が除去されることを防止する、
    ように形成することを有する、請求項13に記載の方法。
  15. 前記金属pコンタクトを形成することは、前記第2の金属の下に置かれた材料が酸化されることを前記第2の金属が防止するよう、前記第2の金属を形成することを有する、請求項13に記載の方法。
  16. n型領域とp型領域との間に配置された発光層を有する半導体構造であり、前記p型領域の表面は第1部分及び第2部分を有し、前記表面は当該半導体構造の成長方向に垂直であり、前記第1部分は前記第2部分より低導電性である、半導体構造と、
    前記p型領域上に形成されたpコンタクトであり、当該pコンタクトは、
    反射体と、
    前記第1部分の上に配置され、前記第2部分の上には配置されない遮断材料と
    を有する、pコンタクトと
    を有し、
    前記遮断材料は、前記発光層の第1領域に位置を揃えられ、前記発光層の第2領域には並べられず、且つ
    前記第1領域は前記第2領域よりも少ない光を放出する、
    半導体発光デバイス。
  17. 前記発光層と前記p型領域との一部が除去されている又は形成されていないことでメサが形成されており、前記第1部分は、前記メサと前記第2領域との間に配置されている、請求項16に記載の半導体発光デバイス。
  18. 前記第1領域は、前記n型領域に電気的に接続された第1の金属パッドと前記p型領域に電気的に接続された第2の金属パッドとの間に置かれた間隙に、位置を揃えられている、請求項16に記載の半導体発光デバイス。
JP2015554279A 2013-01-24 2014-01-15 半導体発光デバイスにおけるpコンタクト抵抗の制御 Active JP6340016B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361756107P 2013-01-24 2013-01-24
US61/756,107 2013-01-24
PCT/IB2014/058275 WO2014115060A1 (en) 2013-01-24 2014-01-15 Control of p-contact resistance in a semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2016509753A true JP2016509753A (ja) 2016-03-31
JP6340016B2 JP6340016B2 (ja) 2018-06-06

Family

ID=50112965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015554279A Active JP6340016B2 (ja) 2013-01-24 2014-01-15 半導体発光デバイスにおけるpコンタクト抵抗の制御

Country Status (7)

Country Link
US (4) US9490131B2 (ja)
EP (1) EP2948977B1 (ja)
JP (1) JP6340016B2 (ja)
KR (2) KR102222218B1 (ja)
CN (2) CN110429164B (ja)
TW (1) TWI636588B (ja)
WO (1) WO2014115060A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917227B1 (en) * 2014-05-07 2018-03-13 Soraa, Inc. Controlling oxygen concentration levels during processing of highly-reflective contacts
US20180033912A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Iii-p light emitting device with a superlattice
CN109285774B (zh) * 2018-09-12 2023-03-24 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
WO2021207454A1 (en) * 2020-04-10 2021-10-14 The Regents Of The University Of California Size-independent forward voltage in micro-size light-emitting diodes with an epitaxial tunnel junction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JP2000216164A (ja) * 1998-09-09 2000-08-04 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000277802A (ja) * 1999-03-24 2000-10-06 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2008078432A (ja) * 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 発光素子
JP2009032939A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2009231523A (ja) * 2008-03-24 2009-10-08 Sony Corp 半導体発光素子及びその製造方法
US20100019272A1 (en) * 2008-07-23 2010-01-28 Hung-Tse Chen Light emitting diode

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP2000353822A (ja) * 1999-06-11 2000-12-19 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子およびその製造方法
US20020004254A1 (en) * 2000-07-10 2002-01-10 Showa Denko Kabushiki Kaisha Method for producing p-type gallium nitride-based compound semiconductor, method for producing gallium nitride-based compound semiconductor light-emitting device, and gallium nitride-based compound semiconductor light-emitting device
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
WO2002056394A1 (en) * 2001-01-09 2002-07-18 Emcore Corporation Electrode structures for p-type nitride semiconductores and mehtods of making same
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
TW540170B (en) * 2002-07-08 2003-07-01 Arima Optoelectronics Corp Ohmic contact structure of semiconductor light emitting device and its manufacturing method
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
KR100612832B1 (ko) * 2003-05-07 2006-08-18 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
WO2005022655A1 (en) * 2003-09-03 2005-03-10 Epivalley Co., Ltd. Algainn based optical device and fabrication method thereof
CN100438101C (zh) * 2004-02-24 2008-11-26 昭和电工株式会社 基于氮化镓的化合物半导体发光器件
KR100634503B1 (ko) 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7439609B2 (en) * 2004-03-29 2008-10-21 Cree, Inc. Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures
JP5220409B2 (ja) * 2004-07-23 2013-06-26 三星電子株式会社 トップエミット型窒化物系発光素子の製造方法
US8044571B2 (en) * 2005-12-14 2011-10-25 General Electric Company Electrode stacks for electroactive devices and methods of fabricating the same
US7843982B2 (en) * 2005-12-15 2010-11-30 Palo Alto Research Center Incorporated High power semiconductor device to output light with low-absorbtive facet window
KR100755649B1 (ko) * 2006-04-05 2007-09-04 삼성전기주식회사 GaN계 반도체 발광소자 및 그 제조방법
US8431475B2 (en) * 2007-08-31 2013-04-30 Lattice Power (Jiangxi) Corporation Method for fabricating a low-resistivity ohmic contact to a p-type III-V nitride semiconductor material at low temperature
JP5115425B2 (ja) 2008-09-24 2013-01-09 豊田合成株式会社 Iii族窒化物半導体発光素子
CN102630349B (zh) * 2009-09-18 2017-06-13 天空公司 功率发光二极管及利用电流密度操作的方法
KR101081193B1 (ko) * 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(E-mode) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5729335B2 (ja) * 2012-03-19 2015-06-03 豊田合成株式会社 Iii族窒化物半導体発光素子およびその製造方法
US9064790B2 (en) * 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
KR20140104062A (ko) * 2013-02-15 2014-08-28 삼성전자주식회사 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JP2000216164A (ja) * 1998-09-09 2000-08-04 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000277802A (ja) * 1999-03-24 2000-10-06 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2008078432A (ja) * 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 発光素子
JP2009032939A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2009231523A (ja) * 2008-03-24 2009-10-08 Sony Corp 半導体発光素子及びその製造方法
US20100019272A1 (en) * 2008-07-23 2010-01-28 Hung-Tse Chen Light emitting diode

Also Published As

Publication number Publication date
CN110429164B (zh) 2022-11-25
KR102109150B1 (ko) 2020-05-13
US11289624B2 (en) 2022-03-29
KR102222218B1 (ko) 2021-03-03
TW201436288A (zh) 2014-09-16
TWI636588B (zh) 2018-09-21
US9490131B2 (en) 2016-11-08
KR20150109464A (ko) 2015-10-01
EP2948977B1 (en) 2020-09-16
US20200373462A1 (en) 2020-11-26
KR20200051848A (ko) 2020-05-13
US20170025576A1 (en) 2017-01-26
CN104937700A (zh) 2015-09-23
EP2948977A1 (en) 2015-12-02
US9991419B2 (en) 2018-06-05
CN104937700B (zh) 2019-09-10
CN110429164A (zh) 2019-11-08
US20180294379A1 (en) 2018-10-11
WO2014115060A1 (en) 2014-07-31
JP6340016B2 (ja) 2018-06-06
US20150340563A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US6693352B1 (en) Contact structure for group III-V semiconductor devices and method of producing the same
US11289624B2 (en) Control of p-contact resistance in a semiconductor light emitting device
JP4592388B2 (ja) Iii−v族化合物半導体発光素子およびその製造方法
JP2008283096A (ja) 半導体発光素子
JP2006156590A (ja) 発光ダイオード
JP6094819B2 (ja) 半導体発光素子及びその製造方法
JP5845557B2 (ja) 半導体発光素子の製造方法
JP2007243074A (ja) 3族窒化物系発光ダイオード
JP5440674B1 (ja) Led素子及びその製造方法
JP5792694B2 (ja) 半導体発光素子
US10224457B2 (en) Light emitting device with trench beneath a top contact
KR20130125871A (ko) 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP6190591B2 (ja) 半導体発光素子
TWI344221B (en) Gan light-emitting diode and method for manufacturing the same
JP2016092235A (ja) 半導体発光素子
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2016195170A (ja) 半導体発光素子の製造方法、半導体発光素子
KR20130120801A (ko) 반도체 발광소자 제조방법
JP2015115544A (ja) 半導体発光素子及びその製造方法
JP2005340797A (ja) 透光性正極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180511

R150 Certificate of patent or registration of utility model

Ref document number: 6340016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250