JP2000277802A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000277802A JP2000277802A JP7912299A JP7912299A JP2000277802A JP 2000277802 A JP2000277802 A JP 2000277802A JP 7912299 A JP7912299 A JP 7912299A JP 7912299 A JP7912299 A JP 7912299A JP 2000277802 A JP2000277802 A JP 2000277802A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- electrode
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 III−Ｖ族窒化物系化合物半導体よりなる半
導体装置について、ｐ型およびｎ型オーミック電極の抵
抗率を下げる。 【解決手段】 サファイア基板１の上にアンドープＧａ
Ｎバッファ層２、アンドープＧａＮ層３、ｐ型の不純物
のＭｇがドープされたｐドープＧａＮ層４ａを順次結晶
成長させる（図１（ａ））。次に、ｐドープＧａＮ層４
ａの上にＮｉとＭｇとからなる合金膜８およびＡｕ膜６
を順次蒸着してｐ型側の電極９を形成する（図１
（ｂ））。その後、窒素雰囲気中にて基板の温度を７０
０℃まで上げて加熱した後、基板の温度を室温まで戻
す。この基板の温度の上下サイクルを３回行い、ｐドー
プＧａＮ層４ａより水素を追い出してｐドープＧａＮ層
４ａに含まれるＭｇを活性化させ、低抵抗のｐ型ＧａＮ
層４に変化させる（図１（ｃ））。
導体装置について、ｐ型およびｎ型オーミック電極の抵
抗率を下げる。 【解決手段】 サファイア基板１の上にアンドープＧａ
Ｎバッファ層２、アンドープＧａＮ層３、ｐ型の不純物
のＭｇがドープされたｐドープＧａＮ層４ａを順次結晶
成長させる（図１（ａ））。次に、ｐドープＧａＮ層４
ａの上にＮｉとＭｇとからなる合金膜８およびＡｕ膜６
を順次蒸着してｐ型側の電極９を形成する（図１
（ｂ））。その後、窒素雰囲気中にて基板の温度を７０
０℃まで上げて加熱した後、基板の温度を室温まで戻
す。この基板の温度の上下サイクルを３回行い、ｐドー
プＧａＮ層４ａより水素を追い出してｐドープＧａＮ層
４ａに含まれるＭｇを活性化させ、低抵抗のｐ型ＧａＮ
層４に変化させる（図１（ｃ））。
Description
【０００１】
【発明の属する技術分野】本発明は、短波長レーザや高
温動作トランジスタ等に用いられるIII−Ｖ族窒化物系
化合物よりなる半導体装置の製造方法に関するものであ
る。
温動作トランジスタ等に用いられるIII−Ｖ族窒化物系
化合物よりなる半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】一般式がＡｌxＧａ1-x-yＩｎyＮ（０≦
ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表されるIII−Ｖ
族窒化物系化合物半導体（以下III−Ｖ族窒化物半導体
と記す）は、１．９〜６．２ｅＶにおよぶ広範なバンド
ギャップエネルギーを有し、可視域から紫外域までをカ
バーする発光・受光デバイス用半導体材料として有望で
ある。
ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表されるIII−Ｖ
族窒化物系化合物半導体（以下III−Ｖ族窒化物半導体
と記す）は、１．９〜６．２ｅＶにおよぶ広範なバンド
ギャップエネルギーを有し、可視域から紫外域までをカ
バーする発光・受光デバイス用半導体材料として有望で
ある。
【０００３】III−Ｖ族窒化物半導体を用いた半導体レ
ーザや受光素子、ヘテロバイポーラトランジスタ等を作
製する場合、発熱や電力損失を低減するために低抵抗の
ｐ型またはｎ型III−Ｖ族窒化物半導体層とそれに対す
る低抵抗のオーミック電極を形成することが重要であ
る。
ーザや受光素子、ヘテロバイポーラトランジスタ等を作
製する場合、発熱や電力損失を低減するために低抵抗の
ｐ型またはｎ型III−Ｖ族窒化物半導体層とそれに対す
る低抵抗のオーミック電極を形成することが重要であ
る。
【０００４】従来より、ｐ型III−Ｖ族窒化物半導体を
製造する方法として、マグネシウムをIII−Ｖ族窒化物
半導体に添加し、その後III−Ｖ族窒化物半導体をアニ
ールすることが知られている。このｐ型III−Ｖ族窒化
物半導体を含む従来の半導体装置の製造方法を、図７を
用いて説明する。
製造する方法として、マグネシウムをIII−Ｖ族窒化物
半導体に添加し、その後III−Ｖ族窒化物半導体をアニ
ールすることが知られている。このｐ型III−Ｖ族窒化
物半導体を含む従来の半導体装置の製造方法を、図７を
用いて説明する。
【０００５】まず、有機金属気相エピタキシャル成長
（以下ＭＯＶＰＥと記す）法により、サファイア基板１
の上にアンドープＧａＮバッファ層２、アンドープＧａ
Ｎ層３、ｐ型不純物をドープした（以下ｐドープと記
す）ＧａＮ層４ａを順次結晶成長させる。ここで、ｐド
ープＧａＮ層４ａを結晶成長する際に、ドーパントとし
てはＭｇを用い、そのＭｇの原料としてはシクロペンタ
ジエニルマグネシウム（以下Ｃｐ2Ｍｇと記す）を用い
る。以下、サファイア基板１の上にアンドープＧａＮバ
ッファ層２等の膜が形成されたものを基板という（図７
（ａ））。
（以下ＭＯＶＰＥと記す）法により、サファイア基板１
の上にアンドープＧａＮバッファ層２、アンドープＧａ
Ｎ層３、ｐ型不純物をドープした（以下ｐドープと記
す）ＧａＮ層４ａを順次結晶成長させる。ここで、ｐド
ープＧａＮ層４ａを結晶成長する際に、ドーパントとし
てはＭｇを用い、そのＭｇの原料としてはシクロペンタ
ジエニルマグネシウム（以下Ｃｐ2Ｍｇと記す）を用い
る。以下、サファイア基板１の上にアンドープＧａＮバ
ッファ層２等の膜が形成されたものを基板という（図７
（ａ））。
【０００６】次に、この基板を窒素雰囲気中にてアニー
ルし、ｐドープＧａＮ層４ａに含まれる水素を追い出し
てＭｇを活性化させ、ｐ型ＧａＮ層４を作成する（図７
（ｂ））。
ルし、ｐドープＧａＮ層４ａに含まれる水素を追い出し
てＭｇを活性化させ、ｐ型ＧａＮ層４を作成する（図７
（ｂ））。
【０００７】その後、ｐ型ＧａＮ層４の上にＮｉ膜５お
よびＡｕ膜６を順次蒸着してｐ型側の電極（以下ｐ電極
と記す）７を形成する（図７（ｃ））。
よびＡｕ膜６を順次蒸着してｐ型側の電極（以下ｐ電極
と記す）７を形成する（図７（ｃ））。
【０００８】この半導体装置の製造方法により、ｐ電極
７とｐ型ＧａＮ層４との間でオーミック特性を有し、か
つｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率
が１×１０-3Ω・ｃｍ2程度であるｐ電極７を得ること
ができたという報告がなされている。
７とｐ型ＧａＮ層４との間でオーミック特性を有し、か
つｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率
が１×１０-3Ω・ｃｍ2程度であるｐ電極７を得ること
ができたという報告がなされている。
【０００９】また、ｎ型III−Ｖ族窒化物半導体を製造
する方法として、珪素をIII−Ｖ族窒化物半導体に添加
することが知られている。このｎ型III−Ｖ族窒化物半
導体を含む従来の半導体装置について、ｎ型側の電極
（以下ｎ電極と記す）とｎ型III−Ｖ族窒化物半導体と
の間のコンタクト抵抗率が５×１０-5Ω・ｃｍ2程度で
あるｎ電極が得られたという報告がなされている。
する方法として、珪素をIII−Ｖ族窒化物半導体に添加
することが知られている。このｎ型III−Ｖ族窒化物半
導体を含む従来の半導体装置について、ｎ型側の電極
（以下ｎ電極と記す）とｎ型III−Ｖ族窒化物半導体と
の間のコンタクト抵抗率が５×１０-5Ω・ｃｍ2程度で
あるｎ電極が得られたという報告がなされている。
【００１０】
【発明が解決しようとする課題】上記従来の半導体装置
の製造方法に関しては、ｐドープＧａＮ層４ａを形成さ
せ、アニールした後にｐ電極７を形成するので、アニー
ルの工程でｐドープＧａＮ層４ａ中に含まれる水素を十
分に追い出すことができず、その結果ｐ電極７とｐ型Ｇ
ａＮ層４との間のコンタクト抵抗率を低減させることが
できなかった。
の製造方法に関しては、ｐドープＧａＮ層４ａを形成さ
せ、アニールした後にｐ電極７を形成するので、アニー
ルの工程でｐドープＧａＮ層４ａ中に含まれる水素を十
分に追い出すことができず、その結果ｐ電極７とｐ型Ｇ
ａＮ層４との間のコンタクト抵抗率を低減させることが
できなかった。
【００１１】また、上記従来の半導体装置の製造方法に
関しては、ｎ型III-V族窒化物半導体中に含まれる水素
を十分に追い出すことができず、その結果ｎ電極とｎ型
III−Ｖ族窒化物半導体との間のコンタクト抵抗率を低
減させることができなかった。
関しては、ｎ型III-V族窒化物半導体中に含まれる水素
を十分に追い出すことができず、その結果ｎ電極とｎ型
III−Ｖ族窒化物半導体との間のコンタクト抵抗率を低
減させることができなかった。
【００１２】そのため、上記従来の半導体装置の製造方
法を用いて半導体レーザ等のデバイスを製造した場合、
しきい値電圧の上昇等デバイスの特性を悪化させてい
た。
法を用いて半導体レーザ等のデバイスを製造した場合、
しきい値電圧の上昇等デバイスの特性を悪化させてい
た。
【００１３】上記課題に鑑み本発明は、ｐ型またはｎ型
III−Ｖ族窒化物半導体と、その上に形成されたｐ電極
またはｎ電極とを含む半導体装置に関し、ｐ型またはｎ
型III−Ｖ族窒化物半導体と、ｐ電極またはｎ電極との
間でオーミック特性を有し、コンタクト抵抗率を低減さ
せることができる半導体装置の製造方法を提供するもの
である。
III−Ｖ族窒化物半導体と、その上に形成されたｐ電極
またはｎ電極とを含む半導体装置に関し、ｐ型またはｎ
型III−Ｖ族窒化物半導体と、ｐ電極またはｎ電極との
間でオーミック特性を有し、コンタクト抵抗率を低減さ
せることができる半導体装置の製造方法を提供するもの
である。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の製造方法は、ＡｌxＧａ1-x-yＩ
ｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりな
る半導体層の上に電極を形成する工程と、前記電極を形
成した後にアニールする工程とを備え、前記電極は、水
素を吸蔵する性質を有する金属を含むものであり、前記
アニールする工程は、温度を上げる過程と温度を下げる
過程とを繰り返すものである。
に本発明の半導体装置の製造方法は、ＡｌxＧａ1-x-yＩ
ｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりな
る半導体層の上に電極を形成する工程と、前記電極を形
成した後にアニールする工程とを備え、前記電極は、水
素を吸蔵する性質を有する金属を含むものであり、前記
アニールする工程は、温度を上げる過程と温度を下げる
過程とを繰り返すものである。
【００１５】この構成により、温度を上げる過程におい
て半導体層から水素が追い出され、かつ温度を下げる過
程において半導体層に含まれる水素が電極により吸蔵さ
れるので、半導体層に含まれる水素を効率よく追い出す
ことができる。
て半導体層から水素が追い出され、かつ温度を下げる過
程において半導体層に含まれる水素が電極により吸蔵さ
れるので、半導体層に含まれる水素を効率よく追い出す
ことができる。
【００１６】また、本発明の半導体装置の製造方法は、
かかる構成につき、さらに温度を下げる過程において、
到達温度が２種類以上あり、そのうちの少なくとも１つ
が１００℃以上３００℃以下であるものである。
かかる構成につき、さらに温度を下げる過程において、
到達温度が２種類以上あり、そのうちの少なくとも１つ
が１００℃以上３００℃以下であるものである。
【００１７】この構成により、さらに到達温度を１００
℃以上３００℃以下にしているので、電極の剥がれを抑
えることができる。
℃以上３００℃以下にしているので、電極の剥がれを抑
えることができる。
【００１８】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、Ｔ
ｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、
Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であるもので
ある。
構成につき、水素を吸蔵する性質を有する金属が、Ｔ
ｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、
Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であるもので
ある。
【００１９】この構成により、Ｔｉ、Ｍｇ、Ｃａ、Ｚ
ｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、
Ｐｄまたは希土類元素を用いているので、半導体層に含
まれる水素を効率よく追い出すことができる。
ｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、
Ｐｄまたは希土類元素を用いているので、半導体層に含
まれる水素を効率よく追い出すことができる。
【００２０】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、Ｍｇ
であるものである。
構成につき、水素を吸蔵する性質を有する金属が、Ｍｇ
であるものである。
【００２１】この構成により、Ｍｇを用いているので、
Ｍｇが半導体層に拡散してより低抵抗のｐ型半導体層を
得ることができる。
Ｍｇが半導体層に拡散してより低抵抗のｐ型半導体層を
得ることができる。
【００２２】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、Ｎ
ｉ、ＰｄまたはＴａであるものである。
構成につき、水素を吸蔵する性質を有する金属が、Ｎ
ｉ、ＰｄまたはＴａであるものである。
【００２３】この構成により、さらに仕事関数の大きい
Ｎｉ、ＰｄまたはＴａを電極に用いているので、電極と
半導体層との間の、価電子帯のバリア高さを低減させる
ことができる。
Ｎｉ、ＰｄまたはＴａを電極に用いているので、電極と
半導体層との間の、価電子帯のバリア高さを低減させる
ことができる。
【００２４】本発明の半導体装置の製造方法は、かかる
構成につき、電極が、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴ
ａよりなる層を含む少なくとも２層の多層膜により構成
されているものである。
構成につき、電極が、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴ
ａよりなる層を含む少なくとも２層の多層膜により構成
されているものである。
【００２５】この構成により、半導体層に対して密着性
の良いＴｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａを含む層を第
１層として用いて多層膜の電極とすることができるの
で、電極の剥がれを抑えることができる。
の良いＴｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａを含む層を第
１層として用いて多層膜の電極とすることができるの
で、電極の剥がれを抑えることができる。
【００２６】本発明の半導体装置の製造方法は、かかる
構成につき、アニールする工程が、水素を含まない雰囲
気中においてアニールするものである。
構成につき、アニールする工程が、水素を含まない雰囲
気中においてアニールするものである。
【００２７】この構成により、水素を含まない雰囲気中
においてアニールしているので、半導体層より水素をさ
らに効率よく追い出すことができる。
においてアニールしているので、半導体層より水素をさ
らに効率よく追い出すことができる。
【００２８】
【発明の実施の形態】本発明の半導体装置の製造方法に
関する実施の形態について、図面を用いて説明する。
関する実施の形態について、図面を用いて説明する。
【００２９】（実施の形態１）本発明の第１の実施の形
態に係る半導体装置の製造方法を図１に示す。
態に係る半導体装置の製造方法を図１に示す。
【００３０】なお、ＡｌxＧａ1-x-yＩｎyＮの半導体層
として、ｘ＝０、ｙ＝０のＧａＮの場合について以下説
明する。
として、ｘ＝０、ｙ＝０のＧａＮの場合について以下説
明する。
【００３１】まず、サファイア基板１をアセトンやメタ
ノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サ
ファイア基板１の表面をサーマルクリーニングした後、
トリメチルガリウムおよびアンモニアを原料とし、ＭＯ
ＶＰＥ装置内の圧力を１気圧とし、常圧ＭＯＶＰＥ法に
より厚さ５００ÅのアンドープＧａＮバッファ層２、厚
さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパ
ント濃度が５×１０18ｃｍ-3のｐドープＧａＮ層４ａを
サファイア基板１の上に順次結晶成長させる。以下、サ
ファイア基板１の上に形成された膜とともに基板と記
す。ここで、結晶成長時の基板の温度は、アンドープＧ
ａＮバッファ層２に関しては５００℃、アンドープＧａ
Ｎ層３、ｐドープＧａＮ層４ａに関してはともに１００
０℃である。また、ｐドープＧａＮ層４ａを結晶成長さ
せる際に、ドーパントとしてはＭｇを用い、そのＭｇの
原料としてＣｐ2Ｍｇを用いる（図１（ａ））。
ノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サ
ファイア基板１の表面をサーマルクリーニングした後、
トリメチルガリウムおよびアンモニアを原料とし、ＭＯ
ＶＰＥ装置内の圧力を１気圧とし、常圧ＭＯＶＰＥ法に
より厚さ５００ÅのアンドープＧａＮバッファ層２、厚
さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパ
ント濃度が５×１０18ｃｍ-3のｐドープＧａＮ層４ａを
サファイア基板１の上に順次結晶成長させる。以下、サ
ファイア基板１の上に形成された膜とともに基板と記
す。ここで、結晶成長時の基板の温度は、アンドープＧ
ａＮバッファ層２に関しては５００℃、アンドープＧａ
Ｎ層３、ｐドープＧａＮ層４ａに関してはともに１００
０℃である。また、ｐドープＧａＮ層４ａを結晶成長さ
せる際に、ドーパントとしてはＭｇを用い、そのＭｇの
原料としてＣｐ2Ｍｇを用いる（図１（ａ））。
【００３２】次に、基板をＭＯＶＰＥ装置より取り出し
て蒸着装置内に導入し、基板上にＮｉとＭｇとからなる
厚さ１０００Åの合金膜８および厚さ１０００Åの、抵
抗が低く、表面が安定したＡｕ膜６を順次蒸着してｐ電
極９を形成する（図１（ｂ））。
て蒸着装置内に導入し、基板上にＮｉとＭｇとからなる
厚さ１０００Åの合金膜８および厚さ１０００Åの、抵
抗が低く、表面が安定したＡｕ膜６を順次蒸着してｐ電
極９を形成する（図１（ｂ））。
【００３３】その後、合金膜８およびＡｕ膜６を蒸着さ
れた基板を蒸着装置より取り出してアニール炉内に導入
する。そしてアニール炉内において基板を加熱（アニー
ル）し、ｐドープＧａＮ層４ａを、ｐ型の導電性を有す
る、いわゆるｐ型ＧａＮ層４に変化させて半導体装置を
作成する（図１（ｃ））。この基板を加熱する工程につ
いては以下の実施例１、２において説明する。なお、基
板を加熱する方法としては、ヒータによるアニールを用
いてもよいし、ランプアニール、高周波加熱等を用いて
もよい。
れた基板を蒸着装置より取り出してアニール炉内に導入
する。そしてアニール炉内において基板を加熱（アニー
ル）し、ｐドープＧａＮ層４ａを、ｐ型の導電性を有す
る、いわゆるｐ型ＧａＮ層４に変化させて半導体装置を
作成する（図１（ｃ））。この基板を加熱する工程につ
いては以下の実施例１、２において説明する。なお、基
板を加熱する方法としては、ヒータによるアニールを用
いてもよいし、ランプアニール、高周波加熱等を用いて
もよい。
【００３４】（実施例１）この実施例１に係る加熱工程
について、加熱温度の時間的変化を図２の実線に示す。
以下、図２と同様の、加熱温度の時間的変化に関する図
において、ｎ回目（ｎは自然数）の昇温過程、高温維持
過程、降温過程および低温維持過程をそれぞれＵｎ、Ｈ
ｎ、ＤｎおよびＬｎと表す。また、以下、昇温過程に始
まり、高温維持過程および降温過程を経て低温維持過程
に至る一連の過程を熱サイクルという。
について、加熱温度の時間的変化を図２の実線に示す。
以下、図２と同様の、加熱温度の時間的変化に関する図
において、ｎ回目（ｎは自然数）の昇温過程、高温維持
過程、降温過程および低温維持過程をそれぞれＵｎ、Ｈ
ｎ、ＤｎおよびＬｎと表す。また、以下、昇温過程に始
まり、高温維持過程および降温過程を経て低温維持過程
に至る一連の過程を熱サイクルという。
【００３５】基板をアニール炉内に導入した後、アニー
ル炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分
かけて基板の温度を７００℃まで上げ（Ｕ１）、そのま
ま２０分間加熱する（Ｈ１）。その後、基板の温度を５
分かけて室温まで戻し（Ｄ１）、５分間放置する（Ｌ
１）。この熱サイクルを３回繰り返し、加熱工程を終了
させる。
ル炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分
かけて基板の温度を７００℃まで上げ（Ｕ１）、そのま
ま２０分間加熱する（Ｈ１）。その後、基板の温度を５
分かけて室温まで戻し（Ｄ１）、５分間放置する（Ｌ
１）。この熱サイクルを３回繰り返し、加熱工程を終了
させる。
【００３６】この方法によれば、昇温過程および高温維
持過程においてｐドープＧａＮ層４ａから水素が追い出
され、かつ降温過程および低温維持過程においてｐドー
プＧａＮ層４ａに含まれる水素が電極を形成するＮｉお
よびＭｇに吸蔵されるので、ｐドープＧａＮ層４ａ中に
含まれる水素を効率よく追い出すことができ、ｐドープ
ＧａＮ層４ａ中に含まれるＭｇをより多く活性化させる
ことができる。その結果、ｐドープＧａＮ層４ａを従来
よりも低い抵抗率を有するｐ型ＧａＮ層４に変化させる
ことができ、ｐ型ＧａＮ層４とｐ電極９との間でオーミ
ック接触を実現でき、ｐ型ＧａＮ層４とｐ電極９との間
のコンタクト抵抗率を下げることができる。
持過程においてｐドープＧａＮ層４ａから水素が追い出
され、かつ降温過程および低温維持過程においてｐドー
プＧａＮ層４ａに含まれる水素が電極を形成するＮｉお
よびＭｇに吸蔵されるので、ｐドープＧａＮ層４ａ中に
含まれる水素を効率よく追い出すことができ、ｐドープ
ＧａＮ層４ａ中に含まれるＭｇをより多く活性化させる
ことができる。その結果、ｐドープＧａＮ層４ａを従来
よりも低い抵抗率を有するｐ型ＧａＮ層４に変化させる
ことができ、ｐ型ＧａＮ層４とｐ電極９との間でオーミ
ック接触を実現でき、ｐ型ＧａＮ層４とｐ電極９との間
のコンタクト抵抗率を下げることができる。
【００３７】また、特に合金膜８にＭｇを用いているの
で、Ｍｇが半導体層に拡散してより低抵抗のｐ型ＧａＮ
層４を得ることができ、ｐ型ＧａＮ層４とｐ電極９との
間のコンタクト抵抗率を下げることができる。
で、Ｍｇが半導体層に拡散してより低抵抗のｐ型ＧａＮ
層４を得ることができ、ｐ型ＧａＮ層４とｐ電極９との
間のコンタクト抵抗率を下げることができる。
【００３８】さらに、特に合金膜８に仕事関数の大きい
Ｎｉを用いているので、Ｎｉとｐ型ＧａＮ層４との間
の、価電子帯のバリア高さを低減させることができ、ｐ
ドープＧａＮ層４とｐ電極９との間のコンタクト抵抗率
を下げることができる。
Ｎｉを用いているので、Ｎｉとｐ型ＧａＮ層４との間
の、価電子帯のバリア高さを低減させることができ、ｐ
ドープＧａＮ層４とｐ電極９との間のコンタクト抵抗率
を下げることができる。
【００３９】この実施例１に係る半導体装置の製造方法
においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０
18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、
ｐ型ＧａＮ層４とｐ電極９との間でコンタクト抵抗率が
１×１０-5Ω・ｃｍ2であるオーミック接触が実現でき
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。
においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０
18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、
ｐ型ＧａＮ層４とｐ電極９との間でコンタクト抵抗率が
１×１０-5Ω・ｃｍ2であるオーミック接触が実現でき
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。
【００４０】（実施例２）この実施例２に係る加熱工程
について、加熱温度の時間的変化を図３の実線に示す。
について、加熱温度の時間的変化を図３の実線に示す。
【００４１】基板をアニール炉内に導入した後、アニー
ル炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分
かけて基板の温度を７００℃まで上げ（Ｕ１）、そのま
ま２０分間加熱する（Ｈ１）。その後、基板の温度を５
分かけて２５０℃まで戻し（Ｄ１）、５分間放置する
（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を
終了させる。
ル炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分
かけて基板の温度を７００℃まで上げ（Ｕ１）、そのま
ま２０分間加熱する（Ｈ１）。その後、基板の温度を５
分かけて２５０℃まで戻し（Ｄ１）、５分間放置する
（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を
終了させる。
【００４２】この方法によれば、実施例１における効果
に加え、降温過程において基板の温度を２５０℃まで下
げ、低温維持過程において基板の温度を２５０℃に維持
しているので、ｐ電極９の剥がれを抑えることができ、
結果として半導体装置の製造歩留まりを向上させること
ができる。
に加え、降温過程において基板の温度を２５０℃まで下
げ、低温維持過程において基板の温度を２５０℃に維持
しているので、ｐ電極９の剥がれを抑えることができ、
結果として半導体装置の製造歩留まりを向上させること
ができる。
【００４３】この実施例２に係る半導体装置の製造方法
においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０
18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、
ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率が
１×１０-5Ω・ｃｍ2であるオーミック接触が得られ
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。また、この方法により製造された半導
体装置の表面を光学顕微鏡により観察したところ、ｐ電
極９の、ｐ型ＧａＮ層４からの剥がれは特に発見され
ず、ｐ電極９の剥がれが抑えられていることがわかっ
た。
においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０
18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、
ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率が
１×１０-5Ω・ｃｍ2であるオーミック接触が得られ
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。また、この方法により製造された半導
体装置の表面を光学顕微鏡により観察したところ、ｐ電
極９の、ｐ型ＧａＮ層４からの剥がれは特に発見され
ず、ｐ電極９の剥がれが抑えられていることがわかっ
た。
【００４４】ｐ電極９の剥がれが抑えられているのは、
降温過程において基板の温度を２５０℃に下げ、低温維
持過程において基板の温度を２５０℃に維持することに
より高温から室温まで温度を下げたときに生じるｐ電極
のグレイン化を抑えることができたためと考えられる。
降温過程において基板の温度を２５０℃に下げ、低温維
持過程において基板の温度を２５０℃に維持することに
より高温から室温まで温度を下げたときに生じるｐ電極
のグレイン化を抑えることができたためと考えられる。
【００４５】なお、降温過程および低温維持過程におけ
る基板の温度を１００℃以上３００℃以下にすることに
よりｐ電極９の剥がれを抑えることができる。
る基板の温度を１００℃以上３００℃以下にすることに
よりｐ電極９の剥がれを抑えることができる。
【００４６】（実施の形態２）本発明の第２の実施の形
態に係る半導体装置の製造方法を図４に示す。
態に係る半導体装置の製造方法を図４に示す。
【００４７】まず、アセトンやメタノール等で有機洗浄
されたサファイア基板１の上にＭＯＶＰＥ装置を用い、
サファイア基板１の表面をサーマルクリーニングした
後、トリメチルガリウムおよびアンモニアを原料とし、
常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５
００ÅのアンドープＧａＮバッファ層２、厚さ１μｍの
アンドープＧａＮ層３、厚さ１μｍでドーパント濃度が
５×１０18ｃｍ-3のｎ型ＧａＮ層１０をサファイア基板
１の上に順次結晶成長させる。以下、サファイア基板１
の上に形成された膜とともに基板と記す。ここで、結晶
成長時の基板１の温度は、アンドープＧａＮバッファ層
２に関しては５００℃、アンドープＧａＮ層３、ｎ型Ｇ
ａＮ層１０に関してはともに１０００℃である。また、
ｎ型ＧａＮ層１０を結晶成長させる際に、ドーパントと
してはＳｉを用い、そのＳｉの原料としてはシランを用
いる（図４（ａ））。
されたサファイア基板１の上にＭＯＶＰＥ装置を用い、
サファイア基板１の表面をサーマルクリーニングした
後、トリメチルガリウムおよびアンモニアを原料とし、
常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５
００ÅのアンドープＧａＮバッファ層２、厚さ１μｍの
アンドープＧａＮ層３、厚さ１μｍでドーパント濃度が
５×１０18ｃｍ-3のｎ型ＧａＮ層１０をサファイア基板
１の上に順次結晶成長させる。以下、サファイア基板１
の上に形成された膜とともに基板と記す。ここで、結晶
成長時の基板１の温度は、アンドープＧａＮバッファ層
２に関しては５００℃、アンドープＧａＮ層３、ｎ型Ｇ
ａＮ層１０に関してはともに１０００℃である。また、
ｎ型ＧａＮ層１０を結晶成長させる際に、ドーパントと
してはＳｉを用い、そのＳｉの原料としてはシランを用
いる（図４（ａ））。
【００４８】次に、この基板をＭＯＶＰＥ装置より取り
出して蒸着装置内に導入し、基板上にＴｉとＡｌとから
なる厚さ１０００Åの合金膜１１および厚さ１０００Å
のＡｕ膜１２を順次蒸着してｎ電極１３を形成する。
出して蒸着装置内に導入し、基板上にＴｉとＡｌとから
なる厚さ１０００Åの合金膜１１および厚さ１０００Å
のＡｕ膜１２を順次蒸着してｎ電極１３を形成する。
【００４９】その後、基板をアニール炉内に導入する。
そして第１の実施の形態で記載した実施例１と実施例２
と同様の熱サイクルを３回繰り返す（図４（ｂ））。
そして第１の実施の形態で記載した実施例１と実施例２
と同様の熱サイクルを３回繰り返す（図４（ｂ））。
【００５０】この方法によれば、昇温過程および高温維
持過程においてｎ型ＧａＮ層１０から水素が追い出さ
れ、かつ降温過程および低温維持過程においてｎ型Ｇａ
Ｎ層１０に含まれる水素が電極を形成するＴｉおよびＡ
ｌに吸蔵されるので、ｎ型ＧａＮ層１０中に含まれる水
素を効率よく追い出すことができる。その結果、ｎ型Ｇ
ａＮ層１０とｎ電極１３との間のコンタクト抵抗率を下
げることができる。
持過程においてｎ型ＧａＮ層１０から水素が追い出さ
れ、かつ降温過程および低温維持過程においてｎ型Ｇａ
Ｎ層１０に含まれる水素が電極を形成するＴｉおよびＡ
ｌに吸蔵されるので、ｎ型ＧａＮ層１０中に含まれる水
素を効率よく追い出すことができる。その結果、ｎ型Ｇ
ａＮ層１０とｎ電極１３との間のコンタクト抵抗率を下
げることができる。
【００５１】この第２の実施の形態に係る半導体装置の
製造方法においては、ｎ型ＧａＮ層１０とｎ電極１３と
の間のコンタクト抵抗率が１×１０-6Ω・ｃｍ2である
オーミック接触が得られた。この値は従来の半導体装置
の製造方法の場合に比べてよい値であった。
製造方法においては、ｎ型ＧａＮ層１０とｎ電極１３と
の間のコンタクト抵抗率が１×１０-6Ω・ｃｍ2である
オーミック接触が得られた。この値は従来の半導体装置
の製造方法の場合に比べてよい値であった。
【００５２】（実施の形態３）本発明の第３の実施の形
態に係る半導体装置の製造方法を図５に示す。まずサフ
ァイア基板１をアセトンやメタノール等で有機洗浄して
ＭＯＶＰＥ装置内に導入し、サファイア基板１の表面を
サーマルクリーニングした後、トリメチルガリウム、ト
リメチルアルミニウム、トリメチルインジウム、シラ
ン、Ｃｐ2Ｍｇおよびアンモニアを原料とし、常圧ＭＯ
ＶＰＥ法によりサファイア基板１の上に厚さ５００Åの
アンドープＧａＮバッファ層２、厚さ２μｍのｎ型Ｇａ
Ｎよりなるｎ型コンタクト層１４、厚さ０．３μｍのｎ
型Ａｌ0.1Ｇａ0.9Ｎよりなるｎ型クラッド層１５、厚さ
７０ÅのアンドープＩｎ0.02Ｇａ0.98Ｎと厚さ３０Åの
アンドープＩｎ0.2Ｇａ0.8Ｎとの２層を交互に３回繰り
返して形成した発光層１６、厚さ０．３μｍのｐ型Ａｌ
0.1Ｇａ0.9ＮよりなるＭｇドーパントのｐ型クラッド層
１７、厚さ０．５μｍのｐ型ＧａＮよりなるＭｇドーパ
ントのｐ型コンタクト層１８を順次形成する。ここで、
結晶成長温度は、アンドープＧａＮバッファ層２に関し
ては５００℃、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｐ型クラッド層１７およびｐ型コンタクト層１８
に関しては１０００℃、発光層１６に関しては８００℃
である（図５（ａ））。
態に係る半導体装置の製造方法を図５に示す。まずサフ
ァイア基板１をアセトンやメタノール等で有機洗浄して
ＭＯＶＰＥ装置内に導入し、サファイア基板１の表面を
サーマルクリーニングした後、トリメチルガリウム、ト
リメチルアルミニウム、トリメチルインジウム、シラ
ン、Ｃｐ2Ｍｇおよびアンモニアを原料とし、常圧ＭＯ
ＶＰＥ法によりサファイア基板１の上に厚さ５００Åの
アンドープＧａＮバッファ層２、厚さ２μｍのｎ型Ｇａ
Ｎよりなるｎ型コンタクト層１４、厚さ０．３μｍのｎ
型Ａｌ0.1Ｇａ0.9Ｎよりなるｎ型クラッド層１５、厚さ
７０ÅのアンドープＩｎ0.02Ｇａ0.98Ｎと厚さ３０Åの
アンドープＩｎ0.2Ｇａ0.8Ｎとの２層を交互に３回繰り
返して形成した発光層１６、厚さ０．３μｍのｐ型Ａｌ
0.1Ｇａ0.9ＮよりなるＭｇドーパントのｐ型クラッド層
１７、厚さ０．５μｍのｐ型ＧａＮよりなるＭｇドーパ
ントのｐ型コンタクト層１８を順次形成する。ここで、
結晶成長温度は、アンドープＧａＮバッファ層２に関し
ては５００℃、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｐ型クラッド層１７およびｐ型コンタクト層１８
に関しては１０００℃、発光層１６に関しては８００℃
である（図５（ａ））。
【００５３】次に、基板をＭＯＶＰＥ装置より取り出し
てドライエッチング装置内に導入し、選択マスクを用い
てｎ型コンタクト層１４までドライエッチングし、一部
のｐ型コンタクト層１４を露出させる。さらに別の選択
マスクによりドライエッチングしてｐ型クラッド層１７
およびｐ型コンタクト層１８をリッジ状に形成する。そ
して基板をドライエッチング装置より取り出す。
てドライエッチング装置内に導入し、選択マスクを用い
てｎ型コンタクト層１４までドライエッチングし、一部
のｐ型コンタクト層１４を露出させる。さらに別の選択
マスクによりドライエッチングしてｐ型クラッド層１７
およびｐ型コンタクト層１８をリッジ状に形成する。そ
して基板をドライエッチング装置より取り出す。
【００５４】その後、露出したｎ型コンタクト層１４の
上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１
および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電
極１３を形成し、ｐ型コンタクト層１４の上にＮｉとＭ
ｇとからなる厚さ１０００Åの合金膜８および厚さ１０
００ÅのＡｕ膜６を順次蒸着してｐ電極９を形成する
（図５（ｂ））。
上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１
および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電
極１３を形成し、ｐ型コンタクト層１４の上にＮｉとＭ
ｇとからなる厚さ１０００Åの合金膜８および厚さ１０
００ÅのＡｕ膜６を順次蒸着してｐ電極９を形成する
（図５（ｂ））。
【００５５】その後、基板をアニール炉内に導入する。
そしてアニール炉を１気圧の窒素で満たし、窒素雰囲気
下にて１０分かけて基板の温度を７００℃まで上げ、そ
のまま２０分間加熱する。その後、基板の温度を５分か
けて室温まで戻し、５分間放置する。この熱サイクルを
３回繰り返し、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｐ型クラッド層１７およびｐ型コンタクト層１８
より水素を追い出し、ｐ型クラッド層１７およびｐ型コ
ンタクト層１８に含まれるＭｇを活性化させる（図５
（ｃ））。
そしてアニール炉を１気圧の窒素で満たし、窒素雰囲気
下にて１０分かけて基板の温度を７００℃まで上げ、そ
のまま２０分間加熱する。その後、基板の温度を５分か
けて室温まで戻し、５分間放置する。この熱サイクルを
３回繰り返し、ｎ型コンタクト層１４、ｎ型クラッド層
１５、ｐ型クラッド層１７およびｐ型コンタクト層１８
より水素を追い出し、ｐ型クラッド層１７およびｐ型コ
ンタクト層１８に含まれるＭｇを活性化させる（図５
（ｃ））。
【００５６】最後に基板を劈開して共振器端面を形成
し、半導体装置すなわち半導体レーザを作成する。
し、半導体装置すなわち半導体レーザを作成する。
【００５７】第３の実施の形態に係る半導体レーザの電
流−電圧特性と、従来の半導体レーザの電流−電圧特性
とを比較した結果を図６に示す。図６において、実線で
示す曲線Ａが第３の実施の形態に係る半導体レーザの電
流−電圧特性を表すグラフであり、破線で示す曲線Ｂが
従来の半導体レーザの電流−電圧特性を表すグラフであ
る。第３の実施の形態に係る半導体レーザのしきい値電
圧は４．０Ｖであり、従来の半導体レーザのしきい値電
圧よりも０．５Ｖ低かった。また、電流−電圧特性曲線
の傾きについては、第３の実施の形態に係る半導体レー
ザのほうが従来の半導体レーザよりも急であった。すな
わち、第３の実施の形態に係る半導体レーザの素子抵抗
のほうが従来の半導体レーザの素子抵抗よりも小さいこ
とがわかった。
流−電圧特性と、従来の半導体レーザの電流−電圧特性
とを比較した結果を図６に示す。図６において、実線で
示す曲線Ａが第３の実施の形態に係る半導体レーザの電
流−電圧特性を表すグラフであり、破線で示す曲線Ｂが
従来の半導体レーザの電流−電圧特性を表すグラフであ
る。第３の実施の形態に係る半導体レーザのしきい値電
圧は４．０Ｖであり、従来の半導体レーザのしきい値電
圧よりも０．５Ｖ低かった。また、電流−電圧特性曲線
の傾きについては、第３の実施の形態に係る半導体レー
ザのほうが従来の半導体レーザよりも急であった。すな
わち、第３の実施の形態に係る半導体レーザの素子抵抗
のほうが従来の半導体レーザの素子抵抗よりも小さいこ
とがわかった。
【００５８】第３の実施の形態に係る半導体レーザのほ
うが従来の半導体レーザよりもしきい値電圧および素子
抵抗が小さいのは、基板をアニールする過程において第
１および第２の実施の形態と同様、ｎ型コンタクト層１
４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ
型コンタクト層１８に含まれる水素が、アニール時の７
００℃という温度により追い出され、かつアニール後の
室温に戻す過程で水素がＴｉ、Ａｌ、ＮｉおよびＭｇに
吸蔵され、その結果、ｎ型コンタクト層１４とｎ電極１
３との間およびｐ型コンタクト層１７とｐ電極９との間
のコンタクト抵抗率を下げることができるためである。
また、ｐ型クラッド層１７およびｐ型コンタクト層１８
中に含まれるＭｇをより多く活性化させて従来のものよ
り低い抵抗率を有するｐ型クラッド層１７およびｐ型コ
ンタクト層１８に変化させることができるためである。
うが従来の半導体レーザよりもしきい値電圧および素子
抵抗が小さいのは、基板をアニールする過程において第
１および第２の実施の形態と同様、ｎ型コンタクト層１
４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ
型コンタクト層１８に含まれる水素が、アニール時の７
００℃という温度により追い出され、かつアニール後の
室温に戻す過程で水素がＴｉ、Ａｌ、ＮｉおよびＭｇに
吸蔵され、その結果、ｎ型コンタクト層１４とｎ電極１
３との間およびｐ型コンタクト層１７とｐ電極９との間
のコンタクト抵抗率を下げることができるためである。
また、ｐ型クラッド層１７およびｐ型コンタクト層１８
中に含まれるＭｇをより多く活性化させて従来のものよ
り低い抵抗率を有するｐ型クラッド層１７およびｐ型コ
ンタクト層１８に変化させることができるためである。
【００５９】なお、上記第１、第２および第３の実施の
形態において、以下に示す置き換えを行っても同様の効
果が得られる。
形態において、以下に示す置き換えを行っても同様の効
果が得られる。
【００６０】熱サイクルの回数は２回以上であればよ
い。
い。
【００６１】Ｎｉの代わりにＰｄを用いてもよい。Ｐｄ
はＮｉと同様に仕事関数が大きく、かつ、ｐ型ＧａＮ層
４およびｐ型コンタクト層１８に対して密着性のよい金
属である。
はＮｉと同様に仕事関数が大きく、かつ、ｐ型ＧａＮ層
４およびｐ型コンタクト層１８に対して密着性のよい金
属である。
【００６２】ｐ電極９またはｎ電極１３として、Ｔｉ、
Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくと
も２層の多層膜により構成されていてもよい。
Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくと
も２層の多層膜により構成されていてもよい。
【００６３】このようにすれば、ｐ型ＧａＮ層４、ｐ型
コンタクト層１８およびｎ型コンタクト層１４に対して
密着性の良いＴｉ、Ａｌ、ＮｉまたはＰｄを第１層とし
て用いて多層膜の電極とすることができるので、ｐ電極
９またはｎ電極１３の剥がれを抑えることができる。
コンタクト層１８およびｎ型コンタクト層１４に対して
密着性の良いＴｉ、Ａｌ、ＮｉまたはＰｄを第１層とし
て用いて多層膜の電極とすることができるので、ｐ電極
９またはｎ電極１３の剥がれを抑えることができる。
【００６４】また、ｐ電極９またはｎ電極１３として、
水素を吸蔵する効果のある金属元素、例えばＴｉ、Ｍ
ｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、
Ｃｒ、Ａｌ、Ｐｄおよび希土類元素のうちの少なくとも
１つを含む合金、単層膜または多層膜を用いてもよい。
水素を吸蔵する効果のある金属元素、例えばＴｉ、Ｍ
ｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、
Ｃｒ、Ａｌ、Ｐｄおよび希土類元素のうちの少なくとも
１つを含む合金、単層膜または多層膜を用いてもよい。
【００６５】Ａｕ層６の代わりに抵抗が低く、表面の安
定したＰｔ層を用いてもよい。
定したＰｔ層を用いてもよい。
【００６６】サファイア基板１の代わりにＧａＮ基板、
ＳｉＣ基板またはスピネル基板を用いてもよい。
ＳｉＣ基板またはスピネル基板を用いてもよい。
【００６７】基板をアニールするのに、水素を含まない
雰囲気中においてアニールしてもよい。
雰囲気中においてアニールしてもよい。
【００６８】この構成により、水素を含まない雰囲気中
においてアニールしているので、ｐドープＧａＮ層４ａ
またはｐ型コンタクト層１８より水素をさらに効率よく
追い出すことができてより低抵抗のｐ型ＧａＮ層４また
はｐ型コンタクト層１８を得ることができる。
においてアニールしているので、ｐドープＧａＮ層４ａ
またはｐ型コンタクト層１８より水素をさらに効率よく
追い出すことができてより低抵抗のｐ型ＧａＮ層４また
はｐ型コンタクト層１８を得ることができる。
【００６９】III−Ｖ族窒化物系化合物半導体よりなる
層を結晶成長させる方法として、常圧ＭＯＶＰＥ法以外
に減圧ＭＯＶＰＥ法やハイドライド気相成長法等を用い
てもよい。
層を結晶成長させる方法として、常圧ＭＯＶＰＥ法以外
に減圧ＭＯＶＰＥ法やハイドライド気相成長法等を用い
てもよい。
【００７０】ｐ電極９およびｎ電極を形成する方法とし
て、蒸着以外にスパッタ法等を用いてもよい。
て、蒸着以外にスパッタ法等を用いてもよい。
【００７１】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、III−Ｖ族窒化物よりなる半導体層中に含まれる水
素を効率よく追い出すことができる。その結果、低い抵
抗率を有するｐ型またはｎ型の半導体層を得ることがで
き、半導体層と電極との間のコンタクト抵抗率を下げる
ことができる。
ば、III−Ｖ族窒化物よりなる半導体層中に含まれる水
素を効率よく追い出すことができる。その結果、低い抵
抗率を有するｐ型またはｎ型の半導体層を得ることがで
き、半導体層と電極との間のコンタクト抵抗率を下げる
ことができる。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程断面図
製造方法を示す工程断面図
【図２】第１と第２の実施の形態に係る実施例１の加熱
工程における、加熱温度の時間的変化に対する図
工程における、加熱温度の時間的変化に対する図
【図３】第１と第２の実施の形態に係る実施例２の加熱
工程における、加熱温度の時間的変化に対する図
工程における、加熱温度の時間的変化に対する図
【図４】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す工程断面図
製造方法を示す工程断面図
【図５】本発明の第３の実施の形態に係る半導体装置の
製造方法を示す工程断面図
製造方法を示す工程断面図
【図６】第３の実施の形態で形成された半導体レーザの
電流−電圧特性と、従来の半導体レーザの電流−電圧特
性とを比較した図
電流−電圧特性と、従来の半導体レーザの電流−電圧特
性とを比較した図
【図７】従来の半導体装置の製造方法を示す工程断面図
１ サファイア基板 ２ アンドープＧａＮバッファ層 ３ アンドープＧａＮ層 ４ａ ｐドープＧａＮ層 ４ ｐ型ＧａＮ層 ８ 合金膜 ９ ｐ電極 １３ ｎ電極 １４ ｎ型コンタクト層 １５ ｎ型クラッド層 １７ ｐ型クラッド層 １８ ｐ型コンタクト層
フロントページの続き (72)発明者 今藤 修 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 石田 昌宏 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 折田 賢児 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M104 AA04 BB02 BB05 BB07 BB13 BB14 BB17 BB36 CC01 DD79 FF13 GG04 HH15 5F041 AA03 AA24 CA04 CA05 CA34 CA40 CA46 CA82 CA87 CA92 5F073 AA74 CA07 CB22 DA30
Claims (7)
- 【請求項１】 ＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦１、
０≦ｙ≦１、ｘ＋ｙ≦１）よりなる半導体層の上に電極
を形成する工程と、前記電極を形成した後にアニールす
る工程とを備え、前記電極は、水素を吸蔵する性質を有
する金属を含むものであり、前記アニールする工程は、
温度を上げる過程と温度を下げる過程とを繰り返すこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記温度を下げる過程において、到達温
度が２種類以上あり、そのうちの少なくとも１つが１０
０℃以上３００℃以下であることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 前記水素を吸蔵する性質を有する金属
は、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、
Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記水素を吸蔵する性質を有する金属
は、Ｍｇであることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項５】 前記水素を吸蔵する性質を有する金属
は、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａであることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 前記電極は、Ｔｉ、Ａｌ、Ｎｉ、Ｐｄま
たはＴａよりなる層を含む少なくとも２層の多層膜によ
り構成されていることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項７】 前記アニールする工程は、水素を含まな
い雰囲気中においてアニールするものであることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7912299A JP4292619B2 (ja) | 1999-03-24 | 1999-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7912299A JP4292619B2 (ja) | 1999-03-24 | 1999-03-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277802A true JP2000277802A (ja) | 2000-10-06 |
| JP4292619B2 JP4292619B2 (ja) | 2009-07-08 |
Family
ID=13681137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7912299A Expired - Fee Related JP4292619B2 (ja) | 1999-03-24 | 1999-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4292619B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050735A (ko) * | 2002-12-09 | 2004-06-17 | (주)옵트로닉스 | ｐ형 질화물계 화합물 반도체의 오믹 접촉 향상 방법 |
| JP2004336021A (ja) * | 2003-05-07 | 2004-11-25 | Samsung Electronics Co Ltd | 薄膜電極、及びその製造方法 |
| JP2005268275A (ja) * | 2004-03-16 | 2005-09-29 | Sanyo Electric Co Ltd | 窒化物系半導体発光ダイオード素子 |
| KR100550735B1 (ko) * | 2002-11-16 | 2006-02-08 | 엘지이노텍 주식회사 | Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법 |
| JP2007043164A (ja) * | 2005-07-30 | 2007-02-15 | Samsung Electronics Co Ltd | 窒化物系化合物半導体の発光素子及びその製造方法 |
| JP2007059508A (ja) * | 2005-08-23 | 2007-03-08 | Nec Corp | ｎ型窒化物半導体の電極及びｎ型窒化物半導体の電極の形成方法 |
| JP2007311375A (ja) * | 2006-05-16 | 2007-11-29 | Showa Denko Kk | ｐ型ＩＩＩ−Ｖ族化合物半導体の作製方法及び発光素子の作製方法。 |
| JP2008506251A (ja) * | 2004-07-08 | 2008-02-28 | エルジー イノテック カンパニー リミテッド | 窒化物半導体発光素子及びその製造方法 |
| JP2009032939A (ja) * | 2007-07-27 | 2009-02-12 | Panasonic Corp | 窒化物半導体装置および窒化物半導体装置の製造方法 |
| WO2010103804A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 窒化物系半導体素子およびその製造方法 |
| JP2011049322A (ja) * | 2009-08-26 | 2011-03-10 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| KR101074128B1 (ko) | 2006-01-05 | 2011-10-17 | 삼성코닝정밀소재 주식회사 | ｐ-형 질화갈륨계 반도체 기판의 활성화 방법 |
| US8729587B2 (en) | 2010-04-01 | 2014-05-20 | Panasonic Corporation | Nitride semiconductor element and manufacturing method therefor |
| JP2015060854A (ja) * | 2013-09-17 | 2015-03-30 | 沖電気工業株式会社 | 窒化物半導体発光ダイオード、及びその製造方法 |
| JP2016509753A (ja) * | 2013-01-24 | 2016-03-31 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 半導体発光デバイスにおけるｐコンタクト抵抗の制御 |
| CN107611154A (zh) * | 2017-07-26 | 2018-01-19 | 华灿光电（浙江）有限公司 | 一种交流发光二极管芯片及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7001330B2 (ja) | 2015-07-16 | 2022-02-03 | 大阪瓦斯株式会社 | 生分解性コポリマー及びその製造方法並びに生分解性向上法 |
-
1999
- 1999-03-24 JP JP7912299A patent/JP4292619B2/ja not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550735B1 (ko) * | 2002-11-16 | 2006-02-08 | 엘지이노텍 주식회사 | Ｐ형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법 |
| KR20040050735A (ko) * | 2002-12-09 | 2004-06-17 | (주)옵트로닉스 | ｐ형 질화물계 화합물 반도체의 오믹 접촉 향상 방법 |
| JP2011199319A (ja) * | 2003-05-07 | 2011-10-06 | Samsung Led Co Ltd | 薄膜電極、及びその製造方法 |
| JP2004336021A (ja) * | 2003-05-07 | 2004-11-25 | Samsung Electronics Co Ltd | 薄膜電極、及びその製造方法 |
| JP2005268275A (ja) * | 2004-03-16 | 2005-09-29 | Sanyo Electric Co Ltd | 窒化物系半導体発光ダイオード素子 |
| JP2008506251A (ja) * | 2004-07-08 | 2008-02-28 | エルジー イノテック カンパニー リミテッド | 窒化物半導体発光素子及びその製造方法 |
| US8377801B2 (en) | 2004-07-08 | 2013-02-19 | Lg Innotek Co., Ltd. | Nitride semiconductor light-emitting device and fabrication method thereof |
| JP2007043164A (ja) * | 2005-07-30 | 2007-02-15 | Samsung Electronics Co Ltd | 窒化物系化合物半導体の発光素子及びその製造方法 |
| US8390018B2 (en) | 2005-07-30 | 2013-03-05 | Samsung Electronics Co., Ltd. | Nitride-based compound semiconductor light emitting device and method of fabricating the same |
| JP2007059508A (ja) * | 2005-08-23 | 2007-03-08 | Nec Corp | ｎ型窒化物半導体の電極及びｎ型窒化物半導体の電極の形成方法 |
| KR101074128B1 (ko) | 2006-01-05 | 2011-10-17 | 삼성코닝정밀소재 주식회사 | ｐ-형 질화갈륨계 반도체 기판의 활성화 방법 |
| JP2007311375A (ja) * | 2006-05-16 | 2007-11-29 | Showa Denko Kk | ｐ型ＩＩＩ−Ｖ族化合物半導体の作製方法及び発光素子の作製方法。 |
| JP2009032939A (ja) * | 2007-07-27 | 2009-02-12 | Panasonic Corp | 窒化物半導体装置および窒化物半導体装置の製造方法 |
| US8309984B2 (en) | 2009-03-11 | 2012-11-13 | Panasonic Corporation | Nitride-based semiconductor device having electrode on m-plane |
| CN101981713A (zh) * | 2009-03-11 | 2011-02-23 | 松下电器产业株式会社 | 氮化物半导体元件及其制造方法 |
| EP2273573A4 (en) * | 2009-03-11 | 2012-11-14 | Panasonic Corp | NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME |
| US8357607B2 (en) | 2009-03-11 | 2013-01-22 | Panasonic Corporation | Method for fabricating nitride-based semiconductor device having electrode on m-plane |
| EP2273573A1 (en) * | 2009-03-11 | 2011-01-12 | Panasonic Corporation | Nitride semiconductor element and method for manufacturing same |
| WO2010103804A1 (ja) * | 2009-03-11 | 2010-09-16 | パナソニック株式会社 | 窒化物系半導体素子およびその製造方法 |
| US8791498B2 (en) | 2009-08-26 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| JP2011049322A (ja) * | 2009-08-26 | 2011-03-10 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US8729587B2 (en) | 2010-04-01 | 2014-05-20 | Panasonic Corporation | Nitride semiconductor element and manufacturing method therefor |
| JP2016509753A (ja) * | 2013-01-24 | 2016-03-31 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 半導体発光デバイスにおけるｐコンタクト抵抗の制御 |
| US9991419B2 (en) | 2013-01-24 | 2018-06-05 | Lumileds Llc | Control of P-contact resistance in a semiconductor light emitting device |
| US11289624B2 (en) | 2013-01-24 | 2022-03-29 | Lumileds Llc | Control of p-contact resistance in a semiconductor light emitting device |
| JP2015060854A (ja) * | 2013-09-17 | 2015-03-30 | 沖電気工業株式会社 | 窒化物半導体発光ダイオード、及びその製造方法 |
| CN107611154A (zh) * | 2017-07-26 | 2018-01-19 | 华灿光电（浙江）有限公司 | 一种交流发光二极管芯片及其制作方法 |
| CN107611154B (zh) * | 2017-07-26 | 2020-03-27 | 华灿光电（浙江）有限公司 | 一种交流发光二极管芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4292619B2 (ja) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100648759B1 (ko) | 반도체발광소자 및 그 제조방법 | |
| US6258617B1 (en) | Method of manufacturing blue light emitting element | |
| JP4292619B2 (ja) | 半導体装置の製造方法 | |
| JP2001160627A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JPH088217B2 (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| JP2011238971A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2002319703A (ja) | 半導体装置およびその作製方法 | |
| JPH11251687A (ja) | 半導体の製造方法及び半導体装置 | |
| JP2001102623A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2919788B2 (ja) | 半導体装置、半導体装置の製造方法、及び窒化ガリウム系半導体の成長方法 | |
| JP2003023179A (ja) | ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| JPH09129923A (ja) | 発光素子 | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| JP2003224298A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2002299686A (ja) | 半導体発光素子およびその製造方法 | |
| JP2002033279A (ja) | ｐ型窒化物半導体の製造方法 | |
| JP2002075910A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置用電極構造の作製方法 | |
| JP2002208729A (ja) | 発光素子及びその製造方法 | |
| JP2002319743A (ja) | ｐ型ＩＩＩ族窒化物半導体および半導体装置およびその作製方法 | |
| JP2000036616A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003008059A (ja) | 窒化物系半導体発光素子 | |
| JPH10178201A (ja) | 半導体発光素子の製造方法 | |
| JP2000101140A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2001308017A (ja) | ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法 | |
| JP2000196146A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |