JP2000277802A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000277802A
JP2000277802A JP7912299A JP7912299A JP2000277802A JP 2000277802 A JP2000277802 A JP 2000277802A JP 7912299 A JP7912299 A JP 7912299A JP 7912299 A JP7912299 A JP 7912299A JP 2000277802 A JP2000277802 A JP 2000277802A
Authority
JP
Japan
Prior art keywords
layer
type
electrode
temperature
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7912299A
Other languages
English (en)
Other versions
JP4292619B2 (ja
Inventor
Shinji Nakamura
真嗣 中村
Masaaki Yuri
正昭 油利
Osamu Kondo
修 今藤
Masahiro Ishida
昌宏 石田
Kenji Orita
賢児 折田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP7912299A priority Critical patent/JP4292619B2/ja
Publication of JP2000277802A publication Critical patent/JP2000277802A/ja
Application granted granted Critical
Publication of JP4292619B2 publication Critical patent/JP4292619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 III−V族窒化物系化合物半導体よりなる半
導体装置について、p型およびn型オーミック電極の抵
抗率を下げる。 【解決手段】 サファイア基板1の上にアンドープGa
Nバッファ層2、アンドープGaN層3、p型の不純物
のMgがドープされたpドープGaN層4aを順次結晶
成長させる(図1(a))。次に、pドープGaN層4
aの上にNiとMgとからなる合金膜8およびAu膜6
を順次蒸着してp型側の電極9を形成する(図1
(b))。その後、窒素雰囲気中にて基板の温度を70
0℃まで上げて加熱した後、基板の温度を室温まで戻
す。この基板の温度の上下サイクルを3回行い、pドー
プGaN層4aより水素を追い出してpドープGaN層
4aに含まれるMgを活性化させ、低抵抗のp型GaN
層4に変化させる(図1(c))。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、短波長レーザや高
温動作トランジスタ等に用いられるIII−V族窒化物系
化合物よりなる半導体装置の製造方法に関するものであ
る。
【0002】
【従来の技術】一般式がAlxGa1-x-yInyN(0≦
x≦1、0≦y≦1、x+y≦1)で表されるIII−V
族窒化物系化合物半導体(以下III−V族窒化物半導体
と記す)は、1.9〜6.2eVにおよぶ広範なバンド
ギャップエネルギーを有し、可視域から紫外域までをカ
バーする発光・受光デバイス用半導体材料として有望で
ある。
【0003】III−V族窒化物半導体を用いた半導体レ
ーザや受光素子、ヘテロバイポーラトランジスタ等を作
製する場合、発熱や電力損失を低減するために低抵抗の
p型またはn型III−V族窒化物半導体層とそれに対す
る低抵抗のオーミック電極を形成することが重要であ
る。
【0004】従来より、p型III−V族窒化物半導体を
製造する方法として、マグネシウムをIII−V族窒化物
半導体に添加し、その後III−V族窒化物半導体をアニ
ールすることが知られている。このp型III−V族窒化
物半導体を含む従来の半導体装置の製造方法を、図7を
用いて説明する。
【0005】まず、有機金属気相エピタキシャル成長
(以下MOVPEと記す)法により、サファイア基板1
の上にアンドープGaNバッファ層2、アンドープGa
N層3、p型不純物をドープした(以下pドープと記
す)GaN層4aを順次結晶成長させる。ここで、pド
ープGaN層4aを結晶成長する際に、ドーパントとし
てはMgを用い、そのMgの原料としてはシクロペンタ
ジエニルマグネシウム(以下Cp2Mgと記す)を用い
る。以下、サファイア基板1の上にアンドープGaNバ
ッファ層2等の膜が形成されたものを基板という(図7
(a))。
【0006】次に、この基板を窒素雰囲気中にてアニー
ルし、pドープGaN層4aに含まれる水素を追い出し
てMgを活性化させ、p型GaN層4を作成する(図7
(b))。
【0007】その後、p型GaN層4の上にNi膜5お
よびAu膜6を順次蒸着してp型側の電極(以下p電極
と記す)7を形成する(図7(c))。
【0008】この半導体装置の製造方法により、p電極
7とp型GaN層4との間でオーミック特性を有し、か
つp電極7とp型GaN層4との間のコンタクト抵抗率
が1×10-3Ω・cm2程度であるp電極7を得ること
ができたという報告がなされている。
【0009】また、n型III−V族窒化物半導体を製造
する方法として、珪素をIII−V族窒化物半導体に添加
することが知られている。このn型III−V族窒化物半
導体を含む従来の半導体装置について、n型側の電極
(以下n電極と記す)とn型III−V族窒化物半導体と
の間のコンタクト抵抗率が5×10-5Ω・cm2程度で
あるn電極が得られたという報告がなされている。
【0010】
【発明が解決しようとする課題】上記従来の半導体装置
の製造方法に関しては、pドープGaN層4aを形成さ
せ、アニールした後にp電極7を形成するので、アニー
ルの工程でpドープGaN層4a中に含まれる水素を十
分に追い出すことができず、その結果p電極7とp型G
aN層4との間のコンタクト抵抗率を低減させることが
できなかった。
【0011】また、上記従来の半導体装置の製造方法に
関しては、n型III-V族窒化物半導体中に含まれる水素
を十分に追い出すことができず、その結果n電極とn型
III−V族窒化物半導体との間のコンタクト抵抗率を低
減させることができなかった。
【0012】そのため、上記従来の半導体装置の製造方
法を用いて半導体レーザ等のデバイスを製造した場合、
しきい値電圧の上昇等デバイスの特性を悪化させてい
た。
【0013】上記課題に鑑み本発明は、p型またはn型
III−V族窒化物半導体と、その上に形成されたp電極
またはn電極とを含む半導体装置に関し、p型またはn
型III−V族窒化物半導体と、p電極またはn電極との
間でオーミック特性を有し、コンタクト抵抗率を低減さ
せることができる半導体装置の製造方法を提供するもの
である。
【0014】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の製造方法は、AlxGa1-x-y
yN(0≦x≦1、0≦y≦1、x+y≦1)よりな
る半導体層の上に電極を形成する工程と、前記電極を形
成した後にアニールする工程とを備え、前記電極は、水
素を吸蔵する性質を有する金属を含むものであり、前記
アニールする工程は、温度を上げる過程と温度を下げる
過程とを繰り返すものである。
【0015】この構成により、温度を上げる過程におい
て半導体層から水素が追い出され、かつ温度を下げる過
程において半導体層に含まれる水素が電極により吸蔵さ
れるので、半導体層に含まれる水素を効率よく追い出す
ことができる。
【0016】また、本発明の半導体装置の製造方法は、
かかる構成につき、さらに温度を下げる過程において、
到達温度が2種類以上あり、そのうちの少なくとも1つ
が100℃以上300℃以下であるものである。
【0017】この構成により、さらに到達温度を100
℃以上300℃以下にしているので、電極の剥がれを抑
えることができる。
【0018】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、T
i、Mg、Ca、Zr、Nb、V、Ni、Fe、Mn、
Co、Cr、Al、Pdまたは希土類元素であるもので
ある。
【0019】この構成により、Ti、Mg、Ca、Z
r、Nb、V、Ni、Fe、Mn、Co、Cr、Al、
Pdまたは希土類元素を用いているので、半導体層に含
まれる水素を効率よく追い出すことができる。
【0020】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、Mg
であるものである。
【0021】この構成により、Mgを用いているので、
Mgが半導体層に拡散してより低抵抗のp型半導体層を
得ることができる。
【0022】本発明の半導体装置の製造方法は、かかる
構成につき、水素を吸蔵する性質を有する金属が、N
i、PdまたはTaであるものである。
【0023】この構成により、さらに仕事関数の大きい
Ni、PdまたはTaを電極に用いているので、電極と
半導体層との間の、価電子帯のバリア高さを低減させる
ことができる。
【0024】本発明の半導体装置の製造方法は、かかる
構成につき、電極が、Ti、Al、Ni、PdまたはT
aよりなる層を含む少なくとも2層の多層膜により構成
されているものである。
【0025】この構成により、半導体層に対して密着性
の良いTi、Al、Ni、PdまたはTaを含む層を第
1層として用いて多層膜の電極とすることができるの
で、電極の剥がれを抑えることができる。
【0026】本発明の半導体装置の製造方法は、かかる
構成につき、アニールする工程が、水素を含まない雰囲
気中においてアニールするものである。
【0027】この構成により、水素を含まない雰囲気中
においてアニールしているので、半導体層より水素をさ
らに効率よく追い出すことができる。
【0028】
【発明の実施の形態】本発明の半導体装置の製造方法に
関する実施の形態について、図面を用いて説明する。
【0029】(実施の形態1)本発明の第1の実施の形
態に係る半導体装置の製造方法を図1に示す。
【0030】なお、AlxGa1-x-yInyNの半導体層
として、x=0、y=0のGaNの場合について以下説
明する。
【0031】まず、サファイア基板1をアセトンやメタ
ノール等で有機洗浄してMOVPE装置内に導入し、サ
ファイア基板1の表面をサーマルクリーニングした後、
トリメチルガリウムおよびアンモニアを原料とし、MO
VPE装置内の圧力を1気圧とし、常圧MOVPE法に
より厚さ500ÅのアンドープGaNバッファ層2、厚
さ1μmのアンドープGaN層3、厚さ1μmでドーパ
ント濃度が5×1018cm-3のpドープGaN層4aを
サファイア基板1の上に順次結晶成長させる。以下、サ
ファイア基板1の上に形成された膜とともに基板と記
す。ここで、結晶成長時の基板の温度は、アンドープG
aNバッファ層2に関しては500℃、アンドープGa
N層3、pドープGaN層4aに関してはともに100
0℃である。また、pドープGaN層4aを結晶成長さ
せる際に、ドーパントとしてはMgを用い、そのMgの
原料としてCp2Mgを用いる(図1(a))。
【0032】次に、基板をMOVPE装置より取り出し
て蒸着装置内に導入し、基板上にNiとMgとからなる
厚さ1000Åの合金膜8および厚さ1000Åの、抵
抗が低く、表面が安定したAu膜6を順次蒸着してp電
極9を形成する(図1(b))。
【0033】その後、合金膜8およびAu膜6を蒸着さ
れた基板を蒸着装置より取り出してアニール炉内に導入
する。そしてアニール炉内において基板を加熱(アニー
ル)し、pドープGaN層4aを、p型の導電性を有す
る、いわゆるp型GaN層4に変化させて半導体装置を
作成する(図1(c))。この基板を加熱する工程につ
いては以下の実施例1、2において説明する。なお、基
板を加熱する方法としては、ヒータによるアニールを用
いてもよいし、ランプアニール、高周波加熱等を用いて
もよい。
【0034】(実施例1)この実施例1に係る加熱工程
について、加熱温度の時間的変化を図2の実線に示す。
以下、図2と同様の、加熱温度の時間的変化に関する図
において、n回目(nは自然数)の昇温過程、高温維持
過程、降温過程および低温維持過程をそれぞれUn、H
n、DnおよびLnと表す。また、以下、昇温過程に始
まり、高温維持過程および降温過程を経て低温維持過程
に至る一連の過程を熱サイクルという。
【0035】基板をアニール炉内に導入した後、アニー
ル炉を1気圧の窒素で満たし、窒素雰囲気下にて10分
かけて基板の温度を700℃まで上げ(U1)、そのま
ま20分間加熱する(H1)。その後、基板の温度を5
分かけて室温まで戻し(D1)、5分間放置する(L
1)。この熱サイクルを3回繰り返し、加熱工程を終了
させる。
【0036】この方法によれば、昇温過程および高温維
持過程においてpドープGaN層4aから水素が追い出
され、かつ降温過程および低温維持過程においてpドー
プGaN層4aに含まれる水素が電極を形成するNiお
よびMgに吸蔵されるので、pドープGaN層4a中に
含まれる水素を効率よく追い出すことができ、pドープ
GaN層4a中に含まれるMgをより多く活性化させる
ことができる。その結果、pドープGaN層4aを従来
よりも低い抵抗率を有するp型GaN層4に変化させる
ことができ、p型GaN層4とp電極9との間でオーミ
ック接触を実現でき、p型GaN層4とp電極9との間
のコンタクト抵抗率を下げることができる。
【0037】また、特に合金膜8にMgを用いているの
で、Mgが半導体層に拡散してより低抵抗のp型GaN
層4を得ることができ、p型GaN層4とp電極9との
間のコンタクト抵抗率を下げることができる。
【0038】さらに、特に合金膜8に仕事関数の大きい
Niを用いているので、Niとp型GaN層4との間
の、価電子帯のバリア高さを低減させることができ、p
ドープGaN層4とp電極9との間のコンタクト抵抗率
を下げることができる。
【0039】この実施例1に係る半導体装置の製造方法
においては、p型GaN層4のキャリア濃度が5×10
18cm-3であってMg活性化率がほぼ100%であり、
p型GaN層4とp電極9との間でコンタクト抵抗率が
1×10-5Ω・cm2であるオーミック接触が実現でき
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。
【0040】(実施例2)この実施例2に係る加熱工程
について、加熱温度の時間的変化を図3の実線に示す。
【0041】基板をアニール炉内に導入した後、アニー
ル炉を1気圧の窒素で満たし、窒素雰囲気下にて10分
かけて基板の温度を700℃まで上げ(U1)、そのま
ま20分間加熱する(H1)。その後、基板の温度を5
分かけて250℃まで戻し(D1)、5分間放置する
(L1)。この熱サイクルを3回繰り返し、加熱工程を
終了させる。
【0042】この方法によれば、実施例1における効果
に加え、降温過程において基板の温度を250℃まで下
げ、低温維持過程において基板の温度を250℃に維持
しているので、p電極9の剥がれを抑えることができ、
結果として半導体装置の製造歩留まりを向上させること
ができる。
【0043】この実施例2に係る半導体装置の製造方法
においては、p型GaN層4のキャリア濃度が5×10
18cm-3であってMg活性化率がほぼ100%であり、
p型GaN層4とp電極9との間のコンタクト抵抗率が
1×10-5Ω・cm2であるオーミック接触が得られ
た。これらの値は従来の半導体装置の製造方法に比べて
よい値であった。また、この方法により製造された半導
体装置の表面を光学顕微鏡により観察したところ、p電
極9の、p型GaN層4からの剥がれは特に発見され
ず、p電極9の剥がれが抑えられていることがわかっ
た。
【0044】p電極9の剥がれが抑えられているのは、
降温過程において基板の温度を250℃に下げ、低温維
持過程において基板の温度を250℃に維持することに
より高温から室温まで温度を下げたときに生じるp電極
のグレイン化を抑えることができたためと考えられる。
【0045】なお、降温過程および低温維持過程におけ
る基板の温度を100℃以上300℃以下にすることに
よりp電極9の剥がれを抑えることができる。
【0046】(実施の形態2)本発明の第2の実施の形
態に係る半導体装置の製造方法を図4に示す。
【0047】まず、アセトンやメタノール等で有機洗浄
されたサファイア基板1の上にMOVPE装置を用い、
サファイア基板1の表面をサーマルクリーニングした
後、トリメチルガリウムおよびアンモニアを原料とし、
常圧MOVPE法によりサファイア基板1の上に厚さ5
00ÅのアンドープGaNバッファ層2、厚さ1μmの
アンドープGaN層3、厚さ1μmでドーパント濃度が
5×1018cm-3のn型GaN層10をサファイア基板
1の上に順次結晶成長させる。以下、サファイア基板1
の上に形成された膜とともに基板と記す。ここで、結晶
成長時の基板1の温度は、アンドープGaNバッファ層
2に関しては500℃、アンドープGaN層3、n型G
aN層10に関してはともに1000℃である。また、
n型GaN層10を結晶成長させる際に、ドーパントと
してはSiを用い、そのSiの原料としてはシランを用
いる(図4(a))。
【0048】次に、この基板をMOVPE装置より取り
出して蒸着装置内に導入し、基板上にTiとAlとから
なる厚さ1000Åの合金膜11および厚さ1000Å
のAu膜12を順次蒸着してn電極13を形成する。
【0049】その後、基板をアニール炉内に導入する。
そして第1の実施の形態で記載した実施例1と実施例2
と同様の熱サイクルを3回繰り返す(図4(b))。
【0050】この方法によれば、昇温過程および高温維
持過程においてn型GaN層10から水素が追い出さ
れ、かつ降温過程および低温維持過程においてn型Ga
N層10に含まれる水素が電極を形成するTiおよびA
lに吸蔵されるので、n型GaN層10中に含まれる水
素を効率よく追い出すことができる。その結果、n型G
aN層10とn電極13との間のコンタクト抵抗率を下
げることができる。
【0051】この第2の実施の形態に係る半導体装置の
製造方法においては、n型GaN層10とn電極13と
の間のコンタクト抵抗率が1×10-6Ω・cm2である
オーミック接触が得られた。この値は従来の半導体装置
の製造方法の場合に比べてよい値であった。
【0052】(実施の形態3)本発明の第3の実施の形
態に係る半導体装置の製造方法を図5に示す。まずサフ
ァイア基板1をアセトンやメタノール等で有機洗浄して
MOVPE装置内に導入し、サファイア基板1の表面を
サーマルクリーニングした後、トリメチルガリウム、ト
リメチルアルミニウム、トリメチルインジウム、シラ
ン、Cp2Mgおよびアンモニアを原料とし、常圧MO
VPE法によりサファイア基板1の上に厚さ500Åの
アンドープGaNバッファ層2、厚さ2μmのn型Ga
Nよりなるn型コンタクト層14、厚さ0.3μmのn
型Al0.1Ga0.9Nよりなるn型クラッド層15、厚さ
70ÅのアンドープIn0.02Ga0.98Nと厚さ30Åの
アンドープIn0.2Ga0.8Nとの2層を交互に3回繰り
返して形成した発光層16、厚さ0.3μmのp型Al
0.1Ga0.9NよりなるMgドーパントのp型クラッド層
17、厚さ0.5μmのp型GaNよりなるMgドーパ
ントのp型コンタクト層18を順次形成する。ここで、
結晶成長温度は、アンドープGaNバッファ層2に関し
ては500℃、n型コンタクト層14、n型クラッド層
15、p型クラッド層17およびp型コンタクト層18
に関しては1000℃、発光層16に関しては800℃
である(図5(a))。
【0053】次に、基板をMOVPE装置より取り出し
てドライエッチング装置内に導入し、選択マスクを用い
てn型コンタクト層14までドライエッチングし、一部
のp型コンタクト層14を露出させる。さらに別の選択
マスクによりドライエッチングしてp型クラッド層17
およびp型コンタクト層18をリッジ状に形成する。そ
して基板をドライエッチング装置より取り出す。
【0054】その後、露出したn型コンタクト層14の
上にTiとAlとからなる厚さ1000Åの合金膜11
および厚さ1000ÅのAu膜12を順次蒸着してn電
極13を形成し、p型コンタクト層14の上にNiとM
gとからなる厚さ1000Åの合金膜8および厚さ10
00ÅのAu膜6を順次蒸着してp電極9を形成する
(図5(b))。
【0055】その後、基板をアニール炉内に導入する。
そしてアニール炉を1気圧の窒素で満たし、窒素雰囲気
下にて10分かけて基板の温度を700℃まで上げ、そ
のまま20分間加熱する。その後、基板の温度を5分か
けて室温まで戻し、5分間放置する。この熱サイクルを
3回繰り返し、n型コンタクト層14、n型クラッド層
15、p型クラッド層17およびp型コンタクト層18
より水素を追い出し、p型クラッド層17およびp型コ
ンタクト層18に含まれるMgを活性化させる(図5
(c))。
【0056】最後に基板を劈開して共振器端面を形成
し、半導体装置すなわち半導体レーザを作成する。
【0057】第3の実施の形態に係る半導体レーザの電
流−電圧特性と、従来の半導体レーザの電流−電圧特性
とを比較した結果を図6に示す。図6において、実線で
示す曲線Aが第3の実施の形態に係る半導体レーザの電
流−電圧特性を表すグラフであり、破線で示す曲線Bが
従来の半導体レーザの電流−電圧特性を表すグラフであ
る。第3の実施の形態に係る半導体レーザのしきい値電
圧は4.0Vであり、従来の半導体レーザのしきい値電
圧よりも0.5V低かった。また、電流−電圧特性曲線
の傾きについては、第3の実施の形態に係る半導体レー
ザのほうが従来の半導体レーザよりも急であった。すな
わち、第3の実施の形態に係る半導体レーザの素子抵抗
のほうが従来の半導体レーザの素子抵抗よりも小さいこ
とがわかった。
【0058】第3の実施の形態に係る半導体レーザのほ
うが従来の半導体レーザよりもしきい値電圧および素子
抵抗が小さいのは、基板をアニールする過程において第
1および第2の実施の形態と同様、n型コンタクト層1
4、n型クラッド層15、p型クラッド層17およびp
型コンタクト層18に含まれる水素が、アニール時の7
00℃という温度により追い出され、かつアニール後の
室温に戻す過程で水素がTi、Al、NiおよびMgに
吸蔵され、その結果、n型コンタクト層14とn電極1
3との間およびp型コンタクト層17とp電極9との間
のコンタクト抵抗率を下げることができるためである。
また、p型クラッド層17およびp型コンタクト層18
中に含まれるMgをより多く活性化させて従来のものよ
り低い抵抗率を有するp型クラッド層17およびp型コ
ンタクト層18に変化させることができるためである。
【0059】なお、上記第1、第2および第3の実施の
形態において、以下に示す置き換えを行っても同様の効
果が得られる。
【0060】熱サイクルの回数は2回以上であればよ
い。
【0061】Niの代わりにPdを用いてもよい。Pd
はNiと同様に仕事関数が大きく、かつ、p型GaN層
4およびp型コンタクト層18に対して密着性のよい金
属である。
【0062】p電極9またはn電極13として、Ti、
Al、Ni、PdまたはTaよりなる層を含む少なくと
も2層の多層膜により構成されていてもよい。
【0063】このようにすれば、p型GaN層4、p型
コンタクト層18およびn型コンタクト層14に対して
密着性の良いTi、Al、NiまたはPdを第1層とし
て用いて多層膜の電極とすることができるので、p電極
9またはn電極13の剥がれを抑えることができる。
【0064】また、p電極9またはn電極13として、
水素を吸蔵する効果のある金属元素、例えばTi、M
g、Ca、Zr、Nb、V、Ni、Fe、Mn、Co、
Cr、Al、Pdおよび希土類元素のうちの少なくとも
1つを含む合金、単層膜または多層膜を用いてもよい。
【0065】Au層6の代わりに抵抗が低く、表面の安
定したPt層を用いてもよい。
【0066】サファイア基板1の代わりにGaN基板、
SiC基板またはスピネル基板を用いてもよい。
【0067】基板をアニールするのに、水素を含まない
雰囲気中においてアニールしてもよい。
【0068】この構成により、水素を含まない雰囲気中
においてアニールしているので、pドープGaN層4a
またはp型コンタクト層18より水素をさらに効率よく
追い出すことができてより低抵抗のp型GaN層4また
はp型コンタクト層18を得ることができる。
【0069】III−V族窒化物系化合物半導体よりなる
層を結晶成長させる方法として、常圧MOVPE法以外
に減圧MOVPE法やハイドライド気相成長法等を用い
てもよい。
【0070】p電極9およびn電極を形成する方法とし
て、蒸着以外にスパッタ法等を用いてもよい。
【0071】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、III−V族窒化物よりなる半導体層中に含まれる水
素を効率よく追い出すことができる。その結果、低い抵
抗率を有するp型またはn型の半導体層を得ることがで
き、半導体層と電極との間のコンタクト抵抗率を下げる
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の
製造方法を示す工程断面図
【図2】第1と第2の実施の形態に係る実施例1の加熱
工程における、加熱温度の時間的変化に対する図
【図3】第1と第2の実施の形態に係る実施例2の加熱
工程における、加熱温度の時間的変化に対する図
【図4】本発明の第2の実施の形態に係る半導体装置の
製造方法を示す工程断面図
【図5】本発明の第3の実施の形態に係る半導体装置の
製造方法を示す工程断面図
【図6】第3の実施の形態で形成された半導体レーザの
電流−電圧特性と、従来の半導体レーザの電流−電圧特
性とを比較した図
【図7】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
1 サファイア基板 2 アンドープGaNバッファ層 3 アンドープGaN層 4a pドープGaN層 4 p型GaN層 8 合金膜 9 p電極 13 n電極 14 n型コンタクト層 15 n型クラッド層 17 p型クラッド層 18 p型コンタクト層
フロントページの続き (72)発明者 今藤 修 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 石田 昌宏 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 折田 賢児 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 4M104 AA04 BB02 BB05 BB07 BB13 BB14 BB17 BB36 CC01 DD79 FF13 GG04 HH15 5F041 AA03 AA24 CA04 CA05 CA34 CA40 CA46 CA82 CA87 CA92 5F073 AA74 CA07 CB22 DA30

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 AlxGa1-x-yInyN(0≦x≦1、
    0≦y≦1、x+y≦1)よりなる半導体層の上に電極
    を形成する工程と、前記電極を形成した後にアニールす
    る工程とを備え、前記電極は、水素を吸蔵する性質を有
    する金属を含むものであり、前記アニールする工程は、
    温度を上げる過程と温度を下げる過程とを繰り返すこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記温度を下げる過程において、到達温
    度が2種類以上あり、そのうちの少なくとも1つが10
    0℃以上300℃以下であることを特徴とする請求項1
    記載の半導体装置の製造方法。
  3. 【請求項3】 前記水素を吸蔵する性質を有する金属
    は、Ti、Mg、Ca、Zr、Nb、V、Ni、Fe、
    Mn、Co、Cr、Al、Pdまたは希土類元素である
    ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記水素を吸蔵する性質を有する金属
    は、Mgであることを特徴とする請求項1記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記水素を吸蔵する性質を有する金属
    は、Ti、Al、Ni、PdまたはTaであることを特
    徴とする請求項1記載の半導体装置の製造方法。
  6. 【請求項6】 前記電極は、Ti、Al、Ni、Pdま
    たはTaよりなる層を含む少なくとも2層の多層膜によ
    り構成されていることを特徴とする請求項1記載の半導
    体装置の製造方法。
  7. 【請求項7】 前記アニールする工程は、水素を含まな
    い雰囲気中においてアニールするものであることを特徴
    とする請求項1記載の半導体装置の製造方法。
JP7912299A 1999-03-24 1999-03-24 半導体装置の製造方法 Expired - Fee Related JP4292619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7912299A JP4292619B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7912299A JP4292619B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000277802A true JP2000277802A (ja) 2000-10-06
JP4292619B2 JP4292619B2 (ja) 2009-07-08

Family

ID=13681137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7912299A Expired - Fee Related JP4292619B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4292619B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050735A (ko) * 2002-12-09 2004-06-17 (주)옵트로닉스 p형 질화물계 화합물 반도체의 오믹 접촉 향상 방법
JP2004336021A (ja) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd 薄膜電極、及びその製造方法
JP2005268275A (ja) * 2004-03-16 2005-09-29 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード素子
KR100550735B1 (ko) * 2002-11-16 2006-02-08 엘지이노텍 주식회사 P형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
JP2007043164A (ja) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd 窒化物系化合物半導体の発光素子及びその製造方法
JP2007059508A (ja) * 2005-08-23 2007-03-08 Nec Corp n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法
JP2007311375A (ja) * 2006-05-16 2007-11-29 Showa Denko Kk p型III−V族化合物半導体の作製方法及び発光素子の作製方法。
JP2008506251A (ja) * 2004-07-08 2008-02-28 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
JP2009032939A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 窒化物半導体装置および窒化物半導体装置の製造方法
WO2010103804A1 (ja) * 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2011049322A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 半導体発光素子及びその製造方法
KR101074128B1 (ko) 2006-01-05 2011-10-17 삼성코닝정밀소재 주식회사 p-형 질화갈륨계 반도체 기판의 활성화 방법
US8729587B2 (en) 2010-04-01 2014-05-20 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
JP2015060854A (ja) * 2013-09-17 2015-03-30 沖電気工業株式会社 窒化物半導体発光ダイオード、及びその製造方法
JP2016509753A (ja) * 2013-01-24 2016-03-31 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体発光デバイスにおけるpコンタクト抵抗の制御
CN107611154A (zh) * 2017-07-26 2018-01-19 华灿光电(浙江)有限公司 一种交流发光二极管芯片及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7001330B2 (ja) 2015-07-16 2022-02-03 大阪瓦斯株式会社 生分解性コポリマー及びその製造方法並びに生分解性向上法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550735B1 (ko) * 2002-11-16 2006-02-08 엘지이노텍 주식회사 P형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
KR20040050735A (ko) * 2002-12-09 2004-06-17 (주)옵트로닉스 p형 질화물계 화합물 반도체의 오믹 접촉 향상 방법
JP2011199319A (ja) * 2003-05-07 2011-10-06 Samsung Led Co Ltd 薄膜電極、及びその製造方法
JP2004336021A (ja) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd 薄膜電極、及びその製造方法
JP2005268275A (ja) * 2004-03-16 2005-09-29 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード素子
JP2008506251A (ja) * 2004-07-08 2008-02-28 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
US8377801B2 (en) 2004-07-08 2013-02-19 Lg Innotek Co., Ltd. Nitride semiconductor light-emitting device and fabrication method thereof
JP2007043164A (ja) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd 窒化物系化合物半導体の発光素子及びその製造方法
US8390018B2 (en) 2005-07-30 2013-03-05 Samsung Electronics Co., Ltd. Nitride-based compound semiconductor light emitting device and method of fabricating the same
JP2007059508A (ja) * 2005-08-23 2007-03-08 Nec Corp n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法
KR101074128B1 (ko) 2006-01-05 2011-10-17 삼성코닝정밀소재 주식회사 p-형 질화갈륨계 반도체 기판의 활성화 방법
JP2007311375A (ja) * 2006-05-16 2007-11-29 Showa Denko Kk p型III−V族化合物半導体の作製方法及び発光素子の作製方法。
JP2009032939A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 窒化物半導体装置および窒化物半導体装置の製造方法
US8309984B2 (en) 2009-03-11 2012-11-13 Panasonic Corporation Nitride-based semiconductor device having electrode on m-plane
CN101981713A (zh) * 2009-03-11 2011-02-23 松下电器产业株式会社 氮化物半导体元件及其制造方法
EP2273573A4 (en) * 2009-03-11 2012-11-14 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
US8357607B2 (en) 2009-03-11 2013-01-22 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
EP2273573A1 (en) * 2009-03-11 2011-01-12 Panasonic Corporation Nitride semiconductor element and method for manufacturing same
WO2010103804A1 (ja) * 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8791498B2 (en) 2009-08-26 2014-07-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2011049322A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 半導体発光素子及びその製造方法
US8729587B2 (en) 2010-04-01 2014-05-20 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
JP2016509753A (ja) * 2013-01-24 2016-03-31 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体発光デバイスにおけるpコンタクト抵抗の制御
US9991419B2 (en) 2013-01-24 2018-06-05 Lumileds Llc Control of P-contact resistance in a semiconductor light emitting device
US11289624B2 (en) 2013-01-24 2022-03-29 Lumileds Llc Control of p-contact resistance in a semiconductor light emitting device
JP2015060854A (ja) * 2013-09-17 2015-03-30 沖電気工業株式会社 窒化物半導体発光ダイオード、及びその製造方法
CN107611154A (zh) * 2017-07-26 2018-01-19 华灿光电(浙江)有限公司 一种交流发光二极管芯片及其制作方法
CN107611154B (zh) * 2017-07-26 2020-03-27 华灿光电(浙江)有限公司 一种交流发光二极管芯片及其制作方法

Also Published As

Publication number Publication date
JP4292619B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
KR100648759B1 (ko) 반도체발광소자 및 그 제조방법
US6258617B1 (en) Method of manufacturing blue light emitting element
JP4292619B2 (ja) 半導体装置の製造方法
JP2001160627A (ja) Iii族窒化物系化合物半導体発光素子
JPH088217B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP2011238971A (ja) 窒化物半導体発光素子の製造方法
JP2002319703A (ja) 半導体装置およびその作製方法
JPH11251687A (ja) 半導体の製造方法及び半導体装置
JP2001102623A (ja) 窒化物半導体発光素子及びその製造方法
JP2919788B2 (ja) 半導体装置、半導体装置の製造方法、及び窒化ガリウム系半導体の成長方法
JP2003023179A (ja) p型III族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JPH09129923A (ja) 発光素子
JP2001015852A (ja) p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2003224298A (ja) 窒化物半導体素子及びその製造方法
JP2002299686A (ja) 半導体発光素子およびその製造方法
JP2002033279A (ja) p型窒化物半導体の製造方法
JP2002075910A (ja) 窒化物系iii−v族化合物半導体装置用電極構造の作製方法
JP2002208729A (ja) 発光素子及びその製造方法
JP2002319743A (ja) p型III族窒化物半導体および半導体装置およびその作製方法
JP2000036616A (ja) 半導体発光素子及びその製造方法
JP2003008059A (ja) 窒化物系半導体発光素子
JPH10178201A (ja) 半導体発光素子の製造方法
JP2000101140A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2001308017A (ja) p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
JP2000196146A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees