CN107611154B - 一种交流发光二极管芯片及其制作方法 - Google Patents

Abstract

本发明公开了一种交流发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括衬底、多个子芯片和金属电极，多个子芯片包括四个第一子芯片和多个第二子芯片，四个第一子芯片连成桥式整流电路，多个第二子芯片串联在桥式整流电路的两个直流输出端之间，每个子芯片包括N型半导体层、发光层、P型半导体层、绝缘保护层和透明导电层，P型半导体层上设有延伸至N型半导体层的第一凹槽，第一凹槽内的N型半导体上设有延伸至衬底的第二凹槽，第二凹槽位于相邻的两个子芯片之间；N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层。本发明可提高芯片的反向击穿电压，增加同一时刻发光的子芯片数量。

Description

一种交流发光二极管芯片及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种交流发光二极管芯片及其制作方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是高效、环保、绿色的新一代固态照明光源，具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，广泛应用于交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。

芯片是LED的心脏，单片芯片只允许电流由单一方向流过，如果直接将供应交流电的市电加载到单片芯片的两端，则芯片只能间隙性发光。为了使芯片能够持续发光，通常将四个子芯片连成桥式整流电路，并将桥式整流电路提供的直流电提供给串联在一起的多个子芯片，这些子芯片一起组成交流LED芯片。其中，各个子芯片的结构与单片芯片基本相同，都包括依次层叠在衬底上的N型氮化镓层、发光层、P型氮化镓层、绝缘保护层、透明导电层和金属电极，不同之处仅在于各个子芯片之间设有隔离槽，并且金属电极和绝缘保护层的设置位置进行了调整，金属电极按照各个子芯片的连接关系设置，绝缘保护层对应所在芯片的金属电极设置。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

受限于子芯片的反向击穿电压，四个子芯片连成的桥式整流电路能够提供的直流电压有限，最多只能驱动串联在一起的三个子芯片正常发光，同一时刻最多只有5/7(约70％)的子芯片进行发光，交流LED芯片的发光亮度以及其中发光的子芯片比例还有待提高。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种交流发光二极管芯片及其制作方法。所述技术方案如下：

第一方面，本发明实施例提供了一种交流发光二极管芯片，所述交流发光二极管芯片包括衬底、间隔分布在所述衬底上的多个子芯片、以及连接所述多个子芯片的金属电极，所述多个子芯片包括四个第一子芯片和多个第二子芯片，所述四个第一子芯片连成桥式整流电路，所述多个第二子芯片串联在所述桥式整流电路的两个直流输出端之间，每个所述子芯片包括依次层叠在所述衬底上的N型半导体层、发光层、P型半导体层、绝缘保护层和透明导电层，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的所述N型半导体上设有延伸至所述衬底的第二凹槽，所述第二凹槽位于相邻的两个所述子芯片之间；

所述N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层。

可选地，所述第一N型氮化镓层的厚度为3微米，所述第二N型氮化镓层的厚度为2微米。

可选地，所述绝缘保护层包括氮化硅绝缘层和二氧化硅绝缘层，所述氮化硅绝缘层设置所述第一凹槽的侧壁上，所述二氧化硅绝缘层设置在所述金属电极的下方。

可选地，各个所述第二子芯片在所述衬底上占用区域的面积，大于每个所述第一子芯片在所述衬底上占用区域的面积。

优选地，各个所述第一子芯片中透明导电层的厚度，大于每个所述第二子芯片中透明导电层的厚度。

可选地，所述衬底为图形化蓝宝石衬底，所述图形化蓝宝石衬底中图形的间距为0.5微米。

可选地，每个所述子芯片还包括氮化铝缓冲层，所述氮化铝缓冲层层叠在所述衬底和所述N型半导体层之间。

第二方面，本发明实施例提供了一种交流发光二极管芯片的制作方法，所述制作方法包括：

在衬底上依次生长N型半导体层、发光层、P型半导体层，所述N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层；

在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；

在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，形成间隔分布在所述衬底上的多个子芯片，所述多个子芯片包括四个第一子芯片和多个第二子芯片；

在所述N型半导体层、所述P型半导体层、所述第一凹槽的侧壁和所述第二凹槽的侧壁上形成绝缘保护层；

在所述P型半导体层和所述P型半导体层上的绝缘保护层上形成透明导电层；

在所述N型半导体层、所述绝缘保护层和所述绝缘保护层上的透明导电层上形成金属电极，使所述四个第一子芯片连成桥式整流电路，所述多个第二子芯片串联在所述桥式整流电路的两个直流输出端之间。

可选地，所述在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，包括：

在所述P型半导体层上和所述第一凹槽内沉积二氧化硅掩膜层；

采用光刻技术在所述二氧化硅掩膜层上形成第一图形的光刻胶；

湿法腐蚀所述二氧化硅掩膜层，形成第一图形的二氧化硅掩膜层；

去除所述第一图形的光刻胶；

采用光刻技术在所述P型半导体层上和所述第一凹槽内形成第二图形的光刻胶；

干法刻蚀所述N型半导体层，形成所述第二凹槽，所述第二凹槽的中段的宽度大于所述第二凹槽的两端的宽度；

去除所述第一图形的二氧化硅掩膜层和所述第二图形的光刻胶。

优选地，所述制作方法还包括：

采用隐形切割的方式在所述N型半导体上形成延伸至所述衬底的第三凹槽，形成至少两个交流发光二极管芯片，每个所述交流发光二极管芯片包括四个第一子芯片和多个第二子芯片。

本发明实施例提供的技术方案带来的有益效果是：

通过在N型氮化镓层中插入掺杂镍的氮化镓层，掺杂镍的氮化镓层和没有掺杂镍的N型氮化镓层的交界面会形成二维电子气，二维电子气具有很好的横向导电能力，有利于电流的横向扩展和均匀分布，避免局部电流过大，提高子芯片的反向击穿电压(10微安下承受的反向击穿电压可达到40V以上，如50V，比传统的反向击穿电压15V提高了两倍多)，进而提高四个第一子芯片连成的桥式整流电流提供的最大直流电压，从而增加桥式整流电路驱动的串联在一起的多个第二子芯片的数量，同一时刻可以有9/11(约80％)的子芯片进行发光，交流发光二极管芯片的发光亮度以及其中发光的子芯片比例都得到了提高，同时增强交流发光二极管芯片的抗静电能力，提高交流发光二极管芯片的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种交流发光二极管芯片的结构俯视图；

图2是本发明实施例一提供的交流发光二极管芯片中各个子芯片的连接电路图；

图3是本发明实施例一提供的相邻两个子芯片的结构示意图；

图4是本发明实施例一提供的N型半导体层的结构示意图；

图5是本发明实施例一提供的相邻两个子芯片的结构俯视图；

图6是本发明实施例二提供的一种交流发光二极管芯片的制作方法的流程图；

图7a-图7g是本发明实施例二提供的交流发光二极管芯片制作过程中的结构俯视图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种交流发光二极管芯片，图1为交流发光二极管芯片的结构俯视图，参见图1，交流发光二极管芯片包括衬底30、间隔分布在衬底30上的多个子芯片、以及连接多个子芯片的金属电极40，多个子芯片包括四个第一子芯片11-14和多个第二子芯片21-27(图1以七个第二子芯片为例，第二子芯片的数量并不限制于此)，四个第一子芯片11-14连成桥式整流电路，多个第二子芯片21-27串联在桥式整流电路的两个直流输出端之间。

具体地，图2为交流发光二极管芯片中各个子芯片的连接电路图，参见图2，桥式整流电路包括两个交流输入端AC和两个直流输出端AD。一个交流输入端AC分别与第一子芯片11的负极和第一子芯片12的正极连接，另一个交流输入端AC分别与第一子芯片13的负极和第一子芯片14的正极连接。一个直流输出端AD分别与第一子芯片12的负极和第一子芯片14的负极、以及第二子芯片21的正极连接，另一个直流输出端AD分别与第一子芯片11的正极和第一子芯片14的正极、以及第二子芯片27的负极连接。第二子芯片21的负极与第二子芯片22的正极连接，第二子芯片22的负极与第二子芯片23的正极连接，第二子芯片23的负极与第二子芯片24的正极连接，第二子芯片24的负极与第二子芯片25的正极连接，第二子芯片25的负极与第二子芯片26的正极连接，第二子芯片26的负极与第二子芯片27的正极连接。

在本实施例中，图3为相邻两个子芯片的结构示意图，参见图3，每个子芯片包括依次层叠在衬底30上的N型半导体层31、发光层32、P型半导体层33、绝缘保护层34和透明导电层35，P型半导体层33上设有延伸至N型半导体层31的第一凹槽41，第一凹槽41内的N型半导体31上设有延伸至衬底30的第二凹槽42，第二凹槽42位于相邻的两个子芯片之间。

具体地，发光层32层叠在N型半导体层31上，P型半导体层33层叠在发光层32上，绝缘保护层34设置在第一凹槽41的侧壁上、以及金属电极40的下方，透明导电层35层叠在P型半导体层33上、以及P型半导体层33上的绝缘保护层34上，金属电极40设置在绝缘保护层34上、以及绝缘保护层34上的透明导电层35上。

进一步地，如图1所示，金属电极40包括作为电流输入端的两个焊点和连接子芯片的多条连接线。一个焊点设置在第一子芯片11的N型半导体层31上，一条连接线自设置在第一子芯片11上的焊点经过第二凹槽42延伸到第一子芯片12的P型半导体层33上，实现第一子芯片11的负极和第一子芯片12的正极分别与一个交流输入端AC的连接。另一个焊点设置在第一子芯片13的N型半导体层31上，一条连接线自设置在第一子芯片13上的焊点经过第二凹槽42延伸到第一子芯片14的P型半导体33上，实现第一子芯片13的负极和第一子芯片14的正极分别与另一个交流输入端AC的连接。

一条连接线自第一子芯片12的N型半导体层31经过第二子芯片21的P型半导体层33延伸到第一子芯片14的N型半导体层31上，实现第一子芯片12的负极和第一子芯片14的负极、以及第二子芯片21的正极分别与一个直流输出端AD的连接。一条连接线自设置在第一子芯片13的P型半导体层33经过第二凹槽42延伸到第二子芯片27的N型半导体层31上，一条连接线自设置在第一子芯片11的P型半导体层33经过第二凹槽42延伸到第二子芯片27的N型半导体层31上，实现第一子芯片11的正极和第一子芯片14的正极、以及第二子芯片27的负极分别与另一个直流输出端AD的连接。

一条连接线自第二子芯片21的N型半导体层31经过第二凹槽42延伸到第二子芯片22的P型半导体层33上，实现第二子芯片21的负极与第二子芯片22的正极的连接。一条连接线自第二子芯片22的N型半导体层31经过第二凹槽42延伸到第二子芯片23的P型半导体层33上，实现第二子芯片22的负极与第二子芯片23的正极的连接。一条连接线自第二子芯片23的N型半导体层31经过第二凹槽42延伸到第二子芯片24的P型半导体层33上，实现第二子芯片23的负极与第二子芯片24的正极的连接。一条连接线自第二子芯片24的N型半导体层31经过第二凹槽42延伸到第二子芯片25的P型半导体层33上，实现第二子芯片24的负极与第二子芯片25的正极的连接。一条连接线自第二子芯片25的N型半导体层31经过第二凹槽42延伸到第二子芯片26的P型半导体层33上，实现第二子芯片25的负极与第二子芯片26的正极的连接。一条连接线自第二子芯片26的N型半导体层31经过第二凹槽42延伸到第二子芯片27的P型半导体层33上，实现第二子芯片26的负极与第二子芯片27的正极的连接。

在本实施例中，图4为N型半导体层的结构示意图，参见图4，N型半导体层31可以包括依次层叠的第一N型氮化镓层31a、掺杂镍的氮化镓层31b和第二N型氮化镓层31c。

本发明实施例通过在N型氮化镓层中插入掺杂镍的氮化镓层，掺杂镍的氮化镓层和没有掺杂镍的N型氮化镓层的交界面会形成二维电子气，二维电子气具有很好的横向导电能力，有利于电流的横向扩展和均匀分布，避免局部电流过大，提高子芯片的反向击穿电压(10微安下承受的反向击穿电压可达到40V以上，如50V，比传统的反向击穿电压15V提高了两倍多)，进而提高四个第一子芯片连成的桥式整流电流提供的最大直流电压，从而增加桥式整流电路驱动的串联在一起的多个第二子芯片的数量，同一时刻可以有9/11(约80％)的子芯片进行发光，交流发光二极管芯片的发光亮度以及其中发光的子芯片比例都得到了提高，同时增强交流发光二极管芯片的抗静电能力，提高交流发光二极管芯片的可靠性。

在具体实现中，掺杂的镍可以采用镍纳米颗粒。具体地，可以先蒸发形成镍薄膜，再在保护性气体环境中，对镍薄膜进行1000℃以上的退火，使镍薄膜聚集成球状，从而形成镍纳米颗粒。更具体地，镍纳米颗粒的密度可以为10¹²/mm³，以免破坏氮化镓的晶体质量。

具体地，掺杂镍的氮化镓层31b的厚度可以为20埃～50埃，如35埃。

可选地，第一N型氮化镓层31a的厚度可以为3微米，第二N型氮化镓层31c的厚度可以为2微米。第一N型氮化镓层和第二N型氮化镓层的厚度之和达到5微米，大于目前采用的N型氮化镓层的厚度(3微米)，可以改善外延生长产生的缺陷，提高发光层的晶体质量，有利于增加其耐压能力，进一步提高子芯片的反向击穿电压。

具体地，发光层可以包括交替层叠设置的多个铟镓氮层和多个氮化镓层；P型半导体层可以为掺杂镁的氮化镓层；绝缘保护层可以为透明的氧化物层；透明导电层可以为金属氧化物层。

更具体地，发光层和P型半导体层的厚度之和不大于1微米。

进一步地，透明导电层可以为氧化铟锡层或者氧化锌层，优选为氧化铟锡层，以利用氧化铟锡良好的导电性和透光性能，在不遮挡子芯片出光的情况下实现电流的横向扩展。

可选地，绝缘保护层可以包括氮化硅绝缘层和二氧化硅绝缘层，氮化硅绝缘层设置第一凹槽的侧壁上，二氧化硅绝缘层设置在金属电极的下方。氮化硅的致密性和稳定性均优于二氧化硅，绝缘性能更好，在发光层的侧壁上采用氮化硅绝缘层代替传统的二氧化硅绝缘层，可以改善发光层暴露区域的表面态，进一步提高子芯片的反向击穿电压。

优选地，氮化硅绝缘层的厚度可以为200埃以上，如300埃。

优选地，二氧化硅绝缘层的厚度可以为3000埃以上，如5000埃，以保证绝缘效果，同时二氧化硅绝缘层可以避免下方的发光层发光而造成光线被上方的电极吸收，对芯片的发光亮度有一定的提高。

可选地，各个第二子芯片在衬底上占用区域的面积，可以大于每个第一子芯片在衬底上占用区域的面积。由于第一子芯片导通的时间只有第二子芯片的一半，因此将子芯片在衬底上占用区域的面积更多地分配给导通时间较长的第二子芯片，可以提高交流发光二极管芯片整体的发光效率。

优选地，各个第二子芯片在衬底上占用区域的面积，可以为每个第一子芯片在衬底上占用区域的面积的两倍以上，如2.5倍，以充分提高发光区域的利用效率，增加整体的发光面积，同一时刻导通的发光面积的比例可以达到88％以上。

在实际应用中，各个第二子芯片在衬底上占用区域的面积，可以为每个第一子芯片在衬底上占用区域的面积的三倍以下，避免导致第一子芯片的电流密度过大。具体可以根据第一子芯片的电压和电流曲线、以及第一子芯片的发光面积对芯片亮度的影响程度进行调整。

优选地，各个第一子芯片中透明导电层的厚度，可以大于每个第二子芯片中透明导电层的厚度。由于第二子芯片在衬底上占用区域的面积大于第一子芯片，因此第一子芯片的电流密度会大于第二子芯片，导致第一子芯片上的正向电压升高，增厚第一子芯片中透明导电层的厚度，有利于第一子芯片中的电流横向扩展，从而显著降低第一子芯片的正向电压(3.1V以下，如3V)，避免由于面积减少而造成正向电压升高，维持电压的稳定，同时可以进一步提高第一子芯片的反向击穿电压，对发光亮度也基本上没有影响。

具体地，各个第一子芯片中透明导电层的厚度，可以为每个第二子芯片中透明导电层的厚度的两倍，加工中实现容易。

可选地，图5为相邻两个子芯片的结构俯视图，参见图5，第二凹槽42的中段的宽度可以大于第二凹槽42的两端的宽度。一方面在金属电极的连接线经过的区域设置较大的宽度，以在第二凹槽的侧壁形成斜坡，避免连接线断裂；另一方面在没有连接线的区域设置较小的宽度，以避免刻蚀发光区域，增大发光面积。

可选地，金属电极可以包括依次层叠的多个子层，最先层叠的子层可以为铬层、钛层或者镍层，以便将金属电极设置在透明导电层上。

优选地，层叠在最先层叠的子层上的子层可以为能反射光的金属层，优选为铝层，不仅反光性较好，而且可以形成稳定的自然氧化保护膜，可靠性较高。

优选地，最先层叠的子层的厚度可以为50埃以下，以减少吸光情况。

具体地，第二凹槽的最大宽度可以为40微米～50微米，如45微米。

进一步地，第二凹槽的最大宽度处的侧壁与第二凹槽的底面之间的夹角可以为钝角，以避免金属电极的连接线断裂。

可选地，衬底可以为图形化蓝宝石衬底(简称：Patterned Sapphire Substrate，英文：PSS)，图形化蓝宝石衬底中图形的间距可以为0.5微米。相比目前采用的图形化蓝宝石衬底中图形的间距(1微米)，图形的间距减小了，图形的密度增加了，其上生长的N型氮化镓层更容易填充在图形之间，具有更多的图形侧壁缓解和释放蓝宝石和氮化镓晶格失配产生的应力，提高晶体质量。

具体地，图形化蓝宝石衬底中图形可以为圆锥体，圆锥体的底面直径可以为2微米，圆锥体的高度可以为1微米。

优选地，每个子芯片还可以包括氮化铝缓冲层，氮化铝缓冲层层叠在衬底和N型半导体层之间，可以缓解和消除蓝宝石和氮化镓之间的晶格失配产生的应力，提高外延生长的质量。

可选地，交流发光二极管芯片还可以包括钝化保护层，钝化保护层设置在交流发光二极管芯片上除金属电极的焊盘以外的部分上，以对金属电极的连接线进行保护。

具体地，钝化保护层可以为二氧化硅层。

可选地，衬底上还可以设有反光层，设置反光层的表面与设置子芯片的表面相反，以将射向衬底的光线反射，提高芯片正面的出光效率，特别适用于交流发光二极管芯片这种发光面积较大的芯片。

具体地，反光层可以为分布式布拉格反射镜(英文：Distributed BraggReflection，简称：DBR)。

更具体地，反光层可以包括多个第一材料层和多个第二材料层，多个第一材料层和多个第二材料层交替层叠设置，单个第一材料层和单个第二材料层的厚度之和为发光层发出光线中主波长的四分之一，第一材料层的折射率和第二材料层的折射率不同，第一材料层的数量和第二材料层的数量相同，第二材料层的数量大于36个。

进一步地，第一材料层的材料可以采用五氧化二钽、二氧化锆、三氧化二铝、二氧化钛、二氟化镁或者二氧化硅，第二材料层的材料也可以采用五氧化二钽、二氧化锆、三氧化二铝、二氧化钛、二氟化镁或者二氧化硅。

优选地，反光层包括交替层叠设置的52个二氧化钛层和52个二氟化镁层。由于二氧化钛和二氟化镁的折射率相差较大，因此发光层的反射率较高，可以将发光层发出的光线尽可能反射，提高光效，同时也可以避免反光层中第一材料层和第二材料层的数量过多中造成严重吸光。

将本实施例的芯片与传统芯片分别进行测试的结果如下表一所示：

表一

从表一可以看出，本实施例的芯片与传统芯片相比，光效率提高了13.45％，老化168小时后电压升幅下降了0.32V。

实施例二

本发明实施例提供一种交流发光二极管芯片的制作方法，适用于制作实施例一提供的交流发光二极管芯片，参见图6，该制作方法包括：

步骤101：在衬底上依次生长N型半导体层、发光层、P型半导体层。

在本实施例中，N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层。

在实际应用中，在步骤101执行之后，可以进行一次反向击穿电压的测试，从中筛选出反向击穿电压的产品进行后续步骤，形成交流发光二极管芯片。这样通常可以将第一子芯片形成的桥式整流电路的反向击穿电压提高5V以上，从而将串联的第二子芯片的数量增加1个以上，同一时刻导通的发光面积的比例达到92％。

具体地，步骤101可以包括：

采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、发光层、P型半导体层。

步骤102：在P型半导体层上开设延伸至所述N型半导体层的第一凹槽。

图7a为步骤102执行之后芯片的结构俯视图。其中，31为N型半导体层，33为P型半导体层，41为第一凹槽。

具体地，该步骤102可以包括：

采用光刻技术在P型半导体层上形成第三图形的光刻胶；

干法刻蚀P型半导体层和发光层，形成第一凹槽；

去除第三图形的光刻胶。

其中，第三图形的光刻胶设置在P型半导体层上除第一凹槽之外的区域上。

在具体实现中，干法刻蚀可以采用增强型等离子刻蚀机进行，刻蚀的气体可以为氯气、三氯化硼和氩气的混合气体。刻蚀的深度可以为1微米，以第一凹槽的P型半导体层和发光层刻蚀完全为准。

步骤103：在第一凹槽内的N型半导体上开设延伸至衬底的第二凹槽，形成间隔分布在衬底上的多个子芯片，多个子芯片包括四个第一子芯片和多个第二子芯片。

图7b为步骤103执行之后芯片的结构俯视图。其中，30为衬底，31为N型半导体层，33为P型半导体层，41为第一凹槽，42为第二凹槽。

在本实施例的一种实现方式中，步骤103可以包括：

在P型半导体层上和第一凹槽内沉积二氧化硅掩膜层；

采用光刻技术在二氧化硅掩膜层上形成第一图形的光刻胶；

湿法腐蚀二氧化硅掩膜层，形成第一图形的二氧化硅掩膜层；

去除第一图形的光刻胶；

采用光刻技术在P型半导体层上和第一凹槽内形成第二图形的光刻胶；

干法刻蚀N型半导体层，形成第二凹槽，第二凹槽的中段的宽度大于第二凹槽的两端的宽度；

去除第一图形的二氧化硅掩膜层和第二图形的光刻胶。

其中，第一图形的二氧化硅掩膜层设置在位于第二凹槽的两端的N型半导体层和P型半导体层上，第二图形的光刻胶设置在位于第二凹槽的中段的N型半导体层和P型半导体层上。

需要说明的是，第二凹槽的两端采用二氧化硅掩膜层进行干法刻蚀，形成的第二凹槽的宽度与二氧化硅掩膜层的图形宽度一致，可以尽可能减少第二凹槽的宽度，节省发光面积；而第二凹槽的中段采用光刻胶作为掩膜进行干法刻蚀，光刻胶在图形化的过程的边缘会形成斜坡，斜坡在干法刻蚀的过程中会转移到第二凹槽的侧壁上，金属电极的连接线经过第二凹槽的时候不容易断裂。

可选地，该制作方法还可以包括：

采用隐形切割(英文：Stealth Dicing，简称：SD)的方式在N型半导体上形成延伸至衬底的第三凹槽，形成至少两个交流发光二极管芯片，每个交流发光二极管芯片包括四个第一子芯片和多个第二子芯片。

在实际应用中，第三凹槽设置在发光二极管交流芯片的边缘，以便划分出至少两个发光二极管交流芯片。

需要说明的是，采用隐形切割的方式形成第三凹槽，可以大大减小第三凹槽的宽度(5微米，为传统的40微米的1/8)，即减少由于开设第三凹槽而去除的发光区域的面积，从而增加了发光区域的面积，并且隔离效果没有受到影响。另外，还可以减少化学反应的消耗，进而减少生成物的产生，最终减少污染物的排放。

在本实施例的另一种实现方式中，步骤106可以包括：

采用光刻技术在P型半导体层和第一凹槽内形成第四图形的光刻胶；

干法刻蚀N型半导体层，形成第二凹槽，第二凹槽的宽度保持不变；

去除第四图形的光刻胶。

其中，第四图形的光刻胶设置在P型半导体层上和第一凹槽内除第二凹槽之外的区域上。

可选地，第二图形的光刻胶和第三图形的光刻胶可以采用RZJ3900。

在具体实现中，第二图形的光刻胶的厚度可以为10微米～14微米，如12微米，以将第二凹槽内的N型半导体层刻蚀干净。干法刻蚀可以采用增强型等离子刻蚀机进行，刻蚀的气体可以为氯气、三氯化硼和氩气的混合气体。另外，干法刻蚀的时候，可以采用氦气进行冷却，避免由于热量聚集造成光刻胶碳化变形，保证第二凹槽的中段的侧壁为小于60°的斜坡，避免金属电极的连接由于斜坡太陡而断裂。

步骤104：在N型半导体层、P型半导体层、第一凹槽的侧壁和第二凹槽的侧壁上形成绝缘保护层。

可选地，绝缘保护层可以包括氮化硅绝缘层和二氧化硅绝缘层，氮化硅绝缘层设置第一凹槽的侧壁上，二氧化硅绝缘层设置在金属电极的下方。

具体地，形成氮化硅绝缘层可以采用如下方式：

采用等离子体增强化学的气相沉积法(英文：Plasma Enhanced Chemical VaporDeposition，简称：PECVD)在P型半导体层、第一凹槽和第二凹槽上铺设氮化硅；

采用光刻技术在氮化硅上形成第五图形的光刻胶；

干法刻蚀氮化硅，形成氮化硅绝缘层；

去除第五图形的光刻胶。

其中，第五图形的光刻胶设置在氮化硅绝缘层所在的位置。

图7c为形成氮化硅绝缘层之后芯片的结构俯视图。其中，30为衬底，31为N型半导体层，33为P型半导体层，34为绝缘保护层，41为第一凹槽，42为第二凹槽。

在实际应用中，为了避免干法刻蚀氮化硅的过程中损伤P型半导体层，可以预先在P型半导体层上设置二氧化硅层作为辅助牺牲层，以避免P型半导体层被刻蚀，此为现有技术，在此不再详述。

在具体实现中，氮化硅可以采用硅烷和氨气反应得到。其中，硅烷和氨气都采用100％浓度的气体，使得氮化硅绝缘层的杂质含量极低，致密性更好。

可选地，氮化硅的沉积速度可以为0.5埃/秒，沉积速度较慢，可以进一步提高氮化硅绝缘层的致密性，达到良好的绝缘效果。

优选地，氮化硅绝缘层的厚度可以为200埃以上。

具体地，形成二氧化硅绝缘层可以采用如下方式：

采用PECVD在氮化硅绝缘层、P型半导体层、第一凹槽和第二凹槽上铺设二氧化硅；

采用光刻技术在二氧化硅上形成第六图形的光刻胶；

湿法腐蚀二氧化硅，形成二氧化硅绝缘层；

去除第六图形的光刻胶。

其中，第六图形的光刻胶设置在二氧化硅绝缘层所在的位置。

图7d为形成二氧化硅绝缘层之后芯片的结构俯视图。其中，30为衬底，31为N型半导体层，33为P型半导体层，34为绝缘保护层，41为第一凹槽，42为第二凹槽。

优选地，二氧化硅绝缘层的厚度可以为3000埃以上。

步骤105：在P型半导体层和P型半导体层上的绝缘保护层上形成透明导电层。

图7e为步骤105执行之后芯片的结构俯视图。其中，30为衬底，31为N型半导体层，33为P型半导体层，34为绝缘保护层，35为透明导电层，41为第一凹槽，42为第二凹槽。需要说明的是，为了避免透明导电层35和绝缘保护层34的氮化硅绝缘层同时出现，造成图形不容易辨识，图7e以后的结构俯视图中不再绘出绝缘保护层的氮化硅绝缘层。

可选地，各个第一子芯片中透明导电层的厚度，可以大于每个第二子芯片中透明导电层的厚度。

具体地，步骤105可以包括：

采用电子束蒸发技术或者磁控溅射技术在绝缘保护层、P型半导体层、第一凹槽和第二凹槽上铺设透明导电材料；

采用光刻技术在透明导电材料上形成第七图形的光刻胶；

湿法腐蚀透明导电材料，第七图形的光刻胶保护下的透明导电材料形成各个第一子芯片的透明导电层；

去除第七图形的光刻胶；

再次采用电子束蒸发技术或者磁控溅射技术在透明导电层、绝缘保护层、P型半导体层、第一凹槽和第二凹槽上铺设透明导电材料；

再次采用光刻技术在透明导电材料上形成第八图形的光刻胶；

再次湿法腐蚀透明导电材料，第八图形的光刻胶保护下的透明导电材料形成各个子芯片的透明导电层；

去除第八图形的光刻胶。

其中，第七图形的光刻胶设置在各个第一子芯片的透明导电层所在的位置，第八图形的光刻胶设置在各个子芯片的透明导电层所在的位置。

需要说明的是，通过沉积两次透明导电层，可以实现第一子芯片中透明导电层的厚度大于第二子芯片中透明导电层的厚度。

步骤106：在N型半导体层、绝缘保护层和绝缘保护层上的透明导电层上形成金属电极，使四个第一子芯片连成桥式整流电路，多个第二子芯片串联在桥式整流电路的两个直流输出端之间。

图7f为步骤106执行之后芯片的结构俯视图。其中，30为衬底，31为N型半导体层，33为P型半导体层，34为绝缘保护层，35为透明导电层，40为金属电极，41为第一凹槽，42为第二凹槽。

具体地，步骤106可以包括：

采用光刻技术在透明导电层、第一凹槽和第二凹槽上形成第九图形的光刻胶；

在第九图形的光刻胶、以及第九图形的光刻胶中露出的透明导电层、N型半导体层和绝缘保护层上铺设电极材料；

去除第九图形的光刻胶，留下的电极材料形成金属电极。

其中，第九图形的光刻胶设置在透明导电层、第一凹槽和第二凹槽上除金属电极之外的区域上。

在具体实现中，第九图形的光刻胶可以采用负性光刻胶。

具体地，该制作方法还可以包括：

在设置金属电极之后，在除金属电极的焊盘之外的区域上设置钝化保护层。

图7g为钝化保护层形成之后芯片的结构俯视图。其中，40为金属电极，43为钝化保护层。

具体地，钝化保护层的设置方式与绝缘保护层的设置方式类似，在此不再详述。

具体地，该制作方法还可以包括：

对衬底进行减薄和研磨；

在衬底上蒸镀反光层，设置反光层的表面与设置子芯片的表面相反。

具体地，该制作方法还可以包括：

对衬底进行划裂，得到若干相互分离的芯片；

对芯片进行测试和筛选。

本发明实施例通过在N型氮化镓层中插入掺杂镍的氮化镓层，掺杂镍的氮化镓层和没有掺杂镍的N型氮化镓层的交界面会形成二维电子气，二维电子气具有很好的横向导电能力，有利于电流的横向扩展和均匀分布，避免局部电流过大，提高子芯片的反向击穿电压(10微安下承受的反向击穿电压可达到40V以上，如50V，比传统的反向击穿电压15V提高了两倍多)，进而提高四个第一子芯片连成的桥式整流电流提供的最大直流电压，从而增加桥式整流电路驱动的串联在一起的多个第二子芯片的数量，同一时刻可以有9/11(约80％)的子芯片进行发光，交流发光二极管芯片的发光亮度以及其中发光的子芯片比例都得到了提高，同时增强交流发光二极管芯片的抗静电能力，提高交流发光二极管芯片的可靠性。另外，本实施例的制作方法可以直接采用生产线的设备完成，不会产生额外的开销。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种交流发光二极管芯片，所述交流发光二极管芯片包括衬底、间隔分布在所述衬底上的多个子芯片、以及连接所述多个子芯片的金属电极，所述多个子芯片包括四个第一子芯片和多个第二子芯片，所述四个第一子芯片连成桥式整流电路，所述多个第二子芯片串联在所述桥式整流电路的两个直流输出端之间，每个所述子芯片包括依次层叠在所述衬底上的N型半导体层、发光层、P型半导体层、绝缘保护层和透明导电层，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的所述N型半导体上设有延伸至所述衬底的第二凹槽，所述第二凹槽位于相邻的两个所述子芯片之间；

其特征在于，所述N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层。

2.根据权利要求1所述的交流发光二极管芯片，其特征在于，所述第一N型氮化镓层的厚度为3微米，所述第二N型氮化镓层的厚度为2微米。

3.根据权利要求1或2所述的交流发光二极管芯片，其特征在于，所述绝缘保护层包括氮化硅绝缘层和二氧化硅绝缘层，所述氮化硅绝缘层设置所述第一凹槽的侧壁上，所述二氧化硅绝缘层设置在所述金属电极的下方。

4.根据权利要求1或2所述的交流发光二极管芯片，其特征在于，各个所述第二子芯片在所述衬底上占用区域的面积，大于每个所述第一子芯片在所述衬底上占用区域的面积。

5.根据权利要求4所述的交流发光二极管芯片，其特征在于，各个所述第一子芯片中透明导电层的厚度，大于每个所述第二子芯片中透明导电层的厚度。

6.根据权利要求1或2所述的交流发光二极管芯片，其特征在于，所述衬底为图形化蓝宝石衬底，所述图形化蓝宝石衬底中图形的间距为0.5微米。

7.根据权利要求1或2所述的交流发光二极管芯片，其特征在于，每个所述子芯片还包括氮化铝缓冲层，所述氮化铝缓冲层层叠在所述衬底和所述N型半导体层之间。

8.一种交流发光二极管芯片的制作方法，其特征在于，所述制作方法包括：

在衬底上依次生长N型半导体层、发光层、P型半导体层，所述N型半导体层包括依次层叠的第一N型氮化镓层、掺杂镍的氮化镓层和第二N型氮化镓层；

在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；

在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，形成间隔分布在所述衬底上的多个子芯片，所述多个子芯片包括四个第一子芯片和多个第二子芯片；

在所述N型半导体层、所述P型半导体层、所述第一凹槽的侧壁和所述第二凹槽的侧壁上形成绝缘保护层；

在所述P型半导体层和所述P型半导体层上的绝缘保护层上形成透明导电层；

在所述N型半导体层、所述绝缘保护层和所述绝缘保护层上的透明导电层上形成金属电极，使所述四个第一子芯片连成桥式整流电路，所述多个第二子芯片串联在所述桥式整流电路的两个直流输出端之间。

9.根据权利要求8所述的制作方法，其特征在于，所述在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，包括：

在所述P型半导体层上和所述第一凹槽内沉积二氧化硅掩膜层；

采用光刻技术在所述二氧化硅掩膜层上形成第一图形的光刻胶；

湿法腐蚀所述二氧化硅掩膜层，形成第一图形的二氧化硅掩膜层；

去除所述第一图形的光刻胶；

采用光刻技术在所述P型半导体层上和所述第一凹槽内形成第二图形的光刻胶；

干法刻蚀所述N型半导体层，形成所述第二凹槽，所述第二凹槽的中段的宽度大于所述第二凹槽的两端的宽度；

去除所述第一图形的二氧化硅掩膜层和所述第二图形的光刻胶。

10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：

采用隐形切割的方式在所述N型半导体上形成延伸至所述衬底的第三凹槽，形成至少两个交流发光二极管芯片，每个所述交流发光二极管芯片包括四个第一子芯片和多个第二子芯片。

Images