CN108682727B - 一种发光二极管芯片及其制作方法 - Google Patents

一种发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN108682727B
CN108682727B CN201810402495.9A CN201810402495A CN108682727B CN 108682727 B CN108682727 B CN 108682727B CN 201810402495 A CN201810402495 A CN 201810402495A CN 108682727 B CN108682727 B CN 108682727B
Authority
CN
China
Prior art keywords
layer
sublayer
sub
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810402495.9A
Other languages
English (en)
Other versions
CN108682727A (zh
Inventor
兰叶
顾小云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810402495.9A priority Critical patent/CN108682727B/zh
Publication of CN108682727A publication Critical patent/CN108682727A/zh
Application granted granted Critical
Publication of CN108682727B publication Critical patent/CN108682727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、P型电极、N型电极和钝化保护层，钝化保护层包括依次层叠的第一子层和第二子层，第一子层的材料采用氮氧化硅，第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少，第二子层的材料采用二氧化硅。本发明可以有效避免有源层发出的光线从透明导电层直接入射到二氧化硅层时折射率发生较大的变化，减小有源层发出的光线中被反射的光子数量，从而减少在传输路径上损耗掉的光子数量，提高发光二极管芯片的出光效率。

Description

一种发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。作为高效、环保、绿色的新一代固态照明光源，LED具有低电压、低功耗、体积小、重量轻、寿命长、可靠性高等优点。自20世纪90年代氮化镓(GaN)基LED由日本科学家开发成功以来，LED的工艺技术不断进步，发光亮度不断提高，正在迅速而广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。
现有的发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、P型电极、N型电极和钝化保护层。N型半导体层、有源层、P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，透明导电层和P型电极设置在P型半导体层上，N型电极设置在凹槽内的N型半导体层上，钝化保护层铺设在透明导电层和凹槽内除N型电极设置区域之外的其它区域上。其中，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)，钝化保护层的材料可以采用二氧化硅(SiO2)。氧化铟锡有利于电流的横向扩展，二氧化硅可以避免透明导电层等被外界水汽污染，而且氧化铟锡和二氧化硅的透明度都比较好，有利于有源层发出光线的射出。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
根据光学理论，光在折射率不同的两种介质的交界面的反射率，等于两种介质的折射率之差的平方除以两种介质的折射率之和的平方，因此两种介质的折射率相差越大，光在两种介质的交界面的反射率越大。二氧化硅的折射率为 1.44，氧化铟锡的折射率为2.05，有源层发出的光线从透明导电层入射到钝化保护层时折射率发生较大的变化，反射率较大，有源层发出的光线中会有很多的光子被反射，被反射的光子大部分会在传输路径上损耗掉，导致发光二极管芯片的出光效率较低，同时光子在传输路径上损耗掉的过程中会产生热量，产生的热量致使发光二极管芯片的温度升高，影响发光二极管芯片的使用寿命。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、P型电极、N 型电极和钝化保护层，所述N型半导体层、所述有源层、所述P型半导体层依次层叠在所述衬底上，所述P型半导体上设有延伸至所述N型半导体层的凹槽，所述透明导电层和所述P型电极设置在所述P型半导体层上，所述N型电极设置在所述凹槽内的N型半导体层上，所述钝化保护层设置在所述凹槽内除所述 N型电极设置区域之外的其它区域和所述透明导电层上；
所述钝化保护层包括依次层叠的第一子层和第二子层，所述第一子层的材料采用氮氧化硅，所述第一子层中氧组分的含量沿所述钝化保护层的层叠方向逐渐增多，所述第一子层中氮组分的含量沿所述钝化保护层的层叠方向逐渐减少，所述第二子层的材料采用二氧化硅。
可选地，所述第一子层中氧组分的含量达到最大值时，所述第一子层的材料变成二氧化硅。
可选地，所述第一子层中氮组分的含量达到最大值时，所述第一子层中氮组分的含量与所述第一子层中氧组分的含量之比为1:4。
可选地，所述第二子层的致密度小于所述第一子层的致密度。
可选地，所述第一子层的厚度大于所述第二子层的厚度。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次形成N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层形成透明导电层；
在所述P型半导体层上设置P型电极，并在所述凹槽内的N型半导体层上设置N型电极；
在所述凹槽内除所述N型电极设置区域之外的其它区域和所述透明导电层上形成钝化保护层；
所述钝化保护层包括依次层叠的第一子层和第二子层，所述第一子层的材料采用氮氧化硅，所述第一子层中氧组分的含量沿所述钝化保护层的层叠方向逐渐增多，所述第一子层中氮组分的含量沿所述钝化保护层的层叠方向逐渐减少，所述第二子层的材料采用二氧化硅。
可选地，在所述凹槽内除所述N型电极设置区域之外的其它区域和所述透明导电层上形成钝化保护层，包括：
向所述衬底所在的空间通入硅烷、氨气和一氧化二氮，采用等离子体增强化学气相沉积技术在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上沉积第一子层，所述氨气的流量逐渐减少，所述一氧化二氮的流量逐渐增多；
向所述衬底所在的空间通入硅烷和一氧化二氮，采用等离子体增强化学气相沉积技术在所述第一子层上沉积第二子层；
采用光刻技术在所述钝化保护层上形成设定图形的光刻胶，所述光刻胶设置在所述钝化保护层上与所述透明导电层、所述凹槽的侧壁、以及所述凹槽内的N型半导体层对应的区域上；
干法刻蚀所述P型电极和所述N型电极上的钝化保护层；
去除所述光刻胶。
优选地，所述向所述衬底所在的空间通入硅烷、氨气和一氧化二氮，采用等离子体增强化学气相沉积技术在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上沉积第一子层，所述氨气的流量逐渐减少，所述一氧化二氮的流量逐渐增多，包括：
开始沉积所述第一子层时，所述氨气的流量与所述一氧化二氮的流量之比为1:4；
结束沉积所述第一子层时，所述氨气的流量为0。
可选地，所述去除所述光刻胶，包括：
通入氧气，干法去除所述光刻胶。
可选地，所述第一子层的沉积速率小于所述第二子层的沉积速率。
本发明实施例提供的技术方案带来的有益效果是：
通过将钝化保护层改为依次层叠的第一子层和第二子层，采用氮氧化硅形成的第一子层设置在透明导电层和采用二氧化硅形成的第二子层之间，第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，同时第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少。由于氮化硅的折射率大于二氧化硅的折射率，因此氮氧化硅中氧组分的含量越高，氮氧化硅中氮组分的含量越低，氮氧化硅的折射率越小。由于第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，同时第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少，因此第一子层的折射率沿钝化保护层的层叠方向逐渐减小，有效避免有源层发出的光线从透明导电层(折射率约为2.05)直接入射到二氧化硅层(折射率约为1.44)时折射率发生较大的变化，减小有源层发出的光线中被反射的光子数量，从而减少在传输路径上损耗掉的光子数量，第二子层则进一步减少了折射率的差异，提高发光二极管芯片的出光效率，同时避免由于光子损耗而产生热量，进而避免温度升高影响发光二极管芯片的使用寿命。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例提供的第一子层中氧组分的含量和氮组分的含量的变化曲线图；
图3是本发明实施例提供的图1的A-A剖面图；
图4是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；
图5a-图5e是本发明实施例提供的制作方法执行过程中发光二极管芯片的结构示意图；
图6a是本发明实施例提供的图5a所示的发光二极管芯片的俯视图；
图6b是本发明实施例提供的图5b所示的发光二极管芯片的俯视图；
图6c是本发明实施例提供的图5c所示的发光二极管芯片的俯视图；
图6d是本发明实施例提供的图5d所示的发光二极管芯片的俯视图；
图6e是本发明实施例提供的图5e所示的发光二极管芯片的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管芯片，图1为本发明实施例提供的发光二极管芯片的结构示意图，参见图1，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、透明导电层30、P型电极41、N型电极42和钝化保护层50。N型半导体层21、有源层22、P型半导体层23依次层叠在衬底10上，P型半导体层23上设有延伸至N型半导体层21的凹槽20，透明导电层30和P型电极41设置在P型半导体层23上，N型电极42设置在凹槽20内的N型半导体层21上，钝化保护层50设置在凹槽20内除N型电极 42之外的其它区域和透明导电层30上。
在实际应用中，如图1所示，钝化保护层还设置在P型电极41的顶部的边缘和侧壁、以及N型电极42的顶部的边缘和侧壁上。
需要说明的是，在本实施例中，以发光二极管芯片中衬底所在侧为底部，以发光二极管芯片中P型电极和N型电极所在侧为顶部，侧壁为顶部和底部之间的表面，因此上文所述的P型电极的顶部为P型电极与设置在P型半导体层和透明导电层的表面相反的表面，P型电极的侧壁为P型电极与设置在P型半导体层和透明导电层的表面相邻的表面，凹槽的侧壁为凹槽从P型半导体层延伸到N型半导体层的表面，N型电极的顶部为N型电极与设置在N型半导体层的表面相反的表面，N型电极的侧壁为N型电极与设置在N型半导体层的表面相邻的表面。
具体地，透明导电层的主要作用是提高电流的横向扩展能力，扩大电流作用的区域，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称： ITO)或者氧化锌(ZnO)，导电性和透过率都很好，制作成本也低。以ITO为例，氧化铟和氧化锡的摩尔含量比为19:1，氧化铟中的铟主要呈3价，氧化锡中的锡主要呈4价，氧化锡在ITO中的摩尔含量达到5％，这样可以产生较多的电子，获得良好的导电性。
在本实施例中，如图1所示，钝化保护层50包括依次层叠的第一子层51 和第二子层52，第一子层51的材料采用氮氧化硅，第二子层52的采用二氧化硅。图2为本发明实施例提供的第一子层中氧组分的含量和氮组分的含量的变化曲线图。参见图2，第一子层51中氧组分的含量沿钝化保护层50的层叠方向逐渐增多，第一子层51中氮组分的含量沿钝化保护层50的层叠方向逐渐减少。
本发明实施例通过将钝化保护层改为依次层叠的第一子层和第二子层，采用氮氧化硅形成的第一子层设置在透明导电层和采用二氧化硅形成的第二子层之间，第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，同时第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少。由于氮化硅的折射率大于二氧化硅的折射率，因此氮氧化硅中氧组分的含量越高，氮氧化硅中氮组分的含量越低，氮氧化硅的折射率越小。由于第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，同时第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少，因此第一子层的折射率沿钝化保护层的层叠方向逐渐减小，有效避免有源层发出的光线从透明导电层(折射率约为2.05)直接入射到二氧化硅层(折射率约为1.44)时折射率发生较大的变化，减小有源层发出的光线中被反射的光子数量，从而减少在传输路径上损耗掉的光子数量，提高发光二极管芯片的出光效率，同时避免由于光子损耗而产生热量，进而避免温度升高影响发光二极管芯片的使用寿命。而且钝化保护层含有氮，有利于对离子的阻挡作用，提高钝化保护层的保护效果，提高发光二极管芯片的可靠性。
可选地，如图2所示，第一子层51中氧组分的含量达到最大值时，第一子层51的材料可以变成二氧化硅，使第一子层中折射率的过渡效果达到最佳。
可选地，如图2所示，第一子层51中氮组分的含量达到最大值时，第一子层51中氮组分的含量与第一子层51中氧组分的含量之比可以为1:4，以避免由于第一子层中氮组分的含量过高而降低第一子层的透光率。
可选地，第二子层52的致密度可以小于第一子层51的致密度。第二子层的致密度较低，使得折射率比较低，可以避免光线从钝化保护层射出时折射率发生较大的变化，进一步提高发光二极管芯片的出光效率，同时避免由于光子损耗而产生热量，进而避免温度升高影响发光二极管芯片的使用寿命。
可选地，第一子层51的厚度可以大于第二子层52的厚度，有利于钝化保护层中折射率的缓慢过渡。
优选地，第一子层51的厚度可以为28nm～32nm，如30nm。
优选地，第二子层52的厚度可以为18nm～22nm，如20nm。
可选地，如图1所示，该发光二极管芯片还可以包括电流阻挡层60，电流阻挡层60设置在P型半导体层23和透明导电层30之间。
具体地，电流阻挡层的主要作用是引导电流的流向，驱使电流横向流动，扩大电流作用的区域，电流阻挡层的材料可以采用二氧化硅，采用绝缘材料制作，可以合理分配电流的流动，提高发光二极管芯片的发光效率，而且成本低廉。
图3为图1的A-A剖面图，参见图3，电流阻挡层60设置在P型半导体层 23上的表面的形状包括一个环形61，如图1所示，透明导电层30设置在P型半导体层23位于环形61外的区域上，P型电极41设置在P型半导体层23位于环形61内的区域、以及透明导电层30与电流阻挡层60对应的区域上。
在实际应用中，上文所述的P型电极只是P型电极中的P型焊盘，P型电极除了P型焊盘之外，还包括至少一个电极线，各个电极线分别与P型焊盘连接，并自P型焊盘向外延伸，以利于电流的横向扩展，使电流能够尽可能注入P 型半导体层的所有区域，提高发光二极管芯片的发光效率。相应地，如图3所示，电流阻挡层60设置在P型半导体层23上的表面的形状还包括至少一个矩形62，即电流阻挡层60设置在P型半导体层23上的表面的形状为环形61和至少一个矩形62的组合，各个矩形62分别与环形61的外环连接。透明导电层同时设置在电流阻挡层中的环形和各个矩形上，电极线设置在透明导电层上与矩形对应的区域上，钝化保护层也设置在电极线上。
具体地，衬底的主要作用是提供外延材料生长的基板，衬底的材料可以采用蓝宝石(主要成分为Al2O3)，优选图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。进一步地，PSS中的图形可以为直径2.5μm、高度1.5 μm的圆锥体，相邻两个图形之间的间距可以为1μm，此时PSS的应力释放和出光提高的整体效果较好。
有源层可以包括交替层叠的多个量子阱和多个量子垒，量子阱的主要作用是使电子和空穴能够复合发光，量子阱的材料可以采用铟镓氮(InGaN)；量子垒的主要作用是将电子和空穴限制在量子阱内复合发光，量子垒的材料可以采用氮化镓。N型半导体层的主要作用是为复合发光提供电子，N型半导体层的材料可以采用N型掺杂的氮化镓。P型半导体层的主要作用是为复合发光提供空穴，P型半导体层的材料可以采用P型掺杂的氮化镓。
P型电极和N型电极的主要作用是注入电流，P型电极和N型电极可以包括依次层叠的多个金属层，多个金属层的材料可以依次为铬(Cr)、铝(Al)、铬(Cr)、钛(Ti)、铝(Al)。其中，底部的铬层的主要作用是实现半导体和金属之间的欧姆接触；中间的铝层的主要作用是反射芯片发出的光线，提高芯片的出光效率；中间的铬层和钛层的主要作用是提高电极内各层之间的粘附性；顶部的铝层的主要作用是打线。P型电极和N型电极的材料以铝为主，可以很好地反射射向电极的光线，避免被电极吸收，改善发光二极管芯片的发光亮度，而且实现成本低，加工时也不会因为蒸发温度过高而导致光刻胶的碳化和变形，电极的加工精度较高，得到的发光二极管芯片的可靠性较好。
可选地，衬底的厚度可以为120μm～160μm，优选为130μm，以避免衬底太厚而造成芯片内部的散热不好。N型半导体层的厚度可以为2.8μm～3.2μm，优选为3μm；N型半导体层中N型掺杂剂的掺杂浓度可以为 8*1019/cm3～2*1020/cm3，如1020/cm3。各个量子阱的厚度可以为2nm～5nm，优选为3.5nm；各个量子垒的厚度可以为8nm～15nm，优选为11.5nm；多个量子阱的数量与多个量子垒的数量相等，多个量子垒的数量可以为6个～10个，优选为8 个。P型半导体层的厚度可以为180nm～220nm，优选为200nm。P型电极和N 型电极的厚度可以为1.2μm～1.8μm，优选为1.5μm。
可选地，如图1所示，该发光二极管芯片还可以包括缓冲层24，缓冲层24 设置在衬底10和N型半导体层21之间，缓冲层的材料为氮化铝(AlN)，可以有效缓解蓝宝石衬底和氮化镓材料之间的晶格失配，改善发光二极管的晶体质量，进而提高发光二极管的发光效率。
可选地，缓冲层的厚度可以为50nm～500nm，优选为200nm。如果缓冲层的厚度小于50nm，则可能由于缓冲层的厚度太小而导致晶格失配比较严重，发光二极管芯片的晶体质量较差；如果缓冲层的厚度大于500nm，则由于氮化铝的延展性较差，可能由于缓冲层的厚度太大而造成缓冲层在温度变化过程中产生皲裂，不利于发光二极管芯片的稳定性，而且还会造成材料的浪费，延长加工时间，增加制作成本。
进一步地，该发光二极管芯片还可以包括未掺杂氮化镓层，未掺杂氮化镓层设置在缓冲层和N型半导体层之间；也可以包括电子阻挡层，电子阻挡层设置在发光层和P型半导体层之间。此为现有技术，在此不再一一详述。
可选地，如图1所示，该发光二极管芯片还可以包括反射层70，反射层70 设置在衬底10与设置N型半导体层21的表面的相反表面上，以将发光二极管芯片发光的光线集中从芯片的一侧射出，提高光线的有效利用效率。
可选地，反射层可以为分布式布拉格反射镜(英文：Distributed BraggReflection，简称：DBR)。
具体地，DBR可以包括多个周期的金属氧化物薄膜，多个周期的金属氧化物薄膜依次层叠，每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜，不同材料的金属氧化物薄膜的折射率不同，至少两种材料的金属氧化物薄膜依次层叠设置，不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
优选地，DBR中N1个周期的金属氧化物薄膜的厚度为蓝光波长(如455nm) 的四分之一，DBR中N2个周期的金属氧化物薄膜的厚度为黄光波长(如570nm) 的四分之一，N1和N2为正整数，且N1和N2之和等于DBR中金属氧化物薄膜的周期数。例如，N1＝2*N2。
需要说明的是，目前LED在照明领域主要应用在白光上，白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成，设计大部分DBR对蓝光进行反射，同时小部分DBR对黄光进行反射，可以对光线进行全面的反射，避免光线的损失，改善芯片的外量子效率，提高芯片的发光效率。
在本实施例中，金属氧化物薄膜的周期数可以为2个～48个，以在保证反射效果的情况下，尽量降低工艺复杂度。
具体地，金属氧化物薄膜的材料可以采用五氧化二钽(Ta2O5)、二氧化锆 (ZrO2)、三氧化二铝(Al2O3)、二氧化钛(TiO2)或者二氧化硅(SiO2)。其中，五氧化二钽的折射率为2.06，二氧化锆的折射率为1.92，三氧化二铝的折射率为1.77，二氧化钛的折射率为2.35，二氧化硅的折射率为1.46。
优选地，一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用二氧化钛，另一种材料的金属氧化物薄膜的材料采用二氧化硅。二氧化钛和二氧化硅的折射率相差较大且制作方便，综合效益最好。
本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片，图4为本实施例提供的制作方法的流程图，参见图4，该制作方法包括：
步骤201：在衬底上依次形成N型半导体层、有源层和P型半导体层。
图5a为步骤201执行之后发光二极管芯片的结构示意图，图6a为图5a所示的发光二极管芯片的俯视图。其中，10表示衬底，21表示N型半导体层，22 表示有源层，23表示P型半导体层。参见图5a和图6a，N型半导体层21、发光层22、P型半导体层23依次层叠在衬底10上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和 P型半导体层。
可选地，在该步骤201之前，该制作方法还可以包括：
对衬底进行清洗，以为后续的外延生长提供一个洁净的表面。
具体地，可以采用硫酸溶液清洗衬底。
可选地，在该步骤201之前，该制作方法还可以包括：
在衬底上形成缓冲层。
相应地，N型半导体层生长在缓冲层上。
具体地，在衬底上形成缓冲层，可以包括：
在氮气气氛下，对铝靶进行溅射，在衬底上形成氮化铝层。
步骤202：在P型半导体层上开设延伸至N型半导体层的凹槽。
图5b为步骤202执行之后发光二极管芯片的结构示意图，图6b为图5b所示的发光二极管芯片的俯视图。其中，20表示凹槽。参见图5b和图6b，凹槽 20从P型半导体层23延伸到N型半导体层21。
可选地，该步骤202可以包括：
采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在P 型半导体层除凹槽所在区域之外的区域上；
采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的P型半导体层和发光层，形成凹槽；
去除光刻胶。
通过采用ICP设备进行干法刻蚀，能得到较高的刻蚀速度和较小的光刻胶损失，有利于提高发光二极管芯片的良率。
在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：
铺设一层光刻胶；
通过一定图形的掩膜版对光刻胶进行曝光；
将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。
步骤203：在P型半导体层形成透明导电层。
图5c为步骤203执行之后发光二极管芯片的结构示意图，图6c为图5c所示的发光二极管芯片的俯视图。其中，30表示透明导电层。参见图5c和图6c，透明导电层30设置在P型半导体层23上。
可选地，该步骤203可以包括：
通入氧气，采用磁控溅射技术在P型半导体层上和凹槽内形成透明导电层；
采用光刻技术在透明导电层上形成一定图形的光刻胶，光刻胶至少设置在透明导电层除凹槽内和P型电极所在位置之外的区域上；
湿法腐蚀没有光刻胶覆盖的透明导电层；
去除光刻胶。
通过采用磁控技术形成透明导电层，得到的透明导电层的致密度比较高，透明导电层的电流扩展效果较好，发光二极管芯片的正向电压较低。另外，在形成透明导电层的过程中通入氧气，可以避免透明导电层中的氧化物分解成单质，避免生成单质而影响透明导电层的透光率。
具体地，通入氧气的流量可以为5sccm～10sccm，优选为8sccm。如果通入氧气的流量小于5sccm，则可能由于通入氧气的流量太小而导致透明导电层的透过率太低；如果通入氧气的流量大于10sccm，则可能由于通入氧气的流量太大而导致透明导电层的电阻率太大。
可选地，在该步骤203之前，该制作方法还可以包括：
在P型半导体层形成电流阻挡层。
相应地，透明导电层设置在电流阻挡层和电流阻挡层外的P型半导体层上。
具体地，在P型半导体层形成电流阻挡层，可以包括：
在P型半导体层和N型半导体层上形成电流阻挡层；
采用光刻技术在电流阻挡层上形成一定图形的光刻胶，光刻胶设置在电流阻挡层与P型电极对应的区域上；
湿法腐蚀没有光刻胶覆盖的电流阻挡层；
去除光刻胶。
步骤204：在P型半导体层上设置P型电极，并在凹槽内的N型半导体层上设置N型电极。
图5d为步骤204执行之后发光二极管芯片的结构示意图，图6d为图5d所示的发光二极管芯片的俯视图。其中，41表示P型电极，42表示N型电极。参见图5d和图6d，N型电极42设置在凹槽20内的N型半导体层21上，且N型电极42设置在N型半导体层21上的表面的形状为扇形；P型电极41设置在透明导电层30中露出的P型半导体层23、以及露出的P型半导体层23边缘的透明导电层30上，且P型电极41设置在P型半导体层23上的表面为圆形，P型电极41设置在透明导电层30上的表面为套在圆形外的环形。
可选地，该步骤204可以包括：
采用光刻技术在透明导电层和N型半导体层上形成一定图形的光刻胶，光刻胶设置在透明导电层除P型电极所在区域之外的区域、以及N型半导体层上除N型电极所在区域之外的区域上；
控制真空度在5×10-6torr以上，采用蒸发技术在光刻胶、透明导电层、P型半导体层和N型半导体层上形成电极；
去除光刻胶和光刻胶上的电极，透明导电层和P型半导体层上留下的电极形成P型电极，N型半导体层上留下的电极形成N型电极。
通过在形成电极时控制真空度在5×10-6torr以上，可以有效防止电极被空气氧化。
步骤205：在凹槽内除N型电极设置区域之外的其它区域和透明导电层上形成钝化保护层。
在本实施例中，钝化保护层包括依次层叠的第一子层和第二子层，第一子层的材料采用氮氧化硅，第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少，第二子层的材料采用二氧化硅。
图5e为步骤205执行之后发光二极管芯片的结构示意图，图6e为图5e所示的发光二极管芯片的俯视图。其中，50表示钝化保护层。参见图5e和图6e，钝化保护层50设置在透明导电层30、P型电极41的侧壁、P型电极41的顶部的边缘区域、凹槽20内的N型半导体层21、N型电极42的侧壁、N型电极42 的顶部的边缘区域上。
具体地，该步骤205可以包括：
第一步，向衬底所在的空间通入硅烷、氨气和一氧化二氮，采用等离子体增强化学气相沉积(英文：Plasma Enhanced Chemical Vapor Deposition，简称：PECVD)技术在透明导电层、P型电极、凹槽的侧壁、凹槽内的N型半导体层和N型电极上沉积第一子层，氨气的流量逐渐减少，一氧化二氮的流量逐渐增多。
在具体实现时，通常采用硅烷和氮气的混合气体代替纯净的硅烷通入衬底所在的空间，避免硅烷反应太过剧烈而不安全。具体地，硅烷的体积可以为混合气体的总体积的10％。
可选地，第一步可以包括：
开始沉积第一子层时，氨气的流量与一氧化二氮的流量之比为1:4。
通过控制氨气的流量与一氧化二氮的流量，避免由于第一子层中氮组分的含量过高，进而降低第一子层的透光率。
可选地，第一步可以包括：
结束沉积第一子层时，氨气的流量为0。
通过将氨气的流量减至0，使第一子层中折射率的过渡效果达到最佳。
第二步，向衬底所在的空间通入硅烷和一氧化二氮，采用PECVD技术在第一子层上沉积第二子层。
可选地，第二子层的沉积速率可以大于第一子层的沉积速率。通过加快沉积速率使得第二子层的致密度比较低，折射率比较低，可以避免光线从钝化保护层射出时折射率发生较大的变化，进一步提高发光二极管芯片的出光效率，同时避免由于光子损耗而产生热量，进而避免温度升高影响发光二极管芯片的使用寿命。
具体地，第一子层的沉积速率可以为5埃/秒～15埃/秒，如10埃/秒；第二子层的沉积速率可以为25埃/秒～35埃/秒，如30埃/秒。
进一步地，钝化保护层沉积时，衬底所在的空间的温度可以控制为230℃～270℃，如250℃，衬底所在的空间的压力可以控制为250mTorr～350mTorr，如 300mTorr。
第三步，采用光刻技术在钝化保护层上形成设定图形的光刻胶，光刻胶设置在钝化保护层上与透明导电层、凹槽的侧壁、以及凹槽内的N型半导体层对应的区域上。
第四步，干法刻蚀P型电极和N型电极上的钝化保护层。
具体地，第四步可以包括：
通入酸性气体，干法刻蚀P型电极和N型电极上的钝化保护层。
第五步，去除光刻胶。
可选地，第五步可以包括：
通入氧气，干法去除光刻胶。
通过采用通入氧气干法去胶的方式去除光刻胶，可以避免采用去胶液湿法去胶的方式去除光刻胶时，去胶液残留在芯片上，导致电极和透明导电层被腐蚀。具体地，干法去除光刻胶时，温度为150℃～250℃。由于光刻胶的主要成分为有机物，因此在150℃～250℃的高温下，通入的氧气会在等离子体的作用下将光刻胶氧化成二氧化碳，从而去除光刻胶。
具体地，酸性气体可以为四氟化碳和氮气的混合气体，以实现钝化保护层的去除。
在实际应用中，上述步骤201～步骤205得到的只是发光二极管芯片的半成品，因此在步骤205之后，该制作方法还可以包括：
步骤S1：减薄衬底；
步骤S2：在衬底上形成反射层，衬底设置反射层的表面与衬底设置N型半导体层的表面相反；
步骤S3：对半成品进行划片和裂片，得到至少两个相互独立的芯片；
步骤S4：对得到的芯片进行测试，挑选出符合要求的芯片。
具体地，该步骤S1可以包括：
通过上蜡将半成品中电极所在的表面进行固定；
采用含金刚石的砂轮对半成品中衬底所在的表面进行粗磨；
采用包括微米级的金刚石粉末和油性物质的钻石液对半成品中衬底所在的表面进行细磨；
采用包括纳米级的氧化铝颗粒和二氧化硅颗粒、以及水溶性物质的抛光液对半成品中衬底所在的表面进行精磨；
对半成品进行下蜡和清洗。
在具体实现时，衬底粗磨之后的厚度一般为140μm～160μm，如150μm；金刚石粉末的直径一般为2μm～4μm，如3μm。
可选地，该步骤S3可以包括：
控制激光器的功率为5W，激光的波长为1024nm，对衬底进行两道隐形切割；
劈裂半成品。
通过进行两道隐形切割，能够减少裂痕边缘的崩伤，缩小划道的宽度，进而提高发光二极管芯片的有效使用率。而将激光器的功率控制为5W，在对衬底进行有效切割的同时，也不会对衬底造成很大的损伤。而将激光的波长限定为 1024nm，可有效穿透反射层，实现对衬底的隐形切割。
将本发明实施例提供的制作方法制作的发光二极管芯片与传统的制作方法制作的发光二极管芯片进行测试对比(两种芯片的形成条件基本相同，不同之处仅在于本发明实施例提供的制作方法制作的发光二极管芯片中钝化保护层包括依次层叠的第一子层和第二子层，第一子层的材料采用氮氧化硅，第一子层中氧组分的含量沿钝化保护层的层叠方向逐渐增多，第一子层中氮组分的含量沿钝化保护层的层叠方向逐渐减少，第二子层的材料采用二氧化硅，而传统的制作方法制作的发光二极管芯片中钝化保护层只有二氧化硅层)，裸晶亮度提高了2.65％，6000K色温下白光封装亮度提高了1.58％；在两倍电流条件下老化 1000小时之后，本发明实施例提供的制作方法制作的发光二极管芯片的驱动电压上升了0.23V，而传统的制作方法制作的发光二极管芯片的驱动电压上升了 0.42V。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电层、P型电极、N型电极和钝化保护层，所述N型半导体层、所述有源层、所述P型半导体层依次层叠在所述衬底上，所述P型半导体上设有延伸至所述N型半导体层的凹槽，所述透明导电层和所述P型电极设置在所述P型半导体层上，所述N型电极设置在所述凹槽内的N型半导体层上，所述钝化保护层设置在所述凹槽内除所述N型电极设置区域之外的其它区域和所述透明导电层上；
其特征在于，所述钝化保护层包括依次层叠的第一子层和第二子层，所述第一子层的材料采用氮氧化硅，所述第一子层中氧组分的含量沿所述钝化保护层的层叠方向逐渐增多，所述第一子层中氮组分的含量沿所述钝化保护层的层叠方向逐渐减少，所述第二子层的材料采用二氧化硅；所述第一子层中氮组分的含量达到最大值时，所述第一子层中氮组分的含量与所述第一子层中氧组分的含量之比为1:4；所述第一子层中氧组分的含量达到最大值时，所述第一子层的材料变成二氧化硅；所述第一子层的沉积速率小于所述第二子层的沉积速率，所述第二子层的致密度小于所述第一子层的致密度；所述第一子层的厚度大于所述第二子层的厚度，所述第一子层的厚度为28nm～32nm，所述第二子层的厚度为18nm～22nm；
形成所述钝化保护层时，在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上依次沉积所述第一子层和所述第二子层，采用光刻技术在所述钝化保护层与所述透明导电层、所述凹槽的侧壁、以及所述凹槽内的N型半导体层对应的区域上形成光刻胶，干法刻蚀所述P型电极和所述N型电极上的钝化保护层，在150℃～250℃的温度下通入氧气干法去除所述光刻胶。
2.一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次形成N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层形成透明导电层；
在所述P型半导体层上设置P型电极，并在所述凹槽内的N型半导体层上设置N型电极；
在所述凹槽内除所述N型电极设置区域之外的其它区域和所述透明导电层上形成钝化保护层；
其特征在于，所述钝化保护层包括依次层叠的第一子层和第二子层，所述第一子层的材料采用氮氧化硅，所述第一子层中氧组分的含量沿所述钝化保护层的层叠方向逐渐增多，所述第一子层中氮组分的含量沿所述钝化保护层的层叠方向逐渐减少，所述第二子层的材料采用二氧化硅；所述第一子层中氮组分的含量达到最大值时，所述第一子层中氮组分的含量与所述第一子层中氧组分的含量之比为1:4；所述第一子层中氧组分的含量达到最大值时，所述第一子层的材料变成二氧化硅；所述第一子层的沉积速率小于所述第二子层的沉积速率，所述第二子层的致密度小于所述第一子层的致密度；所述第一子层的厚度大于所述第二子层的厚度，所述第一子层的厚度为28nm～32nm，所述第二子层的厚度为18nm～22nm；
形成所述钝化保护层时，在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上依次沉积所述第一子层和所述第二子层，采用光刻技术在所述钝化保护层与所述透明导电层、所述凹槽的侧壁、以及所述凹槽内的N型半导体层对应的区域上形成光刻胶，干法刻蚀所述P型电极和所述N型电极上的钝化保护层，在150℃～250℃的温度下通入氧气干法去除所述光刻胶。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述凹槽内除所述N型电极设置区域之外的其它区域和所述透明导电层上形成钝化保护层，包括：
向所述衬底所在的空间通入硅烷、氨气和一氧化二氮，采用等离子体增强化学气相沉积技术在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上沉积第一子层，所述氨气的流量逐渐减少，所述一氧化二氮的流量逐渐增多；
向所述衬底所在的空间通入硅烷和一氧化二氮，采用等离子体增强化学气相沉积技术在所述第一子层上沉积第二子层；
采用光刻技术在所述钝化保护层上形成设定图形的光刻胶，所述光刻胶设置在所述钝化保护层上与所述透明导电层、所述凹槽的侧壁、以及所述凹槽内的N型半导体层对应的区域上；
干法刻蚀所述P型电极和所述N型电极上的钝化保护层；
去除所述光刻胶。
4.根据权利要求3所述的制作方法，其特征在于，所述向所述衬底所在的空间通入硅烷、氨气和一氧化二氮，采用等离子体增强化学气相沉积技术在所述透明导电层、所述P型电极、所述凹槽的侧壁、所述凹槽内的N型半导体层和所述N型电极上沉积第一子层，所述氨气的流量逐渐减少，所述一氧化二氮的流量逐渐增多，包括：
开始沉积所述第一子层时，所述氨气的流量与所述一氧化二氮的流量之比为1:4；
结束沉积所述第一子层时，所述氨气的流量为0。
CN201810402495.9A 2018-04-28 2018-04-28 一种发光二极管芯片及其制作方法 Active CN108682727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810402495.9A CN108682727B (zh) 2018-04-28 2018-04-28 一种发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810402495.9A CN108682727B (zh) 2018-04-28 2018-04-28 一种发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN108682727A CN108682727A (zh) 2018-10-19
CN108682727B true CN108682727B (zh) 2020-12-08

Family

ID=63802777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810402495.9A Active CN108682727B (zh) 2018-04-28 2018-04-28 一种发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN108682727B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246934B (zh) * 2019-04-28 2020-04-07 华灿光电(苏州）有限公司 发光二极管芯片的制作方法及发光二极管芯片
CN112789737B (zh) * 2020-08-13 2022-09-13 厦门三安光电有限公司 一种半导体发光元件和发光装置
CN113126376A (zh) * 2021-04-19 2021-07-16 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示面板及显示装置
CN114122222B (zh) * 2021-12-20 2023-04-21 厦门乾照光电股份有限公司 一种复合钝化层及其制作方法、led芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807633A (zh) * 2009-02-18 2010-08-18 大连美明外延片科技有限公司 一种发光二极管芯片及其制造方法
CN102931242A (zh) * 2012-11-14 2013-02-13 东方电气集团(宜兴)迈吉太阳能科技有限公司 一种晶体硅太阳能电池多层二氧化硅减反射膜
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法
CN107919424B (zh) * 2016-10-19 2019-11-29 华灿光电（浙江）有限公司 一种发光二极管芯片及其制造方法

Also Published As

Publication number Publication date
CN108682727A (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
CN108682727B (zh) 一种发光二极管芯片及其制作方法
US8455282B2 (en) Method of manufacturing vertical light emitting diode with dual surface pattern to improve light extraction
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
CN100568548C (zh) 半导体发光元件及其制造方法
CN109346564B (zh) 一种倒装发光二极管芯片的制作方法
JP2009164506A (ja) 半導体発光素子
JP2005268601A (ja) 化合物半導体発光素子
WO2012058961A1 (zh) 发光二极管及其制造方法
KR20090115906A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자를 위한 표면요철 형성 방법
KR20060105396A (ko) 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101101858B1 (ko) 반도체 발광소자 및 그 제조방법
US20070082418A1 (en) Method for manufacturing a light emitting device and light emitting device made therefrom
CN110098296B (zh) 基于Tamm等离激元的氮化物绿光器件
JP2010141331A (ja) 半導体発光素子及びその製造方法
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
KR102402480B1 (ko) 투명 도전층 및 그 제조방법, 발광 다이오드
CN108400215B (zh) 一种发光二极管芯片及其制作方法
CN204668306U (zh) 发光二极管
CN101859859B (zh) 高亮度氮化镓基发光二极管及其制备方法
CN110246934B (zh) 发光二极管芯片的制作方法及发光二极管芯片
CN209947852U (zh) 基于Tamm等离激元的氮化物绿光器件
WO2017127958A1 (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
TWI474504B (zh) 發光二極體結構及其製作方法
KR100604562B1 (ko) 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant