CN109346564B - 一种倒装发光二极管芯片的制作方法 - Google Patents

一种倒装发光二极管芯片的制作方法 Download PDF

Info

Publication number
CN109346564B
CN109346564B CN201811003577.2A CN201811003577A CN109346564B CN 109346564 B CN109346564 B CN 109346564B CN 201811003577 A CN201811003577 A CN 201811003577A CN 109346564 B CN109346564 B CN 109346564B
Authority
CN
China
Prior art keywords
type
layer
type electrode
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811003577.2A
Other languages
English (en)
Other versions
CN109346564A (zh
Inventor
兰叶
顾小云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811003577.2A priority Critical patent/CN109346564B/zh
Publication of CN109346564A publication Critical patent/CN109346564A/zh
Application granted granted Critical
Publication of CN109346564B publication Critical patent/CN109346564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种倒装发光二极管芯片的制作方法，属于半导体技术领域。包括：在衬底上依次生长N型半导体层、有源层和P型半导体层；开设延伸至N型半导体层的凹槽；在N型半导体层上形成N型电极，在P型半导体层上形成P型电极，顶部的材料均为钛、钨和金的合金；在N型半导体层上除N型电极的设置区域之外的区域、以及P型半导体层上除P型电极的设置区域之外的区域上形成反射层；在反射层上形成绝缘层；在真空环境中，对N型电极的顶部和P型电极的顶部进行物理轰击，去除污染物；形成N型焊盘和P型焊盘，N型焊盘和P型焊盘间隔设置，起始部分的形成速率大于后续部分的形成速率。本发明可提高芯片稳定性。

Description

一种倒装发光二极管芯片的制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装发光二极管芯片的制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。自20世纪90年代氮化镓(GaN)基LED由日本科学家开发成功以来，随着工艺技术的不断进步，LED的发光亮度不断提高。作为高效、环保、绿色的新一代固态照明光源，LED具有低电压、低功耗、体积小、重量轻、寿命长、可靠性高等优点，正在迅速而广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。尤其是在照明领域，LED已经得到了极大的应用，发挥了独特的不可替代的作用。
目前的LED主要是正装结构。随着LED产品应用范围的逐渐扩大，特别是在进入民用市场之后，市场对LED的价格和性能的要求也不断提高。倒装结构的LED在散热和焊线等方面的性能优于正装结构的LED，因而受到市场的欢迎。
芯片是LED的核心结构。倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、P型电极、N型电极、反射层、绝缘层、P型焊盘和N型焊盘。N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。反射层和绝缘层依次设置在P型半导体层、P型电极、N型电极和凹槽内的N型半导体层上，绝缘层上设有穿过反射层延伸至N型电极的第一通孔、以及穿过反射层延伸至P型电极的第二通孔。N型焊盘设置在第一通孔内的N型电极和绝缘层上，P型焊盘设置在第二通孔内的P型电极和绝缘层上，P型焊盘和N型焊盘在绝缘层上间隔设置。
在上述结构中，衬底用于提供外延生长的表面，N型半导体层用于提供复合发光的电子，P型半导体层提供复合发光的空穴，有源层用于实现电子和空穴的复合发光。P型电极用于将电流注入P型半导体层，N型电极用于将电流注入N型半导体层，P型焊盘和N型焊盘用于形成方便封装的对称焊点。反射层用于反射与出光方向相反的光线，绝缘层用于将反射层与P型焊盘和N型焊盘电绝缘。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
在P型电极和N型电极形成之后，会先形成绝缘层和反射层。P型电极和N型电极在形成绝缘层和反射层的过程中会接触到溶液和空气，因此P型电极和N型电极的表面会在形成绝缘层和反射层之后残留溶液污染物，同时在空气和等离子体的作用下被氧化。P型焊盘和N型焊盘分别形成在这样的P型电极和N型电极的表面，P型焊盘和P型电极的交界面、以及N型焊盘和N型电极的交界面形成物理界面和接触电阻，物理界面导致相互之间的粘附性较差，接触电阻导致芯片发热量增加，结温上升，降低芯片的使用寿命，影响倒装LED芯片的可靠性，导致倒装LED芯片的市场竞争力大大降低。
发明内容
本发明实施例提供了一种倒装发光二极管芯片的制作方法及倒装发光二极管芯片，能够解决现有技术电极表面形成的溶液污染物和自然氧化层影响与焊盘的接触，影响倒装LED芯片可靠性的问题。所述技术方案如下：
本发明实施例提供了一种倒装发光二极管芯片的制作方法，所述制作方法包括：
提供一衬底，并在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上形成N型电极，同时在所述P型半导体层上形成P型电极，所述N型电极的顶部的材料和所述P型电极的顶部的材料均为钛、钨和金的合金；
在所述凹槽内的N型半导体层、所述N型电极、所述P型电极和所述P型半导体层上依次形成反射层和绝缘层，所述绝缘层上设有穿过所述反射层延伸至所述N型半导体层的第一通孔、以及穿过所述反射层延伸至所述P型半导体层的第二通孔；
在真空环境中，通过所述第一通孔对所述N型电极的顶部进行物理轰击，通过所述第二通孔对所述P型电极的顶部进行物理轰击，去除形成所述反射层和所述绝缘层时残留在所述N型电极的顶部和所述P型电极的顶部的污染物；
在所述第一通孔内的N型电极和所述绝缘层上形成N型焊盘，同时在所述第二通孔内的P型电极和所述绝缘层上形成P型焊盘，所述N型焊盘和所述P型焊盘间隔设置，所述N型焊盘和所述P型焊盘均包括依次层叠的起始部分和后续部分，所述起始部分的形成速率大于所述后续部分的形成速率。
可选地，所述N型电极的顶部和所述P型电极的顶部均包括依次层叠的多个子层，所述多个子层中钨元素的含量沿所述多个子层的层叠方向逐层减少。
优选地，所述多个子层中钨元素的含量的最小值为1％～3％。
更优选地，所述多个子层中钨元素的含量最少的子层的厚度为8nm～12nm。
可选地，所述在所述第一通孔内的N型电极和所述绝缘层上形成N型焊盘，同时在所述第二通孔内的P型电极和所述绝缘层上形成P型焊盘，包括：
在所述第一通孔内的N型电极、所述第二通孔内的P型电极和所述绝缘层上铺设焊盘材料；
采用光刻技术在所述P型焊盘和所述N型焊盘所在区域的焊盘材料上形成光刻胶；
在所述光刻胶的保护下，干法刻蚀所述焊盘材料，得到P型焊盘和N型焊盘；
去除所述光刻胶。
可选地，所述N型焊盘的底部的材料和所述P型焊盘的底部的材料为钛。
可选地，所述起始部分的形成速率为所述后续部分的形成速率的1.5倍～2.0倍。
可选地，所述反射层包括交替层叠的多个氟化镁层和多个三氧化二钛层。
可选地，所述绝缘层的材料为氮氧化硅。
可选地，所述N型半导体层、所述有源层和所述P型半导体层的厚度之和为所述有源层发出光线半波长的整数倍。
本发明实施例提供的技术方案带来的有益效果是：
通过在形成N型焊盘和P型焊盘之前，对N型电极的顶部和P型电极的顶部进行物理轰击，去除形成反射层和绝缘层时残留在N型电极的顶部和P型电极的顶部的污染物，从而使N型电极的顶部和P型电极的顶部变得洁净。而且物理轰击是在真空环境中进行的，不会产生新的污染物。随后在N型电极的顶部形成N型焊盘，P型电极的顶部形成P型电极，N型焊盘和N型电极的交界面、以及P型焊盘和P型电极的交界面完全洁净无污染，可以有效改善电极和焊盘之间的接触效果，减少焊盘和电极的交界处的污染物，避免电极在使用过程中由于污染物而加快的电化反应，同时降低焊盘和电极之间的接触电阻，得到良好的机械接触，最终提高倒装LED芯片的可靠性，还降低了芯片的正向工作电压，提高了光的输出效率，进一步促进了芯片的可靠性。
另外，N型电极的顶部的材料和P型电极的顶部的材料均为钛、钨和金的合金，钛、钨和金的合金性能稳定，不容易被刻蚀，可以避免物理轰击过程中对N型电极和P型电极造成损伤而导致芯片功能异常。
而在形成N型焊盘和P型焊盘的过程中，起始部分采用较大的形成速率，能够得到较大的金属原子动能，使焊盘与电极之间的结合比较致密，提高电极和焊盘之间的物理粘附性，获得良好的金属连接效果，避免出现电极和焊盘之间的机械粘附性较差而影响倒装LED芯片可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种倒装发光二极管芯片的制作方法的流程图；
图2是本发明实施例提供的制作方法在执行步骤101之后得到的倒装发光二极管芯片的结构示意图；
图3是本发明实施例提供的图2所示的倒装发光二极管芯片的俯视图；
图4是本发明实施例提供的制作方法在执行步骤102之后得到的倒装发光二极管芯片的结构示意图；
图5是本发明实施例提供的图4所示的倒装发光二极管芯片的俯视图；
图6是本发明实施例提供的制作方法在执行步骤103之后得到的倒装发光二极管芯片的结构示意图；
图7是本发明实施例提供的图6所示的倒装发光二极管芯片的俯视图；
图8是本发明实施例提供的制作方法在执行步骤104之后得到的倒装发光二极管芯片的结构示意图；
图9是本发明实施例提供的图8所示的倒装发光二极管芯片的俯视图；
图10是本发明实施例提供的制作方法在执行步骤105之后得到的倒装发光二极管芯片的结构示意图；
图11是本发明实施例提供的图10所示的倒装发光二极管芯片的俯视图；
图12是本发明实施例提供的制作方法在执行步骤106之后得到的倒装发光二极管芯片的结构示意图；
图13是本发明实施例提供的图12所示的倒装发光二极管芯片的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种倒装发光二极管芯片的制作方法。图1为本发明实施例提供的一种倒装发光二极管芯片的制作方法的流程图。参见图1，该制作方法包括：
步骤101：提供一衬底，并在衬底上依次生长N型半导体层、有源层和P型半导体层。
图2为本发明实施例提供的制作方法在执行步骤101之后得到的倒装发光二极管芯片的结构示意图，图3为本发明实施例提供的图2所示的倒装发光二极管芯片的俯视图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图2和图3，N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上。
具体地，衬底的主要作用是提供外延材料生长的基板，衬底的材料可以采用蓝宝石(主要成分为Al2O3)，优选图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。进一步地，PSS中的图形可以为直径2.5μm、高度1.5μm的圆锥体，相邻两个图形之间的间距可以为1μm，此时PSS的应力释放和出光提高的整体效果较好。
有源层可以包括交替层叠的多个量子阱和多个量子垒，量子阱的主要作用是使电子和空穴能够复合发光，量子阱的材料可以采用铟镓氮(InGaN)；量子垒的主要作用是将电子和空穴限制在量子阱内复合发光，量子垒的材料可以采用氮化镓。N型半导体层的主要作用是为复合发光提供电子，N型半导体层的材料可以采用N型掺杂的氮化镓。P型半导体层的主要作用是为复合发光提供空穴，P型半导体层的材料可以采用P型掺杂的氮化镓。
可选地，N型半导体层、有源层和P型半导体层的厚度之和可以为有源层发出光线半波长的整数倍，以满足光线的提取条件。例如，有源层发出光线的波长为455nm，N型半导体层、有源层和P型半导体层的厚度之和可以为455nm/2*23≈5.23μm。
具体地，N型半导体层的厚度可以为2.8μm～3.2μm，优选为3μm。各个量子阱的厚度可以为2nm～5nm，优选为3.5nm；各个量子垒的厚度可以为8nm～15nm，优选为11.5nm；多个量子阱的数量与多个量子垒的数量相等，多个量子垒的数量可以为6个～10个，优选为8个。P型半导体层的厚度可以为180nm～220nm，优选为200nm。
具体地，该步骤101可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，在该步骤101之前，该制作方法还可以包括：
对衬底进行清洗。
通过清洗衬底，为后续的外延生长提供一个洁净的表面，提高外延生长的晶体质量，有利于提升LED的发光效率。
具体地，可以采用硫酸溶液清洗衬底。
可选地，在该步骤101之前，该制作方法还可以包括：
在衬底上形成缓冲层。
通过设置缓冲层，缓解衬底和N型半导体层之间的晶格失配，提高外延生长的晶体质量，有利于提升LED的发光效率。
相应地，N型半导体层生长在缓冲层上。
具体地，缓冲层的材料可以为氮化铝(AlN)。
进一步地，缓冲层的厚度可以为50nm～500nm，优选为200nm。如果缓冲层的厚度小于50nm，则可能由于缓冲层的厚度太小而导致晶格失配比较严重，发光二极管芯片的晶体质量较差；如果缓冲层的厚度大于500nm，则由于氮化铝的延展性较差，可能由于缓冲层的厚度太大而造成缓冲层在温度变化过程中产生皲裂，不利于发光二极管芯片的稳定性，而且还会造成材料的浪费，延长加工时间，增加制作成本。
具体地，在衬底上形成缓冲层，可以包括：
在氮气气氛下，对铝靶进行溅射，在衬底上形成氮化铝层。
可选地，在衬底上形成缓冲层之后，该制作方法还可以包括：
在缓冲层上生长未掺杂氮化镓层。
通过未掺杂氮化镓层进一步缓解衬底和N型半导体层之间的晶格失配，提高外延生长的晶体质量，有利于提升LED的发光效率。
相应地，N型半导体层生长在未掺杂氮化镓层上。
可选地，在有源层上生长P型半导体层之前，该制作方法还可以包括：
在有源层上生长电子阻挡层。
通过电子阻挡层避免电子跃迁到P型半导体层中与空穴进行非辐射复合，造成芯片漏电。
相应地，P型半导体层生长在电子阻挡层上。
具体地，电子阻挡层的材料可以采用P型掺杂的氮化铝镓(AlGaN)。
需要说明的是，当衬底和P型半导体层增加了一层或多层时，光线的提取条件相应改成，增加的一层或多层与N型半导体层、有源层和P型半导体层的厚度之和为有源层发出光线半波长的整数倍。
步骤102：在P型半导体层上开设延伸至N型半导体层的凹槽。
图4为本发明实施例提供的制作方法在执行步骤102之后得到的倒装发光二极管芯片的结构示意图，图5为本发明实施例提供的图4所示的倒装发光二极管芯片的俯视图。其中，20表示凹槽。参见图4和图5，凹槽20从P型半导体层23延伸到N型半导体层21。
具体地，该步骤102可以包括：
采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在P型半导体层除凹槽所在区域之外的区域上；
采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的P型半导体层和发光层，形成凹槽；
去除光刻胶。
通过采用ICP设备进行干法刻蚀，等离子密度较高，能得到较高的刻蚀速度和较小的光刻胶损失，有利于提高发光二极管芯片的良率。
在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：
铺设一层光刻胶；
通过一定图形的掩膜版对光刻胶进行曝光；
将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。
步骤103：在凹槽内的N型半导体层上形成N型电极，同时在P型半导体层上形成P型电极。
图6为本发明实施例提供的制作方法在执行步骤103之后得到的倒装发光二极管芯片的结构示意图，图7为本发明实施例提供的图6所示的倒装发光二极管芯片的俯视图。其中，31表示N型电极，32表示P型电极。参见图6和图7，N型电极31设置在凹槽20内的N型半导体层21上，且N型电极31包括电极柱和自电极柱向P型电极延伸的电极线；P型电极32设置在P型半导体层23上，且P型电极32包括电极柱和自电极柱向N型电极延伸的电极线。
在本实施例中，N型电极的顶部的材料和P型电极的顶部的材料均为钛、钨和金的合金。
可选地，N型电极的顶部和P型电极的顶部均可以包括依次层叠的多个子层，多个子层中钨元素的含量沿多个子层的层叠方向逐层减少。
靠近N型电极的表面和P型电极的表面的子层中钨元素的含量较少，质地比较柔软，刻蚀速率比较大，有利于在物理轰击的作用下刻蚀掉，有效去除N型电极的表面和P型电极的表面残留的污染物；同时远离N型电极的表面和P型电极的表面的子层中钨元素的含量较多，刻蚀速率比较小，可以避免N型电极和P型电极被刻穿而破坏电极结构。
优选地，多个子层中钨元素的含量的最小值可以为1％～3％，优选为2％。
如果多个子层中钨元素的含量的最小值低于1％，则可能由于N型电极的顶部和P型电极的顶部中钨元素的含量较低而导致P型电极和N型电极很容易被刻蚀，导致电极结构被破坏；如果多个子层中钨元素的含量的最小值高于3％，则可能由于N型电极的顶部和P型电极的顶部中钨元素的含量较高而导致P型电极和N型电极太难被刻蚀，无法有效去除N型电极的表面和P型电极的表面残留的污染物。
更优选地，多个子层中钨元素的含量最少的子层的厚度可以为8nm～12nm，优选为10nm。
如果多个子层中钨元素的含量最少的子层的厚度小于8nm，则可能由于子层太薄而无法有效去除N型电极的表面和P型电极的表面残留的污染物；如果多个子层中钨元素的含量最少的子层的厚度大于12nm，则可能由于子层太厚而造成材料的浪费。
可选地，相邻两个子层中钨元素的含量的差值可以为3％～5％，优选为4％。
如果相邻两个子层中钨元素的含量的差值小于3％，则可能由于差值太小而无法有效避免电极结构被破坏；如果相邻两个子层中钨元素的含量的差值大于5％，则可能由于差值太大而影响子层之间的粘附性，影响电极性能。
可选地，多个子层的数量可以为2个～4个，优选为3个，避免子层的数量太多，增加工艺的复杂度。
可选地，多个子层中金元素的含量沿多个子层的层叠方向逐层增多，有利于物理轰击出一定的深度，有效去除电极表面的污染物和氧化层。
相应地，多个子层中钛元素的含量沿多个子层的层叠方向逐层减少，以与金元素的含量变化匹配。
例如，N型电极的顶部和P型电极的顶部均包括依次层叠的三个子层。位于底部的子层中钛元素的含量为60％，金元素的含量为30％，钨元素的含量为10％；位于中部的子层中钛元素的含量为44％，金元素的含量为50％，钨元素的含量为6％；位于顶部的子层中钛元素的含量为18％，金元素的含量为80％，钨元素的含量为2％。
具体地，P型电极和N型电极的主要作用是注入电流，P型电极的底部和N型电极的底部可以包括依次层叠的多个金属层，多个金属层的材料可以依次为铬(Cr)、铝(Al)、铬(Cr)、钛(Ti)。其中，底部的铬层的主要作用是实现半导体和金属之间的欧姆接触；中间的铝层的主要作用是反射芯片发出的光线，提高芯片的出光效率；中间的铬层和钛层的主要作用是提高电极内各层之间的粘附性。
具体地，该步骤103可以包括：
采用溅射技术形成N型电极和P型电极，从而精确控制合金中各个元素的含量。
在具体实现时，形成N型电极和P型电极时真空度在5×10-6torr以上，可以有效防止电极被空气氧化。
可选地，在步骤103之前，该制作方法还可以包括：
在P型半导体层上形成透明导电层。
具体地，透明导电层的主要作用是提高电流的横向扩展能力，扩大电流作用的区域；透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)或者氧化锌(ZnO)，导电性和透过率都很好，制作成本也低。以ITO为例，氧化铟和氧化锡的摩尔含量比为19:1，氧化铟中的铟主要呈3价，氧化锡中的锡主要呈4价，氧化锡在ITO中的摩尔含量达到5％，这样可以产生较多的电子，获得良好的导电性。
在具体实现时，先不通入氧气，在常温下溅射ITO，再进行含氧退火，最后对ITO进行图形化。
相应地，P型电极和反射层(详见下文)均设置在透明导电层上。
步骤104：在凹槽内的N型半导体层、N型电极、P型电极和P型半导体层上依次形成反射层和绝缘层，绝缘层上设有穿过反射层延伸至N型半导体层的第一通孔、以及穿过反射层延伸至P型半导体层的第二通孔。
图8为本发明实施例提供的制作方法在执行步骤104之后得到的倒装发光二极管芯片的结构示意图，图9为本发明实施例提供的图8所示的倒装发光二极管芯片的俯视图。其中，40表示反射层，50表示绝缘层，51表示第一通孔，52表示第二通孔。参见图8和图9，反射层40和绝缘层50依次设置在凹槽20内的N型半导体层21、N型电极31、P型电极32和P型半导体层23，绝缘层50上设有穿过反射层40延伸至N型电极31的第一通孔51、以及穿过反射层40延伸至P型电极32的第二通孔52。反射层40可以对光线进行反射，将光线集中从芯片的一侧射出，提高光线的有效利用率；绝缘层50可以在焊盘(详见下文)与反射层等之间实现电隔离。
可选地，反射层可以为分布式布拉格反射镜(英文：Distributed BraggReflection，简称：DBR)，反射效果较好。
具体地，DBR可以包括多个周期的金属氧化物薄膜，多个周期的金属氧化物薄膜依次层叠，每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜，不同材料的金属氧化物薄膜的折射率不同，至少两种材料的金属氧化物薄膜依次层叠设置，不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
优选地，DBR中N1个周期的金属氧化物薄膜的厚度为蓝光波长(如455nm)的四分之一的奇数倍，DBR中N2个周期的金属氧化物薄膜的厚度为黄光波长(如570nm)的四分之一的奇数倍，N1和N2为正整数，且N1和N2之和等于DBR中金属氧化物薄膜的周期数。例如，N1＝2*N2。
需要说明的是，目前LED在照明领域主要应用在白光上，白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成，设计大部分DBR对蓝光进行反射，同时小部分DBR对黄光进行反射，可以对光线进行全面的反射，避免光线的损失，改善芯片的外量子效率，提高芯片的发光效率。
在本实施例中，金属氧化物薄膜的周期数可以为2个～40个，优选为32个，以在保证反射效果的情况下，尽量降低工艺复杂度。
具体地，金属氧化物薄膜的材料可以采用五氧化二钽(Ta2O5)、二氧化锆(ZrO2)、三氧化二铝(Al2O3)、二氧化钛(TiO2)、三氧化二钛(Ti2O3)、氟化镁(MgF2)或者二氧化硅(SiO2)。其中，五氧化二钽的折射率为2.06，二氧化锆的折射率为1.92，三氧化二铝的折射率为1.77，二氧化钛和三氧化二钛的折射率为2.35，氟化镁的折射率为1.38，二氧化硅的折射率为1.46。
优选地，一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用三氧化二钛，另一种材料的金属氧化物薄膜的材料采用氟化镁。二氧化钛和氟化镁的折射率相差较大且制作方便，综合效益最好。
进一步地，用于蓝光段反射的三氧化二钛的厚度可以为50nm～60nm，如55nm；氟化镁的厚度可以为85nm～95nm，如90nm。黄光段做相应改变即可。
具体地，绝缘层的材料可以为氮氧化硅。通过在绝缘层中掺氮可以提高绝缘层的致密度，达到良好的绝缘效果，避免由于P型电极和N型电极的表面不平整和金属凸起而导致的短路风险，得到稳定的电运行环境。
优选地，绝缘层中氮元素的含量可以为10％～20％，优选为15％。薄膜的致密性较好，同时对光线的透过率也比较高。
进一步地，绝缘层的厚度可以为400nm～600nm，优选为500nm。
可选地，该步骤104可以包括：
采用等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical VaporDeposition，简称PECVD)在凹槽内的N型半导体层、N型电极、P型电极和P型半导体层上依次形成反射层和绝缘层；
采用光刻技术和刻蚀技术对反射层和绝缘层进行图形化，在绝缘层上形成穿过反射层延伸至N型电极的第一通孔、以及穿过反射层延伸至P型电极的第二通孔。
其中，形成绝缘层时的反应气体可以包括硅烷、氨气和笑气。硅烷中可以混有90％的氮气，可以减低薄膜的应力，同时提高在使用时的安全性，避免高浓度硅烷存在的爆燃等安全隐患。
通过先依次形成反射层和绝缘层，再同时对反射层和绝缘层进行图形化，可以减少光刻，降低实现成本。具体地，图形化反射层和绝缘层可以采用含氢和含氯的等离子体实现。
在具体实现时，也可以先形成反射层并对反射层进行图形化，再形成绝缘层并对绝缘层进行图形化。
步骤105：在真空环境中，通过第一通孔对N型电极的顶部进行物理轰击，通过第二通孔对P型电极的顶部进行物理轰击，去除形成反射层和绝缘层时残留在N型电极的顶部和P型电极的顶部的污染物。
图10为本发明实施例提供的制作方法在执行步骤105之后得到的倒装发光二极管芯片的结构示意图，图11为本发明实施例提供的图10所示的倒装发光二极管芯片的俯视图。参见图10和图11，在物理轰击的作用下，N型电极31的顶部和P型电极32的顶部被去除部分，导致露出部分的厚度小于未露出部分的厚度，从而有效取材于电极表面的污染物，减小电极和焊盘之间的接触电阻。同时由于这个厚度差的存在，也使得电极和焊盘之间的接触面积变大，进一步减小电极和焊盘之间的接触电阻。
在本实施例中，物理轰击是指利用惰性气体的等离子体对芯片进行轰击，这样能够去除部分的表面厚度而不会和芯片产生化学反应。
可选地，物理轰击的功率可以为200W，所加偏压可以为100V。
步骤106：在第一通孔内的N型电极和绝缘层上形成N型焊盘，同时在第二通孔内的P型电极和绝缘层上形成P型焊盘，N型焊盘和P型焊盘间隔设置。
图12为本发明实施例提供的制作方法在执行步骤106之后得到的倒装发光二极管芯片的结构示意图，图13为本发明实施例提供的图12所示的倒装发光二极管芯片的俯视图。其中，61表示N型焊盘，62表示P型焊盘。参见图12和图13，N型焊盘61设置在N型电极31和绝缘层50上，P型焊盘62设置在P型电极32和绝缘层50上，N型焊盘61和P型焊盘62间隔设置。
具体地，N型焊盘和P型焊盘之间的间隔距离可以大于或等于50μm，以避免芯片漏电。
在本实施例中，N型焊盘和P型焊盘均包括依次层叠的起始部分和后续部分，起始部分的形成速率大于后续部分的形成速率。
可选地，起始部分的形成速率可以为后续部分的形成速率的1.5倍～2.0倍，。
如果起始部分的形成速率小于后续部分的形成速率的1.5倍，则可能由于起始部分和后续部分的形成速率相差较小而无法有效提高电极和焊盘之间的粘附性；如果起始部分的形成速率大于后续部分的形成速率的2.0倍，则可能由于起始部分和后续部分的形成速率相差较大而影响到焊盘的性能。
在实际应用中，可以通过控制设备的功率实现不同的形成速率。具体地，形成起始部分时设备的功率可以为500W，形成后续部分时设备的功率可以为300W。
可选地，N型焊盘的底部的材料和P型焊盘的底部的材料可以为钛。钛的粘附性较好，可以与电极牢固连接，而且钛能够吸附污染物，可以减少电极和焊盘之间的交界面上的污染，降低接触电阻。
优选地，钛层的厚度可以大于或等于50nm，以避免钛层太薄而无法与电极形成良好的接触。
进一步地，N型焊盘的顶部和P型焊盘的顶部可以包括依次层叠的多个金属层，多个金属层的材料可以依次为铝(Al)、钛(Ti)、镍(Ni)、金(Au)。金层比较柔软，而且不易氧化，适用于采用回流焊的方式与外部电路连接。
具体地，金层的厚度可以大于或等于200nm，以避免金层太薄而导致表面可焊性不理想，最终造成芯片在使用过程中脱焊，影响芯片的可靠性。
可选地，该步骤106可以包括：
在第一通孔内的N型电极、第二通孔内的P型电极和绝缘层上铺设焊盘材料；
采用光刻技术在P型焊盘和N型焊盘所在区域的焊盘材料上形成光刻胶；
在光刻胶的保护下，干法刻蚀焊盘材料，得到P型焊盘和N型焊盘；
去除光刻胶。
先铺设焊盘材料，再在焊盘材料上采用光刻技术形成图形化的光刻胶，并利用光刻胶干法刻蚀焊盘材料，可以避免先采用光刻技术形成图形化的光刻胶而导致污染物残留在P型电极的表面和N型电极的表面上。
优选地，光刻胶可以采用RZJ-390，抗刻蚀阻挡能力比较强，能够有效保证光刻胶下面的材质不被刻蚀。
进一步地，采用光刻技术形成光刻胶的过程中，曝光能量可以为150mj，显影时间可以为150s。
在具体实现时，形成N型焊盘和P型焊盘时真空度可以为10-6torr～10-5torr，如2*10-6torr，以使环境中几乎不存在污染物和氧化性气体，确保电极和焊盘之间的接触界面完全洁净无污染，避免接触电阻的增大，获取良好的机械接触。
可选地，在步骤107之后，该制作方法还可以包括：
在N型焊盘和P型焊盘上形成钝化层，钝化层上设有延伸至N型焊盘的第三通孔、以及延伸至P型焊盘的第四通孔。
利用钝化层对芯片进行保护。
具体地，钝化层的材料可以采用二氧化硅，实现成本低。
进一步地，钝化层的厚度可以为70nm～90nm，优选为80nm。
如果钝化层的厚度小于70nm，则可能由于钝化层太薄而无法有效保护芯片；如果钝化层的厚度大于90nm，则可能由于钝化层太厚而造成材料的浪费。
进一步地，钝化层的边缘和P型焊盘的边缘之间的距离可以为2μm～4μm，优选为3μm；钝化层的边缘和N型焊盘的边缘之间的距离可以为2μm～4μm，优选为3μm。充分覆盖，保护效果好。
在具体实现时，钝化层可以采用PECVD技术形成，膜层的致密性好，实现成本也低。
在实际应用中，上述步骤得到的只是发光二极管芯片的半成品，因此在形成钝化层之后，该制作方法还可以包括：
步骤S1：减薄衬底；
步骤S2：对半成品进行划片和裂片，得到至少两个相互独立的芯片；
步骤S3：对得到的芯片进行测试，挑选出符合要求的芯片。
具体地，该步骤S1可以包括：
通过上蜡将半成品中电极所在的表面进行固定；
采用含金刚石的砂轮对半成品中衬底所在的表面进行粗磨；
采用包括微米级的金刚石粉末和油性物质的钻石液对半成品中衬底所在的表面进行细磨；
采用包括纳米级的氧化铝颗粒和二氧化硅颗粒、以及水溶性物质的抛光液对半成品中衬底所在的表面进行精磨；
对半成品进行下蜡和清洗。
在具体实现时，衬底减薄后的厚度一般为110μm～130μm，如120μm，以防止衬底太薄而出现严重的翘曲。
可选地，该步骤S2可以包括：
采用隐形切割技术对衬底进行切割；
劈裂半成品。
将本发明实施例提供的制作方法制作的发光二极管芯片与传统的制作方法制作的发光二极管芯片进行测试对比(两种芯片的形成条件基本相同，不同之处仅在于本发明实施例提供的制作方法中，电极表面为钛、钨和金的合金，先对电极表面进行物理轰击，再在电极上形成焊盘，焊盘底部的形成速率快于顶部)，电压下降了0.05V；在两倍电流条件下老化1000小时之后，本发明实施例提供的制作方法制作的发光二极管芯片的驱动电压上升了0.12V，而传统的制作方法制作的发光二极管芯片的驱动电压上升了0.35V。
本发明实施例通过在形成N型焊盘和P型焊盘之前，对N型电极的顶部和P型电极的顶部进行物理轰击，去除形成反射层和绝缘层时残留在N型电极的顶部和P型电极的顶部的污染物，从而使N型电极的顶部和P型电极的顶部变得洁净。而且物理轰击是在真空环境中进行的，不会产生新的污染物。随后在N型电极的顶部形成N型焊盘，P型电极的顶部形成P型电极，N型焊盘和N型电极的交界面、以及P型焊盘和P型电极的交界面完全洁净无污染，可以有效改善电极和焊盘之间的接触效果，减少焊盘和电极的交界处的污染物，避免电极在使用过程中由于污染物而加快的电化反应，同时降低焊盘和电极之间的接触电阻，得到良好的机械接触，最终提高倒装LED芯片的可靠性，还降低了芯片的正向工作电压，提高了光的输出效率，进一步促进了芯片的可靠性。
另外，N型电极的顶部的材料和P型电极的顶部的材料均为钛、钨和金的合金，钛、钨和金的合金性能稳定，不容易被刻蚀，可以避免物理轰击过程中对N型电极和P型电极造成损伤而导致芯片功能异常。
而在形成N型焊盘和P型焊盘的过程中，起始部分采用较大的形成速率，能够得到较大的金属原子动能，使焊盘与电极之间的结合比较致密，提高电极和焊盘之间的物理粘附性，获得良好的金属连接效果，避免出现电极和焊盘之间的机械粘附性较差而影响倒装LED芯片可靠性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种倒装发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供一衬底，并在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上形成N型电极，同时在所述P型半导体层上形成P型电极，所述N型电极的顶部的材料和所述P型电极的顶部的材料均为钛、钨和金的合金；所述N型电极的顶部和所述P型电极的顶部均包括依次层叠的多个子层，所述多个子层中钨元素的含量沿所述多个子层的层叠方向逐层减少；
在所述凹槽内的N型半导体层、所述N型电极、所述P型电极和所述P型半导体层上依次形成反射层和绝缘层，所述绝缘层上设有穿过所述反射层延伸至所述N型半导体层的第一通孔、以及穿过所述反射层延伸至所述P型半导体层的第二通孔；
在真空环境中，通过所述第一通孔对所述N型电极的顶部进行物理轰击，通过所述第二通孔对所述P型电极的顶部进行物理轰击，去除形成所述反射层和所述绝缘层时残留在所述N型电极的顶部和所述P型电极的顶部的污染物；
在所述第一通孔内的N型电极和所述绝缘层上形成N型焊盘，同时在所述第二通孔内的P型电极和所述绝缘层上形成P型焊盘，所述N型焊盘和所述P型焊盘间隔设置，所述N型焊盘和所述P型焊盘均包括依次层叠的起始部分和后续部分，所述起始部分的形成速率大于所述后续部分的形成速率。
2.根据权利要求1所述的制作方法，其特征在于，所述多个子层中钨元素的含量的最小值为1％～3％。
3.根据权利要求2所述的制作方法，其特征在于，所述多个子层中钨元素的含量最少的子层的厚度为8nm～12nm。
4.根据权利要求1～3任一项所述的制作方法，其特征在于，所述在所述第一通孔内的N型电极和所述绝缘层上形成N型焊盘，同时在所述第二通孔内的P型电极和所述绝缘层上形成P型焊盘，包括：
在所述第一通孔内的N型电极、所述第二通孔内的P型电极和所述绝缘层上铺设焊盘材料；
采用光刻技术在所述P型焊盘和所述N型焊盘所在区域的焊盘材料上形成光刻胶；
在所述光刻胶的保护下，干法刻蚀所述焊盘材料，得到P型焊盘和N型焊盘；
去除所述光刻胶。
5.根据权利要求1～3任一项所述的制作方法，其特征在于，所述N型焊盘的底部的材料和所述P型焊盘的底部的材料为钛。
6.根据权利要求1～3任一项所述的制作方法，其特征在于，所述起始部分的形成速率为所述后续部分的形成速率的1.5倍～2.0倍。
7.根据权利要求1～3任一项所述的制作方法，其特征在于，所述反射层包括交替层叠的多个氟化镁层和多个三氧化二钛层。
8.根据权利要求1～3任一项所述的制作方法，其特征在于，所述绝缘层的材料为氮氧化硅。
9.根据权利要求1～3任一项所述的制作方法，其特征在于，所述N型半导体层、所述有源层和所述P型半导体层的厚度之和为所述有源层发出光线半波长的整数倍。
CN201811003577.2A 2018-08-30 2018-08-30 一种倒装发光二极管芯片的制作方法 Active CN109346564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811003577.2A CN109346564B (zh) 2018-08-30 2018-08-30 一种倒装发光二极管芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811003577.2A CN109346564B (zh) 2018-08-30 2018-08-30 一种倒装发光二极管芯片的制作方法

Publications (2)

Publication Number Publication Date
CN109346564A CN109346564A (zh) 2019-02-15
CN109346564B true CN109346564B (zh) 2020-03-27

Family

ID=65292140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003577.2A Active CN109346564B (zh) 2018-08-30 2018-08-30 一种倒装发光二极管芯片的制作方法

Country Status (1)

Country Link
CN (1) CN109346564B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769190B (zh) * 2020-05-21 2022-01-14 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
WO2023070464A1 (zh) * 2021-10-28 2023-05-04 京东方科技集团股份有限公司 一种发光器件及其制备方法、发光基板及其制备方法
CN114093996A (zh) * 2021-11-19 2022-02-25 淮安澳洋顺昌光电技术有限公司 半导体发光器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350381B (zh) * 2007-07-18 2011-03-02 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN105990221B (zh) * 2015-02-04 2019-01-29 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
CN108461583B (zh) * 2018-02-05 2019-11-08 广东省半导体产业技术研究院 一种紫外led芯片的制作方法

Also Published As

Publication number Publication date
CN109346564A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
JP4777141B2 (ja) 光抽出効率が改善された垂直構造窒化物半導体発光素子
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
JP5859053B2 (ja) 金属支持膜を使用した縦方向デバイスの製作方法
JP5057398B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5334158B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR100862453B1 (ko) ＧａＮ 계 화합물 반도체 발광소자
US20070010035A1 (en) Light emitting diode and manufacturing method thereof
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
CN108682727B (zh) 一种发光二极管芯片及其制作方法
CN109346564B (zh) 一种倒装发光二极管芯片的制作方法
CN101807650A (zh) 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101228130B1 (ko) 반도체 발광 소자 및 그 제조 방법, 발광장치
WO2011030789A1 (ja) 発光装置
US11545595B2 (en) Contact structures for light emitting diode chips
JP2005064475A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP5229518B2 (ja) 半導体発光ダイオードの製造方法
JP2005268601A (ja) 化合物半導体発光素子
JP5512736B2 (ja) 窒化物半導体発光素子およびその製造方法
US20070082418A1 (en) Method for manufacturing a light emitting device and light emitting device made therefrom
KR20060105396A (ko) 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
JP5318353B2 (ja) ＧａＮ系ＬＥＤ素子および発光装置
CN113299808B (zh) 一种led芯片及其制备方法
US20130341661A1 (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant