KR101228130B1 - 반도체 발광 소자 및 그 제조 방법, 발광장치 - Google Patents

반도체 발광 소자 및 그 제조 방법, 발광장치 Download PDF

Info

Publication number
KR101228130B1
KR101228130B1 KR1020117010613A KR20117010613A KR101228130B1 KR 101228130 B1 KR101228130 B1 KR 101228130B1 KR 1020117010613 A KR1020117010613 A KR 1020117010613A KR 20117010613 A KR20117010613 A KR 20117010613A KR 101228130 B1 KR101228130 B1 KR 101228130B1
Authority
KR
South Korea
Prior art keywords
light emitting
film
type gan
semiconductor light
gan film
Prior art date
Application number
KR1020117010613A
Other languages
English (en)
Other versions
KR20110069157A (ko
Inventor
아키히코 무라이
히로시 후쿠시마
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110069157A publication Critical patent/KR20110069157A/ko
Application granted granted Critical
Publication of KR101228130B1 publication Critical patent/KR101228130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Abstract

발광효율의 향상을 추구하는 반도체 발광소자 및 그의 제조 방법, 발광장치를 제공한다. 본 발명에 있어서 반도체 발광소자(1)은 p형 GaN막(24)와 n형 GaN막(22)의 적층구조를 가지는 발광층(2)와, ZnO에서 형성되고 발광층을 저면(31)에 탑재하는 도전성의 육각 추 형태의 기재(3)과, 발광층(2)와 떨어진 위치에서 그 기재(3)의 저면(31)에 접합하는 애노드(5)와 발광층(2) 상에 탑재된 캐소드(4)를 구비한다. 이 반도체 발광소자(1)에서는 p형 GaN막(24)가 기재(3)의 저면(31)에 접합되고, n형 GaN막(22)에 있어서 p형 GaN막(24)와 반대측이 되는 N극성면 상에 캐소드(4)가 접합된다. 이 반도체 발광 소자 1에서는 n형 GaN막(22)에 있어서 p형 GaN막(24)와 반대측이 되는 N극성면이 캐소드(4)가 접합되는 부분 이외에 미세한 요청 구조(22c)를 가진다.

Description

반도체 발광 소자 및 그 제조 방법, 발광장치{SEMICONDUCTOR LIGHT-EMITTING ELEMENT, MANUFACTURING METHOD, AND LIGHT-EMITING DEVICE}
본 발명은, 반도체발광 소자 및 그 제조 방법, 발광 장치에 관한 것이다.
종래부터 발광층이 질화물 반도체 재료(GaN, InGaN, AlGaInN 등 )에 의해 형성된 LED칩으로부터 이루어지는 반도체발광 소자의 고효율화 및 고출력화의 연구 개발이 각처에서 행해져 있다. 또한, 이 종류의 반도체발광 소자와 형광체를 조합시켜 반도체발광 소자의 발광색과 다른 색조의 혼색 광을 내는 발광 장치의 연구 개발이 각처에서 행해지고, 이 종류의 발광 장치를 일반조명 용도에 전개하는 연구 개발이 왕성해져 오고 있다. 이 발광 소자에는 형광체로서 반도체발광 소자로부터 방사된 광에 의해 여기되어 반도체발광 소자보다도 장파장의 광을 방사하는 파장변환 재료를 이용할 수 있다. 한편, 이 종류의 발광 장치로서는, 예를 들면, 청색광 혹은 자외광을 방사하는 반도체발광 소자와 형광체를 조합시켜서 백색의 광(백색광의 발광 스펙트럼)을 얻는 백색발광 장치(일반적으로 백색LED라고 부름)의 상품화가 이루어지고 있다.
상술한 반도체발광 소자의 광출력의 고출력화를 목적으로 하여 발광층에 발광한 광을 효율적으로 외부로 추출하기 위해서, 예를 들면, 도 8에서 나타내듯이 반도체발광 소자의 n형 GaN막(22')의 표면측에 수μm사이즈의 추 형태의 돌기를 설치하는 것으로 미세 요철구조를 형성하는 것이 제안되어 있다. 도 8의 반도체발광 소자는 p형 GaN막(24')과 발광 막(23')과 n형 GaN막(22')의 적층구조를 가지는 발광층(2')에 있어서의 p형 GaN막(24')이, Si기판(6')의 표면에 금속막(7')을 사이에 두고 접합되어, Si기판(6')의 하면에 애노드(5')가 형성된다. 여기서, 금속막(7')은 p형GaN막(24')과 Si기판(6') 사이의 오믹(Ohmic)성의 전기 전도성을 확보하는 역할과 p형GaN막(24')을 통과한 광을 발광막(23')측에 반사하는 역할과 p형GaN막(24')과 Si기판(6')을 접합하는 역할을 담당하고 있다.
하지만, 도 8에 나타낸 구성의 반도체발광 소자와 같이, n형 GaN막(22')의 표면 전체에 미세요철구조를 형성하는 동시에 n형 GaN막(22')의 표면으로 예를 들면 Ti막과 Al막과 Au막의 적층막으로부터 결정되는 섬 형태의 캐소드(4')을 형성했을 경우에는 n형 GaN막(22')측에서 입사한 광이 흡수되기 쉬워져서 발광 효율이 저하한다. 또한, 도 8의 반도체발광 소자에서는 광 추출 효율을 향상시키기 위해서 금속막(7')의 반사율을 높이는 것이 고려되지만, 전기 전도도 및 대립 강도를 유지할 필요가 있고, 제품 비율이 저하해 생산성이 저하된다.
또한, 도 8의 반도체발광 소자에서는 n형 GaN막(22')에 대하여 KOH용액을 채용한 결정 이방성 에칭을 행함으로써 추 형태돌기를 형성하고 있으므로, 추 형태 돌기의 사이즈나 밀도가 n형 GaN막(22')의 결정성 등에 크게 의존하여, 추 형태돌기의 사이즈나 밀도의 재현성이 낮아서 광 추출 효율의 차이가 생기고, 결과적으로 발광 효율의 차이가 생겨 제품 수율 저하에 의한 비용 증가의 원인이 되었다.
또한, 종래부터 도 9에 나타내듯이, 사파이어 기판(8')의 표면에 미세요철구조(8a')을 형성하고, 이 사파이어 기판(8')의 표면에 n형 GaN막(22')과 발광막(23')과 p형 GaN막(24')의 적층구조를 가지는 발광층(2')을 형성한 반도체발광 소자도 제안되어 있다. 여기서, 도 9에 나타낸 구성의 반도체발광 소자는 p형 GaN막(24')의 표면전체가 ITO막으로 이루어지는 투명 전도막(25')가 형성되고, 투명 전도막(25')상에 섬 형태의 애노드(5')가 형성되는 동시에, n형 GaN막(22')의 표면에 섬 형태의 캐소드(4')가 형성된다. 도 9의 반도체발광 소자에서는 사파이어 기판(8')의 표면에서 형성된 n형 GaN막(22'), 발광 막(23'), p형GaN막(24')의 적층막의 소정영역을 에칭하여 노출시킨 것으로, n형 GaN층(22')의 표면에 섬 형태의 캐소드(4')을 형성하고 있다.
도 9의 반도체발광 소자는 사파이어 기판(8')과 n형 GaN막(22')의 계면에 미세요철구조(8a)'가 형성되어, 이 미세요철구조(8a')에 의해 반도체발광 소자 내의 광의 진행 방향을 변하게 하는 것으로 광 추출 효율을 향상시켜 발광 효율을 향상시키고 있다.
그렇지만, 도 9의 반도체발광 소자에 있어서도 발광 효율의 보다 높은 향상이 요구되고 있다. 광 추출 효율을 더욱 향상시키기 위해서, 투명 전도막(25')의 광투과율을 높여도 전기 전도도를 유지하는 것이 어렵고, 발광 효율을 향상시키는 것이 어려웠다.
도 10의 반도체발광 소자는 p형 GaN막(24')과 발광막(23')과 n형 GaN막(22')과 n형 GaN막(22')의 표면 중앙의 평탄면에 형성된 캐소드(4')과 p형 GaN막(24')의 하면에 형성된 애노드(5')과, 애노드(5')의 하면이 전기 전도성 재료로 이루어지는 접합층(미도시)을 사이에 두고 접합된 지지 기판(미도시)을 구비하는 반도체발광 소자가 제안되어 있다.(예를 들면, 특개 2008-60331호 공보 참조) 이 반도체발광 소자에서는, 광 추출 효율을 향상시키기 위해서 n형 GaN막(22')의 표면에 있어서의 캐소드(4')의 형성 부분 이외에 KOH용액을 채용한 결정 이방성 에칭에 의해 미세요철구조가 형성되어 있다. 이 반도체발광 소자의 애노드(5')은 콘택트용ZnO막(5a')과, 캐소드(4')의 투영 영역에서만 p형 GaN막(24')에 접하고 있는 쇼트키(schottky)용 ZnO막(5b')과 전류확산용 ZnO막(5c')로 구성되어 있다.
도 10의 반도체발광 소자에서는 캐소드(4')가 n형 GaN막(22')의 평탄한 표면에 형성됨으로써 캐소드(4')에서의 광 흡수를 억제할 수 있다. 더욱이, 애노드(5')에 있어서의 캐소드(4')의 투영 영역에서의 p형 GaN막(24')의 접촉 저항이 이 투영 영역 이외의 영역에서의 p형 GaN막(24')의 접촉 저항에 비하여 크므로, 캐소드(4')의 직하에 전류가 집중하는 것을 완화할 수 있고, 캐소드(4')에 흡수되거나 막히거나 하는 광의 비율이 감소하여 광 추출 효율이 향상한다.
또한, 최근에 광 추출 효율의 향상을 목적으로 n형 GaN막 및 p형 GaN막을 가지는 발광층과 투명으로 전기 전도성을 가지는 n형 ZnO로부터 형성되는 기재를 접합하고 나서, 이 기재를 에칭 속도의 결정 방향 의존성을 이용한 결정 이방성 에칭에 의해 육각추 형태로 가공되는 반도체발광 소자가 제안되어 있다 (예를 들면, 비특허문헌 「마쓰시타전공과 UCSB의 신형LED, 외부양자효율80%을 목표로 한다」 ,닛께이일렉트로닉스,닛께이BP사,2008년 2월 11일,p.16-17 참조).
여기서, 이 비특허문헌에 개시된 반도체발광 소자는 발광층과 발광층에 접합된 육각추 형태의 n형 ZnO기판으로부터 형성된 기재를 구비하고 기재의 하면에 애노드가 형성되는 동시에 발광층의 n형 GaN막의 하면에 캐소드가 형성되어, 애노드 및 캐소드 각각을 범프를 사이에 두고 실장 기판의 서로 다른 배선 패턴(도체 패턴)과 접합해서 채용할 수 있다.
그렇지만, 도 10에 나타낸 구성의 반도체발광 소자는 주로 n형 GaN막(22')의 미세요철구조로부터 광을 추출하는 것을 상정한 것이며, 발광막(23')로부터 p형 GaN막(24')측에 방사된 광이 접합층으로 흡수되거나, 접합층으로 반사되어 발광층에 입사해서 흡수되므로 발광 효율이 낮다는 문제가 있었다.
또한, 이 비특허문헌에 개시된 반도체발광 소자에서는 기재의 굴절율이 p형 GaN막의 굴절율보다도 작으므로, 발광층에 발생한 광 내 기재와 p형 GaN막의 접합면에 대하여 저입사각의 광이 ZnO에 도입되지 않으므로, 발광 효율의 보다 높은 향상이 기대되고 있다.
본 발명은 상기 사유에 비추어보아 된 것이며, 그 목적은 발광 효율의 향상을 추구할 수 있는 반도체발광 소자 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 있어서 반도체발광 소자는 p형 GaN막과 n형 GaN막의 적층구조를 가지는 발광층과 ZnO에서 형성되어 발광층을 저면에 탑재하는 전기 전도성의 6각뿔형태의 기재와 발광층에서 떨어진 위치에서 이 기재의 저면에 접합하는 애노드와 발광층 상에 탑재된 캐소드를 구비하고 있다. 이 반도체발광 소자에서는 p형 GaN막이 기재의 저면에 접합되어, p형 GaN막과 반대측이 되는 n형 GaN막의 N극성면 상에 캐소드가 접합된다. 이 반도체발광 소자에서는 p형 GaN막과 반대측이 되는 n형 GaN막의 N극성면이 캐소드가 접합되는 부분 이외에 미세한 요철구조를 가지는 것을 특징으로 한다.
이 발명에 따르면, 미세한 요철구조가 발광층에 발생한 광이 캐소드에서 흡수되는 것을 억제하고, 발광층에 발생한 광을 효율적으로 외부로 이끌어 광 추출 효율을 향상시킨다.
이 미세요철구조는 n형 GaN막의 N극성면에 걸쳐서 2차원 배열된 복수의 요부(recess)로 구성되는 것이 바람직하다. 이 복수의 요부가 규칙적으로 배열함으로써 새로운 광 추출 효율의 향상을 추구할 수 있다.
이 각 요부는 n형 GaN막의 N극성면측으로 감에 따라 그 개구경이 점차적으로 커지도록 형성되는 것이 바람직하다. 더욱이, 이 각 요부는 피라미드 형태(pyramidal shape)로 형성되는 것이 바람직하다. 이로써, 새로운 광 추출 효율의 향상을 꾀할 수 있다.
캐소드와 애노드가 Ti막과 Al막과 Au막의 적층막, Ti막과 Au막의 적층막, Al막과 Au막의 적층막, Ti막과 Al막과 Ni막과 Au막의 적층막의 군으로부터 선택되는 적층막에 의해 구성되는 것이 바람직하다.
이 구성에 따르면, 캐소드와 애노드의 어디에 있어서도 최 표면측이 Au막이 된다. 이 Au막은 캐소드 및 애노드의 산화를 방지하는 동시에, 실장 기판 등에 Au범프(bump)를 이용하여 플립 칩 설치할 때에 Au 범프와의 접합 신뢰성을 향상시킨다. 더욱이 이 구성에서는, 캐소드와 애노드가 동일한 금속재료에 의해 구성되어 있으므로, 제조 시의 금속재료의 소비를 저감하면서, 캐소드 및 애노드의 모두 양호한 오믹 접촉을 얻을 수 있는 동시에 밀착성과 신뢰성을 높인다.
상술한 반도체발광 소자의 제조 방법에 있어서, n형 GaN막의 N극성면 상에 전사층을 형성하며, 소정의 요철 패턴을 일면에 가지는 몰드 다이를 전사층에 눌러서 요철 패턴을 전사층에 전사하고, 전사층 및 n형 GaN층을 표면 측에서 드라이 에칭하고, 전사층과 n형 GaN층의 N극성표면의 일부를 에칭 제거하고, n형 GaN층의 N극성면에 미세요철구조를 형성하는 것을 특징으로 한다.
이 발명에 따르면, 요철 패턴을 재현성 좋게 형성하는 것이 가능해 지고, 발광 효율의 향상을 추구할 수 있는 반도체발광 소자를 저가격으로 제공할 수 있다.
상술한 반도체발광 소자에 대하여 반도체발광 소자가 일 표면측에 설치된 실장 기판과, 반도체발광 소자로부터 방사되는 광에 의해 여기되어 반도체발광 소자보다도 장파장의 광을 방사하는 형광체를 함유한 투광성 재료에 의해 형성되고 실장 기판의 사이에서 반도체발광 소자를 둘러싸는 형태로 배치된 돔 형태의 색 변환 부재를 구비하고, 실장 기판은 상기 일 표면측에 반도체발광 소자의 캐소드 전극 및 애노드 전극 각각과 각기 범프를 사이에 두고 접합되는 복수의 배선 패턴과 반도체발광 소자로부터 실장 기판측에 방사된 광을 반사하는 반사 막이 구비되는 것이 바람직하다.
이 구성에 따르면, 반도체발광 소자로부터 방사되는 광과 형광체로부터 방사되는 광과의 혼색 광의 발광 효율의 향상을 추구할 수 있다.
도 1은 실시예 1의 반도체발광 소자를 나타내며, (a)은 실장 기판에 설치한 상태의 개략단면도, (b)은 개략 하면도이다.
도 2는 실시예 2의 반도체발광 소자를 나타내고, (a) 은 실장 기판에 설치한 상태의 개략단면도, (b)은 개략 하면도이다.
도 3은 위와 같은 주요부 설명도이다.
도 4은 위와 같은 반도체발광 소자의 제조 방법을 설명하기 위한 주요 단면도이다.
도 5는 실시예 3의 반도체발광 소자를 실장 기판에 설치한 상태의 개략 단면도이다.
도 6은 위와 같은 반도체발광 소자의 특성 설명도이다.
도 7은 실시예 4의 발광 장치의 개략단면도이다.
도 8은 종래 예를 나타내는 반도체발광 소자의 개략 단면도이다.
도 9는 다른 종래 예를 나타내는 반도체발광 소자의 개략 단면도이다.
도 10은 또 다른 종래 예를 나타내는 반도체발광 소자의 개략 단면도이다.
(실시예1)
이하, 도1에 기초하여 본 실시예의 반도체발광 소자(1)에 대해서 설명한다.
본 실시예의 반도체발광 소자(1)은 청색광을 방사하는 GaN계의 청색 LED칩인 발광층(2)과 n형 ZnO로 형성되어 전기 전도성을 가지는 기재(3), 캐소드(4), 애노드(5)을 구비한다. 발광층(2)은 n형 GaN막(22) 및 p형 GaN막(24)을 가진다. 기재(3)는, 육각추형태(hexagonal pyramidal shape)로 형성되어 발광층(2)가 직접 접합되는 저면(31)을 가진다. 캐소드(4)는 n형 GaN막(22)의 N극성면인 하면에 대하여 오믹 접촉이 되도록 형성된다. 애노드(5)는 기재(3)에 대하여 오믹 접촉이 되도록 형성된다.
본 실시예의 반도체발광 소자(1)에서 발광층(2)이 n형 GaN막(22)과 발광막(23)과 p형 GaN막(24)의 적층구조를 가지고 있다. n 형 GaN막(22)의 하면에 있어서, 평탄부(22a)에서는 섬 형태(여기서는 정방 형태)의 캐소드(4)가 형성되고 캐소드(4)가 형성되는 부분 이외에 미세요철구조(22c)가 형성되어 있다. 이 미세요철구조(22c)는 발광층(2)에서 발생한 광 중에서 하방(즉, 기재(3)과는 반대측)에 방사된 광의 진행 방향을 바꾸는 역할을 하고 있다. 즉, 본 실시예의 반도체발광 소자(1)의 발광층(2)의 발광막(23)에는 미세요철구조(22c)을 가지는 n형 GaN막(22)를 한 면에 구비하고, p형 GaN막(24)을 다른 면에 구비하고 있다. 이 p형 GaN막(24)가 기재(3)에 직접 접합되어 있다.
기재(3)의 저면(31)은 정육각형태로 형성되어 있다. 발광층(2)의 평면도에서는 오각형태(pentagonal shape)로 되어 5변중 4변은 기재(3) 저면(31)의 4변을 따라 있다. 기재(3)의 저면(31)에서는 p형 GaN막(24)로부터 떨어진 위치에 섬 형태(여기서는, 정방 형태)의 애노드(5)이 형성되어 있다. 이 구성에 의해, 본 실시예의 반도체발광 소자(1)은 n형 GaN막(22)과 발광막(23)과 p형 GaN막(24)의 평면 사이즈를 동일하게 할 수 있다. n 형 GaN층(22)상의 캐소드(4)의 형태, 사이즈, 수 및 배치는 특별히 한정하지 않는다. 단, 캐소드의 수에 대해서는 방열성을 향상시키는 관점에서 복수인 것이 바람직하다. 캐소드의 형태 및 배치에 대해서도, 방열성을 고려해서 설계하는 것이 바람직하다. 한편, 후술한 대로 발광층(2)는 기재(3)의 기초가 되는 n형 ZnO웨이퍼에 직접 접합되기 전에, 사파이어 웨이퍼의 (0001)면에 유기금속기상성장법(MOVPE법) 같은 에피택시얼성장(Epitaxial Growth)기술을 이용해서 형성되고 있다. 여기서, 발광층(2)의 에피택시얼성장(Epitaxial Growth)방법은 MOVPE법에 한정하는 것은 아니며, 예를 들면, 하이드라이드 기상성장법(HVPE법)이나, 분자선에피타시(Epitaxy)법(MBE법) 등을 채용해도 좋다.
또한, 발광막(23)은 InGaN층으로 이루어지는 우물층이 GaN층으로 이루어지는 장벽층에 의해 끼워진 양자우물구조를 가지고 있다. 이 InGaN층의 조성은 발광막(23)의 발광 피크 파장이 450nm이 되도록 설정되어 있다. 이 발광 파장(발광 피크 파장)은 특별히 한정되지 않는다. 발광막(23)의 양자우물구조는 단일 양자 우물구조에 한정하지 않으며, 다중양자우물구조라도 좋다. 또한, 발광막(23)은 반드시 양자우물구조를 가질 필요는 없고 단층 구조라도 좋다. 또한, 발광막(23)은 원하는 발광 파장에 따르며, AlInGaN, AlInN, AlGaN등의 질화물 반도체 재료로 적당히 채용해도 좋다.
발광층(2)의 적층구조는 n형 GaN막(22) 및 p형GaN막(24)을 포함하고 있다. 이 적층구조는 예를 들면, n형 GaN막(22)과 p형 GaN막(24)만의 적층구조여도 좋고, 발광막(23)과 p형 GaN막의 사이에 p형 AlGaN막이 개재한 적층구조여도 좋다.
한편, GaN 및 ZnO는 섬유아연석(wurtzite) 형태의 결정 구조로 c축 방향에 극성을 가지는 유극성반도체이다. n형 GaN막(22)의 하면은 평탄부(22a)가 N극성면인 (000-1)면에 의해 구성된다. p형 GaN막(24)의 표면은 Ga 극성면인 (0001)면에 의해 구성된다. 기재(3)은 저면(31)이 Zn 극성면인 (0001)면에 의해 구성되며, 표면(32)이 O 극성면인 (000-1)면에 의해 구성된다. 결국, 기재(3)의 Zn극성면과 p형 GaN막(24)의 Ga극성면이 직접 접합된다.
기재(3)은 n형의 전기 전도형을 나타내기 위해, 도핑이 아닌 산소 결함(Oxygen vacancies) 혹은 아연의 격자간 원자 결함에 의해 형성되어도 좋다. 그러나 기재(3)의 애노드(5)와의 오믹 접촉의 접촉 저항을 저감하기 위해서, 기재(3)은 도핑에 의해 전기 전도형이나 전기 전도율이 제어된 재료, 예를 들면, Ga 도프 ZnO기판(GZO기판)이나, Al 도프 ZnO 기판(AZO기판)으로 구성되는 것이 바람직하다. 단, 후술한 대로 본 실시예의 기재(3)의 기초가 되는 n형 ZnO 웨이퍼는 수열합성법을 이용하여 제조되며, 기재(3)이 전기 전도성(전기 전도성)과 가시광에 대한 아주 높은 광 투과율을 가지고 있으므로, 광흡수 손실을 낮게 제압할 수 있다.
또한, 상술한 캐소드(4) 및 애노드(5)은 Ti막과 Al막과 Au막의 적층막에 의해 구성되며, 캐소드(4) 및 애노드(5)의 적층막의 최하면은 Au막이 된다. 캐소드(4) 및 애노드(5)에 있어서, Ti막의 두께는 10nm, Al막의 두께는 50nm, Au막의 두께는 500nm에 각각 설정된다. 이들 두께는 일례이며 특별히 한정되지 않는다. 본 실시예의 반도체발광 소자(1)에서는 캐소드(4)와 애노드(5)이 동일한 금속재료에 의해 형성되어 동일한 전극구조를 가지고 있기 때문에, 캐소드(4) 및 애노드(5)의 적층막을 구성하는 막의 밀착성이나 n형 GaN막(22) 및 기재(3)에 대한 밀착성을 높일 수 있다. 본 실시예에서는 캐소드(4)와 애노드(5)를 전자 빔 증착법(EB증착법)에 의해 동시에 형성한다.
한편, 캐소드(4) 및 애노드(5)의 패터닝은 리프트 오프(lift-off) 법을 이용한다. 즉, 캐소드(4) 및 애노드(5) 각각의 형성 예정 영역이 개구된 레지스트층을 형성하고 나서, 전자 빔 증착법에 의해 캐소드(4) 및 애노드(5)을 형성하고, 레지스트층 상의 불필요막을 레지스트층과 함께 제거한다. 또한, 본 실시예의 반도체발광 소자에서는, n형 GaN막(22)의 두께를 4μm정도로 비교적 크게 하고, n형 GaN막(22)의 전기 전도성이 높으므로 캐소드(4)의 사이즈를 작게 하면서도 양호한 오믹 접촉(오믹 컨텍)을 얻을 수 있다. n형 GaN막(22)의 두께는 특별히 한정되지 않는다.
본 실시예의 반도체발광 소자(1)로는 캐소드(4) 및 애노드(5)로서 상술 한 바와 같이 Ti막과 Al막과 Au막의 적층막을 채용함으로써 각각 n형 GaN막(22), 기재(3)에 대하여 양호한 오믹 접촉(저접촉 저항의 오믹 접촉)을 얻을 수 있다. 캐소드(4) 및 애노드(5)의 적층막은 Ti막과 Al막과 Au막의 적층막에 한하지 않고, Ti막과 Au막의 적층막, Al막과 Au막의 적층막, Ti막과 Al막과 Ni막과 Au막의 적층막의 군으로부터 선택되는 한 개의 적층막에 의해 구성해도 좋다. 캐소드(4) 및 애노드(5)의 적층막은 어떤 구성에도 최하면이 Au막이 된다. 이 Au막은 캐소드(4) 및 애노드(5)의 산화를 방지하고 실장 기판(50)이 Au 범프로 이루어지는 범프(40,40)을 이용하여 플립 칩 실장 시에 범프(40,40)과의 접합 신뢰성을 향상시킨다. 또한, 본 실시예의 반도체발광 소자(1)에서는 캐소드(4)를 n형 GaN막(22)에 형성하고, 애노드(5)을 기재(3)에 형성하며 캐소드(4)와 애노드(5)가 동일한 금속재료에 의해 구성되어 있으므로, 제조시의 금속재료의 소비를 저감하고 캐소드(4) 및 애노드(5)의 모두 양호한 오믹 접촉을 얻을 수 있으며, 밀착성을 높여서 신뢰성을 높일 수 있다.
단, 캐소드(4)와 애노드(5)는 반드시 동일한 전극구조로 할 필요는 없다. 예를 들면, 애노드(5)가 Ti막과 Au막의 적층막에 의해 구성되는 반면, 캐소드(4)는 Ti막과 Al막과 Ni막과 Au막의 적층막에 의해 구성되어도 좋다.
본 실시예의 반도체발광 소자(1)에서는 애노드(5)과 캐소드(4)의 사이에 순방향 바이어스 전압을 인가함으로써, 터널 전류주입에 의해 애노드(5)로부터 p형 GaN막(24)에 홀이 주입되는 동시에, 캐소드(4)로부터 n형 GaN막(22)에 전자가 주입된다. 이로부터 발광막(23)에 주입된 전자와 홀이 재결합하는 것에서 발광하고, 기재(3)의 각 측면(33) 및 표면(32)등에서 광이 방사된다. 한편, 파장이 450nm의 광에 대하여 ZnO의 굴절율은 2.1, GaN의 굴절율은 2.4, 공기의 굴절율은 1이다.
또한, 본 실시예의 반도체발광 소자(1)은 상술 한 바와 같이, n형 GaN막의 표면으로 있어서의 캐소드(4)의 형성 영역 이외에, 발광층(2)에서 발생한 광중에 직하(기재(3)과는 반대측)에 방사된 광의 진행 방향을 바꾸는 미세요철구조(22c)가 형성된다. 이 미세요철구조(22c)은 n형 GaN막(22)의 하면에 다수의 요부(22b)가 2차원 배열됨으로써 형성되므로, (가상 정방격자의 각 격자점 각각에 요부(22b)가 형성되어 있다.) 규칙적인 미세요철 패턴이 된다. 여기서, 본 실시예에서는 미세요철구조(22c)의 각 요부(22b)의 개구 형태를 한 변이 5μm의 정방형태로 하여 이웃하는 요부(22b)사이의 거리를 5μm으로 하며 또한, 각 요부(22b)의 내측면과 캐소드(4)가 형성된 평탄부(22a)인 N극성면을 포함하는 평면과의 각도를 약 90도로 하고 있어, 미세요철구조(22c)의 단면형태는 구형파상이 된다.
한편, 도1(a)에서 나타내는 본 실시예의 반도체발광 소자(1)에서, 실장 기판(50)으로부터 발광층(2)까지의 거리는 실장 기판(50)으로부터 기재(3)까지의 거리보다 가깝다. 캐소드(4) 및 애노드(5) 각각이 Au범프로 이루어지는 범프(40, 40)에 의해서 실장 기판(50)에 있어서의 절연성 기판(50a)의 표면에 형성된 배선 패턴(도체 패턴)(54, 54)와 접합된다. 실장 기판(50)은 반도체발광 소자(1)에서 발생한 열을 전열시키는 전열판을 겸하고 있다. 절연성 기판(50a)로서 유리 에폭시 수지기판 등의 유기계 기판에 비해 열전도율의 높은 질화 알루미늄 기판을 사용하고 있다. 절연성 기판(50a)는 질화 알루미늄 기판에 한하지 않고 예를 들면, 산화 알미늄 기판이나, 에나멜 기판, 표면에 실리콘 산화 막이 형성된 실리콘 기판 등에 의해 구성되어도 좋다. 또한, 각 범프(40,40)의 재료는, Au에 한하지 않고 땜납(solder)등도 좋지만, 반도체발광 소자(1)로 발생한 열을 효율적으로 방열시키기 위해서는, 땜에 비해 열전도율의 높은 Au를 채용하는 것이 바람직하다. 또한, 범프(40)의 수가 많을수록 반도체발광 소자(1)과 실장 기판(50) 사이의 열저항을 저감할 수 있어 방열성을 높일 수 있다. 또한, 절연성 기판(50a)의 표면에는 반도체발광 소자(1)로부터 실장 기판(50)측에 방사된 광을 원하는 방향에 반사하는 반사 막을 구비하고, 발광 장치로서의 발광 효율을 향상시키는 것이 바람직하다.
이하, 본 실시예의 반도체발광 소자(1)의 제조 방법에 대해서 설명한다.
우선, 상술한 사파이어 웨이퍼의 표면에 비 도프된 GaN층으로 이루어지는 버퍼층을 사이에 두고 n형 GaN막(22)과 발광막(23)과 p형 GaN막(24)의 적층구조를 가지는 발광층(2)를 MOVPE법 등에 의해 성장한 (결정 성장 공정) 후, 포토 리소그라피 기술 및 에칭 기술을 이용하여 발광층(2)를 소정 형태(본 실시예에서는, 상술한 오각형 형태)에 패터닝한다 (패터닝공정). 이어서, 사파이어 웨이퍼 상의 발광층(2)와 기재(3)의 기초가 되는 n형 ZnO웨이퍼를 직접 접합한다 (접합 공정). 그리고 발광층(2)로부터 사파이어 웨이퍼를 제거한다 (웨이퍼 리프트 오프공정). 이어서, n형 GaN막(22)의 하면에 미세요철구조(22c)을 형성한다 (미세요철구조형성 공정). 그 후, 캐소드(4) 및 애노드(5)을 형성한다 (전극형성 공정). 그 뒤에, n형 ZnO웨이퍼의 상측(발광층(2)과는 반대측)에 소정형태(기재(3)의 표면(32)의 형태)로 패터닝된 마스크층을 형성한다 (마스크층 형성 공정). 이어서, 염산계의 에칭 액(예를 들면, 염산수용액 등)을 사용하여 에칭 속도의 결정 방향 의존성을 이용한 결정 이방성 에칭을 행함으로써 n형 ZnO웨이퍼의 일부로 이루어지는 육각추 형태의 기재(3)을 형성한다 (기재가공 공정).그 뒤에, 마스크층을 제거한다 (마스크층 제거 공정).
n 형 ZnO웨이퍼로서 전위 결함밀도가 103cm- 2이하로 결정성이 좋은 단결정 ZnO웨이퍼가 채용되어 양산에 적합한 수열합성법을 이용해서 제조된다. 또한, 상술한 접합 공정에서는, 발광층(2)와 n형 ZnO웨이퍼의 접합 표면을 청정화한 후, 발광층(2)의 상측(사파이어 웨이퍼와는 반대측)에 n형 ZnO웨이퍼를 포개고, 소정의 압력(예를 들면, 2MPa)을 인가하면서 열처리를 행함으로써 발광층(2)과 n형 ZnO웨이퍼가 직접 접합된다. 이 소정 압력의 값은 특별히 한정되지 않고, n형 ZnO웨이퍼의 웨이퍼 사이즈에 따라 적당히 변경된다. 이 열처리는 질소 가스 분위기 하에서 800℃에서 행해져 있지만, 이것들의 조건은 일례이며 특별히 한정하지 않는다.
또한, 미세요철구조형성 공정에서는 n형 GaN막(22)의 하면에 각 요부(22b) 각각에 대응하는 영역이 개구된 레지스트층(이하, 제1의 레지스트층이라고 칭한다.)을 포토 리소그라피 기술을 이용해서 형성하고, 그 후, 제1의 레지스트층을 마스크로 하여 염소계 가스(예를 들면, Cl2가스, BCl3가스, Cl2가스와 BCl3가스의 혼합 가스 등)을 에칭 가스로서 사용한 드라이 에칭에 의해 n형 GaN막(22)를 이방성 에칭함으로써 각 요부(22b)을 형성하고, 그 후, 제1의 레지스트층을 제거하도록 하고 있다. 여기에 있어서, n형 GaN막(22)를 이방성 에칭할 때, 상술한 평탄부(22a)는 제1의 레지스트층에 의해 덮어져 있다.
또한, 전극형성 공정에서는 n형 ZnO웨이퍼의 하측에 캐소드(4) 및 애노드(5) 각각의 형성 예정 영역이 개구된 레지스트층(이하, 제2의 레지스트층이라고 칭한다.)을 포토 리소그라피 기술을 이용하여 형성한 뒤, 전자 빔 증착법 등에 의해 캐소드(4) 및 애노드(5)을 동시에 형성한다. 이어서, 제2의 레지스트층 및 제2의 레지스트층 상의 불필요막을 유기용제(예를 들면, 아세톤등)를 사용하여 제거(리프트 오프)한다.
육각추 형태의 기재(3)의 높이(두께)는 n형 ZnO웨이퍼의 두께로 규정할 수 있다. 본 실시예에서는 두께가 500μm의 n형ZnO웨이퍼를 사용하고 있으므로, 기재(3)의 높이는 500μm이 된다. n형 ZnO웨이퍼의 두께는 특별히 한정되지 않는다. 또한, 기재(3)의 저면(31)에 대한 각 측면(33) 각각의 경사각은 n형 ZnO웨이퍼의 결정 축방향에서 규정된다. 본 실시예에서는, 하측이 Zn극성면인 (0001)면, 상측이 O극성면인 (000-1)면의 n형 ZnO웨이퍼에 대하여 상술한 결정 이방성 에칭을 행함으로써 기재(3)을 형성하고 있다. 따라서, 기재(3)의 각 측면(33)은 {10-1-1}면이 되며, 재현성 좋은 경사각이 60°의 측면(33)을 형성할 수 있다. 더욱이 본 실시예에서는, 평면 시각으로 정육각형태의 마스크층을 사용하여 n형 ZnO웨이퍼의 결정 이방성 에칭을 행하므로, 마스크층의 평면 사이즈에 의해 기재(3)의 표면(32)의 면적을 규정할 수 있고, 상기 마스크층의 평면 사이즈와 n형 ZnO웨이퍼의 두께로 기재(3)의 저면(31)의 면적을 규정할 수 있다. 따라서, 발광막(23)의 면적을 크게 하여 고출력화하기 위해, n형 ZnO웨이퍼의 두께를 일정하게 하고 마스크층의 평면 사이즈를 크게 하여 기재(3)의 저면(31)의 면적을 크게 할 수 있다.
본 실시예의 반도체발광 소자(1)은 p형 GaN막(24)와 n형 GaN막(22)의 적층구조를 가지는 발광층(2)와 ZnO에서 형성되어 발광층을 저면(31)에 탑재하는 전기 전도성의 6각뿔형태(hexagonal pyramidal shape)의 기재(3)과 발광층(2)에서 떨어진 위치에서 이 기재(3)의 저면(31)에 접합하는 애노드(5)과 발광층(2)상에 탑재된 캐소드(4)를 구비하고 있다. 이 반도체발광 소자(1)에서는 p형 GaN막(24)이 기재(3)의 저면(31)에 접합되고, p형 GaN막(24)와 반대측이 되는 n형 GaN막(22)의 N극성면 상에서 캐소드(4)가 접합된다. 이 반도체발광 소자(1)에서는 p형 GaN막(24)와 반대측이 되는 n형 GaN막(22)의 N극성면이 캐소드(4)이 접합되는 부분 이외에 미세한 요철구조(22c)을 가지고 있다. 이 구성에 의해, 발광층(2)에서 발생한 광은 캐소드(4)에서 흡수되지 않고 효율적으로 기재(3)에 도입될 수 있으므로, 광 추출 효율이 향상되고 발광 효율이 향상된다. 또한, 본 실시예에서는 미세요철구조(22c)을 포토 리소그라피 기술과 드라이 에칭 기술을 이용하여 형성하므로, 미세요철구조(22c)을 원하는 형태 사이즈로 재현성 좋게 형성할 수 있다.
또한, 본 실시예의 반도체발광 소자(1)에 있어서, 발광막(23)에서는 미세요철구조(22c)을 가지는 n형 GaN막(22)이 한 면에 구비되며, 육각추 형태의 n형 ZnO기판(3)이 직접 접합된 p형 GaN막(24)이 다른 면에 구비된다. 이 구성에 의해, 본 실시예의 반도체발광 소자(1)은 발광막(23)의 양측에의 광의 출사 경로를 확보하므로 반도체발광 소자(1) 내부에서의 광의 다중반사의 회수를 저감할 수 있고, 다중반사에 기인한 광흡수 손실의 저감에 의한 광 추출 효율의 향상을 추구할 수 있으며, 발광 효율의 향상을 추구할 수 있다. 또한, 본 실시예의 반도체발광 소자(1)에서는 섬 형태로 형성된 캐소드(4) 및 애노드(5)의 각각에 대해 양호한 오믹 접촉을 얻을 수 있으므로 원하는 전기적 특성을 유지할 수 있다. 이렇게 형성된 캐소드(4) 및 애노드(5)는 면적을 축소하는 것으로 캐소드(4)와 n형 GaN막(22)의 계면, 애노드(5)과 기재(3)의 계면 각각의 광흡수 손실을 저감한다. 또한, 본 실시예의 반도체발광 소자(1)의 캐소드(4)은 미세요철구조(22c)상에서 형성되는 경우에 비해 평탄부(22a)에 형성되는 것으로 캐소드(4)와 n형 GaN막(22)과의 접촉 면적을 저감할 수 있고, 발광막(23)측에서의 광을 효율적으로 반사할 수 있으며, 캐소드(4)와 n형 GaN막(22)과의 계면에서의 광흡수 손실을 저감할 수 있다.
한편, 본 실시예의 반도체발광 소자(1)에서는 발광층(2)가 기재(3)에 접합되어 있다. 이 기재에 사용할 수 있는 ZnO는 풍부하고 무독한 Zn과 O로 이루어지므로 저가격화 및 안정적 공급을 추구할 수 있다. 또한, 본 실시예의 반도체발광 소자(1)에서는 기재(3)의 저면(31)측에 캐소드(4) 및 애노드(5)가 형성되고, 기재(3)의 저면(31)에 대한 각 측면(33)의 경사각이 60°가 되므로, 출사광의 각도를 크게 할 수 있다. 여기에 있어서, 단위 입체각 당의 방사광 강도가 최대치에 대하여 50%이상이 되는 각도 범위를 광 출사각(출사광의 각도)으로 정의하면, 본 실시예의 반도체발광 소자(1)의 광 출사각은 120°이상이 된다.
(실시예2)
도2 및 도3에서 나타내는 본 실시예의 반도체발광 소자(1) 및 발광 장치의 기본구성은 실시예1과 거의 동일하며 미세요철구조(22c)의 형태만 다르다. 한편, 실시예1와 같은 구성 요소에는 동일한 부호를 첨부해서 설명을 적당히 생략한다.
본 실시예에 있어서의 n형 GaN막(22)의 하면은 N극성면이며 캐소드 전극(4)가 형성된 평탄부(22a)와 미세요철구조(22c)를 가진다. 미세요철구조(22c)를 구성하는 요부(22b)의 내측면은 이 N극성면을 포함하는 평면에 대하여 경사각θ이 90도 미만의 경사면이 된다. 즉, 이 요부(22)는 n형 GaN막(22)의 N극성면측으로 감에 따라 그 개구경이 순차적으로 커지도록 형성된다. 이 설계에 의해, 본 실시예의 반도체발광 소자(1)은 광 추출 효율을 향상시킨다. 본 실시예에 있어서의 각 요부(22b)는 요부(22b)의 4개의 내측면 각각의 경사각θ이 60도의 각 추 형태(여기서는, 사각 추 형태)로 형성된다. 한편, 경사각θ은 60도에 한정되지 않는다.
본 실시예의 반도체발광 소자(1)의 제조 방법은 실시예 1에서 설명한 제조 방법과 거의 동일하며, 미세요철구조(22c)을 형성하는 미세요철구조형성 공정만 다르다. 미세요철구조형성 공정에 대해서 도4를 참조하면서 설명한다.
미세요철구조형성 공정에서는 n형 GaN막(22)의 하측(도4에 있어서의 상측)에 전사층(60)을 형성하는 것에 의해 도4(a)에서 나타내는 구조를 얻는다 (전사층 형성 공정). 다음으로, 미세요철구조(22c)에 따라 패턴 설계한 요철 패턴(71)을 형성한 몰드(70)을 전사층(60)에 눌러서 요철 패턴(71)을 전사층(60)에 전사한다 (전사 공정). 전사층 형성 공정에서는 PMMA등의 레지스트를 스핀 코트법에 의해 도포함으로써 전사층(60)을 형성한다. 전사 공정에서는 도4(b)에 나타내듯이 몰드(70)을 전사층(60)에 마주보게 하여 위치를 맞추고, 전사층(60)을 가열하여 연화된 상태로 몰드(70)을 전사층(60)에 접촉시켜 몰드(70)을 소정압력으로 가압하는 것으로 도4(c)에서 나타내는 것 같이 전사층(60)을 변형시키고, 전사층(60)을 냉각하고 나서 몰드(70)을 전사층(60)로부터 이격하는 것으로4(d)에서 나타내는 구조를 얻도록 한다. 몰드(70)의 요철 패턴(71)은 사각추 형태의 철부(71a)가 이차원 배열됨으로써 형성된다. 전사층(60)은 사각추 형태의 요부(61a)가 이차원배열된 형태에 패터닝된다. 한편, 전사층(60)에 있어서 n형 GaN막(22)의 평탄부(22a)에 대응하는 부분(61b)에 요부(61a)가 형성되지 않도록 몰드(70)이 설계된다. 또한, 전사층 형성 공정에서는 전사층(60)의 가열, 냉각을 행하고 있지만, 전사층(60)이 아닌 몰드(70)의 가열, 냉각을 행하도록 해도 좋다. 또한, 전사층(60)의 재료는 레지스트에 한정되지 않는다.
전사 공정 후, 전사층(60) 및 n형 GaN막(22)를 드라이 에칭하여 n형 GaN층(22)의 하면에 경사각θ의 미세요철구조(22c)을 형성함으로써 도4(e)에서 나타내는 구조를 얻는다. 에칭 가스로서, 염소계 가스(예를 들면, Cl2, BCl3, Cl2과 BCl3과의 혼합등)을 사용한다.
이 본 실시예의 반도체발광 소자(1)의 제조 방법은 저가격으로 미세요철구조(22c)을 재현성 좋게 형성하고 발광 효율을 향상시킨다.
(실시예3)
도5에서 나타내는 본 실시예의 반도체발광 소자(1) 및 발광 장치의 기본구성은 실시예2과 거의 동일하며 미세요철구조(22c)의 형태(도3의 경사각θ)와 n형 GaN막(22)의 평탄부(22a), 캐소드(4), 애노드(5)의 수(본 실시예에서는 2개씩)가 상이하다. 한편, 실시예2로 같은 구성 요소에는 동일한 부호를 첨부해서 설명을 적당히 생략한다.
본 실시예의 반도체발광 소자(1)에서는 캐소드(4) 및 애노드(5)가 Al막과 Au막의 적층막에 의해 구성되고, Al막의 두께가 100nm, Au막의 두께가 500nm에 각각 설정되어 있다. 이들 두께는 특별히 한정되지 않는다. 캐소드(4) 및 애노드(5)의 적층막은 Al막과 Au막의 적층막에 한하지 않고, 예를 들면, Ti막과 Al막과 Au막의 적층막, Ti막과 Au막의 적층막, Ti막과 Al막과 Ni막과 Au막의 적층막이여도 좋다.
도 6은 반사율을 변화시켰을 경우에 있어서 광 추출 효율의 시뮬레이션 결과를 나타내고 있다. I은 도5의 반도체발광 소자(1)의 캐소드(4) 및 애노드(5)의 반사율(광반사율)을 다양하게 변화시킨 경우, II는 도8에 나타낸 종래 예의 반도체발광 소자의 캐소드(4)' 및 금속막(7')의 반사율을 다양하게 변화시켰을 경우를 나타낸다. 도 6에서 반사율이 높아짐에 따라서, 광 추출 효율은 실시 예 및 종래 예 어디에서도 향상되지만, 본 실시예가 종래 예보다도 광 추출 효율이 높다. 파장이 460nm의 광에 대하여 Al의 반사율(92%정도)에서 광 추출 효율은 본 실시예(97%정도)가 종래 예(63%정도)에 비교해서 훨씬 높다. 도8에 나타낸 종래 예의 반도체발광 소자에서는 평탄한 금속막(7')이 Si기판(6')의 표면 전체에 형성되어, 광 흡수 손실에 의한 광 추출 효율의 저하량이 금속막7'의 반사율에 크게 의존하고 있다. 한편, 본 실시예의 반도체발광 소자(1)에서는 광흡수 손실의 원인이 되는 캐소드 전극(4)와 n형 GaN층(22)와의 계면의 면적을 저감할 수 있고, 발광막(23)의 두께 방향의 일 방향 측에 미세요철구조(22c)을 가지는 n형 GaN층(22)를 갖추고, 다른 방면측에 p형 GaN층(24)에 직접 접합된 육각추 형태의 n형 ZnO기판(3)을 갖추고 있다. 따라서, 본 실시예의 반도체발광 소자(1)에서는 종래 예보다도 광을 효율적으로 외부에 방출하므로, 종래 예에 비교하여 훨씬 높은 광 추출 효율을 실현했다고 생각된다.
본 실시예의 반도체발광 소자(1)에서는 광 추출 효율의 향상을 추구할 수 있으므로, 캐소드(4)에 있어서 n형 GaN막(22)에 접하는 금속재료로서 반사율이 그다지 높지 않은 Al을 채용하면서도, 광 추출 효율이 97%이라는 아주 높은 값이 된다. 또한, 본 실시예에서는 캐소드(4)의 전극재료의 선택지가 많아지고, 전극형성 공정이 용이해지는 동시에 발광 효율의 높은 반도체발광 소자(1)의 생산성을 향상할 수 있다.
(실시예4)
도 7에서 나타내는 본 실시예의 발광 장치의 기본구성은 실시예 3과 거의 동일하며, 돔 형태의 색 변환 부재(80)이 반도체발광 소자(1)을 둘러싸도록 하여 실장 기판(50)에 구비되어 있는 점에서 다르다. 이 색 변환 부재(80)은 반도체발광 소자(1)로부터 방사되는 광에 의해 여기되어 반도체발광 소자(1)보다도 장파장의 광을 방사하는 파장변환 재료인 형광체를 함유한 투광성 재료에 의해 형성된다. 한편, 실시예3와 같은 구성 요소에는 동일한 부호를 첨부해서 설명을 생략한다.
본 실시예의 발광 장치는 실시예1의 발광 장치와 동일하게 반도체발광 소자(1)로부터 실장 기판(50)측에 방사된 광을 반사하는 반사 막(미도시)을 실장 기판(50) 상에 구비하고 있다. 반사 막의 재료로서 반도체발광 소자(1)로부터 방사되는 광에 대하여 반사율이 높으며 또한 절연성을 가지는 백색의 레지스트를 채용하고 있다. 절연성 재료에 의해 형성된 반사 막과 배선 패턴(54)은 겹쳐도 단락하지 않으므로, 본 실시예의 발광 장치는 실장 기판(50)의 절연성 기판(50a)의 표면이 노출되지 않도록 구성할 수 있다. 한편, 반사 막이 금속 등의 전기 전도성 재료에 의해 형성되었을 경우에는 배선 패턴(54)의 단락을 막기 위해 배선 패턴(54)의 사이에 틈을 구비할 필요가 있으므로 절연성 기판(50a)의 표면의 일부가 노출된다. 한편, 절연성 기판(50a)가 AlN보다도 반사율의 낮은 재료에 의해 형성되어 있을 경우에는, 상기 반사 막의 재료로서 AlN을 채용해도 좋다.
또한, 색 변환 부재(80)은 실장 기판(50) 측의 단연(개구부의 주변)을 실장 기판(50)에 대하여 접착제(예를 들면, 실리콘 수지, 에폭시 수지 등)을 사용하여 고착한다.
이 색 변환 부재(80)은 형광체(형광체 입자)가 이 형광체보다도 굴절율이 작은 투광성 재료(예를 들면, 실리콘 수지 등)에 분산되어진다. 형광체로서 적색형광체 입자 및 녹색형광체 입자가 채용된다. 따라서, 본 실시예의 발광 장치는, 반도체 발광 소자(1)로부터 방사된 청색광과, 색 변환 부재(80)의 적색형광체 입자 및 녹색형광체 입자로부터 방사된 광이 색 변환 부재(80)의 광출사면(외면)을 통해서 방사되는 것으로, 백색광을 얻을 수 있다. 여기에서, 색 변환 부재(80)에 분산되어지는 형광체로서, 적색형광체 입자와 녹색형광체 입자의 조합에 한하지 않고, 예를 들면, 황색형광체 입자, 녹색형광체 입자와 주황색 형광체 입자와의 조합, 황녹색형광체 입자와 주황색 형광체 입자와의 조합이여도 좋다. 또한, 자외광을 방사하는 반도체발광 소자(1)과 형광체로서 적색형광체 입자, 녹색형광체 입자 및 청색형광체 입자를 사용하는 것으로 백색광을 얻도록 해도 좋다. 또한, 색 변환 부재(80)의 투광성 재료는 실리콘 수지에 한하지 않고, 예를 들면, 유리여도 좋고, 실리콘 수지나 유리를 채용함으로써 여기광으로서 일반적인 청색광이나 자외광을 채용했을 경우에 투광성 재료가 여기광에 의해 열화하는 것을 억제할 수 있다. 또한, 색 변환 부재(80)의 투광성 재료로서는 실리콘 수지나 유리에 한하지 않고, 예를 들면, 아크릴수지, 유기성분과 무기성분이 nm수준 혹은 분자 수준으로 혼합, 결합한 유기·무기 하이브리드 재료 등을 채용해도 좋다.
이상에서 설명한 본 실시예의 발광 장치로는 반도체발광 소자(1)의 광 추출 효율이 종래 예에 비해 높고, 게다가, 실장 기판(50)에는 반도체발광 소자(1)의 캐소드(4) 및 애노드(5) 각각과 제각기 달리 범프40,40을 사이에 두고 접합되는 복수의 배선 패턴(54,54)의 이외에, 반도체발광 소자(1)로부터 실장 기판(50)측에 방사된 광을 반사하는 반사 막이 구비되어져 있으므로, 반도체발광 소자(1)로부터 방사되는 광과 형광체로부터 방사되는 광의 혼색 광의 발광 효율의 향상을 추구할 수 있다.또한, 본 실시예의 발광 장치로는 색 변환 부재(80)과 반도체발광 소자(1)의 사이에 기체층(예를 들면, 공기층)90이 개재되어 있어, 반도체발광 소자(1)로부터 방사되어 색 변환 부재(80)에 입사하고 색 변환 부재(80)가운데의 형광체에 의해 산란된 광 내 반도체발광 소자(1) 측에 되돌아오는 광의 광량을 저감할 수 있다. 이것에 의해, 반도체발광 소자(1)로부터 방사되는 광과 색 변환 부재(80)의 형광체로부터 방사되는 광의 혼색 광의 취득 효율을 향상시킬 수 있고, 광출력의 향상을 추구할 수 있고, 게다가, 외부 분위기 중의 수분이 반도체발광 소자(1)에 도달하기 어렵다는 이점이 있다. 기체층(90)의 기체는 공기에 한하지 않고, 예를 들면, 질소 가스 등에서도 좋다.
한편, 본 실시예의 발광 장치에 있어서, 색 변환 부재(80) 대신에, 형광체를 포함하지 않고 투광성 재료뿐으로 형성된 커버부 재료를 이용해도 좋으며, 이 경우에는 반도체발광 소자(1)과 같은 발광색의 광에 대해서 발광 효율의 높은 발광 장치를 실현할 수 있다.
또한, 상기 각 실시예에서는 반도체발광 소자(1)로부터 방사되는 광이 청색광이 되도록 발광막(23)을 설계하고 있지만, 반도체발광 소자(1)로부터 방사되는 광은 청색광에 한하지 않고, 예를 들면, 적색광, 녹색광, 보라색광, 자외광 등이어도 좋다.

Claims (7)

  1. p 형 GaN막과 n형 GaN막이 적층된 발광층;
    ZnO로 형성되어 상기 발광층을 저면에 탑재하는 전기 전도성의 6각뿔 형태의 기재;
    상기 발광층과 떨어진 위치에서 상기 기재의 저면에 접합하는 애노드; 그리고,
    상기 발광층 상에 탑재된 캐소드를 포함하며,
    상기 발광층과 상기 애노드는 상기 기재의 저면에 서로 떨어져서 접합하고,
    상기 발광층은 상기 p형 GaN막이 상기 기재의 저면에 접합되도록 상기 기재의 저면에 접합되고,
    상기 p형 GaN막과 반대측이 되는 상기 n형 GaN막의 N극성면 상으로 상기 캐소드가 접합되고,
    상기 p형 GaN막과 반대측이 되는 상기 n형 GaN막의 N극성면이 상기 캐소드가 접합되는 부분 이외에 미세요철구조를 가지는 것을 특징으로 하는 반도체발광 소자.
  2. 제 1항에 있어서,
    상기 미세요철구조는 상기 n형 GaN막의 N극성면에 걸쳐서 2차원 배열된 복수의 요부로 구성되는 것을 특징으로 하는 반도체발광 소자.
  3. 제 2항에 있어서,
    상기의 각 요부는 상기 n형 GaN막의 N극성면측으로 감에 따라 그 개구경이 점차적으로 커진 것을 특징으로 하는 반도체발광 소자.
  4. 제 3항에 있어서,
    상기의 각 요부는 피라미드 형태인 것을 특징으로 하는 반도체발광 소자.
  5. 제1항 내지 제4항의 어느 한 항에 있어서,
    상기 캐소드 및 상기 애노드는 Ti막과 Al막과 Au막의 적층막, Ti막과 Au막의 적층막, Al막과 Au막의 적층막, Ti막과 Al막과 Ni막과 Au막의 적층막의 군으로부터 선택되는 적층막에 의해 구성되는 것을 특징으로 하는 반도체발광 소자.
  6. p형 GaN막과 n형 GaN막이 적층된 발광층을 형성하고;
    ZnO로 형성된 6각뿔 형태의 기재 저면에 상기 발광층의 상기 p형 GaN막을 접합하고;
    상기 발광층에서 떨어진 위치에서 상기 기재의 저면에 애노드를 접합하여 상기 발광층과 상기 애노드를 상기 기재의 저면에 서로 떨어져서 접합하고;
    상기 p형 GaN막과 반대측이 되는 상기 n형 GaN막의 N극성면 캐소드를 접합하고;
    상기 p형 GaN막과 반대측이 되는 상기 n형 GaN막의 N극성면에 상기 캐소드가 접합되는 부분 이외에 미세요철구조를 형성하는 것을 포함하는 반도체발광 소자의 제조 방법으로,
    상기 방법은:
    상기 n형 GaN막의 N극성면 상에 전사층을 형성하고;
    소정의 요철 패턴을 일면에 가지는 몰드 다이를 상기 전사층에 눌러서 상기 요철 패턴을 상기 전사층에 전사하고;
    상기 전사층 및 상기 n형 GaN층을 표면측에서 드라이 에칭하고, 상기 전사층과 상기 n형 GaN층의 N극성 표면의 일부를 에칭 제거하여, 상기 n형 GaN층의 N극성면에 상기 미세요철구조를 형성하는 것을 특징으로 하는 반도체발광 소자의 제조 방법.
  7. 제 1항 내지 제4항의 어느 한 항에 기재된 반도체발광 소자;
    상기 반도체발광 소자가 일표면 측에 실장된 실장 기판;
    상기 반도체발광 소자로부터 방사되는 광에 의해 여기되어 상기 반도체발광 소자보다도 장파장의 광을 방사하는 형광체를 함유한 투광성 재료에 의해 형성되어 상기 실장 기판과의 사이에서 상기 반도체발광 소자를 둘러싸는 형태로 배치된 돔 형태의 색 변환 부재를 포함하며,
    상기 실장 기판은 상기 일표면 측에, 상기 반도체발광 소자의 캐소드 및 애노드 각각과 각기 따로 범프에 의해서 접합되는 복수의 배선 패턴과 상기 반도체발광 소자로부터 상기 실장 기판측에 방사된 광을 반사하는 반사 막이 구비된 것을 특징으로 하는 발광 장치.
KR1020117010613A 2008-10-29 2009-10-28 반도체 발광 소자 및 그 제조 방법, 발광장치 KR101228130B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008278801 2008-10-29
JPJP-P-2008-278801 2008-10-29
PCT/JP2009/068488 WO2010050501A1 (ja) 2008-10-29 2009-10-28 半導体発光素子およびその製造方法、発光装置

Publications (2)

Publication Number Publication Date
KR20110069157A KR20110069157A (ko) 2011-06-22
KR101228130B1 true KR101228130B1 (ko) 2013-01-31

Family

ID=42128861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010613A KR101228130B1 (ko) 2008-10-29 2009-10-28 반도체 발광 소자 및 그 제조 방법, 발광장치

Country Status (5)

Country Link
US (1) US8395173B2 (ko)
EP (1) EP2346096A4 (ko)
JP (1) JP2010135746A (ko)
KR (1) KR101228130B1 (ko)
WO (1) WO2010050501A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513688B2 (en) * 2009-12-02 2013-08-20 Walsin Lihwa Corporation Method for enhancing electrical injection efficiency and light extraction efficiency of light-emitting devices
TW201405889A (zh) * 2012-07-31 2014-02-01 Epistar Corp 發光二極體元件
CN103855141A (zh) * 2012-11-29 2014-06-11 光宝光电(常州)有限公司 发光二极管元件、发光二极管模块及发光二极管元件的制作方法
JP5830656B2 (ja) * 2013-06-03 2015-12-09 パナソニックＩｐマネジメント株式会社 窒化物半導体発光ダイオード
JP6507947B2 (ja) * 2015-09-02 2019-05-08 信越半導体株式会社 発光素子の製造方法
CN106098877A (zh) * 2016-08-26 2016-11-09 广东德力光电有限公司 一种ZnO基倒装LED芯片及其制作方法
JP7046834B2 (ja) * 2016-12-20 2022-04-04 スタンレー電気株式会社 Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法
CN108364971B (zh) * 2018-03-20 2021-03-30 厦门市三安光电科技有限公司 微发光元件、微发光二极管及其转印方法
JP6505308B1 (ja) 2018-12-27 2019-04-24 川崎重工業株式会社 スクリューコンベヤのオーガの組立方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006138626A2 (en) * 2005-06-17 2006-12-28 The Regents Of The University Of California (AI,Ga,In)N AND ZnO DIRECT WAFER BONDED STRUCTURE FOR OPTOELECTRONIC APPLICATION AND ITS FABRICATION METHOD
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094186A (ja) 2000-09-14 2002-03-29 Ricoh Co Ltd 半導体積層構造及び発光素子
EP1437776B1 (en) 2001-10-12 2011-09-21 Nichia Corporation Light emitting device and method for manufacture thereof
US7224000B2 (en) * 2002-08-30 2007-05-29 Lumination, Llc Light emitting diode component
JP4572645B2 (ja) * 2004-09-30 2010-11-04 パナソニック電工株式会社 発光素子の製造方法
JP2008060331A (ja) 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
JP2008066557A (ja) 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP4338768B1 (ja) 2008-08-12 2009-10-07 兵治 新山 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006138626A2 (en) * 2005-06-17 2006-12-28 The Regents Of The University Of California (AI,Ga,In)N AND ZnO DIRECT WAFER BONDED STRUCTURE FOR OPTOELECTRONIC APPLICATION AND ITS FABRICATION METHOD
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置

Also Published As

Publication number Publication date
WO2010050501A1 (ja) 2010-05-06
KR20110069157A (ko) 2011-06-22
EP2346096A4 (en) 2014-05-21
US8395173B2 (en) 2013-03-12
JP2010135746A (ja) 2010-06-17
US20110215296A1 (en) 2011-09-08
EP2346096A1 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US10903397B2 (en) Light emitting device package
KR101228130B1 (ko) 반도체 발광 소자 및 그 제조 방법, 발광장치
US10573786B2 (en) Semiconductor light emitting device
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
US7732822B2 (en) Light emitting device and method of manufacturing the same
US11929451B2 (en) Semiconductor light emitting device
US9099624B2 (en) Semiconductor light emitting device and package
US20090121241A1 (en) Wire bond free wafer level LED
KR101259969B1 (ko) 발광 장치
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2011030789A1 (ja) 発光装置
JP2009004625A (ja) 半導体発光装置
US20130015465A1 (en) Nitride semiconductor light-emitting device
CN111433921B (zh) 一种发光二极管
US11545595B2 (en) Contact structures for light emitting diode chips
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
JP2010171341A (ja) 半導体発光素子
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
WO2012040978A1 (zh) 发光装置及其制造方法
JP5123221B2 (ja) 発光装置
US20230238485A1 (en) Light emitting device and method of manufacturing the same
JP2010199248A (ja) 発光装置
KR20090041179A (ko) 발광 다이오드 및 그 제조 방법
US20230411562A1 (en) Light extraction structures for light-emitting diode chips and related methods
KR20110121176A (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee