JP2010141331A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】側面に放出される光の全反射を防止して発光効率を向上させることができる半導体発光素子及びその製造方法を提供する。
【解決手段】本発明による半導体発光素子の製造方法は、基板上に、Ｎ型半導体層、活性層、及びＰ型半導体層が順次積層された発光構造物を形成する工程と、基板方向または発光構造物方向から点線状の分割溝を形成する工程と、基板と発光構造体のうち少なくとも一つに圧力を加え、分割溝を基準にして基板及び発光構造物を分割する工程と、を含むことを特徴とする。
【選択図】図５

Description

本発明は、半導体発光素子及びその製造方法に関する。

通常、窒化物半導体発光素子に用いられる窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）などのようなＩＩＩ族元素の窒化物は、熱的安定性に優れ、直接遷移型のエネルギーバンド（band）構造をもち、最近、青色及び紫外線領域の光電素子用物質として大きく脚光を浴びている。特に、窒化ガリウム（ＧａＮ）を用いた青色及び緑色の発光素子は、大規模の天然色フラットパネルディスプレイ、信号灯、室内照明、高密度光源、高解像度出力システム、及び光通信などの様々な応用分野に活用されている。

窒化物半導体発光素子は、通常、基板上にバッファ層、Ｐ型半導体層、活性層、Ｎ型半導体層、電極の構造で構成される。ここで、活性層は、電子と正孔が再結合する領域であって、Ｉｎ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の一般式で表される量子井戸層と量子障壁層を含む。この活性層を構成する物質に応じて発光ダイオードから放出される発光波長が決定される。

以下、図１及び図２を参照して従来技術による半導体発光素子について説明する。図１及び図２は、従来技術による半導体発光素子の製造方法を示す図面である。

従来技術による半導体発光素子は、図１及び図２に示すように、ＧａＮ系半導体物質の成長のためのサファイア基板１と、サファイア基板１上に順次形成されたＮ型半導体層２、活性層３、及びＰ型半導体層４を主な構成として形成される。Ｐ型半導体層４及び活性層３はメサエッチング（mesa etching）工程によりその一部が除去され、Ｎ型半導体層２の上面の一部が露出する構造を有する。

Ｐ型半導体層４の上には透明電極（図４の「６０」参照）及びＰ型電極（図４の「７０」参照）が形成され、上記メサエッチング工程により露出されたＮ型半導体層２の上にはＮ型電極（図４の「３０」参照）が形成される。このような構造は、基板１の上にＮ型半導体層２、活性層３、及びＰ型半導体層４を順次成長させることで形成される。

一方、バルクタイプの基板１の上に、上述した構造を形成した後、これをそれぞれ単位発光素子に分割するが、このために図２に示すように、基板１の一面に分割溝１ａを形成する。これをチップスクライビング（chip scribing）工程という。

ダイヤモンドなどを用いてチップスクライビング工程が行われた後、基板１に圧力を加えて基板１を分割するブレイク工程を行うことによりチップは分割される。この際、図２に示すように、基板１の全面に亘って直線状の分割溝１ａを形成した後、ブレイク工程によりチップを分割すると、図３に示すように、分割されたチップの側面には粗さ（roughness）が殆どない。

このような過程において、図３に示すように、チップ内部には外部との屈折率の違いと光の入射角により光の一部が全反射し、これのため活性層３から放出される光の一部がチップの外部に放出できなくなる問題が発生した。すなわち、チップ内部における全反射により、半導体発光素子の発光効率が低下する。つまり、粗さのない滑らかな断面は光の発光側面からは、かえって発光効率を低下させる一要因となった。

こうした従来技術の問題点を解決するために、本発明は、側面に放出される光の全反射を防止して発光効率を向上させることができる半導体発光素子及びその製造方法を提供することを目的とする。

本発明の一実施形態によれば、Ｎ型半導体層、活性層、及びＰ型半導体層が順次積層された発光構造物を含む発光素子であって、発光構造物の側面に表面粗さが互いに異なる第１領域と第２領域とが繰り返し形成されることを特徴とする半導体発光素子が提供される。

ここで、Ｎ型半導体層の下面には基板が積層され、基板の側面にも第１領域と第２領域とが繰り返し形成されることができる。

また、発光構造物はＰ型半導体層からＮ型半導体層の一部までメサエッチングされた形状であることができる。

本発明の他の実施形態によれば、基板上にＮ型半導体層、活性層、及びＰ型半導体層が順次積層された発光構造物を形成する工程と、基板方向または発光構造物方向から点線状の分割溝を形成する工程と、基板と発光構造体のうち少なくとも一つに圧力を加え、分割溝を基準にして基板及び発光構造物を分割する工程と、を含む半導体発光素子の製造方法が提供される。

ここで、分割溝を形成する工程はレーザを用いて行われてもよい。

本発明の実施形態によれば、側面に放出される光の全反射を防止して発光効率を向上させることができる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

従来技術による半導体発光素子の製造方法を示す図面である。 従来技術による半導体発光素子の製造方法を示す図面である。 従来技術による半導体発光素子の内部における光の全反射現象を示す図面である。 本発明の一実施形態による半導体発光素子を示す断面図である。 本発明の一実施形態による半導体発光素子の分割を示す斜視図である。 本発明の一実施形態による半導体発光素子を示す斜視図である。

本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。

以下、本発明による半導体発光素子及びその製造方法の好ましい実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。

図４は、本発明の一実施形態による半導体発光素子を示す断面図である。図４を参照すると、基板１０、Ｎ型半導体層２０、Ｎ型電極３０、活性層４０、Ｐ型半導体層５０、透明電極６０、Ｐ型電極７０が示されている。

図４に示すように、本発明の一実施形態による窒化物半導体発光素子は、基板１０と、基板１０上に順次形成されたＮ型半導体層２０、活性層４０、及びＰ型半導体層５０を含み、Ｐ型半導体層５０と活性層４０がメサエッチング工程によりその一部が除去され、Ｎ型半導体層２０の一部の上面が露出する構造を有する。

露出されたＮ型半導体層２０にはＮ型電極３０が形成される。そして、Ｐ型半導体層５０にはＩＴＯ（Indium-TiN oxide）などからなった透明電極６０が形成され、その上にはＰ型電極７０が形成される。

基板１０は窒化物半導体単結晶を成長させるのに適した材質で形成すればよい。例えば、基板１０はサファイアなどの材料で形成してもよく、サファイア以外に、酸化亜鉛（zinc oxide、ＺｎＯ）、窒化ガリウム（gallium nitride、ＧａＮ）、炭化ケイ素（silicon carbide、ＳｉＣ）、窒化アルミニウム（ＡｌＮ）などで形成してもよい。

一方、図面に示されていないが、基板１０と後述するＮ型半導体層２０との格子定数の差を小さくするために、基板１０の上面にバッファ層（図示せず）を形成してもよい。バッファ層（図示せず）は、例えばＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどの材質で形成してもよく、素子の特性及び工程条件に応じて省略することも可能である。

基板１０（またはバッファ層）の上面にはＮ型半導体層２０が形成される。Ｎ型半導体層２０は窒化ガリウム（ＧａＮ）系からなり、駆動電圧を低減する目的でシリコンをドーピングしてもよい。

Ｎ型半導体層２０の上には量子井戸層（図示せず）と量子障壁層（図示せず）を備えた活性層４０が形成される。量子井戸構造を実現する量子井戸層（図示せず）と量子障壁層（図示せず）の個数は、設計上の必要により多様に変更することができる。

活性層４０の上にはＰ型半導体層５０が形成される。Ｐ型半導体層５０は、Ｍｇ、Ｚｎ、ＢｅなどのようなＰ型導電型不純物がドーピングされた半導体層である。Ｐ型半導体層５０は発光領域に隣接して電子障壁層（electron blocking layer：ＥＢＬ）の役割をするＰ型ＡｌＧａＮ層（図示せず）と、このＰ型ＡｌＧａＮ層に隣接しているＰ型ＧａＮ層（図示せず）を含むこともできる。

本明細書では、上述したＮ型半導体層２０、活性層４０、及びＰ型半導体層５０を総称して発光構造物という。このような発光構造物は、基板１０（またはバッファ層）の上にＮ型半導体層２０、活性層４０、及びＰ型半導体層５０を順次成長させることで形成される。

発光構造物の側面には、図６に示すように、表面粗さが互いに異なる第１領域２２，４２，５２と第２領域２４，４４，５４とが繰り返し形成される。具体的には、低い表面粗さを有する滑らかな第１領域２２，４２，５２と、相対的に高い表面粗さを有する粗い第２領域２４，４４，５４とが形成される。このように、発光構造物の側面に滑らかな第１領域２２，４２，５２と粗い第２領域２４，４４，５４とが繰り返し形成されると、粗い第２領域２４，４４，５４により、活性層から発光された光が半導体発光素子の側面に放出されるときの全反射現象が最小化されて、外部に放出される光が増加することになり、結局、光効率を向上させることができるようになる。

このような構造は半導体発光素子を分割する目的で分割溝１０ａを形成する工程により実現可能である。すなわち、図５に示すように、バルクタイプの基板１０’に発光構造物２０，４０，５０を成長させた後、レーザで基板１０’に点線状の分割溝１０ａを形成し、その後、基板１０’に圧力を加えて基板１０’及び発光構造物２０，４０，５０を分割する。点線状の分割溝１０ａを形成するために、基板１０’またはレーザを直線方向に移動させながら、周期的にレーザの電源をオン／オフする方法を用いてもよい。

このような方法を用いると、分割溝１０ａが直接的に形成された基板及び発光構造物の一部分には表面粗さが非常に低くて滑らかな第１領域１２，２２，４２，５２が形成され、分割溝が直接的に形成されなかった部分には表面粗さが高くて粗い第２領域１４，２４，４４，５４が形成される。

Ｐ型半導体層５０の上には透明電極６０が形成される。透明電極６０は透過性酸化膜であって、ＩＴＯ、ＺｎＯ、ＲｕＯ_ｘ、ＴｉＯ_ｘ、ＩｒＯ_ｘなどで形成可能である。図面には示されていないが、透明電極６０の側面にも表面粗さが互いに異なる第１領域と第２領域が形成できることは言うまでもない。

メサエッチング工程により透明電極６０からＮ型半導体層２０までの一部の領域が除去され、メサエッチングにより露出されたＮ型半導体層２０にＮ型電極３０が形成され、透明電極６０の上にはＰ型電極７０が形成される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した方法における動作、手順、ステップ、および工程等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「先ず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０，１０’ 基板
２０ Ｎ型半導体層
３０ Ｎ型電極
４０ 活性層
５０ Ｐ型半導体層
６０ 透明電極
７０ Ｐ型電極
１２，２２，４２，５２ 第１領域
１４，２４，４４，５４ 第２領域

Claims (5)

1. Ｎ型半導体層、活性層、及びＰ型半導体層が順次積層された発光構造物を含む発光素子であって、
   前記発光構造物の側面には、 表面粗さが互いに異なる第１領域と第２領域とが繰り返し形成されることを特徴とする半導体発光素子。
2. 前記Ｎ型半導体層の下面に積層される基板をさらに含み、
   前記基板の側面にも前記第１領域と第２領域とが繰り返し形成されることを特徴とする請求項１に記載の半導体発光素子。
3. 前記発光構造物が、前記Ｐ型半導体層からＮ型半導体層の一部までメサエッチングされた形状であることを特徴とする請求項１または２に記載の半導体発光素子。
4. 基板上に、Ｎ型半導体層、活性層、及びＰ型半導体層が順次積層された発光構造物を形成する工程と、
   前記基板方向または前記発光構造物方向から点線状の分割溝を形成する工程と、
   前記基板と前記発光構造体のうち少なくとも一つに圧力を加え、前記分割溝を基準にして前記基板及び前記発光構造物を分割する工程と、を含む半導体発光素子の製造方法。
5. 前記分割溝を形成する工程が、レーザで行われることを特徴とする請求項４に記載の半導体発光素子の製造方法。

Images