CN109244208B - 一种高压led芯片及其制作方法 - Google Patents
一种高压led芯片及其制作方法 Download PDFInfo
- Publication number
- CN109244208B CN109244208B CN201811135545.8A CN201811135545A CN109244208B CN 109244208 B CN109244208 B CN 109244208B CN 201811135545 A CN201811135545 A CN 201811135545A CN 109244208 B CN109244208 B CN 109244208B
- Authority
- CN
- China
- Prior art keywords
- layer
- angstroms
- thickness
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- 230000035515 penetration Effects 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 230000005465 channeling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种高压LED芯片，包括衬底，至少两个设于衬底上的发光结构，位于相邻发光结构之间的切割道，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体层和有源层并延伸至第一半导体层的裸露区域，设于第一半导体层上的第一电极、设于第二半导体层上的第二电极，其中，相邻发光结构上的第一电极和第二电极导电连接形成第三电极，所述第三电极悬空位于切割道的上方。相应地，本发明提供了一种高压LED芯片的制作方法。本发明的第三电极悬空设置在切割道的上方，可减少贯穿刻蚀所需面积，增大发光面积，减少第三电极对光的吸收，提高芯片的出光效率。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种高压LED芯片及其制作方法。
背景技术
发光二极管(LED)具有低功耗、尺寸小和可靠性高等优点，其作为主要光源得到快速发展。近年来发光二极管的利用领域正在迅速扩展，而提高发光二极管亮度和降低发光二极管的成本已成为LED发展的技术目标。
高压发光二极管(HV-LED)可以较为明显地降低发光二极管的成本，HV-LED具有两大优点：一、有效降低LED照明灯具的成本和重量；二、大幅降低对散热系统的设计要求，解决了LED照明市场的散热技术障碍。
HV-LED高电压、小电流的工作条件与传统LED低电压、大电流工作条件完全相反。LED照明灯具由于采用HV-LED的SOP而降低发热，具有发光角度大于270度、低成本、轻重量等优点。HV-LED高电压、小电流工作条件，与传统LED低电压、大电流工作环境相比，HV-LED工作时发热明显降低；此外，HV-LED只需高压线性恒流电源就能进行工作，由于高压线性恒流电源不需要变压器和电解电容器，因此解决了传统LED驱动电源和电解电容器的使用寿命短的问题。
但是，现有高压LED芯片由于需要电极来将多个发光结构串联起来，因此，高压LED芯片的电极占据了大部分发光结构的发光面积，吸收了大部分的光线，降低了芯片的出光效率。
中国专利CN204289528U公开了一种带三角反射区的高压LED芯片，该专利通过隔离槽将芯片隔离形成至少两个芯片岛，相邻芯片岛之间通过介质绝缘层连接，然后通过电桥将相邻的芯片到形成导电连接，其中，该专利的绝缘层填充在隔离槽内，且电桥设置在隔离槽内的绝缘层上，从而使得电桥架设与隔离槽的上方。由于该专利的电极通过绝缘层设置在隔离槽的上方，芯片岛侧壁发出的光容易直接被电桥吸收，降低芯片的出光效率。
发明内容
本发明所要解决的技术问题在于，提供一种高压LED芯片，减少电极对光线的吸收，提高芯片的出光效率。
本发明所要解决的技术问题还在于，提供一种高压LED芯片的制作方法，减少电极对光线的吸收，提高芯片的出光效率。
为了解决上述技术问题，本发明提供了一种高压LED芯片，包括衬底，至少两个设于衬底上的发光结构，位于相邻发光结构之间的切割道，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体层和有源层并延伸至第一半导体层的裸露区域，设于第一半导体层上的第一电极、设于第二半导体层上的第二电极，其中，相邻发光结构上的第一电极和第二电极导电连接形成第三电极，所述第三电极悬空位于切割道的上方，所述第三电极依次包括第一Cr层、Al层、第二Cr层、第一Ti层、第一Pt层、第一Au层、第三Cr层、第二Ti层、第二Pt层和第二Au层。
作为上述方案的改进，所述切割道贯穿所述发光结构并延伸至所述衬底的表面。
作为上述方案的改进，所述切割道的侧壁具有倾斜角度。
作为上述方案的改进，所述切割道的侧壁上设有绝缘层。
作为上述方案的改进，所述切割道的宽度小于10微米。
作为上述方案的改进，所述第一Cr层的厚度为10-50埃，Al层的厚度为1000-2000埃，第二Cr层的厚度为100-600埃，第一Ti层的厚度为100-800埃，第一Pt层的厚度为100-800埃，第一Au层的厚度为1000-6000埃，第三Cr层的厚度为100-500埃，第二Ti层的厚度为100-800埃，第二Pt层的厚度为100-800埃，第二Au层的厚度为3000-8000埃。
作为上述方案的改进，所述第一Cr层的厚度为15-35埃，Al层的厚度为1300-1800埃，第二Cr层的厚度为200-400埃，第一Ti层的厚度为300-600埃，第一Pt层的厚度为300-600埃，第一Au层的厚度为2000-5000埃，第三Cr层的厚度为200-400埃，第二Ti层的厚度为300-600埃，第二Pt层的厚度为300-600埃，第二Au层的厚度为5000-7000埃。
相应地，本发明还提供了一种高压LED芯片的制作方法，包括：
在衬底上形成至少两个发光结构和切割道，其中，切割道位于相邻发光结构之间，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体和有源层并延伸至第一半导体层的裸露区域；
将第一光刻胶填充在切割道上；
在第一光刻胶和发光结构上形成第二光刻胶，并对第二光刻胶进行刻蚀，在第一半导体层上形成第一孔洞，在第二半导体层上形成第二孔洞，在第一光刻胶上形成第三孔洞，其中，相邻发光结构上的第一孔洞、第二孔洞与第三孔洞连通形成第四孔洞；
在第一孔洞内沉积金属形成第一电极，在第二孔洞内沉积金属形成第二电极，在第四孔洞内沉积金属形成第三电极；
将第一光刻胶和第二光刻胶去除，形成高压LED芯片。
作为上述方案的改进，所述发光结构和切割道的制作方法包括：
在衬底上依次形成第一半导体层、有源层和第二半导体层；
对第二半导体层和有源层进行刻蚀，形成刻蚀至第一半导体层的裸露区域，得到发光结构；
沿着裸露区域的边缘继续刻蚀，形成刻蚀到衬底表面的切割道。
作为上述方案的改进，所述第三电极依次包括第一Cr层、Al层、第二Cr层、第一Ti层、第一Pt层、第一Au层、第三Cr层、第二Ti层、第二Pt层和第二Au层。
实施本发明，具有如下有益效果：
本发明通过切割道将发光结构分割成至少两个以上的独立的发光结构，并通过第三电极将相邻的两发光结构形成导电连接，此外，第三电极悬空设置在切割道的上方，可减少贯穿刻蚀所需面积，增大发光面积，减少第三电极对光的吸收，提高芯片的出光效率。
附图说明
图1是本发明高压LED芯片的结构示意图；
图2是本发明高压LED芯片第三电极的结构示意图；
图3是本发明高压LED芯片的制作流程图；
图4a是本发明制作完切割道之后的示意图；
图4b是本发明制作完第一光刻胶之后的示意图；
图4c是本发明制作完第一孔洞、第二孔洞、第三孔洞和第四孔洞之后的示意图；
图4d是本发明制作完第一电极、第二电极和第三电极之后的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，本发明提供的一种高压LED芯片，包括衬底10，至少两个设于衬底10上的发光结构20，位于相邻发光结构20之间的切割道30，所述发光结构20包括第一半导体层21、有源层22、第二半导体层23、以及贯穿第二半导体层23和有源层22并延伸至第一半导体层21的裸露区域24，设于第一半导体层21上的第一电极41、设于第二半导体层23上的第二电极42，其中，相邻发光结构20上的第一电极41和第二电极42导电连接形成第三电极43，所述第三电极43悬空位于切割道30的上方。
需要说明的是，所述切割道30贯穿所述发光结构20并延伸至所述衬底10的表面。
为了提高芯片的出光效率，所述切割道30的侧壁具有倾斜角度，即与切割道30相邻的发光结构20的侧壁具有倾斜角度，这样可以增加发光结构的侧壁出光，进而提高芯片的出光效率。由于本发明的第三电极悬空设置在切割道的上方，发光结构侧壁出射到切割道的光线可以在第三电极的下方散射出去，而不是直接被第三电极吸收。
为了进一步使相邻发光结构绝缘，防止芯片漏电，所述切割道30的侧壁上设有绝缘层50，即，发光结构20的侧壁上设有绝缘层50。优选的，所述绝缘层50延伸至第二半导体层23上。其中，所述绝缘层50可以只设置在一个发光结构的侧壁上，也可以同时设置在相邻两个发光结构的侧壁上。
参见图2，为了保证第三电极43能够悬空设置在切割道30的上方，避免第三电极43发生断裂，本发明的第三电极43依次包括第一Cr层430、Al层431、第二Cr层432、第一Ti层433、第一Pt层434、第一Au层435、第三Cr层436、第二Ti层437、第二Pt层438和第二Au层439。本发明第三电极43的结构不限于此，还可以增加或减少部分金属层。其中，本发明的第一电极41和第二电极42的结构与第三电极43的结构相同。在本发明的其他实施例中，本发明的第一电极、第二电极和第三电极的结构可以不同。
本发明采用第一Cr层作为底层，由于Cr具有良好的导电性能，而且Cr金属能够与外延N型氮化镓进行良好的欧姆接触，因此能有效地降低接触电阻；其次Cr金属与外延P型氮化镓粘附力较好，可避免合金层脱落。
由于第一Ti层和第一Pt层的稳定性较好，因此在第二Cr层上形成第一Ti层和第一Pt层，能有有效防止Al层中的Al发生溶解、迁移、上窜。
其中，所述第二Cr层和第一Ti层的作用是增加电极的整体强度，防止悬空断折。
其次，所述第一Pt层和第一Au层的导电性好，稳定，延展性好，可降低电极内应力。
再次，在第三Cr层上形成第二Ti层和第二Pt层，能进一步防止Al层中的Al发生溶解、迁移、上窜。
最后，第二Pt层和第二Au层可进一步降低电极内应力。
具体的，所述第一Cr层的厚度为10-50埃，Al层的厚度为1000-2000埃，第二Cr层的厚度为100-600埃，第一Ti层的厚度为100-800埃，第一Pt层的厚度为100-800埃，第一Au层的厚度为1000-6000埃，第三Cr层的厚度为100-500埃，第二Ti层的厚度为100-800埃，第二Pt层的厚度为100-800埃，第二Au层的厚度为3000-8000埃。
由于Cr层用作底层粘附层，因此其厚度不能太厚，否则会影响LED芯片发光的吸收，第一Cr层厚度在10-50埃时具有较好的反射率，低于10埃时粘附力较差且控制难度大。其中，Al层的厚度小于1000埃时，不能较好地发挥Al层的反射性能，芯片亮度较低；Al层的厚度大于2000埃时，因Al金属本身较活泼易迁移，Al层的保护难度增加。第一Pt层的厚度均小于100埃时，第一Pt层厚度太薄无法起到保护Al层作用，第一Pt层的厚度均大于1000埃时，制作成本过高。
优选的，所述第一Cr层的厚度为15-35埃，Al层的厚度为1300-1800埃，第二Cr层的厚度为200-400埃，第一Ti层的厚度为300-600埃，第一Pt层的厚度为300-600埃，第一Au层的厚度为2000-5000埃，第三Cr层的厚度为200-400埃，第二Ti层的厚度为300-600埃，第二Pt层的厚度为300-600埃，第二Au层的厚度为5000-7000埃。
优选的，本发明切割道的宽度小于10微米。更优的，所述切割道的宽度为7-10微米。
现有高压LED芯片的切割道，其宽度必须大于10微米，才能在切割道中形成连读稳定的金属薄膜。由于本发明的第三电极采用的上述结构，因此可以悬空设置切割道的上方，从而减少切割道的宽度，增加芯片的出光面积，提高芯片的亮度。
本发明通过切割道将发光结构分割成至少两个以上的独立的发光结构，并通过第三电极将相邻的两发光结构形成导电连接，此外，第三电极悬空设置在切割道的上方，可减少贯穿刻蚀所需面积，增大发光面积，减少第三电极对光的吸收，提高芯片的出光效率。
本发明衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料。优选的，本发明的衬底10为蓝宝石衬底。
本发明的第一半导体层21为N型氮化镓层，有源层22为MQW量子阱层，第二半导体层23为P型氮化镓层。
在本发明的优选方案中，发光结构还包括依次设于第二半导体层上的电流阻挡层和透明导电层，其中，第二电极设于第二透明导电层上。
参见图3，图3是本发明高压LED芯片的制作流程图，本发明提供的高压LED芯片的制作方法，包括以下步骤：
101、在衬底上形成至少两个发光结构和切割道，其中，切割道位于相邻发光结构之间，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体和有源层并延伸至第一半导体层的裸露区域。
参见图4a，在衬底10上形成至少两个发光结构20和切割道30，其中，切割道30位于相邻发光结构20之间，所述发光结构20包括第一半导体层21、有源层22、第二半导体层23、以及贯穿第二半导体23和有源层22并延伸至第一半导体层21的裸露区域24。
本发明衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料。优选的，本发明的衬底10为蓝宝石衬底。
本发明的第一半导体层21为N型氮化镓层，有源层22为MQW量子阱层，第二半导体层23为P型氮化镓层。
本发明发光结构和切割道的制作方法包括：采用金属有机化学气相沉积(MOCVD)的方法在衬底上依次形成第一半导体层、有源层和第二半导体层，得到外延层；采用光刻胶或SiO2作为掩膜，并采用电感耦合等离子体刻蚀工艺或反应离子刻蚀刻蚀工艺对外延层进行刻蚀，形成刻蚀至第一半导体层的裸露区域，得到发光结构；沿着裸露区域的边缘继续刻蚀，形成刻蚀到衬底表面的切割道。
由于光刻胶和SiO2具有高刻蚀比，便于刻蚀，从而形成所需的刻蚀图案，提高刻蚀的精度。在本申请的其他实施例中，还可以采用其他高刻蚀选择比的物质作为掩膜。
为了提高芯片的出光效率，提高发光结构的侧边出光效率，所述裸露区域的侧壁具有一定的倾斜角度。此外，所述切割道的侧壁也具有一定的倾斜角度，即与切割道相邻的发光结构的侧壁具有倾斜角度。
需要说明的是，本发明的发光结构还包括依次设置在第二半导体层上的电流阻挡层和透明导电层。
102、将第一光刻胶填充在切割道上。
参见图4b，将第一光刻胶60填充在切割道30。具体的，通过曝光经光源作用将原始底片上的图像转移到感光底板上，将未发生光反应之感光材料部分显影掉。其中，本发明的第一光刻胶60为负性光刻胶。在本发明的其他实施例中，第一光刻胶60还可以为正性光刻胶。
需要说明的是，为了进一步使相邻发光结构绝缘，防止芯片漏电，在将第一光刻胶填充在切割道之前，还包括以下步骤：在切割道30的侧壁上沉积形成绝缘层50。即，在发光结构20的侧壁上沉积形成绝缘层50。优选的，所述绝缘层50延伸至第二半导体层23上。其中，所述绝缘层50可以只设置在一个发光结构的侧壁上，也可以同时设置在相邻两个发光结构的侧壁上。
103、在第一光刻胶和发光结构上形成第二光刻胶，并对第二光刻胶进行刻蚀，在第一半导体层上形成第一孔洞，在第二半导体层上形成第二孔洞，在第一光刻胶上形成第三孔洞，其中，相邻发光结构上的第一孔洞、第二孔洞与第三孔洞连通形成第四孔洞。
参见图4c，在第一光刻胶60和发光结构20上形成第二光刻胶70。然后对第二光刻胶70进行刻蚀，在第一半导体层21上形成第一孔洞71，在第二半导体层23上形成第二孔洞72，在第一光刻胶60上形成第三孔洞，其中，相邻发光结构20上的第一孔洞、第二孔洞与第三孔洞连通形成第四孔洞73。其中，本发明的第二光刻胶70为正性光刻胶。在本发明的其他实施例中，第二光刻胶70还可以为负性光刻胶。
或者，在第一光刻胶60和发光结构20上形成第二光刻胶70，然后通过曝光经光源作用将原始底片上的图像转移到感光底板上，将未发生光反应之感光材料部分显影掉，从而在第一半导体层21上形成第一孔洞71，在第二半导体层23上形成第二孔洞72，在第一光刻胶60上形成第三孔洞，其中，相邻发光结构20上的第一孔洞、第二孔洞与第三孔洞连通形成第四孔洞73。
104、在第一孔洞内沉积金属形成第一电极，在第二孔洞内沉积金属形成第二电极，在第四孔洞内沉积金属形成第三电极。
参见图4d，采用电子束蒸镀、热蒸镀或磁控溅射工艺在第一孔洞71内沉积金属形成第一电极41，在第二孔洞72内沉积金属形成第二电极42，在第四孔洞73内沉积金属形成第三电极43。
为了保证第三电极43能够悬空设置在切割道30的上方，避免第三电极43发生断裂，本发明的第三电极43依次包括第一Cr层、Al层、第二Cr层、第一Ti层、第一Pt层、第一Au层、第三Cr层、第二Ti层、第二Pt层和第二Au层。本发明第三电极43的结构不限于此，还可以增加或减少部分金属层。其中，本发明的第一电极41和第二电极42的结构与第三电极43的结构相同。在本发明的其他实施例中，本发明的第一电极、第二电极和第三电极的结构可以不同。
本发明采用第一Cr层作为底层，由于Cr具有良好的导电性能，而且Cr金属能够与外延N型氮化镓进行良好的欧姆接触，因此能有效地降低接触电阻；其次Cr金属与外延P型氮化镓粘附力较好，可避免合金层脱落。
由于第一Ti层和第一Pt层的稳定性较好，因此在第二Cr层上形成第一Ti层和第一Pt层，能有有效防止Al层中的Al发生溶解、迁移、上窜。
其中，所述第二Cr层和第一Ti层的作用是增加电极的整体强度，防止悬空断折。
其次，所述第一Pt层和第一Au层的导电性好，稳定，延展性好，可降低电极内应力。
再次，在第三Cr层上形成第二Ti层和第二Pt层，能进一步防止Al层中的Al发生溶解、迁移、上窜。
最后，第二Pt层和第二Au层可进一步降低电极内应力。
具体的，所述第一Cr层的厚度为10-50埃，Al层的厚度为1000-2000埃，第二Cr层的厚度为100-600埃，第一Ti层的厚度为100-800埃，第一Pt层的厚度为100-800埃，第一Au层的厚度为1000-6000埃，第三Cr层的厚度为100-500埃，第二Ti层的厚度为100-800埃，第二Pt层的厚度为100-800埃，第二Au层的厚度为3000-8000埃。
由于Cr层用作底层粘附层，因此其厚度不能太厚，否则会影响LED芯片发光的吸收，第一Cr层厚度在10-50埃时具有较好的反射率，低于10埃时粘附力较差且控制难度大。其中，Al层的厚度小于1000埃时，不能较好地发挥Al层的反射性能，芯片亮度较低；Al层的厚度大于2000埃时，因Al金属本身较活泼易迁移，Al层的保护难度增加。第一Pt层的厚度均小于100埃时，第一Pt层厚度太薄无法起到保护Al层作用，第一Pt层的厚度均大于1000埃时，制作成本过高。
优选的，所述第一Cr层的厚度为15-35埃，Al层的厚度为1300-1800埃，第二Cr层的厚度为200-400埃，第一Ti层的厚度为300-600埃，第一Pt层的厚度为300-600埃，第一Au层的厚度为2000-5000埃，第三Cr层的厚度为200-400埃，第二Ti层的厚度为300-600埃，第二Pt层的厚度为300-600埃，第二Au层的厚度为5000-7000埃。
105、将第一光刻胶和第二光刻胶去除，形成高压LED芯片。
优选的，本发明切割道的宽度小于10微米。更优的，所述切割道的宽度为7-10微米。
现有高压LED芯片的切割道，其宽度必须大于10微米，才能在切割道中形成连读稳定的金属薄膜。当切割道的宽度小于10微米时，切割道的角度会很陡峭，再次制作桥接电极，即第三电极时，金属薄膜受角度影响，角度越陡峭越难以成膜，引起断线，因此本发明将第一光刻胶填充在切割道内，再蒸镀金属形成第三电极，由于，在形成第三电极之前，通过形成第二光刻胶，使得第三电极的形状为平的，再去除第一光刻胶和第二光刻胶，使第三电极悬空，并达到电连接的目的。
由于本发明的第三电极采用的上述结构，因此可以悬空设置切割道的上方，从而减少切割道的宽度，增加芯片的出光面积，提高芯片的亮度。
本发明通过第一光刻胶和第二光刻胶的相互配合，将第三电极悬空设置在切割道的上方，减少贯穿刻蚀所需面积，增大发光面积，减少第三电极对光的吸收，提高芯片的出光效率。此外，本发明通过对第三电极的结构进行合理设计，在保证第三电极的导电性的同时，也保证了第三电极具有足够的强度悬空设置在切割道的上方，避免发生断裂。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (7)
1.一种高压LED芯片，其特征在于，包括衬底，至少两个设于衬底上的发光结构，位于相邻发光结构之间的切割道，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体层和有源层并延伸至第一半导体层的裸露区域，设于第一半导体层上的第一电极、设于第二半导体层上的第二电极，其中，相邻发光结构上的第一电极和第二电极导电连接形成第三电极，所述第三电极悬空位于切割道的上方，所述第三电极依次包括第一Cr层、Al层、第二Cr层、第一Ti层、第一Pt层、第一Au层、第三Cr层、第二Ti层、第二Pt层和第二Au层；
所述第一Cr层的厚度为10-50埃，Al层的厚度为1000-2000埃，第二Cr层的厚度为100-600埃，第一Ti层的厚度为100-800埃，第一Pt层的厚度为100-800埃，第一Au层的厚度为1000-6000埃，第三Cr层的厚度为100-500埃，第二Ti层的厚度为100-800埃，第二Pt层的厚度为100-800埃，第二Au层的厚度为3000-8000埃；
所述高压LED芯片采用下述方法制得：
在衬底上形成至少两个发光结构和切割道，其中，切割道位于相邻发光结构之间，所述发光结构包括第一半导体层、有源层、第二半导体层、以及贯穿第二半导体和有源层并延伸至第一半导体层的裸露区域；
将第一光刻胶填充在切割道上；
在第一光刻胶和发光结构上形成第二光刻胶，并对第二光刻胶进行刻蚀，在第一半导体层上形成第一孔洞，在第二半导体层上形成第二孔洞，在第一光刻胶上形成第三孔洞，其中，相邻发光结构上的第一孔洞、第二孔洞与第三孔洞连通形成第四孔洞；
在第一孔洞内沉积金属形成第一电极，在第二孔洞内沉积金属形成第二电极，在第四孔洞内沉积金属形成第三电极；
将第一光刻胶和第二光刻胶去除，形成高压LED芯片。
2.如权利要求1所述的高压LED芯片，其特征在于，所述切割道贯穿所述发光结构并延伸至所述衬底的表面。
3.如权利要求2所述的高压LED芯片，其特征在于，所述切割道的侧壁具有倾斜角度。
4.如权利要求3所述的高压LED芯片，其特征在于，所述切割道的侧壁上设有绝缘层。
5.如权利要求1所述的高压LED芯片，其特征在于，所述切割道的宽度小于10微米。
6.如权利要求1所述的高压LED芯片，其特征在于，所述第一Cr层的厚度为15-35埃，Al层的厚度为1300-1800埃，第二Cr层的厚度为200-400埃，第一Ti层的厚度为300-600埃，第一Pt层的厚度为300-600埃，第一Au层的厚度为2000-5000埃，第三Cr层的厚度为200-400埃，第二Ti层的厚度为300-600埃，第二Pt层的厚度为300-600埃，第二Au层的厚度为5000-7000埃。
7.如权利要求1所述的高压LED芯片，其特征在于，所述发光结构和切割道的制作方法包括：
在衬底上依次形成第一半导体层、有源层和第二半导体层；
对第二半导体层和有源层进行刻蚀，形成刻蚀至第一半导体层的裸露区域，得到发光结构；
沿着裸露区域的边缘继续刻蚀，形成刻蚀到衬底表面的切割道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811135545.8A CN109244208B (zh) | 2018-09-27 | 2018-09-27 | 一种高压led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811135545.8A CN109244208B (zh) | 2018-09-27 | 2018-09-27 | 一种高压led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244208A CN109244208A (zh) | 2019-01-18 |
| CN109244208B true CN109244208B (zh) | 2024-02-20 |
Family
ID=65057304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811135545.8A Active CN109244208B (zh) | 2018-09-27 | 2018-09-27 | 一种高压led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244208B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190158A (zh) * | 2019-03-11 | 2019-08-30 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制备方法 |
| CN110957404A (zh) * | 2019-12-17 | 2020-04-03 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制作方法 |
| CN114267755B (zh) * | 2021-12-17 | 2024-04-16 | 江西乾照光电有限公司 | 一种半导体发光器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187494A (zh) * | 2013-03-21 | 2013-07-03 | 中国科学院半导体研究所 | 高压发光二极管芯片及其制造方法 |
| CN208781882U (zh) * | 2018-09-27 | 2019-04-23 | 佛山市国星半导体技术有限公司 | 一种高压led芯片 |
-
2018
- 2018-09-27 CN CN201811135545.8A patent/CN109244208B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187494A (zh) * | 2013-03-21 | 2013-07-03 | 中国科学院半导体研究所 | 高压发光二极管芯片及其制造方法 |
| CN208781882U (zh) * | 2018-09-27 | 2019-04-23 | 佛山市国星半导体技术有限公司 | 一种高压led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244208A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101488547B (zh) | 一种发光二极管芯片结构及其制造方法 | |
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| US9006768B2 (en) | Light emitting diode having increased light extraction | |
| CN102117821B (zh) | 发光装置 | |
| KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
| TWI472062B (zh) | 半導體發光裝置及其製造方法 | |
| CN103730556B (zh) | 发光二极管芯片及其制作方法 | |
| CN109244208B (zh) | 一种高压led芯片及其制作方法 | |
| WO2021098156A1 (zh) | 倒装led芯片及其制造方法 | |
| JP2013522905A (ja) | 改良型多接合ｌｅｄ | |
| CN103855149A (zh) | 倒装高压发光二极管及其制作方法 | |
| CN107845711A (zh) | 提升电流扩展均匀性的led倒装芯片及其制作方法 | |
| CN104993031B (zh) | 高压倒装led芯片及其制造方法 | |
| WO2018054187A1 (zh) | 一种发光二极管及其制作方法 | |
| KR20070111659A (ko) | 발광 다이오드 제조방법 | |
| KR101246733B1 (ko) | 분할된 전극구조를 갖는 발광다이오드 | |
| CN105633240B (zh) | 一种csp封装芯片结构及制作方法 | |
| TW201306298A (zh) | 半導體發光裝置及其製造方法 | |
| US20150004725A1 (en) | Methods for manufacturing light emitting diode and light emitting device | |
| CN109638125B (zh) | 一种倒装led芯片及其制作方法 | |
| CN102790156A (zh) | 半导体发光结构 | |
| CN115663079A (zh) | 一种发光二极管及其制备方法 | |
| CN208781882U (zh) | 一种高压led芯片 | |
| CN209822673U (zh) | 一种高压led芯片 | |
| CN209859970U (zh) | 一种发光二极管及灯具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |