CN105633240B - 一种csp封装芯片结构及制作方法 - Google Patents
一种csp封装芯片结构及制作方法 Download PDFInfo
- Publication number
- CN105633240B CN105633240B CN201610152153.7A CN201610152153A CN105633240B CN 105633240 B CN105633240 B CN 105633240B CN 201610152153 A CN201610152153 A CN 201610152153A CN 105633240 B CN105633240 B CN 105633240B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- electrode
- slope
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 8
- 239000000843 powder Substances 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000000007 visual effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 229910002601 GaN Inorganic materials 0.000 description 59
- 239000010408 film Substances 0.000 description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- -1 nickel gold Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开一种CSP封装芯片结构，包括外延层、导电层、P电极、N电极和基板；外延层由依次形成的N‑GaN、有源发光层及P‑GaN构成；导电层形成在P‑GaN上，导电层上形成P电极；有源发光层及P‑GaN的外侧壁上形成第一斜坡，第一斜坡上形成绝缘层，绝缘层部分延伸至导电层表面；N‑GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P‑GaN及导电层绝缘；P电极及N电极分别与基板键合。本发明还公开一种CSP封装芯片结构制作方法。本发明可以进一步减少发光面积损失，进一步提高发光效率，从而在同等芯片面积下增加芯片发光层面积。
Description
技术领域
本发明涉及LED技术领域，尤其是指一种CSP封装芯片结构及制作方法。
背景技术
现有技术中，GaN基发光二极管结构分为正装结构、垂直结构以及正装结构。其中，正装结构芯片通过干法蚀刻的方式裸露N型氮化镓层，然后在P型氮化镓上形成透明导电层，最后使用镍金等金属制作P/N电极，形成电流通路发光；垂直结构芯片通过使用导电沉底或者衬底转移等方式形成导电的沉底层，使P/N电极分别位于芯片上下两个面；倒装结构芯片制作流程与正装类似，只是透明导电层由反射金属层或者透明导电层加反射层形成，光由芯片的蓝宝石衬底面出射。
随着LED芯片功率的上升，对于芯片的散热需求越来越高，倒装结构逐渐成为功率型芯片的主流结构。芯片结构中影响芯片发光效率的主因是芯片发光层的面积在整个芯片面积上的占比。倒装芯片结构都需要使用干法蚀刻的方式蚀刻裸露出N型氮化镓，不可避免的造成芯片发光面积损失。现有技术中公开利用N型氮化镓侧壁制作N电极接触金属，但都未提出明确可控面积的侧壁绝缘层制作方法。
公开号为CN104269471A公开一种全角度侧壁反射电极的LED芯片及其制作方法。其全角度侧壁反射电极的LED芯片的P-GaN和量子阱层的侧壁设有斜坡，在斜坡上形成钝化层，接着在斜坡上形成N电极，N电极同时和N-GaN平面接触。其N电极焊盘直接形成于P-GaN和钝化层之上，虽然可以部分减小发光面积的损失，然而，N电极同时与N-GaN平面接触，依然损失部分发光面积，发光效率有待进一步提高。
发明内容
本发明的目的在于提供一种CSP封装芯片结构及制作方法，以进一步减少发光面积损失，进一步提高发光效率，从而在同等芯片面积下增加芯片发光层面积。
为达成上述目的，本发明的解决方案为：
一种CSP封装芯片结构，包括外延层、导电层、P电极、N电极和基板；外延层由依次形成的N-GaN、有源发光层及P-GaN构成；导电层形成在P-GaN上，导电层上形成P电极；有源发光层及P-GaN的外侧壁上形成第一斜坡，第一斜坡上形成绝缘层，绝缘层部分延伸至导电层表面；N-GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P-GaN及导电层绝缘；P电极及N电极分别与基板键合。
进一步，在N-GaN上形成荧光粉层。
进一步，所述导电层为金属反射层。
进一步，所述金属反射层上形成金属基膜层，P电极形成在金属基膜层上。
进一步，所述金属基薄膜层为银、铝或金，设置为单层或多层结构。
进一步，所述金属反射层为银、钛、铝、铬、铟、锡、金及其合金，设置为单层或多层结构。
进一步，所述导电层为透明导电层。
一种CSP封装芯片结构制作方法，包括以下步骤：
一，提供衬底；
二，在衬底上形成外延层，外延层依次由N-GaN、有源发光层及P-GaN构成；
三，蚀刻有源发光层和P-GaN的外侧壁形成第一斜坡；
四，在P-GaN上形成导电层；
五，在第一斜坡上形成绝缘层并部分延伸至导电层表面；
六，蚀刻N-GaN外侧壁形成第二斜坡，在第二斜坡上形成N电极，在导电层上形成P电极；
七，将N电极与P电极与基板键合；
八，激光剥离衬底；
九，切割成独立器件。
进一步，还包括激光剥离衬底后在N-GaN上喷涂荧光粉及保护胶层。
进一步，所述导电层为金属反射层。
进一步，在绝缘层延伸至导电层表面部分蚀刻图形，绝缘层蚀刻图形部分上形成金属基膜层，金属基膜层与金属反射层电连接；然后在金属基膜层上形成二次布线绝缘层并部分裸露金属基膜层，P电极形成在裸露的金属基膜层上。
进一步，所述导电层为透明导电层。
采用上述方案后，本发明N-GaN的外侧壁形成第二斜坡，N电极形成在第二斜坡上并借助绝缘层与有源发光层、P-GaN及导电层绝缘，使得N电极无需与N-GaN平面接触，而是形成在N-GaN外侧壁的斜坡上，进一步减少发光面积损失，提高发光效率，从而在同等芯片面积下增加芯片发光层面积。
同时，本发明CSP封装芯片结构制作方法中，一次蚀刻在有源发光层和P-GaN的外侧壁形成第一斜坡，在第一斜坡上形成绝缘层，通过控制第一斜坡的倾斜角度，使得侧壁绝缘层的面积可以控制；二次蚀刻在N-GaN外侧壁形成第二斜坡，在第二斜坡上形成N电极，通过控制第二斜坡的倾斜角度，使得可以控制N-GaN第二斜坡的面积，实现芯片电压优化。
附图说明
图1是本发明实施例一的结构示意图；
图2a至图2g是本发明实施例一的制作工艺图；
图3是本发明实施例一的结构示意图；
图4a至图4k是本发明实施例一的制作工艺图。
标号说明
衬底1 外延层2
N-GaN 21 第二斜坡211
N欧姆接触金属212 荧光粉及保护胶层213
有源发光层22 P-GaN 23
第一斜坡24 导电层3
金属反射层31 绝缘层4
N电极51 P电极52
基板6 金属基膜层7
二次布线绝缘层8。
具体实施方式
以下结合附图及具体实施例对本发明做详细描述。
参阅图1至图2g所示，本发明揭示的一种CSP封装芯片结构实施例一，包括外延层2、导电层3、绝缘层4、N电极51、P电极52和基板6。
如图1所示，外延层2由依次形成的N-GaN 21、有源发光层22及P-GaN 23构成。导电层3形成在P-GaN 23上，导电层3上形成P电极52；本实施例中，所述导电层3为金属反射层31，形成倒装芯片。所述金属反射层31为银、钛、铝、铬、铟、锡、金及其合金，设置为单层或多层结构。
有源发光层22及P-GaN 23的外侧壁上形成第一斜坡24，第一斜坡24上形成绝缘层4，绝缘层4部分延伸至导电层3表面。N-GaN 21的外侧壁形成第二斜坡211，N电极51形成在第二斜坡211上并借助绝缘层4与有源发光层22、P-GaN 23及导电层3绝缘，N电极51借助N欧姆接触金属212与N-GaN 21连接。P电极52及N电极51分别与基板6键合。在N-GaN 21上喷涂荧光粉及保护胶层213。
一种CSP封装芯片结构制作方法，包括以下步骤：
一，提供衬底1，可以为蓝宝石衬底。
二，如图2a所示，在衬底1上形成外延层2，外延层2依次由N-GaN 21、有源发光层22及P-GaN 23构成。
三，如图2b所示，蚀刻有源发光层22和P-GaN 23的外侧壁形成第一斜坡24。
四，如图2c所示，在P-GaN 23上形成导电层3，本实施例中，所述导电层3为金属反射层31。
五，如图2d所示，在第一斜坡24上形成绝缘层4并部分延伸至导电层3表面。
六，如图2e所示，蚀刻N-GaN 21外侧壁形成第二斜坡211，并在第二斜坡211上形成N欧姆接触金属212，如图2f所示，在第二斜坡211上形成N电极51，N电极51借助N欧姆接触金属212与N-GaN 21连接，在导电层3上形成P电极52，如图2g所示。
七，如图1所示，将N电极51与P电极52与基板6键合。
八，激光剥离衬底1；本实施例中，还包括激光剥离衬底1后在N-GaN 21上喷涂荧光粉及保护胶层213。
九，切割成独立器件，如图1所示。
如图3至图4k所示，本发明揭示的一种CSP封装芯片结构实施例二，包括外延层2、导电层3、绝缘层4、N电极51、P电极52和基板6。
外延层2由依次形成的N-GaN 21、有源发光层22及P-GaN 23构成。导电层3形成在P-GaN 23上，本实施例中，所述导电层3为金属反射层31，形成倒装芯片。
有源发光层22及P-GaN 23的外侧壁上形成第一斜坡24，第一斜坡24上形成绝缘层4，绝缘层4部分延伸至导电层3表面；在绝缘层4延伸至导电层3表面部分蚀刻图形，绝缘层4蚀刻图形部分上形成金属基膜层7，金属基膜层7与金属反射层31电连接；然后在金属基膜层7上形成二次布线绝缘层8并部分裸露金属基膜层7，P电极52形成在裸露的金属基膜层7上。金属基薄膜层7为银、铝或金，设置为单层或多层结构。
N-GaN21的外侧壁形成第二斜坡211，N电极51形成在第二斜坡211上并借助绝缘层4和二次布线绝缘层8与有源发光层22、P-GaN 23及导电层3绝缘。P电极52及N电极51分别与基板6键合。同时在N-GaN 21上喷涂荧光粉及保护胶层213。
一种一种CSP封装芯片结构制作方法，包括以下步骤：
一，提供衬底1。
二，如图4a所示，在衬底1上形成外延层2，外延层2依次由N-GaN 21、有源发光层22及P-GaN 23构成。
三，如图4b所示，蚀刻有源发光层22和P-GaN 23的外侧壁形成第一斜坡24。
四，如图4c所示，在P-GaN 23上形成导电层3；本实施例中，所述导电层3为金属反射层31。
五，如图4d所示，在第一斜坡24上形成绝缘层4并部分延伸至导电层3表面；在绝缘层4延伸至导电层3表面部分蚀刻图形，绝缘层4蚀刻图形部分上形成金属基膜层7，如图4e所示,金属基膜层7与金属反射层31电连接；如图4f所示，然后在金属基膜层7上形成二次布线绝缘层8并部分裸露金属基膜层7，P电极52形成在裸露的金属基膜层7上。
六，如图4g所示，蚀刻N-GaN 21外侧壁形成第二斜坡211，在第二斜坡211上形成N电极51，N电极51借助N欧姆接触金属212与N-GaN 21连接，在导电层3上形成P电极52。
七，如图4h所示，将N电极51与P电极52与基板6键合。
八，如图4i所示，激光剥离衬底1；本实施例中，还包括激光剥离衬底1后在N-GaN21上喷涂荧光粉及保护胶层213。
九，切割成独立器件，如图4k及图3所示。
上述实施例一和实施例二的导电层3为金属反射层31，所述导电层3也可以为透明导电层，形成正装芯片。
以上所述仅为本发明的优选实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。
Claims (5)
1.一种CSP封装芯片结构制作方法，其特征在于：包括以下步骤：
一，提供衬底；
二，在衬底上形成外延层，外延层依次由N-GaN、有源发光层及P-GaN构成；
三，蚀刻有源发光层和P-GaN的外侧壁形成第一斜坡；
四，在P-GaN上形成导电层；
五，在第一斜坡上形成绝缘层并部分延伸至导电层表面；
六，蚀刻N-GaN外侧壁形成第二斜坡，并在第二斜坡上形成N欧姆接触金属，在第二斜坡上形成N电极，且N电极借助N欧姆接触金属与N-GaN连接，在导电层上形成P电极；
七，将N电极与P电极与基板键合；
八，激光剥离衬底；
九，切割成独立器件。
2.如权利要求1所述的一种CSP封装芯片结构制作方法，其特征在于：还包括激光剥离衬底后在N-GaN上喷涂荧光粉及保护胶层。
3.如权利要求1所述的一种CSP封装芯片结构制作方法，其特征在于：所述导电层为金属反射层。
4.如权利要求3所述的一种CSP封装芯片结构制作方法，其特征在于：在绝缘层延伸至导电层表面部分蚀刻图形，绝缘层蚀刻图形部分上形成金属基膜层，金属基膜层与金属反射层电连接；然后在金属基膜层上形成二次布线绝缘层并部分裸露金属基膜层，P电极形成在裸露的金属基膜层上。
5.如权利要求1所述的一种CSP封装芯片结构制作方法，其特征在于:所述导电层为透明导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610152153.7A CN105633240B (zh) | 2016-03-17 | 2016-03-17 | 一种csp封装芯片结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610152153.7A CN105633240B (zh) | 2016-03-17 | 2016-03-17 | 一种csp封装芯片结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633240A CN105633240A (zh) | 2016-06-01 |
| CN105633240B true CN105633240B (zh) | 2018-06-08 |
Family
ID=56047973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610152153.7A Active CN105633240B (zh) | 2016-03-17 | 2016-03-17 | 一种csp封装芯片结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633240B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331679A (zh) * | 2017-07-05 | 2017-11-07 | 广东工业大学 | 一种csp封装的高压led芯片结构及制作方法 |
| CN108155273A (zh) * | 2018-01-31 | 2018-06-12 | 江苏新广联科技股份有限公司 | 增加led倒装芯片发光面积的结构和制作方法 |
| CN114188462A (zh) * | 2021-11-30 | 2022-03-15 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576886A (zh) * | 2015-01-07 | 2015-04-29 | 沈光地 | 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037296A (zh) * | 2013-03-07 | 2014-09-10 | 百士杰企业有限公司 | 发光元件及其制作方法 |
| KR20150139194A (ko) * | 2014-06-03 | 2015-12-11 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
| CN104993024A (zh) * | 2015-06-19 | 2015-10-21 | 圆融光电科技股份有限公司 | 发光二极管芯片及其制作方法和封装方法 |
| CN205428988U (zh) * | 2016-03-17 | 2016-08-03 | 厦门乾照光电股份有限公司 | 一种csp封装芯片结构 |
-
2016
- 2016-03-17 CN CN201610152153.7A patent/CN105633240B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576886A (zh) * | 2015-01-07 | 2015-04-29 | 沈光地 | 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633240A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102132429B (zh) | 串联分段式发光二极管 | |
| US10586895B2 (en) | Light-emitting diode chip having a plurality of indentations | |
| CN104409466B (zh) | 倒装高压发光器件及其制作方法 | |
| CN102683534A (zh) | 垂直式交流发光二极管器件及其制作方法 | |
| CN104409585B (zh) | 一种垂直led结构及其制作方法 | |
| JP2011510493A (ja) | Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法 | |
| CN103855149A (zh) | 倒装高压发光二极管及其制作方法 | |
| CN109244208B (zh) | 一种高压led芯片及其制作方法 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| CN106784173B (zh) | 具有电容结构的led芯片及其制备方法 | |
| CN105633240B (zh) | 一种csp封装芯片结构及制作方法 | |
| CN106981550A (zh) | 一种易封装易散热倒装高压led芯片 | |
| CN104993031B (zh) | 高压倒装led芯片及其制造方法 | |
| CN110021691A (zh) | 一种半导体发光器件 | |
| CN109891610A (zh) | 一种发光二极管元件及其制作方法 | |
| CN108155273A (zh) | 增加led倒装芯片发光面积的结构和制作方法 | |
| CN105655458B (zh) | 一种增加发光面积led芯片结构及制作方法 | |
| CN102332518A (zh) | 具有互补电极层的发光半导体器件及其制造方法 | |
| CN210182405U (zh) | 一种倒装led芯片及发光二极管 | |
| CN208781882U (zh) | 一种高压led芯片 | |
| CN103456853A (zh) | 一种白光led芯片及其生产方法 | |
| CN205428988U (zh) | 一种csp封装芯片结构 | |
| CN207938634U (zh) | 增加led倒装芯片发光面积的结构 | |
| CN203503689U (zh) | 覆晶式led芯片 | |
| CN102569583B (zh) | 基于陶瓷基板的发光器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |