CN207938634U - 增加led倒装芯片发光面积的结构 - Google Patents
增加led倒装芯片发光面积的结构 Download PDFInfo
- Publication number
- CN207938634U CN207938634U CN201820166445.0U CN201820166445U CN207938634U CN 207938634 U CN207938634 U CN 207938634U CN 201820166445 U CN201820166445 U CN 201820166445U CN 207938634 U CN207938634 U CN 207938634U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- chip
- type gan
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 238000005553 drilling Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 83
- 229910002601 GaN Inorganic materials 0.000 description 51
- 238000000034 method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本实用新型提供一种增加LED倒装芯片发光面积的结构，包括透光的衬底，在衬底上生长有GaN外延层，GaN外延层包括自下而上形成的N型GaN层，量子阱发光层，P型GaN层；P型GaN层上设有透明导电层；芯片至少一侧的N型GaN层上形成有N型台面；芯片最外圈刻蚀形成GaN深沟；在芯片的正面和除衬底之外的侧面设有绝缘钝化层；在绝缘钝化层设置开孔，包括位于透明导电层表面的顶部开孔、以及从N型台面正面边缘延伸至N型GaN层侧面的侧部开孔；在顶部开孔设有P电极，在侧部开孔设有N电极；P电极与透明导电层正面接触，N电极与N型台面的正面边缘部分和N型GaN层侧面接触。本实用新型能够保证N电极接触面积的情况下增加芯片发光面积。
Description
技术领域
本实用新型涉及一种LED芯片，尤其是一种增加LED倒装芯片发光面积的结构和相应的制作方法。
背景技术
近年来，氮化镓（GaN）基发光二极管（LED）成为最受重视的光源技术，目前在芯片领域，倒装芯片技术正异军突起，特别在中大功率户内外照明的应用市场上很受欢迎。与正装芯片相比，LED倒装芯片具有低电压、高亮度、高可靠性、高饱和电流密度等特点，具有极佳的发展前景。
典型的LED倒装芯片示意图见图1。一般来说，LED倒装芯片结构自下而上主要包括：蓝宝石衬底1，N型GaN层2，量子阱发光层3，P型GaN层4，透明导电层5，金属接触电极（P电极7和N电极8）。其中，N型GaN层2，量子阱发光层，P型GaN层4属于GaN外延层，透明导电层5的作用是和P型GaN层4形成欧姆接触，通常的材料是ITO。P、N电极分别是芯片的正、负极，需要说明的是，图1的中金属接触电极（P、N电极）仅是简易示意图，实际制作的电极出于封装焊接的考虑，会使用更大的尺寸和复杂的多层重叠结构。但不管如何设计，电极与芯片的接触导通位置都是：P电极与透明导电层正面接触，N电极与N型GaN层2正面接触。另外，为了避免焊接时，焊接金属接触芯片侧面导致芯片短路，倒装芯片在制作时，通常会通过深沟刻蚀工艺，将芯片最外围的GaN刻蚀掉一圈直至到蓝宝石衬底暴露，然后制作一层绝缘钝化层6，将芯片的侧面和正面保护起来，仅露出用于导电的电极部分。
倒装芯片使用时正面向下，电极与下面的封装基板焊接，光从GaN外延层发出后，经反射层反射后从蓝宝石面出射。此倒装芯片结构可适用于各种GaN基LED芯片，包括绿光、蓝光、紫光及紫外芯片。
很明显的，典型的LED倒装芯片，它的发光面积受到两部分影响，第一个是为了避免封装短路而制作的深沟刻蚀，第二个是为了设置N电极的N型GaN层N型台面。一般情况，深沟刻蚀必须保留，其尺寸影响一般固定在5-10微米。而N型GaN层N型台面的尺寸，受电极设计的影响而定，在同一芯片中的不同位置，其尺寸也不一而定，一般来讲，应该在20-60微米不等。可见，N型台面（或N接触电极）的设计，直接影响芯片的发光面积。如果N型台面太大，N电极过大，芯片发光面积变小，芯片的亮度明显下降。如果N型台面太小，N电极接触过小，则芯片的电压则明显升高。
因此，如何在保证N电极接触面积的前提下，尽量减少N型台面，增加发光面积，是关系到LED倒装芯片最终亮度和使用电压的关键问题。
发明内容
本实用新型的目的在于克服现有技术中存在的不足，提供一种增加LED倒装芯片发光面积的结构，以及制作方法，能够保证N电极接触面积的情况下增加芯片发光面积。本实用新型采用的技术方案是：
一种增加LED倒装芯片发光面积的制作方法，包括以下步骤：
步骤S1，提供透光的衬底，首先在衬底上完成GaN外延层生长，GaN外延层包括自下而上形成的N型GaN层，量子阱发光层，P型GaN层；然后在P型GaN层上制备透明导电层；
步骤S2，通过光刻和刻蚀工艺，至少将芯片一侧的N型GaN层暴露，形成N型台面；
步骤S3，通过光刻和刻蚀工艺，在芯片最外圈刻蚀GaN深沟，将最外圈的GaN深沟刻蚀到衬底暴露；
步骤S4，通过镀膜工艺，在芯片的正面和除衬底之外的侧面沉积一层绝缘钝化层；
步骤S5，通过光刻和刻蚀工艺，在绝缘钝化层设置开孔，包括位于透明导电层表面的顶部开孔、以及从N型台面正面边缘延伸至N型GaN层侧面的侧部开孔；
步骤S6，通过光刻和剥离工艺，在绝缘钝化层开孔位置沉积金属接触电极；金属接触电极包括沉积在顶部开孔的P电极和沉积在侧部开孔的N电极；P电极与透明导电层正面接触，N电极与N型台面的正面边缘部分和N型GaN层侧面接触。
可选地，所述步骤S2和步骤S3互调。
进一步地，绝缘钝化层的材料是SiO2，Si3N4或DBR多层结构。
进一步地，衬底采用蓝宝石衬底。
上述工艺所形成的一种增加LED倒装芯片发光面积的结构，包括透光的衬底，在衬底上生长有GaN外延层，GaN外延层包括自下而上形成的N型GaN层，量子阱发光层，P型GaN层；P型GaN层上设有透明导电层；其主要改进之处在于，
芯片至少一侧的N型GaN层上形成有N型台面；芯片最外圈刻蚀形成GaN深沟，所述GaN深沟延至衬底；
在芯片的正面和除衬底之外的侧面设有绝缘钝化层；在绝缘钝化层设置开孔，包括位于透明导电层表面的顶部开孔、以及从N型台面正面边缘延伸至N型GaN层侧面的侧部开孔；
在顶部开孔设有P电极，在侧部开孔设有N电极；P电极与透明导电层正面接触，N电极与N型台面的正面边缘部分和N型GaN层侧面接触。
进一步地，绝缘钝化层兼作反射层。
进一步地，绝缘钝化层的材料是SiO2，Si3N4或DBR多层结构。
进一步地，芯片两侧的N型GaN层上均形成有N型台面。
进一步地，衬底采用蓝宝石衬底。
本实用新型的优点在于：本实用新型相比传统倒装芯片结构，减少了倒装芯片制程中的N型台面正面面积，充分利用N型GaN层的侧面；通过将N电极设置在N型台面部分正面和N型GaN层侧面，既保证了N电极的接触面积，又增大了芯片发光面积，从而最终提升芯片亮度，并维持使用电压不升高。
本实用新型的技术工艺简便易行，为提高倒装芯片的光效提供了一种新的技术方案，对GaN倒装芯片提高出光效率和芯片寿命提供一种切实可行的方案。
附图说明
图1为现有技术中的LED倒装芯片结构。
图2为本实用新型实施例中生长GaN外延层、制备透明导电层示意图。
图3为本实用新型实施例中在N型GaN层形成N型台面示意图。
图4为本实用新型实施例中芯片最外圈刻蚀GaN深沟示意图。
图5为本实用新型实施例中沉积绝缘钝化层示意图。
图6为本实用新型实施例中在绝缘钝化层设置开孔示意图。
图7为本实用新型实施例中制作金属接触电极示意图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
本实施例提出的一种增加LED倒装芯片发光面积的制作方法，包括以下步骤：
步骤S1，如图2所示，提供蓝宝石衬底1，首先在蓝宝石衬底1上完成GaN外延层生长，GaN外延层包括自下而上的N型GaN层2，量子阱发光层3，P型GaN层4；其中，量子阱发光层3为多层GaN结构；
在P型GaN层4上制备透明导电层5；
步骤S2，如图3所示，通过光刻和刻蚀工艺，至少将芯片一侧的N型GaN层2暴露，形成N型台面201；
此步骤中，也可以将芯片两侧的N型GaN层2均暴露，两侧均形成N型台面201；
步骤S3，如图4所示，通过光刻和刻蚀工艺，在芯片最外圈刻蚀GaN深沟202，将最外圈的GaN深沟202刻蚀到蓝宝石衬底1暴露；
步骤S4，如图5所示，通过镀膜工艺，在芯片的正面和除衬底1之外的侧面沉积一层绝缘钝化层6，该绝缘钝化层6的材料可以是SiO2，Si3N4或DBR多层结构；
本例中，绝缘钝化层6兼作反射层；
步骤S5，如图6所示，通过光刻和刻蚀工艺，在绝缘钝化层6设置开孔，包括位于透明导电层5表面的顶部开孔601、以及从N型台面201正面边缘延伸至N型GaN层2侧面的侧部开孔602，为电极接触留出位置；
步骤S6，如图7所示，通过光刻和剥离工艺，在绝缘钝化层6开孔位置沉积金属接触电极；光刻和剥离工艺可以形成金属图形；金属接触电极包括沉积在顶部开孔601的P电极7和沉积在侧部开孔602的N电极8；P电极7与透明导电层5正面接触，N电极8与N型台面201的正面边缘部分和N型GaN层2侧面接触；
图7中N电极8的数量是2个，实际上N电极8可以是1个或者多个，不影响使用效果；
需要说明的是，以上工艺步骤为说明整个流程而设。实际上，部分工艺步骤可以调换顺序而不影响最终效果。比如步骤S2和步骤S3可以互调；
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (5)
1.一种增加LED倒装芯片发光面积的结构，包括透光的衬底(1)，在衬底(1)上生长有GaN外延层，GaN外延层包括自下而上形成的N型GaN层(2)，量子阱发光层(3)，P型GaN层(4)；P型GaN层(4)上设有透明导电层(5)；其特征在于，
芯片至少一侧的N型GaN层(2)上形成有N型台面(201)；芯片最外圈刻蚀形成GaN深沟(202)，所述GaN深沟(202)延至衬底(1)；
在芯片的正面和除衬底(1)之外的侧面设有绝缘钝化层(6)；在绝缘钝化层(6)设置开孔，包括位于透明导电层(5)表面的顶部开孔(601)、以及从N型台面(201)正面边缘延伸至N型GaN层(2)侧面的侧部开孔(602)；
在顶部开孔(601)设有P电极(7)，在侧部开孔(602)设有N电极(8)；P电极(7)与透明导电层(5)正面接触，N电极(8)与N型台面(201)的正面边缘部分和N型GaN层(2)侧面接触。
2.如权利要求1所述的增加LED倒装芯片发光面积的结构，其特征在于，
绝缘钝化层(6)兼作反射层。
3.如权利要求1所述的增加LED倒装芯片发光面积的结构，其特征在于，
绝缘钝化层(6)的材料是SiO2，Si3N4或DBR多层结构。
4.如权利要求1所述的增加LED倒装芯片发光面积的结构，其特征在于，
芯片两侧的N型GaN层(2)上均形成有N型台面(201)。
5.如权利要求1所述的增加LED倒装芯片发光面积的结构，其特征在于，
衬底(1)采用蓝宝石衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820166445.0U CN207938634U (zh) | 2018-01-31 | 2018-01-31 | 增加led倒装芯片发光面积的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820166445.0U CN207938634U (zh) | 2018-01-31 | 2018-01-31 | 增加led倒装芯片发光面积的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207938634U true CN207938634U (zh) | 2018-10-02 |
Family
ID=63650789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820166445.0U Expired - Fee Related CN207938634U (zh) | 2018-01-31 | 2018-01-31 | 增加led倒装芯片发光面积的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207938634U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155273A (zh) * | 2018-01-31 | 2018-06-12 | 江苏新广联科技股份有限公司 | 增加led倒装芯片发光面积的结构和制作方法 |
-
2018
- 2018-01-31 CN CN201820166445.0U patent/CN207938634U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155273A (zh) * | 2018-01-31 | 2018-06-12 | 江苏新广联科技股份有限公司 | 增加led倒装芯片发光面积的结构和制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280772B (zh) | 发光二极管及其制造方法 | |
| CN101859861A (zh) | 具有双反射层的氮化镓基倒装发光二极管及其制备方法 | |
| CN101488547A (zh) | 一种发光二极管芯片结构及其制造方法 | |
| WO2014036803A1 (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
| CN107845711A (zh) | 提升电流扩展均匀性的led倒装芯片及其制作方法 | |
| JP3068914U (ja) | フリップ―チップ発光デバイス | |
| WO2021119906A1 (zh) | 一种发光二极管 | |
| CN205488192U (zh) | 氮化镓基倒装led芯片 | |
| CN105633238B (zh) | 一种倒装led芯片及其制造方法 | |
| CN104285307A (zh) | 高效发光二极管及其制造方法 | |
| CN209374473U (zh) | 一种半导体发光元件 | |
| CN108155273A (zh) | 增加led倒装芯片发光面积的结构和制作方法 | |
| CN103811608B (zh) | 一种发光二极管的制造方法 | |
| CN207938634U (zh) | 增加led倒装芯片发光面积的结构 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN105633240B (zh) | 一种csp封装芯片结构及制作方法 | |
| CN202855792U (zh) | 覆晶式的发光二极管 | |
| KR20120048413A (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN102790156B (zh) | 半导体发光结构 | |
| CN214313229U (zh) | 倒装led芯片 | |
| CN104638077A (zh) | 一种光输出增强的发光器件及其制备方法 | |
| CN109638125B (zh) | 一种倒装led芯片及其制作方法 | |
| CN212750918U (zh) | 倒装led芯片 | |
| CN103594589B (zh) | 一种发光二极管 | |
| CN204102928U (zh) | 一种出光效率高的倒装led芯片、及其led器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181002 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |