KR20120048413A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20120048413A
KR20120048413A KR1020100110031A KR20100110031A KR20120048413A KR 20120048413 A KR20120048413 A KR 20120048413A KR 1020100110031 A KR1020100110031 A KR 1020100110031A KR 20100110031 A KR20100110031 A KR 20100110031A KR 20120048413 A KR20120048413 A KR 20120048413A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
light
emitting device
semiconductor layer
Prior art date
Application number
KR1020100110031A
Other languages
English (en)
Other versions
KR101734550B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100110031A priority Critical patent/KR101734550B1/ko
Publication of KR20120048413A publication Critical patent/KR20120048413A/ko
Application granted granted Critical
Publication of KR101734550B1 publication Critical patent/KR101734550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 실시예에 따른 발광 소자는, 기판; 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 배치되는 투광층; 및 상기 제1 도전형 반도체층에 전기적으로 연결되는 전극을 포함한다. 상기 발광 구조층 상에 위치한 상기 투광층의 제1 면의 모서리와 상기 제1 면에 대응하는 상기 투광층의 제2 면의 모서리를 연결하는 상기 투광층의 측면이 상기 제1 면에 대하여 경사지게 형성된다.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
본 기재는 발광 소자 빛 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.
실시예는 효율을 향상할 수 있는 발광 소자 및 발광 소자 패키지를 제공하고자 한다.
본 실시예에 따른 발광 소자는, 기판; 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 배치되는 투광층; 및 상기 제1 도전형 반도체층에 전기적으로 연결되는 전극을 포함한다. 상기 발광 구조층 상에 위치한 상기 투광층의 제1 면의 모서리와 상기 제1 면에 대응하는 상기 투광층의 제2 면의 모서리를 연결하는 상기 투광층의 측면이 상기 제1 면에 대하여 경사지게 형성된다.
본 실시예에 따른 발광 소자 패키지는, 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 패키지 몸체 상에 배치되어 상기 제1 전극층 및 상기 제2 전극층에 전기적으로 연결되는 발광 소자를 포함한다. 상기 발광 소자는, 기판; 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 배치되는 투광층; 및 상기 제1 도전형 반도체층에 전기적으로 연결되는 전극을 포함한다. 상기 발광 구조층 상에 위치한 상기 투광층의 제1 면의 모서리와 상기 제1 면에 대응하는 상기 투광층의 제2 면의 모서리를 연결하는 상기 투광층의 측면이 상기 제1 면에 대하여 경사지게 형성된다.
실시예에 따르면, 일정 두께를 가지는 투광층을 발광 구조층 상에 형성하여 발광 구조층에서 생성된 빛이 수직 방향으로 집중되는 것을 방지할 수 있다. 이에 의해 빛이 수직 방향으로 집중될 경우 발생할 수 있는 효율 저하 및 형광체 열화(degradation) 등의 현상을 효과적으로 방지할 수 있다.
이때, 투광층의 측면을 경사지게 형성하고 이 측면에 광 추출 패턴을 형성하여, 측면 방향의 빛을 좀더 골고루 퍼질 수 있도록 할 수 있다. 이에 의하여 이에 의하여 측면 발광을 좀더 증가시켜 측면 발광 효율을 향상시킬 수 있고, 발광 효율을 극대화할 수 있다.
이러한 투광층의 굴절률을 발광 구조층의 굴절률보다 크고 몰딩 부재의 굴절률보다 작게 하여 광 추출 효율을 향상할 수 있다. 그리고 이러한 투광층에 의하여 발광 구조층과 형광체를 이격시켜 효율을 좀더 향상할 수 있다.
도 1은 제1 실시예에 따른 발광 소자의 단면도이다.
도 2 내지 도 14는 실시예에 따른 발광 소자의 제조 방법의 단계들을 도시한 단면도들이다.
도 15는 제1 실시예의 일 변형예에 따른 발광 소자의 단면도이다.
도 16는 제1 실시예의 다른 변형예에 따른 발광 소자의 단면도이다.
도 17은 제2 실시예에 따른 발광 소자의 단면도이다.
도 18은 제3 실시예에 따른 발광 소자의 단면도이다.
도 19는 제3 실시예의 일 변형예에 따른 발광 소자의 단면도이다.
도 20는 제3 실시예의 다른 변형예에 따른 발광 소자의 단면도이다.
도 21은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 22는 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다.
도 23은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1은 제1 실시예에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자(100)는, 전도성 지지 기판(175), 상기 전도성 지지 기판(175) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 전극(115) 및 투광층(190)을 포함한다. 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 제1 및 제2 도전형 반도체층(110, 130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
전도성 지지 기판(175)과 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹층(150), 전류 차단층(current blocking layer, CBL)(145), 보호 부재(140) 등이 위치할 수 있고, 발광 구조층(135)의 측면으로 패시베이션층(180)이 형성될 수 있다. 이에 대하여 좀더 상세하게 설명하면 다음과 같다.
전도성 지지 기판(175)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 전도성 지지 기판(175)은 전도성 물질 또는 반도체 물질을 포함할 수 있다. 예를 들어, 전도성 지지 기판(175)이 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전도성 지지 기판(175) 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.
이러한 전도성 지지 기판(175)은 도금 방식으로 형성되거나 또는 시트 형태로 접착될 수 있으며, 이에 한정되지는 않는다.
전도성 지지 기판(175)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 발광 소자(100)의 설계에 따라 달라질 수 있다.
이러한 전도성 지지 기판(175) 상에 접합층(170)이 형성될 수 있다. 접합층(170)은 본딩층으로서, 반사층(160)과 보호 부재(140) 아래에 형성될 수 있다. 접합층(170)은 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어, 반사층(160), 오믹층(150) 및 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다.
접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
이러한 접합층(170) 상에는 반사층(160)이 형성될 수 있다. 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.
예를 들어, 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.
반사층(160) 상에 오믹층(150)이 형성될 수 있다. 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, In, Zn, Sn, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.
이와 같이 실시예에서는 반사층(160)의 상면이 오믹층(150)과 접촉하는 것을 예시하였다. 그러나 반사층(160)이 보호 부재(140), 전류 차단층(145) 또는 발광 구조층(135)과 접촉하는 것도 가능하다.
이러한 오믹층(150)과 제2 도전형의 반도체층(130) 사이에는 전류 차단층(145)이 형성될 수 있다. 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다.
전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 전도성 지지 기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
전류 차단층(145)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
이와 같이 오믹층(150)이 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 오믹층(150)과 전류 차단층(145)이 서로 이격되어 배치되거나, 오믹층(150)이 전류 차단층(145)의 측면에만 접촉할 수도 있다. 또는, 전류 차단층(145)이 반사층(160)과 오믹층(150) 사이에 형성될 수도 있다.
상술한 접합층(170)의 상면의 둘레 영역에 보호 부재(140)가 형성될 수 있다. 즉, 보호 부재(140)는 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. 보호 부재(140)는 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다.
이러한 보호 부재(140)는 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 그리고 보호 부재(140)가 발광 구조층(135)과 전도성 지지 기판(175) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
또한, 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 접합층(170)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 보호 부재(140)는 이러한 전기적 단락을 방지한다. 이에 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다.
보호 부재(140)는 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다.
그러나 실시예가 이에 한정되는 것은 아니며 보호 부재(140)가 금속으로 이루어질 수도 있으며 이 또한 본 발명의 범위에 속한다.
예를 들어, 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
그리고 오믹층(150) 및 보호 부재(140) 상에 발광 구조층(135)이 형성될 수 있다. 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.
발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 제2 도전형 반도체층(130)이 오믹층(150)과 보호 부재(140) 상에 위치하고, 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.
제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다.
제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 설명에서는 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고 제2 도전형 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.
이러한 발광 구조층(135) 상에 투광층(190)이 형성된다. 이러한 투광층(190)은 투광성을 가지는 물질, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, GaN, ZnO, ITO 등을 포함할 수 있다.
이때, 이러한 투광층(190)은 발광 구조층(135)을 구성하는 물질(일례로, 질화 갈륨(GaN))보다 굴절률이 크고, 이 발광 소자(100)를 몰딩하는 몰딩 부재(도 17의 참조부호 40)보다 굴절률이 작은 물질로 구성될 수 있다. 이에 의해 발광 소자(100)에서 발생된 빛이 외부로 좀더 잘 방출되도록 할 수 있다. 일례로, SiO2의 굴절률이 대략 1.5, Al2O3의 굴절률이 대략 1.7로 상술한 조건을 만족할 수 있다.
본 실시예에서는 일정 두께보다 큰 두께를 가지는 투광층(190)을 발광 구조층(135) 상에 형성하여 발광 구조층(135)에서 생성된 빛이 수직 방향으로 집중되는 것을 방지할 수 있다. 이를 좀더 상세하게 설명하면, 전극(115)과 제2 도전형 반도체층(130)이 수직 방향으로 위치할 경우 빛(특히, 청색 빛)이 발광 소자(135)의 수직 방향으로 집중될 수 있는데, 본 실시예에서는 빛이 투광층(190)을 통과하면서 측면 방향으로 방출될 수 있도록 한다. 이에 의해 빛이 수직 방향으로 집중될 경우 발생할 수 있는 효율 저하 및 형광체 열화(degradation) 등의 현상을 효과적으로 방지할 수 있다.
본 실시예에서는 발광 구조층(135) 상에 위치한 투광층(190)의 제1 면(이하 “하면”)(190a)의 모서리와 제2 면(이하 “상면”)(190b)의 모서리를 연결하는 투광층(190)의 전체적인 측면(190c)이 하면(190a)에 대하여 경사지게 형성될 수 있다. 이러한 경사진 측면(190c)에 의하여 발광 구조층(135)에서 생성된 광이 측면 방향에서 골고루 퍼질 수 있다. 이에 의하여 발광 소자(100)의 측면 발광을 좀더 증가시켜 측면 발광 효율을 향상시킬 수 있고, 발광 효율을 극대화할 수 있다.
이때, 투광층(190)의 측면(190c)과 하면(190a)이 이루는 각도(θ)가 45도 이상이고 90도 미만일 수 있다. 이 각도(θ)가 90도이면 측면(190c)을 경사지게 형성할 수 없고, 90도를 초과하면 투광층(190)의 상면(190b)이 하면(190a)보다 넓어져 구조적 안정성이 저하될 수 있다. 그리고 이 각도(θ)가 45도 미만이면 투광층(190)의 상면(190b)이 좁아져서 발광 구조층(135)의 수직 방향으로 향하는 빛이 방출되는 영역이 지나치게 줄어들어 효율이 저하될 수 있다.
이러한 투광층(190)의 측면(190c)에 제1 광추출 패턴(192)이 형성될 수 있다. 본 실시예에서 제1 광추출 패턴(192)은 계단 형상을 가지면서 형성될 수 있다. 투광층(190)의 측면(190c)에 계단 형상으로 제1 광추출 패턴(192)을 형성하여 측면(190c)을 경사지게 형성하기 용이하게 하면서, 표면에서 전반사되는 빛의 양을 최소화하여 광 추출 효과를 향상하는 효과를 동시에 구현할 수 있다.
그리고 상술한 계단 형상의 제1 광추출 패턴(192)에 의하여 투광층(190)의 측면(190c)의 표면 거칠기가 5000Å 이상일 수 있다. 이보다 표면 거칠기가 작을 경우에는 전반사되는 빛의 양을 최소화하는 효과가 충분하지 않을 수 있다. 그러나 본 실시예가 이러한 수치 범위로 한정되는 것은 않다.
발광 소자(100)의 측면으로 빛을 효과적으로 추출할 수 있도록 투광층(190)의 두께(T1)는 최소한 전극(115)의 두께(T2)보다 클 수 있다. 일례로, 투광층(190)의 두께는 1㎛ 내지 200㎛일 수 있다. 투광층(190)의 두께(T1)가 1㎛ 미만인 경우에는 측면으로 빛을 추출시키는 효과를 충분히 구현하기 어려울 수 있다. 또한, 투광층(190)의 두께(T1)가 증가하면 발광 소자(100)를 일정한 두께로 형성하기 위하여 전도성 지지 기판(175)의 두께를 줄여야 하는데, 일반적으로 전도성 지지 기판(175)의 두께가 줄어들면 발광 효율이 저하될 수 있다. 이를 고려하여 투광층(190)의 두께(T1)를 200㎛ 이하로 하여 전도성 지지 기판(175)을 적절한 두께로 형성할 수 있다.
제1 도전형 반도체층(110) 상에서 투광층(190)이 형성되지 않은 영역에 전극(115)이 위치할 수 있다. 본 실시예에어서는 투광층(190) 내를 관통하면서 형성되어 제1 도전형 반도체층(110)의 일부(정확하게는, 상면의 일부)를 노출하는 홀(107)을 형성하고, 이 홀(107) 내에 전극(115)이 위치한다.
전극(115)의 폭(W2)은 홀(107)의 폭(W1)과 같을 수 있다. 또는, 공정 마진(margine) 등을 고려하여 전극(115)의 폭(W2)을 홀(107)의 폭(W1)보다 작게 형성할 수 있다. 홀(107)의 폭(W1)은 수㎛ 내지 수백㎛일 수 있다. 이러한 홀(107)은, 도면에서와 같이 투광층(190)에서의 폭이 균일할 수 있다. 그러나 이에 한정되는 것은 아니며 제1 도전형 반도체층(110)에 인접하면서 홀(107)의 폭이 감소하는 것도 가능하다.
그리고 전극(115)의 두께(T2)는 0.5nm 내지 50nm의 범위로 형성될 수 있다. 이와 같은 두께(T2)는 발광 구조층(135)에서 형성된 빛이 전극(115)에 의해 흡수되지 않으면서 발광 구조층(135)에 적절하게 전원을 공급할 수 있도록 결정된 것이다.
전극(115)은 전도성이 우수한 금속, 일례로, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 전극(115)은 발광 구조층(135)과의 오믹 컨택을 위하여 발광 구조층(135)에 접하여 형성되는 오믹층과, 이 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다.
발광 구조층(135) 상에서 투광층(190) 및 전극(115)이 형성되지 않은 부분에 패시베이션층(180)이 형성될 수 있다. 즉, 패시베이션층(180)은 제1 도전형 반도체층(110)의 상면과 측면, 그리고 보호 부재(140)의 상면에 형성될 수 있으나, 이로 한정되지는 않는다.
본 실시예에서는 투광층(190)을 형성하여 빛을 측면으로 분산시켜 발광 소자(100)가 탑재된 발광 소자 패키지에서 좀더 넓은 면적의 형광체를 이용할 수 있고, 결과적으로 효율을 향상할 수 있다. 이때, 투광층(190)의 측면(190c)을 경사지게 형성하여 빛이 넓게 퍼질 수 있도록 하여 효율을 좀더 향상할 수 있다.
이하, 도 2 내지 도 14를 참조하여 제1 실시예에 따른 발광 소자(100)의 제조 방법을 상세하게 설명한다. 다만, 앞에서 설명한 내용과 동일 또는 극히 유사한 내용은 생략하거나 간략하게 설명한다.
도 2에 도시한 바와 같이, 성장 기판(101) 상에 발광 구조층(135)을 형성한다.
성장 기판(101)은, 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 성장 기판(101)을 사용할 수 있음은 물론이다.
발광 구조층(135)은 성장 기판(101) 상에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.
이러한 발광 구조층(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.
한편, 발광 구조층(135) 및 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.
이어서, 도 3에 도시한 바와 같이, 발광 구조층(135) 상에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.
이어서, 도 4에 도시한 바와 같이, 제2 도전형 반도체층(130) 상에 전류 차단층(145)을 형성할 수 있다. 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.
도 3 및 도 4에서는 보호 부재(140)과 전류 차단층(145)을 별도의 공정으로 형성하지는 것을 도시하였으나, 보호 부재(140)과 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 제2 도전형 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 보호 부재(140)과 전류 차단층(145)을 동시에 형성할 수 있다.
이어서, 도 5 및 도 6에 도시한 바와 같이, 제2 도전형 반도체층(130) 및 전류차단층(145) 상에 오믹층(150)과 상기 반사층(160)을 차례로 형성할 수 있다.
오믹층(150) 및 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.
이어서, 도 7에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 5의 구조물에 전도성 지지 기판(175)를 접합한다. 접합층(170)은 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다.
상술한 실시예에서는 전도성 지지 기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 접합층(170)을 형성하지 않고 전도성 지지 기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.
이어서, 도 8에 도시한 바와 같이, 성장 기판(101)을 발광 구조층(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 구조물을 뒤집어서 도시하였다.
상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
이어서, 도 9에 도시한 바와 같이, 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
이어서, 도 10에 도시한 바와 같이, 보호 부재(140) 및 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 제1 도전형 반도체층(110)의 상면이 노출되도록 패시베이션층(180)을 선택적으로 제거한다.
이어서, 도 11에 도시한 바와 같이, 도 10의 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다.
칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다. 실시예가 이에 한정되지는 않는다.
이어서, 도 12에 도시한 바와 같이, 패시베이셔층(180)이 형성되지 않은 발광 구조층(135)의 상면에 투광층(190)을 형성한다. 투광층(190)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), 원자층증착(atomic layer deposition, ALD), CVD, PECVD, ALD 등의 방법을 이용하여 형성할 수 있다.
이어서, 도 13에 도시한 바와 같이, 투광층(190)의 측면(190c)을 하면(190a)에 대하여 경사지게 형성하고, 측면(190c)에 계단 형상의 제1 광추출 패턴(192)을 형성한다. 그리고 투광층(190)의 일부를 관통하도록 홀(170)을 형성한다.
단계적인 식각에 의하여 상술한 형상의 투광층(190)을 형성할 수 있다. 일례로, 유도 결합 플라즈마(inductively coupled plasma, ICP) 장비를 이용한 건식 식각 또는 KOH, H2SO4, H3PO4와 같은 에천트를 사용한 습식 식각을 사용할 수 있으나, 실시예가 이에 대해 한정되지는 않는다. 따라서, 도 12 및 도 13과 달리, 홀(107)을 가지는 층을 형성한 후, 이 층보다 작은 면적을 가지며 홀(107)을 가지는 층을 형성하는 것을 반복하여 상술한 형상의 투광층(190)을 형성할 수도 있다.
이어서, 도 14에 도시한 바와 같이, 홀(107)에 의해 노출된 제1 도전형 반도체층(110)의 상면에 전극(115)을 형성할 수 있다. 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다.
본 실시예에서는 칩 분리 공정을 형성한 이후에 투광층(190)을 형성하지만 이에 한정되는 것은 아니다. 투광층(190)을 형성한 후에 칩 분리 공정을 하는 등 다양한 변형이 가능하다.
이하, 도 15 내지 도 20을 참조하여 변형예들 및 다른 실시예들에 따른 발광 소자 및 이의 제조 방법에 대하여 설명한다. 간략하고 명확한 설명을 위하여 제1 실시예와 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다.
도 15는 제1 실시예의 일 변형예에 따른 발광 소자의 단면도이다.
도 15를 참조하면, 본 변형예에서는 전극(115)이 제1 도전형 반도체층(110)의 상면에서 투광층(190)의 외곽으로 위치한다. 따라서, 투광층(190)을 관통하는 별도의 홀(도 14의 참조부호 107)을 형성하는 공정을 생략할 수 있으므로 공정을 단순화할 수 있다.
본 변형에 따른 발광 소자는 홀을 형성하는 공정을 제외하고는 도 2 내지 도 12, 그리고 도 14와 동일한 공정에 의해 제조될 수 있다. 여기서, 제1 도전형 반도체층(110) 상에 전극(115)을 먼저 형성하고 그 이후에 투광층(190)을 형성하는 것으로 변형하는 것도 가능하다.
도 16은 제2 실시예의 다른 변형예에 따른 발광 소자의 단면도이다.
도 16을 참조하면, 본 변형예에서는 전극(115)이 제1 도전형 반도체층(110) 상에서 투광층(190)의 외곽, 좀더 정확하게는 제1 도전형 반도체층(110)의 측면에 위치한다.
본 변형에 따른 발광 소자는 도 2 내지 도 12의 공정을 수행한 후 제1 도전형 반도체층(110)의 측면을 덮는 패시베이션 층(180)의 영역에 개구부(185)를 형성하고 이 개구부(185) 내에 제1 전극(115)을 형성하여 제조될 수 있다.
도면에서는 전극(115)이 제1 도전형 반도체층(110)의 측면에만 위치하는 것으로 도시하였으나, 전극(115)이 제1 도전형 반도체층(110)의 상면으로부터 측면까지 연장되어 형성되는 것도 가능하다.
도 17은 제2 실시예에 따른 발광 소자의 단면도이다.
도 17을 참조하면, 본 실시예에서는 투광층(1902)의 측면에 요철 형상의 광 추출 패턴(1922)이 형성된다. 본 실시예의 광 추출 패턴(1922)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다. 예를 들어, 광 추출 패턴(1922)은 50nm 내지 3000nm의 주기를 갖는 광 결정 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 광 추출 패턴(1922)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고 상술한 요철 형상의 제1 광추출 패턴(1922)에 의하여 투광층(1902)의 측면의 표면 거칠기가 5000Å 이상일 수 있다. 이보다 표면 거칠기가 작을 경우에는 전반사되는 빛의 양을 최소화하는 효과가 충분하지 않을 수 있다. 그러나 본 실시예가 이러한 수치 범위로 한정되는 것은 않다.
역사다리꼴 형상의 포토 레지스트를 이용한 식각 공정에서 부식성 기체를 함께 사용하여 투광층(1902)의 측면을 경사지게 형성하면서 요철 형상의 제1 광추출 패턴(1922)을 형성할 수 있다. 부식성 기체로는 다양한 기체가 사용될 수 있으며, 일례로 BCl3, Cl2, CF4, SF6 등이 사용될 수 있다.
도 17에서는 전극(115)이 제1 도전형 반도체층(110)의 측면에 위치한 것을 예시하였으나, 실시예가 이에 한정되는 것은 아니며 전극(115)이 제1 도전형 반도체층(110)과 전기적으로 연결되는 다양한 위치에 형성될 수 있음은 물론이다.
도 18은 제3 실시예에 따른 발광 소자의 단면도이다. 그리고 도 19는 제3 실시예의 일 변형예에 따른 발광 소자의 단면도이고, 도 20은 제3 실시예의 다른 변형예에 따른 발광 소자의 단면도이다.
도 18을 참조하면, 본 실시예에 따른 투광층(1904)의 상면에 제2 광추출 패턴(1924)이 형성된다.
이 제2 광 추출 패턴(1924)은 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자의 광 추출 효율을 향상시킬 수 있다. 제2 광 추출 패턴(1924)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.
예를 들어, 제2 광 추출 패턴(1924)은 50nm 내지 3000nm의 주기를 갖는 광 결정(photonic crystal) 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 제2 광 추출 패턴(1924)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있다. 이러한 광 추출 패턴(1924)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니다.
또는, 도 19에 도시된 바와 같이, 투광층(1906)의 제2 광 추출 패턴(1926)이 상면이 평면인 요철 형상을 가질 수 있다. 즉, 제2 광 추출 패턴(1926)이 상면이 식각된 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있다. 이러한 제2 광 추출 패턴(1926)은 습식 식각 또는 건식 식각에 의하여 형성된 요철 형상을 화학 기계 연마(chemical mechanical polishing, CMP) 장치에 의해 연마하여 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니다.
또는, 도 20에 도시한 바와 같이, 투광층(1908)의 제2 광 추출 패턴(1928)이 상면에 요철 형상이 형성된 단차(A)를 포함할 수 있다. 이러한 형상의 제2 광 추출 패턴(1928)은 단차(A)를 형성하는 식각을 한 후에 요철 형상을 형성하기 위한 식각을 하는 것에 의하여 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니다.
도 18 내지 도 20에서는 전극(115)이 제1 도전형 반도체층(110)의 측면에 위치한 것을 예시하였으나, 실시예가 이에 한정되는 것은 아니며 전극(115)이 제1 도전형 반도체층(110)과 전기적으로 연결되면서 다양한 위치에 형성될 수 있음은 물론이다. 또한, 투광층(1904, 1906, 1908)의 측면에 계단 형상의 제1 광추출 패턴(192)가 형성된 것을 예시하였으나, 요철 형상 등의 다양한 형상의 제1 광추출 패턴(192)이 형성될 수 있음은 물론이다.
이하, 본 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 21을 참조하여 설명한다. 도 21은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 21을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(30)와, 이 패키지 몸체(30)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 이 패키지 몸체(30)에 설치되어 제1 및 제2 전극층(31, 32)과 전기적으로 연결되는 발광 소자(100)와, 이 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
패키지 몸체(30)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시예가 이러한 물질에 한정되는 것은 아니다.
패키지 몸체(30)에는 상부가 개방되는 캐비티(34)가 형성된다. 캐비티(34)의 측면은 캐비티(34)의 바닥면에 수직하거나 경사질 수 있다.
이러한 패키지 몸체(30)에는 발광 소자(100)에 전기적으로 연결되는 제1 전극층(31) 및 제2 전극층(32)이 배치된다. 이러한 제1 전극층(31) 및 제2 전극층(32)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있으며, 이 표면에 다른 금속층이 도금될 수도 있다. 제1 전극층(31) 및 제2 전극층(32)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.
이러한 제1 및 제2 전극층(31, 32)은 발광 소자(100)에 전원을 제공한다. 또한, 제1 및 제2 전극층(31, 32)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
캐비티(34) 내에는 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되면서 발광 소자(100)가 위치한다. 발광 소자(100)는 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 발광 소자(100)가 상기 제1 전극층(31)과 와이어(50)를 통해 전기적으로 연결되고 제2 전극층(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
본 실시예에서는 패키지 몸체(30)의 캐비티(34) 내에 발광 소자(100)가 위치한 것을 예시하였으나, 실시예가 이에 한정되는 것이 아니다. 따라서, 패키지 몸체(30)가 캐비티(34)를 구비하지 않고, 발광 소자(100)가 몸체(30)의 상면에 위치하는 것 등도 가능하다.
이 발광 소자(100)를 포위하면서 몰딩 부재(40)가 형성되어 발광 소자(100)를 보호할 수 있다. 또한, 이 몰딩 부재(40)에는 형광체가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
그러나 실시예가 이에 한정되는 것은 아니며, 형광체가 몰딩 부재(40)에 위치한 코팅층 내에 위치하거나 발광 소자(100)를 감싸는 코팅층 내에 위치하는 것도 가능하다. 또는, 몰딩 부재(40) 상에 위치한 렌즈(도시하지 않음) 내에 형광체가 위치하는 것도 가능하다.
형광체로는 가넷(garnet)계 형광체, 실리케이트(silicate)계 형광체, 나이트라이드(nitride)계 형광체, 옥시나이트라이드(oxynitride)계 형광체 등의 다양한 물질이 사용될 수 있다. 또한, 형광체로는 단일의 형광체를 사용하거나, 복수의 형광체 혼합하여 사용할 수 있다.
앞서 설명한 바와 같이, 몰딩 부재(40)의 굴절률을 발광 소자(100)의 투광층(도 1의 참조부호 190, 이하 동일)의 굴절률보다 크게 하여 광 추출 효율을 좀더 향상할 수 있다. 본 실시예에서는 투광층(190)에 의하여 형광체와 발광 소자(100)의 발광 구조층(도 1의 참조부호 135, 이하 동일)이 서로 접촉되지 않는다. 일반적으로 발광 구조층(135)과 형광체가 접촉하면 효율이 저하될 수 있는데, 본 실시예에서는 투광층(190)에 의하여 이러한 효율 저하 문제를 효과적으로 방지할 수 있다.
상술한 실시예의 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템으로 기능할 수 있다. 이를 도 22 및 도 23을 참조하여 설명한다.
도 22는 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 22의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다.
도 22을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 이 바텀 커버(1140) 내에 배치된 광 가이드 부재(1120), 이 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 광가이드 부재(1120) 아래에는 반사 시트(1130)가 배치될 수 있다.
바텀 커버(1140)는 광가이드 부재(1120), 발광 모듈(1100) 및 반사 시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 광가이드 부재(1120)에 빛을 제공한다.
도시된 것처럼, 발광 모듈(1110)은 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 발광 모듈(1110)은 바텀 커버(1140) 내에서 광가이드 부재(1120)의 아래에 배치되어, 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다.
광가이드 부재(1120)는 바텀 커버(1140) 내에 배치될 수 있다. 광가이드 부재(1120)는 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널(미도시)로 가이드할 수 있다.
이러한 광가이드 부재(1120)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 이 도광판을 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
이 광가이드 부재(1120)의 상측에 광학 시트(1150)이 배치될 수 있다.
이 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 광학 시트(1150)이 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 이 경우, 확산 시트(1150)는 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다.
광가이드 부재(1120)의 아래에는 반사 시트(1130)가 배치될 수 있다. 반사 시트(1130)는 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. 이 반사 시트(1130)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 23은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 23의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 23을 참조하면, 조명 유닛(1200)은, 케이스 몸체(1210), 이 케이스 몸체(1210)에 설치된 발광 모듈(1230), 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
케이스 몸체(1210)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.
발광 모듈(1230)은, 기판(700) 및 이 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
기판(700) 상에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.
발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자(LED: Light Emitting Diode)를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.
발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있으며, 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
연결 단자(1220)는 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 23에 도시된 것에 따르면, 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 효율 특성이 우수한 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 특성을 가질 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 기판;
    상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층;
    상기 발광 구조층 상에 배치되는 투광층; 및
    상기 제1 도전형 반도체층에 전기적으로 연결되는 전극
    을 포함하고,
    상기 발광 구조층 상에 위치한 상기 투광층의 제1 면의 모서리와 상기 제1 면에 대응하는 상기 투광층의 제2 면의 모서리를 연결하는 상기 투광층의 측면이 상기 제1 면에 대하여 경사지게 형성되는 발광 소자.
  2. 제1항에 있어서,
    상기 투광층의 측면과 상기 제1 면이 이루는 각도가 45도 이상, 90도 미만인 발광 소자.
  3. 제1항에 있어서,
    상기 투광층의 측면에 제1 광추출 패턴이 형성되는 발광 소자.
  4. 제3항에 있어서,
    상기 제1 광추출 패턴은 요철 형상 및 계단 형상 중 적어도 하나를 포함하는 발광 소자.
  5. 제3항에 있어서,
    상기 투광층의 측면의 표면 거칠기가 5000Å 이상인 발광 소자.
  6. 제3항에 있어서,
    상기 투광층의 제2 면에 제2 광추출 패턴이 형성되는 발광 소자.
  7. 제6항에 있어서,
    상기 제2 광추출 패턴은 요철 형상, 상면이 평면인 요철 형상 및 단차 형상 중 적어도 어느 하나를 포함하는 발광 소자.
  8. 제1항에 있어서,
    상기 투광층의 두께가 상기 전극의 두께보다 큰 발광 소자.
  9. 제1항에 있어서,
    상기 투광층의 두께가 1㎛ 내지 200㎛인 발광 소자.
  10. 제1항에 있어서,
    상기 투광층은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, GaN, ZnO 또는 ITO(indium tin oxide) 중 적어도 하나의 물질로 형성되는 발광 소자.
  11. 제1항에 있어서,
    상기 투광층은 상기 제1 도전형 반도체층 상에 위치하며,
    상기 전극은, 상기 제1 도전형 반도체층 상에서 상기 투광층이 형성되지 않은 영역에 위치하는 발광 소자.
  12. 제1항에 있어서,
    상기 투광층의 굴절률이 상기 발광 구조층의 굴절률보다 큰 발광 소자.
  13. 패키지 몸체;
    상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및
    상기 패키지 몸체 상에 배치되어 상기 제1 전극층 및 상기 제2 전극층에 전기적으로 연결되는 발광 소자를 포함하고,
    상기 발광 소자는, 기판; 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층, 그리고 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 배치되는 투광층; 및 상기 제1 도전형 반도체층에 전기적으로 연결되는 전극을 포함하고,
    상기 발광 구조층 상에 위치한 상기 투광층의 제1 면의 모서리와 상기 제1 면에 대응하는 상기 투광층의 제2 면의 모서리를 연결하는 상기 투광층의 측면이 상기 제1 면에 대하여 경사지게 형성되는 발광 소자 패키지.

KR1020100110031A 2010-11-05 2010-11-05 발광 소자 및 발광 소자 패키지 KR101734550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110031A KR101734550B1 (ko) 2010-11-05 2010-11-05 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110031A KR101734550B1 (ko) 2010-11-05 2010-11-05 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120048413A true KR20120048413A (ko) 2012-05-15
KR101734550B1 KR101734550B1 (ko) 2017-05-11

Family

ID=46266765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110031A KR101734550B1 (ko) 2010-11-05 2010-11-05 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101734550B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130138483A (ko) * 2012-06-11 2013-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR101389049B1 (ko) * 2012-08-29 2014-04-28 한국산업기술대학교산학협력단 산화 아연계 투명 전극을 이용한 반극성 질화물계 발광 소자
WO2014104688A1 (ko) * 2012-12-28 2014-07-03 일진엘이디(주) 질화물 반도체 발광 소자 및 그 제조 방법
KR20150016700A (ko) * 2013-08-05 2015-02-13 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US20190052059A1 (en) * 2017-08-09 2019-02-14 Sumitomo Electric Industries, Ltd. Surface-emitting laser

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130138483A (ko) * 2012-06-11 2013-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR101389049B1 (ko) * 2012-08-29 2014-04-28 한국산업기술대학교산학협력단 산화 아연계 투명 전극을 이용한 반극성 질화물계 발광 소자
WO2014104688A1 (ko) * 2012-12-28 2014-07-03 일진엘이디(주) 질화물 반도체 발광 소자 및 그 제조 방법
KR20150016700A (ko) * 2013-08-05 2015-02-13 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US20190052059A1 (en) * 2017-08-09 2019-02-14 Sumitomo Electric Industries, Ltd. Surface-emitting laser

Also Published As

Publication number Publication date
KR101734550B1 (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
CN104112801B (zh) 发光器件
EP2432036B1 (en) Light emitting diode
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
EP2434545B1 (en) Light emitting device
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR101803569B1 (ko) 발광 소자
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120019750A (ko) 발광 소자
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120087035A (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120000974A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101683901B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20120047184A (ko) 발광 소자 및 이의 제조 방법
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101724708B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNT Written decision to grant
R401 Registration of restoration