KR20130138483A - 발광소자 및 이를 포함하는 조명시스템 - Google Patents

발광소자 및 이를 포함하는 조명시스템 Download PDF

Info

Publication number
KR20130138483A
KR20130138483A KR1020120062101A KR20120062101A KR20130138483A KR 20130138483 A KR20130138483 A KR 20130138483A KR 1020120062101 A KR1020120062101 A KR 1020120062101A KR 20120062101 A KR20120062101 A KR 20120062101A KR 20130138483 A KR20130138483 A KR 20130138483A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
emitting structure
conductive semiconductor
Prior art date
Application number
KR1020120062101A
Other languages
English (en)
Other versions
KR101954202B1 (ko
Inventor
구지현
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120062101A priority Critical patent/KR101954202B1/ko
Publication of KR20130138483A publication Critical patent/KR20130138483A/ko
Application granted granted Critical
Publication of KR101954202B1 publication Critical patent/KR101954202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Abstract

실시예는 서로 인접하여 배치되고, 제1 도전형 반도체층과 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 적어도 2개의 발광 구조물; 상기 각각의 발광 구조물의 제1 도전형 반도체층과 전기적으로 접촉하는 제1 전극들; 및 상기 각각의 발광 구조물의 제2 도전형 반도체층과 전기적으로 접촉하는 제2 전극들을 포함하고, 상기 제1 도전형 반도체층의 가장 자리 영역에 단차가 형성되고, 상기 단차가 형성된 영역에 상기 제1 전극이 배치되는 발광소자 어레이를 제공한다.

Description

발광소자 및 이를 포함하는 조명시스템{LIGHT EMITTING DEVICE AND ILLUMINATING SYSTEM INCLUDING THE SAME}
실시예는 발광소자 및 이를 포함하는 조명 시스템에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 발광소자 패키지에는 발광소자에서 방출된 빛에 의하여 형광체가 여기되어 활성층에서 방출된 빛보다 장파장 영역의 빛을 방출할 수 있다.
도 1은 종래의 발광소자 어레이를 나타낸 도면이다.
종래의 발광소자 어레이(100)는 기판(110) 상에 복수 개의 발광 구조물(120)이 배치되는데, 발광 구조물(120)은 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하여 이루어진다.
각각의 발광 구조물(120)의 가장 자리에는 패시베이션층(190)이 배치되고, 패시베이션층(190)의 외곽에서 제1 전극(170)이 배치되며, 제1 전극(170)은 패시베이션층(190)의 내측으로 연장되어 제1 도전형 반도체층(122)과 전기적으로 접촉하고 있다. 도시된 발광소자 어레이(100)에서 기판(110)이 제2 전극으로 작용하고 있다.
그러나, 상술한 종래의 발광소자 어레이(100)는 다음과 같은 문제점이 있다.
활성층에서 방출된 빛은 도 1에서 발광 구조물(120)의 상부 방향으로 주로 전달되는데, 제1 전극(170) 방향으로 진행하는 빛은 'A' 영역에서 제1 전극(170)에서 반사되어 발광 구조물(120) 내부로 향하고 있다.
따라서, 발광소자 어레이(100)의 휘도가 저하되므로 광효율이 낮고, 발광 구조물(120) 내부로 진행한 빛은 발광소자 어레이(100)의 발열을 증가시킬 수도 있다.
실시예는 발광소자 어레이의 광효율을 증가시키고, 발열을 감소시키고자 한다.
실시예는 서로 인접하여 배치되고, 제1 도전형 반도체층과 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 적어도 2개의 발광 구조물; 상기 각각의 발광 구조물의 제1 도전형 반도체층과 전기적으로 접촉하는 제1 전극들; 및 상기 각각의 발광 구조물의 제2 도전형 반도체층과 전기적으로 접촉하는 제2 전극들을 포함하고, 상기 제1 도전형 반도체층의 가장 자리 영역에 단차가 형성되고, 상기 단차가 형성된 영역에 상기 제1 전극이 배치되는 발광소자 어레이를 제공한다.
제1 도전형 반도체층의 가장 자리에 형성된 단차의 깊이는 1 마이크로 미터 내지 10 마이크로 미터일 수 있다.
제2 도전형 반도체층 상에 배치된 전류 차단층을 더 포함하고, 상기 단차는 상기 전류 차단층과 비중첩될 수 있다.
단차의 면적은 상기 발광 구조물의 면적의 30% 이내일 수 있다.
인접하여 배치되는 발광 구조물 사이의 거리는 적어도 10 마이크로 미터 이상일 수 있다.
제n-1 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉하고, 상기 제n 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n+1 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉할 수 있다.
발광소자 어레이는 발광 구조물의 가장 자리에 배치된 패시베이션층을 더 포함하고, 상기 제1 전극은 상기 패시베이션층을 사이에 두고 상기 발광 구조물의 측면으로 연장되어 배치될 수 있다.
하나의 발광 구조물 내에서 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전기적으로 연결된 상기 제1 전극과 제2 전극은 식각 정지층을 사이에 두고 배치될 수 있다.
식각 정지층은, 서로 인접한 발광 구조물의 각각의 제2 도전형 반도체층에 전기적으로 연결된 상기 제2 전극 사이에 배치될 수 있다.
하나의 발광 구조물 내에서 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전기적으로 연결된 상기 제1 전극과 제2 전극은 식각 정지층을 사이에 두고 배치될 수 있다.
발광소자 어레이는 절연층 상에 배치된 식각 정지층을 더 포함하고, 상기 식각 정지층은 상기 하나의 발광 구조물 내에서 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전기적으로 연결된 상기 제1 전극과 제2 전극의 사이에 배치될 수 있다.
식각 정지층은 상기 패시베이션층과 접촉할 수 있다.
패시베이션층은 상기 단차가 형성된 영역에서의 높이가 가장 낮을 수 있다.
다른 실시예는 상술한 발광소자를 포함하는 조명시스템을 제공한다.
본 실시예에 따른 발광소자 어레이는, 각각의 발광 구조물의 외부로 방출되는 광량이 증가하여 광추출 효율이 향상되고 소자 내부로 흡수되는 광량이 감소하여 소자의 발열을 감소시킬 수 있다.
도 1은 종래의 발광소자 어레이를 나타낸 도면이고,
도 2는 실시예에 따른 발광소자 어레이를 나타낸 도면이고,
도 3a 내지 도 3k는 발광소자 어레이의 제조방법의 일실시예를 나타낸 도면이고,
도 4는 발광소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이고,
도 5는 발광소자가 배치된 조명장치의 일실시예를 나타낸 도면이고,
도 6은 발광소자가 배치된 영상표시장치의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2는 실시예에 따른 발광소자 어레이를 나타낸 도면이다.
본 실시예에 따른 발광소자는 수직형 발광소자이며, 복수 개의 발광 구조물(220)이 서로 인접하며 배치되고, 각각의 발광 구조물(220)은 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 및 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 배치된 활성층(224)을 포함하여 이루어진다.
제1 도전형 반도체층(222)은 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(222)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(222)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(222)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(222)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 발광 구조물(220)의 표면, 즉 제2 도전형 반도체층(222)의 표면에는 요철이 형성되어 광추출 효과를 증가시킬 수 있다. 그리고, 제1 도전형 반도체층(222)의 가장 자리 영역에서 단차가 형성되고, 단차가 형성된 영역에 제1 전극(270)이 배치될 수 있다. 단차가 형성된 영역에서 제1 도전형 반도체층(222)의 표면(a)에는 요철이 형성되지 않을 수 있는데, 후술하는 식각 공정에서 요철이 제거될 수 있기 때문이다.
제1 전극(270)은 도전성 물질로 이루어질 수 있고, 구체적으로 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
상술한 단차의 깊이(h)는 1 마이크로 미터 내지 10 마이크로 미터일 수 있다. 단차의 깊이(h)가 너무 깊으면 활성층(224)까지 식각될 수 있고, 단차의 깊이(h)가 너무 얕으면 후술하는 광추출 효과의 향상을 기대하기 어렵다.
활성층(224)은 제1 도전형 반도체층(222)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(226)을 통해서 주입되는 정공이 서로 만나서 활성층(224)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(224)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(224)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(224)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층의 장벽층의 밴드 갭보다 더 넓은 밴드 갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(226)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(224)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상술한 발광 구조물(220)의 주변에는 패시베이션층(290)이 배치될 수 있는데, 이때 제1 전극(270)은 패시베이션층(270)을 사이에 두고 발광 구조물(220)의 측면으로 연장되어 배치될 수 있다. 그리고, 패시베이션층(290)은 단차가 형성된 영역에서의 높이가 가장 낮게 도시되어 있는데, 패시베이션층(290)이 제1 도전형 반도체층(222)의 윗 부분까지 형성되기 때문이다.
패시베이션층(290)은 절연물질로 이루어질 수 있으며, 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(290)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
본 실시예에서 제1 도전형 반도체층(222)은 N형 반도체층으로, 제2 도전형 반도체층(226)은 P형 반도체층으로 구현할 수 있다. 또한, 제2 도전형 반도체층(226) 위에는 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 제2 도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
그리고, 제2 도전형 반도체층(226)에는 제2 전극이 전기적으로 접촉하는데, 이하에서는 제2 전극의 구조 등에 대하여 설명한다.
도 2에서 제2 도전형 반도체층(226)의 아래에는 전류 차단층(Current blocking layer, 235)이 배치될 수 있다. 전류 차단층(235)은 절연성 물질로 이루어질 수 있는데, 제2 도전형 반도체층(226)의 일부 영역에 전류가 집중되는 것을 방지할 수 있다.
전류 차단층(235)은 제2 도전형 반도체층(226)의 중앙 영역에 배치될 수 있고, 제1 도전형 반도체층(222)에서 단차가 형성된 영역(B)은 전류 차단층(235)과 비중첩되도록 형성될 수 있다.
전류 차단층(235)의 둘레에는 오믹층(230)과 반사층(240)이 배치될 수 있다. 오믹층(230)은 제2 도전형 반도체층(226) 등과 반사층(240) 등의 컨택 특성을 향상시킬 수 있다.
오믹층(230)은 약 200 옹스트롱의 두께일 수 있다. 오믹층(230)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
반사층(240)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층(224)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
상술한 오믹층(230)과 반사층(240)은 도전성 물질로 이루어져서, 제2 전극으로 작용할 수 있다.
각각의 발광 구조물(220)에 대응하여 전류 차단층(235)과 오믹층(230)이 배치되고, 인접한 오믹층(230)의 사이에는 식각 정지층(280)이 배치될 수 있다.
식각 정지층(280)은 인접한 발광 구조물(220) 간의 서로 다른 종류의 전극 간의 전기적인 단락을 방지할 수 있고, 후술하는 제조 공정에서 발광 구조물(220)의 식각을 정지하는 역할을 할 수 있다. 즉, 하나의 발광 구조물(220) 내에서 제1 전극(270)과 제2 전극 역할을 하는 반사층(240)은 식각 정지층(280)을 사이에 두고 배치되고 있다. 또한, 식각 정지층(280)은 패시베이션층(290)과 접촉하여과 접촉하여 상술한 절연 효과를 이룰 수 있다.
제1 전극(270)이 제1 도전형 반도체층(270)의 단차 영역(B)으로부터 패시베이션층(290)의 측면으로 연장되어, 인접한 발광 구조물(220)에 대응하여 배치된 패식각 정지층(280)의 사이로 연장되어 인접한 반사층(230)과 전기적으로 접촉하고 있다. 상술한 구조로 인하여, 실시예에 따른 발광소자 어레이는 하나의 발광 구조물(220)의 제1 전극(270)은 인접한 발광 구조물(220)의 제2 전극과 전기적으로 접촉하는 직렬 구조를 나타낼 수 있다.
즉, 도 2에서 3개의 발광 구조물을 좌측부터 차례대로 제n-1 발광 구조물과 제n 발광 구조물과 제n+1 발광 구조물이라 가정하면, 제n-1 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉하고, 상기 제n 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n+1 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉하고 있다.
그리고, 상술한 반사층(240)은 접합층(250)을 통하여 지지 기판(260)과 결합할 수 있는데, 반사층(240)과 접합층(250)의 사이에는 절연층(285)이 배치되어 발광소자 어레이 내에서 서로 다른 종류의 전극 사이의 단락을 방지할 수 있다. 그리고, 인접한 발광 구조물(220)에 대응하는 반사층(240)들도 절연층(285)에 의하여 전기적으로 분리되고 있다.
절연층(285)은 절연물질로 이루어질 수 있고, 예를 들면 실리콘 산화물(SiO2층, 산화 질화물 및 산화 알루미늄 등으로 이루어질 수 있다. 접합층(250)은 상술한 절연층(285)과 지지 기판(260)을 결합하는데, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성할 수 있다.
지지 기판(260)은 도전성 물질 또는 절연성 물질로 이루어질 수 있다. 지지 기판(260)이 도전성 물질로 이루어질 경우, 금속 또는 반도체 물질등으로 형성될 수 있으며, 예를 들어 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.
본 실시예에 따른 발광소자 어레이는 제1 도전형 반도체층(222)의 일부 영역(B)에 단차가 형성되어, 활성층(224)으로부터 방출된 빛이 상술한 단차가 형성된 영역(B)에서 반사되지 않고 외부로 방출될 수 있다.
이러한 구조는 도 1에 도시된 구조와 비교하면, 발광 구조물(222)의 외부로 방출되는 광량이 증가하여 광추출 효율이 향상되고 소자 내부로 흡수되는 광량이 감소하여 소자의 발열을 감소할 수 있다.
이때, 상술한 단차가 형성된 영역(B)이 증가하면 제1 전극(270)이 발광 구조물(220)의 유효한 광 출사 면적을 가로막을 수 있으므로, 단차의 면적 즉 도 2에서 'a'의 면적은 발광 구조물(220) 전체 면적의 30% 이내일 수 있다.
그리고, 인접하여 배치되는 발광 구조물(220)이 너무 가깝게 배치되면 인접한 발광 구조물(220)에서 방출되는 빛의 광추출 효율이 감소할 수 있으므로, 인접하여 배치되는 발광 구조물 사이의 거리(d)는 적어도 10 마이크로 미터일 수 있다.
도 3a 내지 도 3k는 발광소자의 제조방법의 일실시예를 나타낸 도면이다.
먼저, 도 3a에 도시된 바와 같이 기판(210) 상에 버퍼층(215) 및 발광 구조물(220)을 성장시킨다.
기판(210)으로 전도성 또는 비전도성 기판을 사용할 수 있고, 제1 도전형 반도체층(222)과 기판(210) 사이에는 버퍼층(215)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(215)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다
제1 도전형 반도체층(222)의 조성은 상술한 바와 동일하며, 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(142a)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
활성층(224)의 조성은 상술한 바와 동일하며, 예를 들어 상기 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
제2 도전형 반도체층(226)의 조성은 상술한 바와 동일하며, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
도 3a에서 기판(210) 위에 발광 구조물(220)이 성장될 때, 발광 구조물(220) 내에서 질소(N)는 기판(210) 방향으로 향하고 갈륨(Ga)은 반대 방향을 향하여 배치될 수 있다.
그리고, 도 3b에 도시된 바와 같이 발광 구조물(220) 위에 전류 차단층(235)을 형성한다. 전류 차단층(235)은 발광 구조물(220)을 후에 소자 단위로 다이싱(dicing)할 경우를 가정하여, 소정 간격으로 패터닝하여 형성할 수 있다.
그리고, 도 3c에 도시된 바와 같이 각각의 전류 차단층(235)의 주변에 오믹층(230)을 형성한다. 이때, 마스크(295)를 사용하여 오믹층(230)을 선택적으로 배치할 수 있다.
그리고, 도 3d에 도시된 바와 같이, 각각의 오믹층(230)의 사이에 식각 정지층(280)을 형성한다. 식각 정지층(280)은 절연성 물질로 이루어질 수 있으며, 후술할 소자 단위의 다이싱 공정에서 발광 구조물의 식각을 정지시킬 수 있다.
그리고, 도 3e에 도시된 바와 같이, 오믹층(230)과 식각 정지층(240) 상에 반사층(240)을 형성한다. 반사층(240)의 형성은 마스크(295)를 사용하여 이루어질 수 있으며, 상술한 오믹층(230)과 반사층(240)의 조성은 상술한 바와 같으며, 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 도 3f에 도시된 바와 같이 식각 정지층(280)과 반사층(240) 상에 절연층(285)과 접합층(250) 및 지지 기판(260)을 형성한다. 절연층(285)은 스퍼터링법이나 전자빔 증착법 등으로 형성할 수 있고, 지지 기판(260)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱(Eutetic) 메탈을 이용한 본딩 방법 등을 사용하거나, 별도의 접합층(250)을 형성할 수 있다.
그리고, 도 3g에 도시된 바와 같이 상기 기판(210)을 분리하다. 상기 기판(210)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(210) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(210)과 발광 구조물(220)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(210)의 분리가 일어나며, 이때 버퍼층(215)도 분리될 수 있다
그리고, 도 3h에 도시된 바와 같이 기판이 분리된 발광 구조물(220)을 소자 단위로 다이싱(dicing)한다. 이때, 마스크(미도시)를 사용하여 각 발광 구조물(220)을 식각할 수도 있다. 식각 공정에서 식각 정지층(280)에서 식각이 중단될 수 있으며, 식각 정지층(280)은 절연 물질로 이루어져서 발광 구조물(220)의 측면에 식각 정지층(280)을 이루는 물질이 접촉하더라도 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 간의 전기적인 단락을 방지할 수 있다.
그리고, 도 3i에 도시된 바와 같이 제1 도전형 반도체층(222)의 표면에 요철을 형성하고, 발광 구조물(220)의 가장 자리에 패시베이션층(290)을 형성한다. 상술한 요철 구조는 건식 식각이나 습식 식각을 통하여 형성할 수 있으며, 패시베이션층(290)의 재료는 상술한 바와 동일하다.
그리고, 도 3j에 도시된 바와 같이 각 발광 구조물(220)의 일측 가장 자리를 식각하여, 제1 도전형 반도체층(222)의 일부에 단차를 형성한다.
그리고, 도 3k에 도시된 바와 같이 이웃한 발광 구조물(220)의 사이에 배치된 절연층(280)을 식각하여 반사층(240)을 노출시킨다.
그리고, 노출된 반사층(240)의 표면으로부터 패시베이션층(290) 및 상술한 단차 영역의 제1 도전형 반도체층(222) 상에 제1 전극(270)을 형성하면, 도 2에 도시된 발광소자 어레이가 완성된다.
도 4는 발광소자 어레이를 포함하는 발광소자 패키지의 일실시예를 나타낸 도면이다.
실시예에 따른 발광소자 패키지(300)는 캐비티를 포함하는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(Lead Frame, 321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(200)와, 상기 캐비티에 형성된 몰딩부(350)를 포함한다.
몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(200)에 전류를 공급한다. 또한, 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 발광소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.
발광소자(200)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(200)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(200)는 와이어(340)를 통하여 연결되어 있다. 발광소자(200)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
그리고, 발광소자(200)는 도시된 바와 같이 단일의 발광소자 외에 도 2 등에 도시된 바와 같이 3개 또는 복수 개의 발광소자를 포함하는 발광소자 어레이일 수 있는데, 이때 각각의 발광소자는 상술한 바와 같이 직렬로 연결될 수 있다. 이러한 구조는 상술한 바와 같이 발광 구조물의 외부로 방출되는 광량이 증가하여 광추출 효율이 향상되고 소자 내부로 흡수되는 광량이 감소하여 소자의 발열을 감소시킬 수 있다.
상기 몰딩부(350)는 상기 발광소자(200)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(350) 상에는 형광체(360)가 몰딩부(350)와 별개의 층으로 컨포멀(Conformal) 코팅되어 있다. 이러한 구조는 형광체(360)가 균일하게 분포되어, 발광소자(200)로부터 방출되는 빛의 파장을 발광소자 패키지(300)의 빛이 출사되는 전 영역에서 변환시킬 수 있다.
발광소자(200)에서 방출된 제1 파장 영역의 광이 상기 형광체(360)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
발광소자 패키지(300)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. 이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드 램프와 백라이트 유닛을 설명한다.
도 5는 발광소자 패키지를 포함하는 헤드 램프의 일실시예를 나타낸 도면이다.
실시예에 따른 헤드 램프(400)는 발광소자 패키지가 배치된 발광소자 모듈(401)에서 방출된 빛이 리플렉터(402)와 쉐이드(403)에서 반사된 후 렌즈(404)를 투과하여 차체 전방을 향할 수 있다.
상술한 바와 같이, 상기 발광소자 모듈(401)에 사용되는 발광소자 어레이는 각각의 발광 구조물의 외부로 방출되는 광량이 증가하여 광추출 효율이 향상되고 소자 내부로 흡수되는 광량이 감소하여 소자의 발열을 감소시킬 수 있다.
도 6은 발광소자 패키지를 포함하는 영상 표시장치의 일실시예를 나타낸 도면이다.
도시된 바와 같이, 본 실시예에 따른 영상표시장치(500)는 광원 모듈과, 바텀 커버(510) 상의 반사판(520)과, 상기 반사판(520)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 영상표시장치 전방으로 가이드하는 도광판(540)과, 상기 도광판(540)의 전방에 배치되는 제1 프리즘시트(550)와 제2 프리즘시트(560)와, 상기 제2 프리즘시트(560)의 전방에 배치되는 패널(570)과 상기 패널(570)의 전반에 배치되는 컬러필터(580)를 포함하여 이루어진다.
광원 모듈은 회로 기판(530) 상의 발광소자 패키지(535)를 포함하여 이루어진다. 여기서, 회로 기판(530)은 PCB 등이 사용될 수 있고, 발광소자 패키지(535)는 도 1에서 설명한 바와 같다.
바텀 커버(510)는 영상표시장치(500) 내의 구성 요소들을 수납할 수 있다. 반사판(520)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(540)의 후면이나, 상기 바텀 커버(510)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
반사판(520)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(540)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(530)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 또한, 도광판(540)이 생략되면 에어 가이드 방식의 표시장치가 구현될 수 있다.
상기 제1 프리즘 시트(550)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(560)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(550) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(570)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(550)과 제2 프리즘시트(560)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(570)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(560) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(570)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(570)의 전면에는 컬러 필터(580)가 구비되어 상기 패널(570)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
본 실시예에 따른 영상표시장치에 배치된 발광소자는 상술한 바와 같이, 배치된 발광소자 어레이의 각각의 발광 구조물의 외부로 방출되는 광량이 증가하여 광추출 효율이 향상되고 소자 내부로 흡수되는 광량이 감소하여 소자의 발열을 감소시킬 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 발광소자 120, 220: 발광 구조물
122,222: 제1 도전형 반도체층 124, 224: 활성층
126, 226: 제2 도전형 반도체층 130, 230: 오믹층
215: 버퍼층 235: 전류 차단층
240 : 반사층 250: 접합층
260: 지지기판 270: 제1 전극
280: 식각 정지층 285: 절연층
290: 패시베이션층 295: 마스크
300 : 발광소자 패키지 310 : 몸체
321, 322 : 제1,2 리드 프레임 340 : 와이어
350 : 몰딩부 360 : 형광체층
400 : 헤드 램프 410 : 발광소자 모듈
402 : 리플렉터 403 : 쉐이드
404 : 렌즈 500 : 표시장치
510 : 바텀 커버 520 : 반사판
530 : 회로 기판 모듈 540 : 도광판
550, 560 : 제1,2 프리즘 시트 570 : 패널
580 : 컬러필터

Claims (12)

  1. 서로 인접하여 배치되고, 제1 도전형 반도체층과 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 적어도 2개의 발광 구조물;
    상기 각각의 발광 구조물의 제1 도전형 반도체층과 전기적으로 접촉하는 제1 전극들; 및
    상기 각각의 발광 구조물의 제2 도전형 반도체층과 전기적으로 접촉하는 제2 전극들을 포함하고,
    상기 제1 도전형 반도체층의 가장 자리 영역에 단차가 형성되고, 상기 단차가 형성된 영역에 상기 제1 전극이 배치되는 발광소자 어레이.
  2. 제1 항에 있어서,
    상기 제1 도전형 반도체층의 가장 자리에 형성된 단차의 깊이는 1 마이크로 미터 내지 10 마이크로 미터인 발광소자 어레이.
  3. 제1 항에 있어서,
    상기 제2 도전형 반도체층 상에 배치된 전류 차단층을 더 포함하고, 상기 단차는 상기 전류 차단층과 비중첩되는 발광소자 어레이.
  4. 제1 항에 있어서,
    상기 단차의 면적은 상기 발광 구조물의 면적의 30% 이내인 발광소자 어레이.
  5. 제1 항에 있어서,
    상기 인접하여 배치되는 발광 구조물 사이의 거리는 적어도 10 마이크로 미터 이상인 발광소자 어레이.
  6. 제1 항에 있어서,
    제n-1 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉하고, 상기 제n 발광 구조물의 제1 도전형 반도체층에 전기적으로 접촉하는 제1 전극은 제n+1 발광 구조물의 제2 도전형 반도체층에 전기적으로 접촉하는 제2 전극과 전기적으로 접촉하는 발광소자 어레이.
  7. 제6 항에 있어서,
    상기 발광 구조물의 가장 자리에 배치된 패시베이션층을 더 포함하고, 상기 제1 전극은 상기 패시베이션층을 사이에 두고 상기 발광 구조물의 측면으로 연장되어 배치된 발광소자 어레이.
  8. 제6 항에 있어서,
    하나의 발광 구조물 내에서 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 전기적으로 연결된 상기 제1 전극과 제2 전극은 식각 정지층을 사이에 두고 배치되는 발광소자 어레이.
  9. 제8 항에 있어서,
    상기 식각 정지층은, 서로 인접한 발광 구조물의 각각의 제2 도전형 반도체층에 전기적으로 연결된 상기 제2 전극 사이에 배치된 발광소자 어레이.
  10. 제8 항에 있어서,
    상기 식각 정지층은 상기 패시베이션층과 접촉하는 발광소자 어레이.
  11. 제7 항에 있어서,
    상기 패시베이션층은 상기 단차가 형성된 영역에서의 높이가 가장 낮은 발광소자 어레이.
  12. 제1 항 내지 제11 항 중 어느 한 항의 발광소자를 포함하는 조명시스템.
KR1020120062101A 2012-06-11 2012-06-11 발광소자 및 이를 포함하는 조명시스템 KR101954202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120062101A KR101954202B1 (ko) 2012-06-11 2012-06-11 발광소자 및 이를 포함하는 조명시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062101A KR101954202B1 (ko) 2012-06-11 2012-06-11 발광소자 및 이를 포함하는 조명시스템

Publications (2)

Publication Number Publication Date
KR20130138483A true KR20130138483A (ko) 2013-12-19
KR101954202B1 KR101954202B1 (ko) 2019-03-05

Family

ID=49984185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062101A KR101954202B1 (ko) 2012-06-11 2012-06-11 발광소자 및 이를 포함하는 조명시스템

Country Status (1)

Country Link
KR (1) KR101954202B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194437A1 (ko) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 반도체 소자
US10784309B2 (en) 2017-11-09 2020-09-22 Samsung Electronics Co., Ltd. High resolution display device
KR102600914B1 (ko) * 2022-09-19 2023-11-13 웨이브로드 주식회사 색변환 기법을 적용한 반도체 발광 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074352A (ko) * 2008-12-24 2010-07-02 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20100120027A (ko) * 2009-05-04 2010-11-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20120048413A (ko) * 2010-11-05 2012-05-15 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074352A (ko) * 2008-12-24 2010-07-02 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20100120027A (ko) * 2009-05-04 2010-11-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20120048413A (ko) * 2010-11-05 2012-05-15 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784309B2 (en) 2017-11-09 2020-09-22 Samsung Electronics Co., Ltd. High resolution display device
US10964747B2 (en) 2017-11-09 2021-03-30 Samsung Electronics Co., Ltd. High resolution display device
WO2019194437A1 (ko) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 반도체 소자
US11437555B2 (en) 2018-04-04 2022-09-06 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
KR102600914B1 (ko) * 2022-09-19 2023-11-13 웨이브로드 주식회사 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
WO2024063481A1 (ko) * 2022-09-19 2024-03-28 웨이브로드 주식회사 색변환 기법을 적용한 반도체 발광 소자의 제조 방법

Also Published As

Publication number Publication date
KR101954202B1 (ko) 2019-03-05

Similar Documents

Publication Publication Date Title
KR101908657B1 (ko) 발광소자
KR20140059985A (ko) 발광소자
EP2696375A2 (en) Light emitting diode
KR101998763B1 (ko) 발광소자
KR101791175B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101941029B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR101954202B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR101991032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR20170082889A (ko) 발광소자
KR20140027656A (ko) 발광소자
KR20130138416A (ko) 발광소자
KR20140023684A (ko) 발광소자 패키지
KR102007401B1 (ko) 발광소자
KR20130023939A (ko) 발광소자
KR20130006846A (ko) 발광소자
KR101941030B1 (ko) 발광소자 패키지
KR20130138482A (ko) 발광소자 및 이를 포함하는 조명시스템
KR20140046162A (ko) 발광소자
KR101861635B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140092092A (ko) 발광소자
KR20140080992A (ko) 발광소자
KR101991030B1 (ko) 발광소자 패키지
KR101915214B1 (ko) 발광소자 어레이 및 이를 포함하는 조명시스템
KR20170082872A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant