KR20140059985A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20140059985A
KR20140059985A KR1020120126523A KR20120126523A KR20140059985A KR 20140059985 A KR20140059985 A KR 20140059985A KR 1020120126523 A KR1020120126523 A KR 1020120126523A KR 20120126523 A KR20120126523 A KR 20120126523A KR 20140059985 A KR20140059985 A KR 20140059985A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor layer
conductive
disposed
Prior art date
Application number
KR1020120126523A
Other languages
English (en)
Inventor
김성균
최병연
주현승
범희영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120126523A priority Critical patent/KR20140059985A/ko
Priority to US14/072,070 priority patent/US9281449B2/en
Priority to CN201310553351.0A priority patent/CN103811623B/zh
Priority to EP13192161.1A priority patent/EP2731137B1/en
Priority to JP2013231700A priority patent/JP2014096591A/ja
Publication of KR20140059985A publication Critical patent/KR20140059985A/ko
Priority to US15/007,723 priority patent/US9601666B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

실시예에 따른 발광소자는 기판; 상기 기판 상에 이격되어 배치된 복수 개의 발광 셀; 및 인접한 두 개의 발광 셀을 전기적으로 연결하는 복수 개의 도전형 연결층;을 포함하고, 상기 복수 개의 발광 셀 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극과, 상기 제2 도전형 반도체층 상에 배치되는 제2 전극과, 상기 발광 구조물의 일부가 식각되어 상기 제1 도전형 반도체층이 노출된 식각 영역을 포함하며, 상기 발광 구조물은 상기 제2 전극과 인접하며 상기 제2 전극과 나란한 제1 측면 및 상기 제1 측면과 마주보며 상기 식각 영역과 접하는 제2 측면을 포함하고, 상부에서 바라본 상기 제1 측면과 상기 제2 측면 사이의 폭이 W일 때, 상기 제2 전극은 상기 발광 구조물의 제1 측면으로부터
Figure pat00035
내지
Figure pat00036
사이의 거리에 위치한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
수평형 발광소자의 경우, 일반적으로 사파이어 기판 위에 n-GaN층, 활성층 및 p-GaN층을 포함한 발광 구조물이 적층되는데, 수평형 발광소자의 특성상 n-전극과 p-전극이 수평으로 형성되어 전류 스프레딩 저항이 큰 문제점이 존재한다. 이러한 문제점은 복수 개의 발광 셀이 직렬 또는 병렬로 연결된 발광소자에서도 나타난다. 따라서, 전류 스프레딩을 개선하기 위하여 n-전극과 p-전극의 위치를 최적화할 필요가 있다.
실시예는 전류 스프레딩이 개선된 발광소자를 제공하고자 한다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 이격되어 배치된 복수 개의 발광 셀; 및 인접한 두 개의 발광 셀을 전기적으로 연결하는 복수 개의 도전형 연결층;을 포함하고, 상기 복수 개의 발광 셀 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극과, 상기 제2 도전형 반도체층 상에 배치되는 제2 전극과, 상기 발광 구조물의 일부가 식각되어 상기 제1 도전형 반도체층이 노출된 식각 영역을 포함하며, 상기 발광 구조물은 상기 제2 전극과 인접하며 상기 제2 전극과 나란한 제1 측면 및 상기 제1 측면과 마주보며 상기 식각 영역과 접하는 제2 측면을 포함하고, 상부에서 바라본 상기 제1 측면과 상기 제2 측면 사이의 폭이 W일 때, 상기 제2 전극은 상기 발광 구조물의 제1 측면으로부터
Figure pat00001
내지
Figure pat00002
사이의 거리에 위치한다.
상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치되고, 상기 복수 개의 도전형 연결층 중 적어도 하나는 상기 제1 방향으로 배치될 수 있다.
상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치되고, 상기 복수 개의 도전형 연결층 중 적어도 하나는 상기 제1 방향과 다른 제2 방향으로 배치될 수 있다.
상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치된 제1 부분 및 상기 제1 방향과 다른 제2 방향으로 배치된 제2 부분을 포함할 수 있다.
상기 복수 개의 도전형 연결층 중 적어도 하나는 일단이 상기 제2 부분과 중첩될 수 있다.
상기 도전형 연결층은 상기 인접한 두 개의 발광 셀 중 하나의 발광 셀의 제1 전극과 상기 인접한 두 개의 발광 셀 중 다른 하나의 발광 셀의 제2 전극을 연결할 수 있다.
상기 도전형 연결층은 상기 인접한 두 개의 발광 셀 사이에 복수 개 존재할 수 있다.
상기 복수 개의 발광 셀 각각의 측면에 위치하는 절연층을 포함하고, 상기 절연층은 인접한 발광 셀 사이 또는 상기 도전형 연결층과 상기 발광 셀 사이를 전기적으로 차단할 수 있다.
상기 제2 부분은 적어도 일부가 상기
Figure pat00003
내지
Figure pat00004
사이의 거리의 범위를 벗어나 위치할 수 있다.
실시예에 따르면 제1 전극과 제2 전극 사이의 전류 스프레딩이 개선되어 발광소자의 광도를 향상시키고 동작 전압을 낮출 수 있다.
도 1은 제1 실시예에 따른 발광소자의 평면도.
도 2는 도 1의 A 부분을 확대하여 나타낸 도면.
도 3은 도 2를 PP 방향으로 절단하여 정면에서 바라본 단면도.
도 4는 실시예에 따라 제2 전극을 위치시켰을 때, 제2 전극의 위치에 따른 출력 파워(Po.)와 동작 전압(Vf)을 나타낸 그래프.
도 5는 도 1의 B 부분을 확대하여 나타낸 도면.
도 6은 다른 실시예에 따른 발광소자의 평면도.
도 7은 도 6의 C 부분을 확대하여 나타낸 도면.
도 8은 다른 실시예에 따른 발광소자의 일부를 상부에서 바라본 모습을 나타낸 도면.
도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.
도 10은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면.
도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광소자의 평면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 도면이고, 도 3은 도 2를 PP 방향으로 절단하여 정면에서 바라본 단면도이다.
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 발광소자(100A)는 기판(110), 기판(110) 상에 이격되어 배치된 복수 개의 발광 셀(100), 인접한 두 개의 발광 셀(100)을 전기적으로 연결하는 복수 개의 도전형 연결층(170)을 포함한다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
기판(110) 상에 복수 개의 발광 셀(100)이 이격되어 배치된다.
발광 셀(100)은 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
도 3을 참조하면, 복수 개의 발광 셀(100) 각각은 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)과, 상기 제1 도전형 반도체층(122) 상에 배치되는 제1 전극(130)과, 상기 제2 도전형 반도체층(126) 상에 배치되는 제2 전극(140)을 포함한다.
발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 상기 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 상기 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
이하에서는, 제1 도전형 반도체층(122)이 n형 반도체층, 제2 도전형 반도체층(126)이 p형 반도체층인 경우를 예로 들어 설명한다.
상기 제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 위치한다.
활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(122)이 n형 반도체층이고 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(122)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(126)으로부터 정공이 주입될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(124)이 다중 우물 구조로 형성되는 경우, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
발광 구조물(120)과 기판(110) 사이에는 버퍼층(115)이 위치할 수 있다. 버퍼층(115)은 발광 구조물(120)과 기판(110)의 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(115)의 재료는 3족-5족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
기판(110)과 제1 도전형 반도체층(122) 사이에 언도프트 반도체층(미도시)이 위치할 수도 있다. 언도프트 반도체층은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(122)과 같을 수 있다.
발광 구조물(120)은 일부가 식각되어 제1 도전형 반도체층(122)이 노출된 식각 영역(S)을 포함한다. 식각 영역(S)이란 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각되어 노출된 제1 도전형 반도체층(122)의 영역을 의미한다.
제2 도전형 반도체층(126) 상에 제2 전극(140)이 배치되며, 제2 전극(140)은 제2 도전형 반도체층(126)과 전기적으로 연결된다.
식각에 의해 노출된 제1 도전형 반도체층(122)의 식각 영역(S)에 제1 전극(130)이 배치되며, 제1 전극(130)은 제1 도전형 반도체층(122)과 전기적으로 연결된다.
제1 전극(130)과 제2 전극(140)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
제2 전극(140)이 형성되기 전 제2 도전형 반도체층(126) 상에는 도전층(150)이 배치될 수 잇다.
실시예에 따라, 제2 도전형 반도체층(126)이 노출되도록 도전층(150)의 일부가 오픈되어 제2 도전형 반도체층(126)과 제2 전극(140)이 접할 수 있다.
또는, 도 3에 도시된 바와 같이, 도전층(150)을 사이에 두고 제2 도전형 반도체층(126)과 제2 전극(140)이 전기적으로 연결될 수도 있다.
도전층(150)은 제2 도전형 반도체층(126)의 전기적 특성을 향상시키고 제2 전극(140)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다. 도전층(150)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.
도전층(150)에는 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.
인접한 두 개의 발광 셀(100) 사이에 도전형 연결층(170)이 배치된다. 도전형 연결층(170)은 인접한 두 개의 발광 셀(100)을 전기적으로 연결한다. 도전형 연결층(170)은, 도 1 내지 도 3에 도시된 바와 같이, 인접한 두 개의 발광 셀(100) 중 어느 하나의 발광 셀(100)의 제1 전극(130)과 다른 하나의 발광 셀(100)의 제2 전극(140)을 연속되게 연결함으로써 복수 개의 발광 셀(100)을 직렬 연결할 수 있다. 직렬 연결된 복수 개의 발광 셀(100)의 간략한 회로도를 도 1의 아래 부분에 나타내었다. 또는, 도전형 연결층(170)은, 도시하지는 않았으나, 인접한 두 개의 발광 셀(100) 중 어느 하나의 발광 셀(100)과 다른 하나의 발광 셀(100)에서 동일한 극성의 전극(130과 130; 140과 140)을 연결함으로써 복수 개의 발광 셀(100)을 병렬 연결할 수도 있다.
일 예로서, 도 3을 참조하면, 도전형 연결층(170)은 인접한 두 개의 발광 셀(100a, 100b)을 전기적으로 연결한다. 구체적으로, 도전형 연결층(170)은 인접한 두 개의 발광 셀(100a, 100b) 중 어느 하나의 발광 셀(100a)의 제2 전극(140)에서부터 발광 셀(100a)의 측면 및 다른 하나의 발광 셀(100b)의 측면을 따라 발광 셀(100b)의 제1 전극(130)까지 연장되어 배치되어, 인접한 두 개의 발광 셀(100a, 100b)을 직렬 연결할 수 있다.
도 3을 참조하면, 인접한 두 개의 발광 셀(100a, 100b)은 서로 이격되어 배치된다. 그리고, 발광 구조물(120) 각각의 측면에 절연층(160)이 위치한다. 절연층(160)은, 도전형 연결층(170)이 존재하는 부분에서는 발광 셀(100)과 도전형 연결층(170) 사이에 위치한다.
절연층(160)은 인접한 발광 셀(100) 사이 또는 도전형 연결층(170)과 발광 셀(100) 사이를 전기적으로 차단하는 역할을 한다.
절연층(160)은 비전도성 산화물 또는 질화물로 이루어질 수 있으며, 일 예로서, 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있으나 이에 한정하지 않는다.
도 1 내지 도 3을 참조하면, 발광 구조물(120)은 제2 전극(140)과 인접하며 상기 제2 전극(140)과 나란한 제1 측면(120a) 및 상기 제1 측면(120a)과 마주보며 식각 영역(S)과 접하는 제2 측면(120b)을 포함한다. 제2 전극(140)과 나란하다는 의미는 제2 전극(140)의 길이방향과 나란한 것을 의미한다. 제2 전극(140)의 길이방향이란 제2 전극(140)에서 변의 길이가 가장 긴 부분이 배열된 방향을 의미한다.
제2 측면(120b)은 제1 전극(130)이 위치하는 식각 영역(S)과 접하며, 식각 영역(S)으로부터 소정 각도(θ)를 갖도록 배치된다. 식각 영역(S)과 제2 측면(120b)이 이루는 각도(θ)는 90도 이상일 수 있다. 제2 측면(120b)은 발광 구조물(120)의 일부가 식각되어 식각 영역(S)을 형성할 때, 식각에 의해 노출된 발광 구조물(120)의 일 측면에 해당한다.
상부에서 봤을 때, 복수 개의 발광 셀(100) 각각의 제2 전극(140)은 제1 측면(120a)과 나란한 제1 방향으로 배치된다.
상부에서 바라본 제1 측면(120a)과 제2 측면(120b) 사이의 폭이 W일 때, 제2 전극(140)은 상기 제1 측면(120a)으로부터
Figure pat00005
내지
Figure pat00006
사이의 거리(D)에 위치한다.
발광소자(100A)의 광도를 향상시키고 동작 전압을 낮추기 위해서는 제1 전극(130)과 제2 전극(140)으로부터 주입된 전류가 발광 구조물(120)의 전면에 걸쳐 고르게 스프레딩되는 것이 중요하다. 제2 전극(140)이 제1 측면(120a)으로부터
Figure pat00007
이내의 영역 위치하는 경우 제1 전극(130)과 제2 전극(130)의 이격 간격이 넓어져서 전류 스프레딩이 잘 이루어지지 않으며, 제2 전극(140)이 제1 측면(120a)으로부터
Figure pat00008
을 초과하는 영역에 위치하는 경우 제2 전극(140)과 제1 측면(120a) 사이의 간격이 넓어져서 전류 스프레딩이 잘 이루어지지 않는다.
도 4는 실시예에 따라 제2 전극을 위치시켰을 때, 제2 전극의 위치에 따른 출력 파워(Po.)와 동작 전압(Vf)을 나타낸 그래프이다.
도 4를 참조하면, 제2 전극(140)이 제1 측면(120a)으로부터
Figure pat00009
위치에서
Figure pat00010
위치로 갈수록 출력 파워(Po.)가 상승하고 동작 전압(Vf)이 감소하는 것을 확인할 수 있다. 특히, 제2 전극(140)이 제1 측면(120a)으로부터
Figure pat00011
위치에서
Figure pat00012
위치로 갈수록 출력 파워(Po.)와 동작 전압(Vf)의 개선 효과가 현저하며,
Figure pat00013
위치에서
Figure pat00014
위치로 갈수록 출력 파워(Po.)와 동작 전압(Vf)의 개선 효과가 수렴하는 것을 알 수 있다.
Figure pat00015
,
Figure pat00016
,
Figure pat00017
위치에서의 구체적인 수치는 하기의 표 1과 같이 나타났다.
제2 전극의 위치 Po.[mV] Vf[V]
Figure pat00018
 20.36 3.07
Figure pat00019
 20.97 3
Figure pat00020
 21 2.99
즉, 제1 전극(130)과 제2 전극(140) 사이의 간격이 최적화되면서 전류 스프레딩이 잘 이루어지고, 이로 인해 출력 파워(Po.)가 상승하고 동작 전압(Vf)은 감소하는 효과가 나타난다.
다시, 도 2를 참조하면, 복수 개의 도전형 연결층(170) 중 적어도 하나는 상기 제1 방향과는 다른 제2 방향으로 배치될 수 있다. 실시예에 따라, 제2 방향은 수평면에서 상기 제1 방향과 수직일 수 있다.
도전형 연결층(170)은 인접한 발광 셀(100a, 100b) 중 어느 하나의 발광 셀(100a)의 제1 전극(130) 및 다른 하나의 발광 셀(100b)의 제2 전극(140)과 단부가 중첩되면서, 인접한 발광 셀(100a, 100b)을 전기적으로 연결한다. 또는, 도전형 연결층(170)은 인접한 발광 셀(100a, 100b) 중 어느 하나의 발광 셀(100b)의 제1 전극(130) 및 다른 하나의 발광 셀(100a)의 제2 전극(140)과 단부가 중첩되면서, 인접한 발광 셀(100a, 100b)을 전기적으로 연결한다.
도전형 연결층(170)은 활성층(124)에서 생성된 빛의 흡수를 최소화하기 위하여, 발광 구조물(120)의 상부에 위치하는 부분의 폭이 인접한 발광 셀(100a, 100b)의 사이에 위치하는 부분의 폭보다 좁을 수 있다.
도 5는 도 1의 B 부분을 확대하여 나타낸 도면이다.
도 5를 참조하면, 복수 개의 도전형 연결층(170) 중 적어도 하나는 상기 제1 방향으로 배치될 수 있다. 이때, 인접한 두 개의 발광 셀(100b, 100d) 중 어느 하나의 발광 셀(100d)의 제1 전극(130)은 활성층(124)의 손실을 최소화하기 위하여 발광 셀(100b)의 에지 영역에 위치하고, 다른 하나의 발광 셀(100b)의 제2 전극(130)은 제1 측면(120a)으로부터
Figure pat00021
내지
Figure pat00022
사이의 거리(D)에 위치하여 상기 제1 전극(130)과 제2 전극(140)이 동일선 상에 위치하지 않을 수 있다. 따라서, 제1 방향으로 배치된 도전형 연결층(170)과 접하는 발광 셀(100b)의 제1 전극(130)은 절곡부(G)를 포함할 수 있다.
도 1을 참조하면, 실시예에 따라, 제1 방향으로 배치된 도전형 연결층(170)이 위치하는 부분은 발광소자(100A)에서 발광 셀(100)의 배열 방향이 바뀌는 부분일 수 있다.
도 1을 참조하면, 복수 개의 발광 셀(100)의 배열에서 일 단부에 존재하는 발광 셀(100Z1)은 제2 전극(140)에 전극 패드(140p)를 포함하여 와이어 본딩을 위한 면적을 확보할 수 있다. 마찬가지로, 복수 개의 발광 셀(100)의 배열에서 다른 단부에 존재하는 발광 셀(100Z2)은 제1 전극(130)에 전극 패드(130p)를 포함하여 와이어 본딩을 위한 면적을 확보할 수 있다.
도 6은 다른 실시예에 따른 발광소자의 평면도이고, 도 7은 도 6의 C 부분을 확대하여 나타낸 도면이다. 발광소자의 측단면도의 도시는 생략하고 도 3을 참조하여 설명한다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 6 및 도 7을 참조하면, 제2 실시예에 따른 발광소자(100B)는 기판(110), 기판(110) 상에 이격되어 배치된 복수 개의 발광 셀(100), 인접한 두 개의 발광 셀(100)은 전기적으로 연결하는 복수 개의 도전형 연결층(170)을 포함한다.
복수 개의 발광 셀(100) 각각은 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)과, 상기 제1 도전형 반도체층(122) 상에 배치되는 제1 전극(130)과, 상기 제2 도전형 반도체층(126) 상에 배치되는 제2 전극(140)을 포함한다.
발광 구조물(120)은 일부가 식각되어 제1 도전형 반도체층(122)이 노출된 식각 영역(S)을 포함한다. 식각 영역(S)이란 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각되어 노출된 제1 도전형 반도체층(122)의 영역을 의미한다.
인접한 두 개의 발광 셀(100) 사이에 도전형 연결층(170)이 배치된다. 도전형 연결층(170)은 인접한 두 개의 발광 셀(100)을 전기적으로 연결한다.
제2 전극(140)은 제1 부분(140a) 및 상기 제1 부분(140a)과 연결되며 상기 제1 부분(140a)과 다른 방향으로 배치된 제2 부분(140b)을 포함한다.
발광 구조물(120)은 제2 전극(140)의 제1 부분(140a)과 인접하며 상기 제1 부분(140a)과 나란한 제1 측면(120a) 및 상기 제1 측면(120a)과 마주보며 식각 영역(S)과 접하는 제2 측면(120b)을 포함한다. 제2 전극(140)의 제1 부분(140a)과 나란하다는 의미는 제1 부분(140a)의 길이방향과 나란한 것을 의미한다. 제1 부분(140a)의 길이방향이란 제1 부분(140a)에서 변의 길이가 가장 긴 부분이 배열된 방향을 의미한다.
제2 전극(140)의 제1 부분(140a)은 제1 측면(120a)과 나란한 제1 방향으로 배치되고, 제2 전극(140)의 제2 부분(140b)은 상기 제1 방향과 다른 제2 방향으로 배치된다. 실시예에 따라, 제2 방향은 수평면에서 상기 제1 방향과 수직일 수 있다.
상부에서 바라본 제1 측면(120a)과 제2 측면(120b) 사이의 폭이 W일 때, 제2 전극(140)의 제1 부분(140a)은 상기 제1 측면(120a)으로부터
Figure pat00023
내지
Figure pat00024
사이의 거리(D)에 위치한다. 이때, 제2 전극(140)의 제2 부분(140b)은 상기 제1 측면(120a)으로부터
Figure pat00025
내지
Figure pat00026
사이의 거리(D) 내에 위치할 수도 있고, 적어도 일부는 상기 거리(D)의 범위를 벗어나 위치할 수도 있다.
발광소자(100A)의 광도를 향상시키고 동작 전압을 낮추기 위해서는 제1 전극(130)과 제2 전극(140)으로부터 주입된 전류가 발광 구조물(120)의 전면에 걸쳐 고르게 스프레딩되는 것이 중요하다. 제2 전극(140)의 제1 부분(120a)이 제1 측면(120a)으로부터
Figure pat00027
이내의 영역 위치하는 경우 제1 전극(130)과 제2 전극(130)의 이격 간격이 넓어져서 전류 스프레딩이 잘 이루어지지 않으며, 제2 전극(140)의 제1 부분(140a)이 제1 측면(120a)으로부터
Figure pat00028
을 초과하는 영역에 위치하는 경우 제2 전극(140)과 제1 측면(120a) 사이의 간격이 넓어져서 전류 스프레딩이 잘 이루어지지 않는다.
제2 전극(140)을 제1 부분(140a) 및 제2 부분(140b)을 갖도록 형성함으로써, 제1 부분(140a)만으로 이루어진 경우에 비해 전류 스프레딩이 잘 이루어질 수 있다.
제2 전극(140)의 제1 부분(140a)은 제2 부분(140b)에 비해 길게 형성될 수 있다.
복수 개의 도전형 연결층(170) 중 적어도 하나는 상기 제1 방향과는 다른 제2 방향으로 배치될 수 있다.
도전형 연결층(170)은 인접한 발광 셀(100a, 100b) 중 어느 하나의 발광 셀(100a)의 제1 전극(130) 및 다른 하나의 발광 셀(100b)의 제2 전극(140)과 단부가 중첩되면서, 인접한 발광 셀(100a, 100b)을 전기적으로 연결한다. 또는, 도전형 연결층(170)은 인접한 발광 셀(100a, 100b) 중 어느 하나의 발광 셀(100b)의 제1 전극(130) 및 다른 하나의 발광 셀(100a)의 제2 전극(140)과 단부가 중첩되면서, 인접한 발광 셀(100a, 100b)을 전기적으로 연결한다.
또한, 복수 개의 도전형 연결층(170) 중 적어도 하나는 상기 제1 방향으로 배치될 수 있다. 이때, 인접한 두 개의 발광 셀(100b, 100d) 중 어느 하나의 발광 셀(100d)의 제1 전극(130)은 활성층(124)의 손실을 최소화하기 위하여 발광 셀(100b)의 에지 영역에 위치하고, 다른 하나의 발광 셀(100b)의 제2 전극(130)은 제1 부분(140a)이 제1 측면(120a)으로부터
Figure pat00029
내지
Figure pat00030
사이의 거리(D)에 위치하여 상기 제1 전극(130)과 제2 전극(140)의 제1 부분(140a)이 동일선 상에 위치하지 않을 수 있다. 따라서, 제1 방향으로 배치된 도전형 연결층(170)과 접하는 발광 셀(100b)의 제1 전극(130)은 절곡부(G)를 포함할 수 있다.
도전형 연결층(170)이 제1 방향으로 배치되는 경우, 도전형 연결층(170)은 일단이 제2 전극(120)의 제2 부분(120b)과 중첩될 수 있다.
실시예에 따라, 제1 방향으로 배치된 도전형 연결층(170)이 위치하는 부분은 발광소자(100B)에서 발광 셀(100)의 배열 방향이 바뀌는 부분일 수 있다.
도 8은 다른 실시예에 따른 발광소자의 일부를 상부에서 바라본 모습을 나타낸 도면이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도전형 연결층(170)은 인접한 두 개의 발광 셀 사이에 복수 개 존재할 수 있다. 예를 들어, 도 8을 참조하면, 인접한 두 개의 발광 셀(100b, 100d) 사이에 두 개의 도전형 연결층(170)이 존재하고, 인접한 두 개의 발광 셀(100a, 100b) 사이에 두 개의 도전형 연결층(170)이 존재한다.
인접한 두 개의 발광 셀(100) 사이에 존재하는 도전형 연결층(170)의 개수는 실시예에 따라 달라질 수 있으며, 복수 개가 서로 이격되어 배치된다.
도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 배치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다. 발광소자(100)는 상술한 바와 같이 직렬 또는 병렬 연결된 복수 개의 발광 셀이 하나의 칩으로 형성된 것이다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 배치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 배치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 10은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 10을 참조하면, 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 11은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 11을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 6에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100A~100C: 발광소자 110: 기판
120: 발광 구조물 130: 제1 전극
140: 제2 전극 150: 도전층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (9)

  1. 기판;
    상기 기판 상에 이격되어 배치된 복수 개의 발광 셀; 및
    인접한 두 개의 발광 셀을 전기적으로 연결하는 복수 개의 도전형 연결층;을 포함하고,
    상기 복수 개의 발광 셀 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극과, 상기 제2 도전형 반도체층 상에 배치되는 제2 전극과, 상기 발광 구조물의 일부가 식각되어 상기 제1 도전형 반도체층이 노출된 식각 영역을 포함하며,
    상기 발광 구조물은 상기 제2 전극과 인접하며 상기 제2 전극과 나란한 제1 측면 및 상기 제1 측면과 마주보며 상기 식각 영역과 접하는 제2 측면을 포함하고, 상부에서 바라본 상기 제1 측면과 상기 제2 측면 사이의 폭이 W일 때, 상기 제2 전극은 상기 발광 구조물의 제1 측면으로부터
    Figure pat00031
    내지
    Figure pat00032
    사이의 거리에 위치하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치되고, 상기 복수 개의 도전형 연결층 중 적어도 하나는 상기 제1 방향으로 배치된 발광소자.
  3. 제 1 항에 있어서,
    상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치되고, 상기 복수 개의 도전형 연결층 중 적어도 하나는 상기 제1 방향과 다른 제2 방향으로 배치된 발광소자.
  4. 제 1 항에 있어서,
    상기 제2 전극은 상기 제1 측면과 나란한 제1 방향으로 배치된 제1 부분 및 상기 제1 방향과 다른 제2 방향으로 배치된 제2 부분을 포함하는 발광소자.
  5. 제 4 항에 있어서,
    상기 복수 개의 도전형 연결층 중 적어도 하나는 일단이 상기 제2 부분과 중첩되는 발광소자.
  6. 제 1 항에 있어서,
    상기 도전형 연결층은 상기 인접한 두 개의 발광 셀 중 하나의 발광 셀의 제1 전극과 상기 인접한 두 개의 발광 셀 중 다른 하나의 발광 셀의 제2 전극을 연결하는 발광소자.
  7. 제 6 항에 있어서,
    상기 도전형 연결층은 상기 인접한 두 개의 발광 셀 사이에 복수 개 존재하는 발광소자.
  8. 제 1 항에 있어서,
    상기 복수 개의 발광 셀 각각의 측면에 위치하는 절연층을 포함하고, 상기 절연층은 인접한 발광 셀 사이 또는 상기 도전형 연결층과 상기 발광 셀 사이를 전기적으로 차단하는 발광소자.
  9. 제 3 항에 있어서,
    상기 제2 부분은 적어도 일부가 상기
    Figure pat00033
    내지
    Figure pat00034
    사이의 거리의 범위를 벗어나 위치하는 발광소자.
KR1020120126523A 2012-11-09 2012-11-09 발광소자 KR20140059985A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120126523A KR20140059985A (ko) 2012-11-09 2012-11-09 발광소자
US14/072,070 US9281449B2 (en) 2012-11-09 2013-11-05 Light emitting device
CN201310553351.0A CN103811623B (zh) 2012-11-09 2013-11-08 发光器件
EP13192161.1A EP2731137B1 (en) 2012-11-09 2013-11-08 Light emitting device
JP2013231700A JP2014096591A (ja) 2012-11-09 2013-11-08 発光素子
US15/007,723 US9601666B2 (en) 2012-11-09 2016-01-27 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120126523A KR20140059985A (ko) 2012-11-09 2012-11-09 발광소자

Publications (1)

Publication Number Publication Date
KR20140059985A true KR20140059985A (ko) 2014-05-19

Family

ID=49619793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120126523A KR20140059985A (ko) 2012-11-09 2012-11-09 발광소자

Country Status (5)

Country Link
US (2) US9281449B2 (ko)
EP (1) EP2731137B1 (ko)
JP (1) JP2014096591A (ko)
KR (1) KR20140059985A (ko)
CN (1) CN103811623B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139181A (ko) * 2015-05-27 2016-12-07 서울바이오시스 주식회사 발광소자

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
TWI532215B (zh) * 2013-12-26 2016-05-01 隆達電子股份有限公司 發光二極體元件
KR102212666B1 (ko) * 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
TWD169527S (zh) * 2014-08-20 2015-08-01 晶元光電股份有限公司 發光二極體元件之部分
US10090449B2 (en) * 2014-11-18 2018-10-02 PlayNitride Inc. Light emitting device
TWD172675S (zh) * 2014-12-19 2015-12-21 晶元光電股份有限公司 發光二極體陣列之部分
EP3258507A2 (en) * 2015-02-13 2017-12-20 Seoul Viosys Co., Ltd Light-emitting element and light-emitting diode
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
CN104766914A (zh) * 2015-04-20 2015-07-08 电子科技大学 一种高取光率的高压led芯片结构
US10050081B2 (en) * 2015-04-22 2018-08-14 Genesis Photonics Inc. Light-emitting device and method for manufacturing the same
JP6474044B2 (ja) * 2015-09-15 2019-02-27 豊田合成株式会社 発光ユニット
TWD178892S (zh) * 2015-11-17 2016-10-11 晶元光電股份有限公司 發光二極體陣列之部分
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
TWD181129S (zh) * 2016-05-11 2017-02-01 晶元光電股份有限公司 發光二極體陣列之部分
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10651357B2 (en) 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
TWI818070B (zh) * 2019-08-30 2023-10-11 晶元光電股份有限公司 發光元件及其製造方法
EP4052296A1 (en) 2019-10-29 2022-09-07 Creeled, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553641B1 (en) * 2002-08-29 2011-03-02 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP2005117035A (ja) * 2003-09-19 2005-04-28 Showa Denko Kk フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP4625827B2 (ja) * 2007-06-04 2011-02-02 株式会社東芝 半導体発光素子及び半導体発光装置
KR100928259B1 (ko) * 2007-10-15 2009-11-24 엘지전자 주식회사 발광 장치 및 그 제조방법
WO2009088084A1 (ja) * 2008-01-11 2009-07-16 Rohm Co., Ltd. 半導体発光装置
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
TW201011890A (en) 2008-09-04 2010-03-16 Formosa Epitaxy Inc Alternating current light emitting device
JP5521325B2 (ja) * 2008-12-27 2014-06-11 日亜化学工業株式会社 発光装置及びその製造方法
US7982409B2 (en) * 2009-02-26 2011-07-19 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
CN102804415A (zh) * 2009-06-18 2012-11-28 松下电器产业株式会社 氮化镓系化合物半导体发光二极管
US9324691B2 (en) 2009-10-20 2016-04-26 Epistar Corporation Optoelectronic device
TWI533474B (zh) * 2009-10-20 2016-05-11 晶元光電股份有限公司 光電元件
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
TWI451555B (zh) 2010-10-25 2014-09-01 Epistar Corp 整流單元、發光二極體元件及其組合
CN102110705B (zh) * 2010-12-14 2013-03-20 武汉迪源光电科技有限公司 一种交流发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139181A (ko) * 2015-05-27 2016-12-07 서울바이오시스 주식회사 발광소자

Also Published As

Publication number Publication date
EP2731137B1 (en) 2020-08-12
US20140131657A1 (en) 2014-05-15
EP2731137A3 (en) 2016-01-06
US20160225954A1 (en) 2016-08-04
US9281449B2 (en) 2016-03-08
US9601666B2 (en) 2017-03-21
EP2731137A2 (en) 2014-05-14
JP2014096591A (ja) 2014-05-22
CN103811623B (zh) 2017-12-19
CN103811623A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
KR101941033B1 (ko) 발광소자
KR20140059985A (ko) 발광소자
US9318662B2 (en) Light emitting device with improved current spreading performance and lighting apparatus including the same
KR101908657B1 (ko) 발광소자
EP2696375A2 (en) Light emitting diode
KR101915213B1 (ko) 발광소자
KR20140008064A (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101954202B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR20150011310A (ko) 발광소자
KR101998766B1 (ko) 발광소자 패키지
KR20140023684A (ko) 발광소자 패키지
KR20140046162A (ko) 발광소자
KR20140092092A (ko) 발광소자
KR20140080992A (ko) 발광소자
KR101897003B1 (ko) 발광소자
KR101883844B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR20140056929A (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR20140099618A (ko) 발광소자 및 이를 포함한 발광소자 패키지
KR20140088695A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application