KR101929933B1 - 발광 소자 및 이를 포함하는 조명 시스템 - Google Patents

발광 소자 및 이를 포함하는 조명 시스템 Download PDF

Info

Publication number
KR101929933B1
KR101929933B1 KR1020120062673A KR20120062673A KR101929933B1 KR 101929933 B1 KR101929933 B1 KR 101929933B1 KR 1020120062673 A KR1020120062673 A KR 1020120062673A KR 20120062673 A KR20120062673 A KR 20120062673A KR 101929933 B1 KR101929933 B1 KR 101929933B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
electrode
type semiconductor
Prior art date
Application number
KR1020120062673A
Other languages
English (en)
Other versions
KR20130139017A (ko
Inventor
문지형
이상열
김청송
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120062673A priority Critical patent/KR101929933B1/ko
Publication of KR20130139017A publication Critical patent/KR20130139017A/ko
Application granted granted Critical
Publication of KR101929933B1 publication Critical patent/KR101929933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

실시예의 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 발광 구조물 아래에 배치되어, 제2 도전형 반도체층과 접하는 제1 전극층; 제1 전극층, 제2 도전형 반도체층 및 활성층을 관통하여, 제1 도전형 반도체층과 접하는 제2 전극층; 및 제1 전극층과 제2 전극층의 사이, 제2 전극층과 제2 도전형 반도체층의 사이 및 제2 전극층과 활성층의 사이에 각각 배치된 절연층을 포함하고, 제1 전극층은 발광 구조물의 아래에서 제2 도전형 반도체층과 접하여 배치되는 반사층; 및 반사층의 측부를 감싸면서 반사층의 아래에 배치되는 스프레드층을 포함한다.

Description

발광 소자 및 이를 포함하는 조명 시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM INCLUDING THE DEVICE}
실시예는 발광 소자 및 이를 포함하는 조명 시스템에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있다. 또한, 발광 소자는 형광 물질을 이용하여 색을 조합함으로써 효율이 좋은 백색 광선도 구현할 수 있으며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, 액정 표시 장치(LCD:Liquid Crystal Display)의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 발광 소자의 응용이 확대되고 있다.
도 1은 일반적인 발광 소자의 부분 단면도로서, 제1 도전형 반도체층(12)과 활성층(14)과 제2 도전형 반도체층(16)으로 구성된 발광 구조물(10), 오믹층(22)과 반사층(24)과 스프레드(spread)층(26)으로 구성된 제1 전극층(20), 제2 전극층(30) 및 절연층(40)을 포함한다.
반사층(24)이 은(Ag)과 같이 마이그레이션(migration)을 일으키기 쉬운 물질로 이루어질 경우, 은(Ag)의 마이그레이션으로 인해, 발광 소자의 불량이 발생하여 제품의 신뢰성이 저하될 수 있다.
실시예는 마이크레이션을 차단할 수 있는 발광 소자 및 이를 포함하는 조명 시스템을 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층; 상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 및 상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 절연층을 포함하고, 상기 제1 전극층은 상기 발광 구조물의 아래에서 상기 제2 도전형 반도체층과 접하여 배치되는 반사층; 및 상기 반사층의 측부를 감싸면서 상기 반사층의 아래에 배치되는 스프레드층을 포함한다.
상기 제1 전극층은 상기 제2 도전형 반도체층과 상기 반사층의 사이에 배치된 오믹층을 더 포함한다. 상기 스프레드층은 상기 반사층의 측부를 감싸면서 상기 오믹층의 하부까지 배치된다.
예를 들어, 상기 스프레드층은 상기 반사층의 측부를 1㎛ 내지 20㎛의 두께로 감싸거나 5㎛ 내지 10㎛의 두께로 감쌀 수 있다.
상기 스프레드층은 단일 층 구조 또는 다층 구조를 갖는다.
상기 반사층은 마이그레이션(migration)을 일으키는 물질을 포함할 수 있다.
다른 실시예에 의한 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층; 상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 및 상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 절연층을 포함하고, 상기 제1 전극층은 상기 발광 구조물의 아래에서 상기 제2 도전형 반도체층과 접하여 배치되는 반사층; 및 상기 반사층을 이루는 물질의 마이그레이션을 차단하는 방향으로 상기 반사층을 감싸면서 배치된 스프레드층을 포함한다.
실시예에 따른 발광 소자 및 이를 포함하는 조명 시스템은 반사층을 스프레드층으로 감싸기 때문에, 반사층을 이루는 물질의 마이크레션으로 인한 불량을 방지하여 수율과 신뢰성을 향상시킬 수 있다.
도 1은 일반적인 발광 소자의 부분 단면도이다.
도 2는 실시예에 의한 발광 소자의 측단면도를 나타낸다.
도 3은 도 2에 도시된 'A' 부분을 확대 도시한 부분 단면도를 나타낸다.
도 4a 내지 도 4f는 일실시예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 5는 실시예에 따른 발광 소자를 포함한 발광 소자 패키지의 일실시예를 도시한 도면이다.
도 6은 실시예에 따른 발광 소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 7은 실시예에 따른 발광 소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 2는 실시예에 의한 발광 소자(100)의 측단면도를 나타낸다.
도 2에 도시된 발광 소자는 발광 구조물(110), 제1 전극층(120), 제2 전극층(130), 절연층(140), 전극 패드(160), 보호층(170), 지지기판(180) 및 접합층(182)을 포함한다.
발광 소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함한다.
제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 또한, 제1 도전형 반도체층(112)이 p형 반도체층인 경우, 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(112)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(112)의 표면에는 광 추출 효율을 향상시키기 위하여 러프니스 패턴(118)이 형성될 수 있다. 러프니스 패턴(118)은 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있다.
제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 활성층(114)이 위치한다. 활성층(114)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(112)이 n형 반도체층이고 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 제1 도전형 반도체층(112)으로부터 전자가 주입되고 제2 도전형 반도체층(116)으로부터 정공이 활성층(114)으로 주입될 수 있다.
활성층(114)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(114)이 우물 구조로 형성되는 경우, 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(114)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(114)의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(116)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 또한, 제2 도전형 반도체층(116)이 n형 반도체층인 경우, 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.
본 실시예에서, 제1 도전형 반도체층(112)은 n형 반도체층, 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(112)은 p형 반도체층으로 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수 있다. 또한, 제2 도전형 반도체층(116) 상에는 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
또한, 발광 구조물(110)의 측면을 둘러싸도록 보호층(170)이 배치될 수 있다. 보호층(170) 역시, 비전도성 산화물이나 질화물로 이루어질 수 있으며, 일 예로서, 보호층(170)은 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다. 게다가, 보호층(170)은 발광 구조물(110)의 상부 즉, 제1 도전형 반도체층(112)의 상면에도 형성될 수 있으나 이에 한정되지 않는다. 이 경우, 제1 도전형 반도체층(112)의 상면이 러프니스 패턴(118)을 가지므로, 보호층(170)도 러프니스 패턴(118)을 따라 굴곡진 모습으로 제1 도전형 반도체층(112)의 상면에 배치될 수 있다.
발광 구조물(110)의 아래에 제2 도전형 반도체층(116)과 접하여 제1 전극층(120)이 배치되어, 제2 도전형 반도체층(116)과 제1 전극층(120)은 전기적으로 연결된다.
제1 전극층(120)은 오믹층(122) 및 반사층(124) 중 적어도 하나를 포함할 수 있고, 도 2에 도시된 바와 같이 오믹층(122)과 반사층(124)의 적층 구조일 수도 있다.
오믹층(122)은 발광 구조물(110)의 제2 도전형 반도체층(116)과 접하여 배치될 수 있다. 제2 도전형 반도체층(116)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로 이러한 오믹 특성을 개선하기 위해 오믹층(122)이 배치되며, 오믹층(122)이 반드시 배치되어야 하는 것은 아니다.
오믹층(122)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
오믹층(122)은 발광 구조물(110)의 제2 도전형 반도체층(116)과 후술하는 반사층(124) 사이에 배치되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.
반사층(124)은 오믹층(122)과 후술되는 스프레드(spread)층(126)의 사이에서 활성층(114)과 마주하는 방향으로 개재되어 배치될 수 있다. 이러한 반사층(124)은 활성층(114)에서 생성된 빛이 발광 소자(100) 내부에서 소멸되지 않고 반사되어 발광 소자(100) 밖으로 방출되도록 하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
반사층(124)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(124)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다. 또한, 반사층(124)이 발광 구조물(예컨대, 제2 도전형 반도체층(116))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(122)을 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지 않는다. 즉, 오믹층(122)이 생략될 경우, 반사층(124)은 제2 도전형 반도체층(116)과 스프레드층(126) 사이에서 활성층(114)과 마주하는 방향으로 개재되어 배치될 수 있다.
제1 전극층(120)은 스프레드층(126)을 더 포함할 수 있다. 스프레드층(126)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 이루어질 수 있다. 스프레드층(126)은 예를 들어, Ti, Au, Ni, In, Co, W, Fe. Rh, Cr, Al 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 한정하지 않는다.
만일, 반사층(124)이 마이그레이션(migration)을 일으키는 Ag, Pd, Zn 또는 이들의 조합으로 이루어지는 물질 등을 포함할 경우, 스프레드층(126)은 반사층(124)의 구성 물질의 마이그레이션을 차단하는 방향으로 반사층(124)을 감싸면서 배치될 수 있다. 즉, 도 2에 도시된 바와 같이, 스프레드층(126)은 반사층(124)의 아래 뿐만 아니라 측부를 감싸도록 배치될 수 있다. 이때, 오믹층(122)이 존재한다면, 도 2에 도시된 바와 같이, 스프레드층(126)은 반사층(124)의 측부를 감싸면서 오믹층(122)의 하부까지 배치된다. 즉, 스프레드층(126)은 마이그레이션 배리어층의 역할을 수행한다.
도 3은 도 2에 도시된 'A' 부분을 확대 도시한 부분 단면도를 나타낸다.
도 3을 참조하면, 반사층(124)의 측부를 감싸는 스프레드층(126)의 두께(d)가 너무 두꺼우면 반사층(124)이 차지하는 영역일 줄어들게 되어 원하는 발광 효과를 기대할 수 없을 수도 있으므로, 반사층(124)의 측부를 감싸는 스프레드층(126)의 두께(d)는 이를 고려하여 정해질 수 있다.
예를 들어, 스프레드층(126)은 반사층(124)의 측부를 1㎛ 내지 20㎛의 두께(d)로 감쌀 수 있다. 또는, 스프레드층(126)은 반사층(124)의 측부를 5㎛ 내지 10㎛의 두께(d)로 감싸도록 배치될 수 있다.
또한, 스프레드층(126)은 도 2에 도시된 바와 같이 단일 층 구조를 가질 수도 있지만 이와 달리 다층 구조를 가질 수도 있다.
전술한 바와 같이, 본 실시예의 의하면, 스프레드층(126)이 반사층(124)의 하부와 측부를 감싸도록 배치되기 때문에, 반사층(124)을 이루는 물질의 마이그레이션으로 인한 불량을 방지하여 수율과 신뢰성이 향상될 수 있다.
한편, 도 2를 참조하면, 제2 전극층(130)은 제1 전극층(120), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 접한다. 이를 위해, 제2 전극층(130)은 주 전극(130a)과 분기 전극(130b)을 포함한다. 주 전극(130a)은 제1 전극층(120)과 지지 기판(180) 사이에 배치된다. 분기 전극(130b)은 주 전극(130a)으로부터 분기되며, 제1 전극층(120), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 접한다.
또한, 전극 패드(160)는 외부로 노출된 스프레드층(126)의 상부 면에 배치될 수 있다. 전극 패드(160)는 제1 전극층(120)과 전기적으로 연결되어, 발광 소자(100)의 구동에 필요한 전류를 공급할 수 있다.
그리고, 발광 구조물(110)과 제1 전극층(120) 및 제2 전극층(130)을 지지하는 지지대로서, 제2 전극층(130)의 주 전극(130a)의 하부에 지지 기판(180)이 배치될 수 있다.
지지 기판(180)은 전도성 기판 또는 절연성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지 기판(180)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
지지기판(180)과 제2 전극층(130)의 주 전극(130a) 간의 결합을 위하여 이들 사이에 접합층(182)이 더 배치될 수 있다. 접합층(182)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.
절연층(140)은 제1 전극층(120)과 제2 전극층(130)의 사이, 제2 전극층(130)과 제2 도전형 반도체층(116)의 사이 및 제2 전극층(130)과 활성층(114)의 사이에 배치되어, 제2 전극층(130)을 제1 전극층(120), 제2 도전형 반도체층(116) 및 활성층(114)과 전기적으로 절연시킨다.
절연층(140)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 절연층(140)은 실리콘 산화물(SiO2)층, 산화 질화물층, Al2O3, 또는 산화 알루미늄층으로 이루어질 수 있다.
이하, 도 2에 도시된 실시예에 의한 발광 소자(100)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 4a 내지 도 4f는 일실시예에 따른 발광 소자(100)의 제조 과정을 나타낸 도면이다.
도 4a를 참조하면, 먼저 기판(101) 상에 발광 구조물(110)을 성장시킨다.
기판(101)은 반도체 물질 성장에 적합한 재료 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(110)은 기판(101) 상에 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 순차적으로 성장시킴으로써 형성될 수 있다.
발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이때, 발광 구조물(110)과 기판(101) 사이에 템플레이트(template)층(104)이 성장될 수 있다.
템플레이트층(104)은 버퍼층을 포함하며, 기판(101)의 종류에 따라 응력 완화층(Stress Relief Layer)을 추가로 포함할 수 있다.
버퍼층은 기판(101)과 제1 도전형 반도체층(112) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
응력 완화층은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN을 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.
이후, 도 4b에 도시된 바와 같이, 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)을 노출시키는 적어도 하나의 비아홀(210)을 형성한다.
비아홀(210)은, 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성할 수 있으며, 제2 도전형 반도체층(116)과 그 하부의 활성층(114)을 식각하여 제1 도전형 반도체층(112)을 노출시킴으로써 형성할 수 있다.
그 후, 도 4c를 참조하면, 제2 도전형 반도체층(116)의 상부에 제1 전극층(120)을 형성한다. 제1 전극층(120)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.
제1 전극층(120)은 오믹층(122) 또는 반사층(124) 중 적어도 하나와 스프레드층(126)을 포함할 수 있다.
오믹층(122)은 제2 도전형 반도체층(116)의 상부를 덮도록 형성된다. 오믹층(122)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
오믹층(122)은 발광 구조물(110)과 후술하는 반사층(124) 사이에 형성되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.
반사층(124)은 오믹층(122)의 상부면에 형성된다. 이때, 비아홀(210) 주변에는 반사층(124)이 형성되지 않고 오믹층(122)이 노출된다. 왜냐하면, 후술되는 바와 같이, 반사층(124)의 측부를 스프레드층(126)으로 감싸기 위해서이다.
반사층(124)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(124)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다. 또한, 반사층(124)이 제2 도전형 반도체층(116)과 오믹 접촉하는 물질로 형성될 경우, 오믹층(122)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지 않는다.
스프레드층(126)은 반사층(124)의 상부에 형성된다. 게다가, 실시예에 의하면, 스프레드층(126)은 반사층(124)에 포함된 물질이 마이그레이션되는 것을 차단하기 위해, 반사층(124)의 측부를 감싸도록 형성된다.
스프레드층(126)은 단일 층 구조나 다층 구조로 형성될 수 있으며, 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는물질로 형성될 수 있다. 스프레드층(126)은 예를 들어, Ti, Au, Ni, In, Co, W, Fe. Rh, Cr, Al 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 한정하지 않는다.
전술한 실시예의 경우, 도 4b 및 도 4c에 도시된 바와 같이, 비아 홀(210)을 형성한 이후에 제1 전극층(120)이 형성된다.
다른 실시예에 의하면, 도 4d에 도시된 바와 같이, 비아 홀(210)을 형성하기 이전에 제1 전극층(120)을 제2 도전형 반도체층(116)의 상부에 먼저 형성하고, 이후 도 4c에 도시된 바와 같이 비아 홀(210)을 형성할 수도 있다. 이와 같이, 비아 홀(210)을 형성하기 이전에 반사층(124)이 스프레드층(126)에 의해 감싸져서 외부로 노출되지 않으므로 공정상 반사층(124)에 포함된 물질의 마이그레이션이 방지될 수 있다.
그 후, 도 4e를 참조하면, 제1 전극층(120)의 상면과 비아홀(210)의 측면 및 바닥면의 적어도 일부에 절연층(140)을 형성한다. 그 후, 절연층(140)이 형성된 비아홀(210)을 매립하고 절연층(140)이 형성된 제1 전극층(120)의 상부를 덮도록 도전성 물질을 도포하여 제2 전극층(130)을 형성한다.
발광 구조물(110)과 평행하게 위치한 도전성 물질 부분이 제2 전극층(130)의 주 전극(130a)이 되고, 비아 홀(210) 내에 채워진 도전성 물질 부분이 제2 전극층(130)의 분기 전극(130b)이 된다.
제2 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다.
그 후, 제2 전극층(130) 상에 지지 기판(180)을 형성한다.
지지기판(180)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(180)을 본딩 방식으로 형성하는 경우, 예를 들어 별도의 접합층(182)을 이용하여 제2 전극층(130)과 지지 기판(180)을 부착시킬 수 있다.
이후, 도 4f에 도시된 바와 같이, 기판(101)을 분리한다.
기판(101)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(101)과 발광 구조물(110)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다. 기판(101) 분리 후 별도의 식각 공정을 통해 템플레이트층(104)을 제거할 수 있다.
이후, 기판(101)이 분리된 결과를 뒤집은 후, 발광 구조물(110)에 아이솔레이션(isolation) 에칭을 실시하여 각각의 발광 소자 단위로 분리한다. 아이솔레이션 에칭은, 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의하여 제1 전극층(120)의 일부가 발광 구조물(110) 외부로 개방될 수 있다. 예컨대, 아이솔레이션 에칭에 의하여 발광 구조물(110)이 식각되어 제1 전극층(120)의 일측, 즉 테두리 일부를 개방할 수 있다.
아이솔레이션 에칭에 의하여 개방되어 노출된 제1 전극층(120)의 부분에는 전극 패드(160)를 형성한다. 전극 패드(160)는 제1 전극층(120)과 전기적으로 연결되어 발광 소자(100)의 구동에 필요한 전류를 공급할 수 있다.
그리고, 발광 구조물(110)의 측면을 둘러싸도록 보호층(170)을 형성한다. 보호층(170)은 제1 도전형 반도체층(112)의 상면의 적어도 일부까지 덮도록 형성될 수 있다.
그 밖에 제1 도전형 반도체층(112)의 상부에 러프니스 패턴(118)을 형성하는 공정 등은 일반적인 사항이므로 여기서는 상세한 설명을 생략한다.
도 5는 실시예에 따른 발광 소자를 포함한 발광 소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광 소자 패키지(300)는 몸체(310)와, 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 몸체(310)에 설치되어 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 발광 소자(100)와, 몰딩(modling)부(340)를 포함한다. 몸체(310)에는 캐비티(cavity)가 형성될 수 있다. 여기서, 발광 소자(100)는 도 2에 도시된 바와 같다.
몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 몸체(310)의 표면에 절연층이 코팅되어 제1 및 제2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 발광 소자(100)에 전류를 공급한다. 또한, 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 발광 소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
발광 소자(100)는 몸체(310) 상에 설치되거나 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광 소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 발광 소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광 소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 제1 및 제2 리드 프레임(321, 322)과 연결될 수 있다.
몰딩부(340)는 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 몰딩부(340) 내에는 형광체(350)가 포함되어, 발광 소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 + (0<x<6)일 수 있다.
발광 소자(100)에서 방출된 제1 파장 영역의 광이 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광 경로가 변경될 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광 소자 또는 발광 소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 6은 실시예에 따른 발광 소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 6을 참조하면, 실시예에 따른 발광 소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
발광 모듈(710)은 회로기판 상에 발광 소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
실시예에 따른 발광 소자는 스프레드층(126)이 반사층(124)의 측부를 감싸도록 배치되므로, 반사층(124)에 포함된 물질의 마이그레이션을 차단할 수 있다.
도 7은 실시예에 따른 발광 소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 7을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 도광판(840)의 전방에 배치된 제1 프리즘시트(850) 및 제2 프리즘시트(860)와, 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광 소자 패키지(835)는 도 5에서 설명한 바와 같다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PET:PolyEthylene Terephtalate)를 사용할 수 있다.
도광판(840)은 발광 소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(840)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PMMA:PolyMethylMethAcrylate), 폴리카보네이트(PC:PolyCarbonate), 또는 폴리에틸렌(PE:PolyEthylene) 등으로 형성될 수 있다. 그리고, 도광판(840)이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
패널(870)로서 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
패널(870)의 전면에는 컬러 필터(880)가 구비되어 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 110: 발광 구조물 12, 112: 제1 도전형 반도체층
14, 114: 활성층 16, 116: 제2 도전형 반도체층
20, 120: 제1 전극층 30, 130: 제2 전극층
40, 140: 절연층 100: 발광 소자
160: 전극 패드 170: 보호층
180: 지지 기판 182: 접합층
300: 발광 소자 패키지 310: 몸체
321, 322: 리드 프레임 340: 몰딩부

Claims (9)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역까지 관통하는 복수의 리세스를 포함하는 발광 구조물;
    상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층;
    상기 제1 전극층과 상기 도전성 기판 사이에 배치되고, 상기 리세스 내로 연장되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제2 전극층;
    상기 제1 전극층과 상기 제2 전극층 사이에 배치되고, 상기 리세스 내로 연장되어 상기 리세스 내에서 상기 발광 구조물과 상기 제2 전극층 사이에 배치되는 절연부; 및
    상기 제1 전극층과 전기적으로 연결되는 전극 패드를 포함하고,
    상기 제1 전극층은
    상기 발광 구조물의 아래에서 상기 제2 도전형 반도체층의 노출된 저면 전체와 접하여 배치된 오믹층;
    상기 오믹층의 저면 중 일부와 접하여 배치된 반사층; 및
    상기 반사층을 감싸고, 상기 발광 구조물의 외측으로 연장되어 배치되는 스프레드층을 포함하고,
    상기 스프레드층은 상기 발광 구조물과 수직으로 중첩하는 제1 영역, 상기 발광 구조물 외측으로 연장된 제2 영역을 포함하고,
    상기 제1 영역은 상기 반사층의 저면에서 상기 오믹층의 저면으로 연장되어 상기 절연부와 접하고,
    상기 제2 영역은 상기 전극 패드와 접하는 발광 소자.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 스프레드층은 상기 반사층의 측부를 1㎛ 내지 20㎛의 두께로 감싸고,
    상기 스프레드층은 하나 이상의 층 구조를 가지고,
    상기 반사층은 마이그레이션(migration)을 일으키는 물질을 포함하는 발광 소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 아래에 배치되어, 상기 제2 도전형 반도체층과 접하는 제1 전극층;
    상기 제1 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여, 상기 제1 도전형 반도체층과 접하는 제2 전극층; 및
    상기 제1 전극층과 상기 제2 전극층의 사이, 상기 제2 전극층과 상기 제2 도전형 반도체층의 사이 및 상기 제2 전극층과 상기 활성층의 사이에 각각 배치된 절연층을 포함하고,
    상기 제1 전극층은
    상기 발광 구조물의 아래에서 상기 제2 도전형 반도체층의 노출된 저면 전체와 접하여 배치된 오믹층;
    상기 오믹층의 저면 중 일부와 접하여 배치된 반사층; 및
    상기 반사층을 이루는 물질의 마이그레이션을 차단하는 방향으로 상기 반사층을 감싸면서 배치된 스프레드층을 포함하고,
    상기 스프레드층은
    상기 반사층의 아래에 배치된 제1 부분;
    상기 절연층과 상기 반사층의 제1 측부 사이에서 상기 오믹층의 저면 중 타부와 접하여 배치된 제2 부분; 및
    상기 반사층의 상기 제1 측부의 반대측 제2 측부와 상기 오믹층의 측부에 배치된 제3 부분을 포함하고,
    상기 반사층은 상기 스프레드층의 상기 제1 내지 제3 부분에 의해 감싸진 발광 소자.
  9. 제1 항, 제4 항 및 제8 항 중 어느 한 항에 기재된 발광 소자를 포함하는 조명 시스템.
KR1020120062673A 2012-06-12 2012-06-12 발광 소자 및 이를 포함하는 조명 시스템 KR101929933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120062673A KR101929933B1 (ko) 2012-06-12 2012-06-12 발광 소자 및 이를 포함하는 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062673A KR101929933B1 (ko) 2012-06-12 2012-06-12 발광 소자 및 이를 포함하는 조명 시스템

Publications (2)

Publication Number Publication Date
KR20130139017A KR20130139017A (ko) 2013-12-20
KR101929933B1 true KR101929933B1 (ko) 2019-03-14

Family

ID=49984450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062673A KR101929933B1 (ko) 2012-06-12 2012-06-12 발광 소자 및 이를 포함하는 조명 시스템

Country Status (1)

Country Link
KR (1) KR101929933B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016099061A1 (en) * 2014-12-19 2016-06-23 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
TWI686962B (zh) 2019-04-30 2020-03-01 錼創顯示科技股份有限公司 微型發光元件、結構及其顯示裝置
CN111864029B (zh) * 2019-04-30 2021-10-22 錼创显示科技股份有限公司 微型发光元件、结构及其显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20120045635A (ko) * 2010-10-29 2012-05-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Also Published As

Publication number Publication date
KR20130139017A (ko) 2013-12-20

Similar Documents

Publication Publication Date Title
KR101941033B1 (ko) 발광소자
KR101827975B1 (ko) 발광소자
KR101908657B1 (ko) 발광소자
KR20140059985A (ko) 발광소자
KR20140147236A (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR101941032B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101902398B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101974153B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101991032B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR20130138416A (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR101911865B1 (ko) 발광소자
KR20140046162A (ko) 발광소자
KR20130139018A (ko) 발광 소자
KR20140080992A (ko) 발광소자
KR101843895B1 (ko) 발광 소자 및 그를 이용한 조명 시스템
KR101983777B1 (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR20140001352A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant