TWI818070B - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TWI818070B
TWI818070B TW108131271A TW108131271A TWI818070B TW I818070 B TWI818070 B TW I818070B TW 108131271 A TW108131271 A TW 108131271A TW 108131271 A TW108131271 A TW 108131271A TW I818070 B TWI818070 B TW I818070B
Authority
TW
Taiwan
Prior art keywords
light
emitting
emitting unit
edge
side wall
Prior art date
Application number
TW108131271A
Other languages
English (en)
Other versions
TW202109919A (zh
Inventor
陳正育
葉慧君
沈建賦
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW108131271A priority Critical patent/TWI818070B/zh
Priority to CN202010885118.2A priority patent/CN112447892A/zh
Priority to US17/006,459 priority patent/US11404474B2/en
Publication of TW202109919A publication Critical patent/TW202109919A/zh
Priority to US17/877,550 priority patent/US11784210B2/en
Application granted granted Critical
Publication of TWI818070B publication Critical patent/TWI818070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

一種發光元件，包含：一第一邊緣以及一第二邊緣相對於第一邊緣；一基板，包含一上表面；複數個發光單元排列成N行，位於上表面上，其中N行包含一第一發光單元行位於第一邊緣以第N發光單元行位於第二邊緣；以及複數個導電結構，位於發光單元上並電性連接發光單元；其中，第一發光單元行中包含一第一發光單元，且第一發光單元包含一凹口，位於第一邊緣且具有一底部暴露上表面。

Description

發光元件及其製造方法
本申請案係關於一種發光元件，更詳言之，係關於一種包含複數發光單元之發光元件。
固態發光元件中的發光二極體(LED)具有具低耗電量、低產熱、壽命長、體積小、反應速度快以及良好光電特性，例如具有穩定的發光波長等特性，故已被廣泛的應用於家用裝置、照明裝置、指示燈及光電產品等。隨著光電技術的發展，固態發光元件在發光效率、操作壽命以及亮度方面有相當大的進步。
習知的發光二極體晶片包含一基板、一n型半導體層、一活性層及一p型半導體層形成於基板上、以及分別形成於p型/n型半導體層上的p、n-電極。當透過電極對發光二極體晶片通電，且在一特定值的順向偏壓時，來自p型半導體層的電洞及來自n型半導體層的電子在活性層內結合以放出光。
高壓發光二極體晶片，係在單一基板上，將發光二極體晶片面積分割成多個發光單元之後串聯而成。相較於傳統單顆發光二極體晶片，在相同晶片尺寸下，高壓發光二極體晶片可在低電流高電壓下工作，且具有較大輸出功率。高壓發光二極體晶片能夠依照不同輸入電壓的需求而決定 其發光單元數量與大小等，並可針對每個發光單元加以優化，具有能操作在高電壓下、體積小、對封裝及光學設計具有極佳的運用彈性等優點。
一種發光元件，包含：一第一邊緣以及一第二邊緣相對於第一邊緣；一基板，包含一上表面；複數個發光單元排列成N行，位於上表面上，其中N行包含一第一發光單元行位於第一邊緣以第N發光單元行位於第二邊緣；以及複數個導電結構，位於發光單元上並電性連接發光單元；其中，第一發光單元行中包含一第一發光單元，且第一發光單元包含一凹口，位於第一邊緣且具有一底部暴露上表面。
一種發光元件，包含：一第一邊緣以及一第二邊緣相對於第一邊緣；一基板，包含一上表面；複數個發光單元排列成N行，位於上表面之上，其中N行發光單元包含一第一行發光單元行位於第一邊緣以及一第N行發光單元行位於第二邊緣；以及複數個導電結構，位於發光單元上並電性連接發光單元；其中，第一行發光單元行中包含一第一發光單元，且第一發光單元包含一凹口；第N行發光單元行中包含一第二發光單元、一第三發光單元以及一溝槽位於第二發光單元與第三發光單元之間；以及凹口位於溝槽的一延長線上。
1、2:發光元件
10:基板
10a:基板上表面
12:半導體疊層
121:第一半導體層
121a:第一半導體層上表面
122:第二半導體層
123:活性層
17:雷射
18:透明導電層
180:開口
20:第一電極
201:第一焊盤電極
202:第一延伸電極
22、22a-22e:發光單元
23:電流阻擋層
23a:中間部
23c:延伸部
230a:第一電流阻擋部
230b:第二電流阻擋部
30:第二電極
301:第二焊盤電極
302:第二延伸電極
36:溝槽
50、50’:凹口
60:連接電極
CL:分割線
E1:第一邊緣
E2:第二邊緣
MS:高台區
P:圖案化結構
R1、R2、R3:行
S1、S2、S3:側壁
θ1、θ2:夾角
WF:半導體晶圓
W、Z:局部區域
IML:延伸線
〔第1A圖至第1E圖〕為本申請案一實施例發光元件1製造方法中各步驟之上視圖。
〔第2A圖至第2F圖〕為本申請案一實施例發光元件1製造方法中各步驟之截面圖。
〔第3圖〕為本申請案一實施例發光元件1之上視圖。
〔第4A圖〕為第1E圖之局部放大圖。
〔第4B圖〕為比較例中一發光元件製造方法之局部放大上視圖。
〔第5圖〕為本申請案一實施例發光元件1的掃描式電子顯微影像(Scanning Electron Microscope；SEM)。
〔第6A圖〕為本申請案另一實施例發光元件2之上視圖。
〔第6B圖〕為本申請案另一實施例發光元件2製造方法之上視圖。
〔第6C圖〕為第6B圖之局部放大圖。
第3圖顯示本申請案一實施例發光元件1之上視圖；第1A圖-第1E圖顯示本申請案一實施例發光元件1製造方法中各步驟之局部上視圖。第2A圖-第2F圖顯示本申請案一實施例發光元件1製造方法中各步驟之截面圖。如第3圖所示，發光元件1包含複數個發光單元22(22a-22e)以溝槽36相隔分開設置於一基板10上，彼此之間以連接電極60電性連接，形成一發光單元串列。發光元件1包含一第一邊緣E1以及一第二邊緣E2，與第一邊緣E1相對。於一實施例中，第一邊緣E1以及第二邊緣E2分別為基板10的兩相對邊緣。在本實施例中，發光單元22a-22e排列成兩個發光單元行R1及R2(以下簡稱為第一行及第二行)，起始發光單元22a與末端發光單元22e橫跨第一行R1及第二行R2，發光單元22c位於第一行R1，發光單元22b及22d位於第二行R2。在第一邊緣E1設置有三個發光單元22a、 22c及22e，在第二邊緣E2設置有四個發光單元22a、22b、22d及22e。發光元件1中排列在第一邊緣E1及第二邊緣E2的發光單元22為不對稱。發光單元22a-22e上分別包含有透明導電層18、第一電極20(201、202)、第二電極30(301、302)、及電流阻擋層23。發光單元22c包含一凹口50位於第一邊緣E1。
於一實施例中，發光元件1之製造方法詳述如下。第2A圖為第1A圖中沿A-A’線段之截面圖。參照第1A圖及第2A圖，實施一半導體疊層形成步驟以及高台區(mesa)形成步驟。首先，在基板10上形成半導體疊層12，於本實施例中，為方便表示，製造方法中的基板與最後發光元件的基板皆以相同符號表示。基板10及形成於其上的半導體疊層12構成一半導體晶圓WF。第1A圖顯示半導體晶圓WF以及其局部放大圖。
基板10可以是一成長基板，包括用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、及磷化鎵(GaP)基板，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的藍寶石(Al2O3)基板，氮化鎵(GaN)基板，碳化矽(SiC)基板、及氮化鋁(AlN)基板。基板10包含一上表面10a。基板10可以是一圖案化基板，即，基板10在其上表面10a上具有圖案化結構P。於一實施例中，從半導體疊層12發射的光可以被基板10的圖案化結構P所折射，從而提高發光元件的亮度。此外，圖案化結構P減緩或抑制了基板10與半導體疊層12之間因晶格不匹配而導致的錯位，從而改善半導體疊層12的磊晶品質。
在本申請案的一實施例中，在基板10上形成半導體疊層12的方法包含有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等。
依序在基板10上形成一緩衝結構(圖未示)、一第一半導體層121、一活性層123和一第二半導體層122。緩衝結構、第一半導體層121、活性層 123和第二半導體層122構成半導體疊層12。緩衝結構可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝層的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝結構包括多個子層(圖未示)。子層包括相同材料或不同材料。在一實施例中，緩衝結構包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。在一實施例中，緩衝層另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如AlN。在本申請案的一實施例中，第一半導體層121和第二半導體層122，例如為包覆層(cladding layer)或侷限層(confinement layer)，具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素。例如，第一半導體層121是n型半導體，以及第二半導體層122是p型半導體。活性層123形成於第一半導體層121與第二半導體層122之間。電子與電洞在電流驅動下在活性層123中結合，將電能轉換成光能以發光。可藉由改變半導體疊層12中一個或多個層別的物理特性和化學組成，來調整發光元件1或半導體疊層12所發出的光之波長。
半導體疊層12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半導體材料，其中0
Figure 108131271-A0305-02-0008-22
x，y
Figure 108131271-A0305-02-0008-23
1；x+y
Figure 108131271-A0305-02-0008-24
1。根據活性層的材料，當半導體疊層12的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層12的材料是InGaN系列時，可以發出波長介於400nm和490nm之間的藍光或深藍光或波長介於490nm和550nm之間的綠光。當半導體疊層12的材料是AlGaN系列時，可以發出波長介於400nm和250nm之間的UV光。活性層123可以是單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面 雙異質結構(double-side double heterostructure；DDH)、多重量子井(multi-quantum well；MQW)。活性層123的材料可以是i型、p型或n型半導體。
接著，實施高台區形成步驟，移除部分的半導體疊層12直至第一半導體層121之上表面121a露出，形成複數個高台區MS，高台區MS的上表面即為第二半導體層122的上表面。由上視觀之，上表面121a包圍各高台區MS。於本實施例中，一個高台區MS將對應一個發光單元22。移除部分的半導體疊層12的方法包含蝕刻。
接著，參照第1B圖及第2B圖，實施一溝槽形成步驟。第2B圖為第1B圖中沿A-A’線段之截面圖。在此步驟中，由第一半導體層上表面121a往下移除第一半導體層121，以形成溝槽36。溝槽36將單一發光元件1的半導體疊層12分隔並定義出複數發光單元22(22a~22e)。溝槽36的側壁為相鄰兩發光單元22的半導體疊層12側壁，溝槽36的底部為基板10暴露出的上表面10a。溝槽36的側壁與基板10的上表面10a之間的內夾角為θ1，θ1小於90度，於一實施例中，θ1介於20-80度。相鄰發光元件1之間的第一半導體層121為相連接，也就是說，相鄰發光元件1並沒有以溝槽36分隔開，而是從第一半導體層121的上表面121a定義相鄰發光元件1之間的分界，做為後續切割製程中預備分割線(圖未示)的所在位置。
接著，參照第1C圖及第2C圖，實施一電流阻擋層及透明導電層形成步驟。第2C圖為第1C圖中沿B-B’線段之截面圖。
先在各發光單元22上以及溝槽36內形成一絕緣材料層(圖未示)，並覆蓋溝槽36。然後以顯影蝕刻等製程，將絕緣材料層圖案化，以形成電流阻擋層23。本實施例中，電流阻擋層23包含第一電流阻擋部230a、第二電流阻擋230b、中間部23a及延伸部23c；其中，第一電流阻擋部230a位於發光單元串列的末端發光單元22e的第一半導體層121上，第二電流阻擋230b 位於起始發光單元22a的第二半導體層122上，中間部23a以及延伸部23c位於溝槽36上。在一實施例中，如第2C圖所示，中間部23a覆蓋溝槽36的底部以及半導體疊層12的側壁。延伸部23c從中間部23a延伸，形成於發光單元22b中第二半導體層122的上表面。於另一實施例中，電流阻擋層23不包含第一電流阻擋部230a，
電流阻擋層23的材料包括透明絕緣材料，例如氧化矽、氮化矽、氧氮化矽、氧化鈦、氧化鋁或上述材料的組合或疊層。電流阻擋層23可以是單層或是複數層所形成的堆疊；於一實施例中，電流阻擋層23包含單一或複數絕緣層對的堆疊，每一絕緣層對包含兩子層，構成兩子層的絕緣材料包含不同的折射率，電流阻擋層23為分佈式布拉格反射器(DBR,distributed Bragg reflector)。
在一實施例中，第二電流阻擋部230b包含一開口，暴露出發光單元22a之第二半導體層122的上表面。在一實施例中，末端發光單元22e的第一半導體層121上不具有第一電流阻擋部230a。
接著，形成一透明導電層18覆蓋各發光單元22的第二半導體層122之上表面，並與第二半導體層122電性接觸。本實施例中，透明導電層18同時覆蓋電流阻擋層23之延伸部23c、以及第二電流阻擋部230b。透明導電層18可以是金屬或是透明導電材料，其中金屬可選自具有透光性的薄金屬層，透明導電材料對於活性層123所發出的光線為透明，包含銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、或銦鋅氧化物(IZO)等材料。於一實施例中，透明導電層18具有開口180，對應於第二電流阻擋部230b之開口。
接著，參照第1D圖及第2D圖，實施一導電結構形成步驟。第2D圖為第1D圖中沿B-B’線段之截面圖。
導電結構形成在發光單元22和溝槽36上。導電結構包含發光單元22上的第一電極20、第二電極30以及形成在兩個相鄰的發光單元22之間的連接電極60。導電結構之材料包含金屬，例如鉻(Cr)、鈦(Ti)、金(Au)、鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金或疊層。
在發光單元22e上，第一電極20形成在其第一半導體層121上，包含第一焊盤電極201。於其他實施例中，第一電極20更包含一延伸自第一焊盤電極201的第一延伸電極202。第一電極20與第一半導體層121電性連接，並位於第一電流阻擋部230a之上。於一上視圖中，第一焊盤電極201的面積大於第一電流阻擋部230a的面積，第一焊盤電極201覆蓋第一電流阻擋部230a的上表面及側壁。於其他實施例中，第一焊盤電極201的面積小於第一電流阻擋部230a的面積。在其他各發光單元上，設有第一延伸電極202與其第一半導體層121電性連接。在發光單元22a上，第二電極30形成在透明導電層18上，與透明導電層18及第二半導體層122電性連接，包含第二焊盤電極301與延伸自第二焊盤電極301的第二延伸電極302。在其他各發光單元上，同樣設有第二延伸電極302與其第二半導體層122電性連接。於本實施例中，第二焊盤電極301之位置對應位於第二電流阻擋部230b之開口及透明導電層18之開口180上，並經由這些開口，與第二半導體層122接觸。於一實施例中，第二焊盤電極301位於透明導電層18之開口180內，不與透明導電層18接觸，並位於第二電流阻擋部230b上，延伸入第二電流阻擋部230b開口內與第二半導體層122接觸。連接電極60形成在電流阻擋層23的中間部23a上，連接一個發光單元上的第一延伸電極202和相鄰發光單元上的第二延伸電極302，使發光單元22形成串聯式發光單元串列。
在另一實施例中，連接電極60連接兩相鄰發光單元22上的第一延伸電極202，及/或連接電極60連接兩相鄰發光單元22上的第二延伸電極302，使發光單元22形成並聯、串聯或是串並聯等不同的發光單元陣列。
發光單元22a上的第二焊盤電極301和發光單元22e上的第一焊盤電極201，在後續製程中將用以打線，使發光元件1和外部電子元件或電源形成電性連接。於另一實施例中，可於發光元件1上形成一第一外擴電極墊及一第二外擴電極墊(圖未示)，分別與第一焊盤電極201及第二焊盤電極301電性連接，再藉由覆晶形式焊接於一載體(圖未示)上，或直接和外部電子元件或電源形成電性連接。前述第一電流阻擋部230a及第二電流阻擋部230b之作用，是防止電流直接經過焊盤電極流入半導體疊層12，而使電流經由其上方的第一電極20、第二電極30及透明導電層18擴散。同樣地，電流阻擋層23的延伸部23c沿著第二延伸電極302設置，並位於第二延伸電極302下方，防止經由第二延伸電極302所傳導的電流直接流入半導體疊層12，而是經由電流阻擋層23上方的透明導電層18擴散。電流阻擋層23可以使電流均勻分佈。
第1A圖-第1E圖、第2A圖-第2F圖、及第3圖中，雖然未將所有發光單元22上的各元件皆標號，然而，本技術領域人員可藉由本案說明書圖式以及上述說明得知各發光單元22及其上方各元件之結構。
接著，參照第1E圖及第2E圖，實施一切割步驟。第2E圖為第1E圖中沿A-A’線段之截面圖。第4A圖為第1E圖中區域Z的局部放大圖。於一實施例中，使用雷射17對應預備分割線的位置自基板10的背面照射，於基板10內部形成變質區(圖未示)，再自變質區沿著基板晶面形成裂痕，各發光元件1沿著分割線CL被分割開，形成獨立的發光元件1，各發光元件1包含複數電性連接的發光單元22(22a-22e)。第2F圖顯示第2E圖在切割後形成複數 個獨立發光元件1，各發光元件1中位於其周圍的各第一半導體層側壁S1與其下方基板側壁S2相連接；於一實施例中，發光元件1中位於其周圍的各第一半導體層側壁S1與其下方基板側壁S2相連接且呈共平面。於一實施例中，第一半導體層側壁S1與基板上表面10a之內夾角大於80度。於一實施例中，第一半導體層側壁S1實質上垂直於基板上表面10a。
在一比較例具有發光單元串列的發光元件製造方法中，在形成溝槽定義出發光單元的同時，在各發光元件之間同樣以溝槽將彼此分隔；即，各發光單元周圍的溝槽為預備分割線的所在位置。而在本申請案之發光元件1製造方法中，在相鄰發光元件1之間並沒有以溝槽36來做為預備分割線的所在位置，而是保留相鄰發光單元1之間的第一半導體層121，使其維持相連接，在後續的切割製程中才一併將此相連接的第一半導體層121分割開，形成複數獨立的發光元件1。如此一來，在半導體晶圓WF中，發光元件1之間不需要形成一溝槽做為預備分割線的所在位置，因此發光元件1的排列可較為緊密，單位面積的半導體晶圓WF下可生產較多的發光元件1。再者，保留相鄰發光單元1之間的第一半導體層121做為預備分割線的所在位置，減少因前後製程的誤差犧牲掉的半導體疊層，可保留較多的發光面積，因此在形成獨立的發光元件1後，在同樣基板面積下，依本實施例製造方法所形成的發光元件1可具有較多的半導體層面積而具有較高的亮度。於一實施例中，於第1D圖及第1E圖的製造過程中，一發光元件1的發光單元22b及22d同時與另一發光元件1的發光單元22c相鄰且相連接。在製造過程中，倘若未精準控制溝槽36及/或分割線CL的寬度、位置等，可能造成如第4B圖一比較例的情況，發光單元22b及22d之間溝槽36與分割線CL未交會，使得發光單元22b及22d之間仍有部分的第一半導體層121相連接。在獨立發光元件1完成後，發光單元22b及22d之間因部分的第一半導體層121相連接 會發生短路的情況，進而使得發光元件1失效。因此，參照第1E圖及第4A圖，於本實施例中，在形成溝槽36時，將發光單元22b及22d之間溝槽36延伸劃到隔壁發光元件1的發光單元22c的第一半導體層121中，可確保在後續切割製程中，透過溝槽36的延伸及分割線CL，發光單元22b及22d之間能夠確實藉由溝槽分開設置在基板10上。
由於製作過程中發光單元22b及22d之間溝槽36延伸劃到隔壁發光元件1的發光單元22c，於一實施例中，在獨立發光元件1完成後，如第3圖所示，在發光單元22c的第一半導層121包含凹口50位於第一邊緣E1，其位置位於發光單元22b與22d之間溝槽36的一延伸線IML上。凹口50由第一邊緣E1往內凹陷。凹口50的底部為基板上表面10a。凹口50的最大底寬度與溝槽36的最小底寬之間的差值小於20%。於一實施例中，凹口50的最大底寬度與溝槽36的最小底寬之間的差值小於10%。於一實施例中，凹口50的最大底寬度與發光單元22b與22d之間溝槽36的最小底寬之間的差值小於20%。於一實施例中，凹口50的最大底寬度與發光單元22b與22d之間溝槽36的最小底寬之間的差值小於10%。
第5圖顯示由第3圖中X方向所觀察半導體疊層12側壁與基板10側壁的掃描式電子顯微影像(Scanning Electron Microscope；SEM)。凹口50的側壁S3與發光單元22c的第一半導體層側壁S1相連接。於一實施例中，凹口50呈上寬下窄，凹口側壁S3與基板上表面10a之內夾角θ2介於20度到80度。於一實施例中，凹口側壁S3與基板上表面10a之內夾角θ2和溝槽36側壁與基板上表面10a之間的內夾角為θ1之差值小於20%。於一實施例中，凹口側壁S3與基板上表面10a之內夾角θ2和溝槽36側壁與基板上表面10a之間的內夾角為θ1之差值小於10%。
第6A圖顯示本申請案另一實施例發光元件2之上視圖。第6B圖顯示發光元件2一實施例製造方法之局部上視圖。第6C圖為第6B圖中區域W的局部放大圖。發光元件2與發光元件1類似，同樣具有複數個發光單元22以溝槽36相隔分開設置於基板10上，彼此之間以連接電極60電性連接，形成一發光單元串列。差別在於，發光元件2包含12個發光單元排列成3×4的陣列。為了清楚顯示發光元件2，在第6A圖至第6C圖中未繪示電流阻擋層和透明導電層，然而，本技術領域人員仍可藉由前述實施例的說明得到教示，而理解發光元件2中各發光單元22之結構與相對關係。
如第6A圖所示，發光元件2第一行R1中的發光單元22與第三行R3中的發光單元22面積設計為不相等，因此，發光元件2中排列在第一邊緣E1及第二邊緣E2的發光單元22為不對稱，換句話說，第一行R1的發光元件2之間的溝槽位置及第三行R3的發光單元22的溝槽位置沒有對齊，在第一行R1的發光單元22包含一凹口50’位於第一邊緣E1，在第三行R3的發光單元22包含另一凹口50’位於第二邊緣E2。於一實施例中，發光元件2的製造方法與發光元件1製造方法相似，如第6B圖所示，在相鄰發光元件2之間並沒有以溝槽36來做為預備分割區，而是保留相鄰發光元件2之間的第一半導體層121，使其維持相連接，在後續的切割製程中才將此相連接的第一半導體層121分割開，形成複數獨立的發光元件2。於本實施例中，在形成溝槽36時，將發光單元22之間溝槽36延伸劃到隔壁發光元件2的發光單元22，例如，將半導體晶圓中發光元件2的第三行R3中發光單元22之間的溝槽36延伸劃到其相鄰發光元件2的第一行R1中發光單元22的第一半導體層121中。可確保在後續切割製程中，透過溝槽36及其延伸及分割線CL，所有的發光單元22能夠確實分開形成在基板10上。
於一實施例中，在發光元件2形成後，如第6A圖所示，在第一行R1的發光單元22的第一半導層121包含凹口50’位於第一邊緣E1，其位置位於第三行R3的發光單元22之間溝槽36的一延伸線IML上。於一實施例中，凹口50’的形成方式如同前述，在尚未切割的半導體晶圓中，與發光元件2左側相鄰的發光元件中第三行R3發光單元22之間溝槽36延伸劃到發光元件2第一行R1中發光單元22的第一半導體層121中，在切割後的發光元件2的第一邊緣E1形成凹口50’。
於一實施例中，如第6A圖所示，在第三行R3的發光單元22的第一半導層121可包含另一凹口50’位於第二邊緣E2，凹口50’的位置位於第一行R1的發光單元22之間溝槽36的一延伸線IML上。於一實施例中，凹口50’的形成方式如同前述，在尚未切割的半導體晶圓中，與發光元件2右側相鄰的發光元件中第一行R1發光單元22之間溝槽36延伸劃到發光元件2第三行R3中發光單元22的第一半導體層121中，在切割後的發光元件2的第二邊緣E2形成凹口50’。凹口50’與前述實施例的發光單元1之凹口50具有相似的結構。位於第一邊緣E1與第二邊緣E2的凹口50’分別由第一邊緣E1與第二邊緣E2往內凹陷。凹口50’的底部為基板上表面10a。凹口50’的最大底寬度與溝槽36的最小底寬之間的差值小於20%。於一實施例中，凹口50’的最大底寬度與溝槽36的最小大底寬之間的差值小於10%。
於一實施例中，位於第一邊緣E1的凹口50’的最大底寬度與第三行R3發光單元22之間溝槽36的最小底寬之間的差值小於20%。於一實施例中，位於第一邊緣E1的凹口50’的最大底寬度與第三行R3發光單元22之間溝槽36的最小底寬之間的差值小於10%。於一實施例中，位於第二邊緣E2的凹口50’的最大底寬度與第一行R1發光單元22之間溝槽36的最小底寬之間的差值小於20%。於一實施例中，位於第二邊緣E2的凹口50’的最大底寬度 與第一行R1發光單元22之間溝槽36的最小底寬之間的差值小於10%。
惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。因此本申請案之權利保護範圍如後述之申請專利範圍所列。
1:發光元件
10:基板
121:第一半導體層
122:第二半導體層
18:透明導電層
180:開口
20:第一電極
201:第一焊盤電極
22a-22e:發光單元
23:電流阻擋層
23a:電流阻擋層中間部
23c:電流阻擋層延伸部
230a:第一電流阻擋部
230b:第二電流阻擋部
30:第二電極
301:第二焊盤電極
302:第二延伸電極
36:溝槽
50:凹口
60:連接電極
E1:第一邊緣
E2:第二邊緣
R1、R2:行
IML:延伸線

Claims (10)

  1. 一種發光元件，包含： 一第一邊緣以及一第二邊緣相對於該第一邊緣； 一基板，包含一上表面； 複數個發光單元排列成N行，位於該上表面上，其中該N行包含一第一發光單元行位於該第一邊緣以及一第N發光單元行位於該第二邊緣；以及 複數個導電結構，位於該些發光單元上並電性連接該些發光單元； 其中，該第一發光單元行中包含一第一發光單元，且該第一發光單元包含一凹口，該凹口位於該第一邊緣且具有一底部暴露該上表面。
  2. 如申請專利範圍第1項之發光元件，其中，該第一發光單元包含一第一側壁位於該第一邊緣，該基板包含一第二側壁位於該第一邊緣，該第一側壁與該第二側壁相連接且呈共平面。
  3. 如申請專利範圍第2項之發光元件，其中，該第一側壁與該凹口相連。
  4. 如申請專利範圍第2項之發光元件，其中，該凹口包含一第三側壁，該第三側壁與該上表面的一內夾角角度小於該第一側壁與該上表面的一內夾角角度。
  5. 如申請專利範圍第1項之發光元件，其中： 該第N行發光單元中包含一第二發光單元以及一第三發光單元； 該發光元件更包含一溝槽位於該第二發光單元與該第三發光單元之間；以及 該凹口位於該溝槽的一延長線上。
  6. 如申請專利範圍第5項之發光元件，其中，該凹口之一最大底寬與該溝槽之一底寬之差值小於20%。
  7. 如申請專利範圍第5項之發光元件，其中，該凹口包含一第三側壁，該溝槽包含一第四側壁，該第三側壁與該上表面的一內夾角與該第四側壁與該上表面的一內夾角之角度差值小於10%。
  8. 如申請專利範圍第5項之發光元件，其中，該第二發光單元包含一第四側壁，該基板包含一第五側壁位於該第二邊緣，該第四側壁與該第五側壁相連且呈共平面。
  9. 如申請專利範圍第1項之發光元件，其中，該第一發光單元包含一第一半導體層、一活性層以及一第二半導體層依序形成在該上表面上；以及 該凹口位於該第一半導體層中。
  10. 一種發光元件，包含： 一第一邊緣以及一第二邊緣相對於該第一邊緣； 一基板，包含一上表面； 複數個發光單元排列成N行，位於該上表面上，其中該N行發光單元包含一第一發光單元行位於該第一邊緣以及一第N發光單元行位於該第二邊緣；以及 複數個導電結構，位於該些發光單元上並電性連接該些發光單元； 其中，該第一發光單元行包含一第一發光單元，且該第一發光單元包含一凹口； 該第N發光單元行包含一第二發光單元、一第三發光單元以及一溝槽位於該第二發光單元與該第三發光單元之間； 以及 該凹口位於該溝槽的一延長線上。
TW108131271A 2019-08-30 2019-08-30 發光元件及其製造方法 TWI818070B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108131271A TWI818070B (zh) 2019-08-30 2019-08-30 發光元件及其製造方法
CN202010885118.2A CN112447892A (zh) 2019-08-30 2020-08-28 发光元件及其制造方法
US17/006,459 US11404474B2 (en) 2019-08-30 2020-08-28 Light-emitting device and manufacturing method thereof
US17/877,550 US11784210B2 (en) 2019-08-30 2022-07-29 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108131271A TWI818070B (zh) 2019-08-30 2019-08-30 發光元件及其製造方法

Publications (2)

Publication Number Publication Date
TW202109919A TW202109919A (zh) 2021-03-01
TWI818070B true TWI818070B (zh) 2023-10-11

Family

ID=74681750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131271A TWI818070B (zh) 2019-08-30 2019-08-30 發光元件及其製造方法

Country Status (3)

Country Link
US (2) US11404474B2 (zh)
CN (1) CN112447892A (zh)
TW (1) TWI818070B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116895719A (zh) * 2021-11-19 2023-10-17 厦门三安光电有限公司 倒装发光二极管和发光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180233630A1 (en) * 2009-10-20 2018-08-16 Epistar Corporation Optoelectronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315045A1 (en) * 2006-05-01 2009-12-24 Mitsubishi Chemical Corporation Integrated semiconductor light emitting device and method for manufacturing same
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
TWI549278B (zh) * 2012-03-12 2016-09-11 晶元光電股份有限公司 發光二極體元件
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
US9673254B2 (en) * 2013-07-22 2017-06-06 Lg Innotek Co., Ltd. Light emitting device
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
TWI697076B (zh) * 2016-01-13 2020-06-21 晶元光電股份有限公司 發光元件及其製造方法
JP7273280B2 (ja) * 2018-06-15 2023-05-15 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180233630A1 (en) * 2009-10-20 2018-08-16 Epistar Corporation Optoelectronic device

Also Published As

Publication number Publication date
TW202109919A (zh) 2021-03-01
US20220367563A1 (en) 2022-11-17
CN112447892A (zh) 2021-03-05
US11784210B2 (en) 2023-10-10
US11404474B2 (en) 2022-08-02
US20210066390A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
EP2161752B1 (en) Light-emitting device
TW202220234A (zh) 發光元件
TWI816970B (zh) 發光元件及其製造方法
US20230317912A1 (en) Light-emitting diode and manufacturing method thereof
US20200020839A1 (en) Light-emitting diode device
TW202404125A (zh) 發光元件
TW201526282A (zh) 發光二極體晶片
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
JP5677753B2 (ja) 発光素子及びその製造方法
TWI789293B (zh) 發光元件
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
US11784210B2 (en) Light-emitting device and manufacturing method thereof
US11705539B2 (en) Optoelectronic device with transparent insulated current blocking region and uniform current spreading
US20210036049A1 (en) Light emitting device and manufacturing method thereof
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
TWI816191B (zh) 發光元件
TW202034538A (zh) 發光元件及其製造方法
TW202329483A (zh) 發光元件
TW202201812A (zh) 發光元件
TW202141814A (zh) 發光元件及其製造方法
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
TWM593068U (zh) 發光元件