JP4625827B2 - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP4625827B2
JP4625827B2 JP2007148137A JP2007148137A JP4625827B2 JP 4625827 B2 JP4625827 B2 JP 4625827B2 JP 2007148137 A JP2007148137 A JP 2007148137A JP 2007148137 A JP2007148137 A JP 2007148137A JP 4625827 B2 JP4625827 B2 JP 4625827B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
type
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007148137A
Other languages
English (en)
Other versions
JP2007221175A (ja
Inventor
治彦 岡崎
秀人 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007148137A priority Critical patent/JP4625827B2/ja
Publication of JP2007221175A publication Critical patent/JP2007221175A/ja
Application granted granted Critical
Publication of JP4625827B2 publication Critical patent/JP4625827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

この発明は、半導体発光素子及び半導体発光装置に関するもので、特に半導体発光素子において、発光を外部に効率よく取り出す為の電極構造及び電極周辺構造に係るものである。
近年の発光デバイスの進展には著しいものがある。特に発光ダイオード（ＬＥＤ：Light Emitting Diode）は小型、低消費電力、高信頼性などの特徴を兼ね備え、広く表示用光源として用いられている。実用化されているＬＥＤの材料としてはAlGaAs、GaAlP、GaP、InGaAlP等の、５族元素にAs、Pを用いた３−５族化合物半導体が赤色、橙色、黄色、緑色発光用として用いられ、緑色、青色、紫外領域用としてはGaN系化合物半導体が用いられ、発光強度の高いＬＥＤが実現されている。このＬＥＤの高輝度化が更に進むことにより、屋外での表示器や通信用光源としての用途が飛躍的に拡大する可能性がある。
従来のGaN系青紫色ＬＥＤの構造について図２９を用いて説明する。図２９はＬＥＤの断面図である。
図示するように、青紫色光を発生する半導体発光素子１１０がリードフレーム１２０上に銀ペースト１３０により接着されている。また半導体発光素子１１０のｐ型電極、ｎ型電極がそれぞれの電位に対応するリードフレーム１２０にボンディングワイヤ１５０によって接続されている。そして全体をエポキシ樹脂１８０が覆うことにより、ランプ型の青紫色ＬＥＤ１００が構成されている。
次に、青紫色光を発生するGaN系の半導体発光素子１１０の構造について図３０を用いて説明する。図３０は半導体発光素子１１０の断面構造を示している。
図示するように、サファイア（Al2O3）基板２００上に図示せぬGaNバッファ層を介してｎ型GaN層２１０及びｐ型GaN層２２０が形成されている。そして一部領域では上記ｐ型GaN層２２０及びｎ型GaN層２１０が除去されることでｎ型GaN２１０が露出されている。このｎ型GaN層２１０が露出された領域上にはｎ型電極２３０が形成され、一方でｐ型GaN層２２０上にはｐ型透明電極２４０及びｐ型ボンディング電極２５０が形成されている。
上記構成のＬＥＤにおいて、リードフレーム１２０に電圧を印加する事により、ｐ型ボンディング電極２５０から半導体発光素子１１０に電流が注入される。ｐ型ボンディング電極２５０から注入された電流は導電性の高い透明電極２４０により拡げられ、ｐ型GaN層２２０及びｎ型GaN層２１０へ注入される。そして、このｐｎ接合により発生するエネルギーｈν（ｈ：プランク定数、ν＝ｃ／λ、ｃ：光速、λ：波長）の発光はｐ型透明電極２４０を介して半導体発光素子１１０外部に取り出される。
しかしながら、上記透明電極２４０に用いられる材料は、透過率と導電率とがトレードオフの関係にある。すなわち、透過率を高めるために電極膜厚を小さくすると、逆に導電率が低下してしまい、素子抵抗の上昇及び信頼性の低下の原因となるという問題があった。
そこで、透明電極を用いない方法として、発光に対して基板が透明である場合に、素子表面に反射率の高い電極を設ける構造が考えられている。これが図３１に示すフリップチップ構造である。図３１は半導体発光素子の断面構造である。図示するように、ｐ型GaN２２０上に高反射率の電極２６０を設け、素子内部において、発光を素子表面の高反射率電極２６０で反射させて、基板側から発光を取り出すものである。今日、GaN系で実用化されているＬＥＤは、活性層にInGaN等を用いて青色〜緑色で発光するものであり、用いられる基板は絶縁物であるサファイア、または室温（３００Ｋ）でのバンドギャップが３．３９ｅＶ（波長λ≒３６５ｎｍ）のGaN基板が一般的である。すなわち、GaN系において用いられる基板は、青色〜緑色（λ≒４００〜５５０ｎｍ）の発光に対して透明である。そのため特にGaN系のＬＥＤでは、このフリップチップ構造は大変有効な手段であると言うことが出来るが、通常、半導体層とオーミック接触の取れる電極材料は必ずしも高反射率ではない。そのため、フリップチップ構造を実現するためには素子表面にオーミック接触の取れる電極と高反射率の電極とを設ける必要があった。しかし、これらの電極となる金属は相互に拡散してしまい、素子の動作電圧の上昇及び信頼性を低下させるという問題があった。
次に、５族元素がAsやPである３−５族化合物半導体ＬＥＤに用いられる半導体発光素子の構造について説明する。図３２は赤色〜緑色光を発生する半導体発光素子の断面構造を示している。
図示するように、ｎ型GaAs基板３００上にｎ型GaAsバッファ層３１０、ｎ型InGaAlPクラッド層３２０が形成されている。このｎ型InGaAlPクラッド層３２０上にInGaAlP活性層３３０が形成され、更にｐ型InGaAlPクラッド層３４０及びｐ型AlGaAs電流拡散層３５０が形成されている。そして、ｐ型AlGaAs電流拡散層３５０上の一部領域にはｐ型GaAsコンタクト層３６０及びｐ型電極３７０が、ｎ型GaAs基板裏面にはｎ型電極３８０が形成されている。
GaAs、AlGaAs、InGaAlP等の５族にAsやPを用いた３−５族化合物半導体発光素子においては、前述のGaN系のように透明電極を用いるのではなく、厚い電流拡散層（上記の例ではｐ型AlGaAs電流拡散層３５０）を設けることによって注入電流を拡げて活性層に電流を注入させるのが一般的である。これは、発光の取り出し面上にｎ型あるいはｐ型電極を設ける必要があるからである。すなわち、電極から注入した電流を十分に拡散させて、有効に発光を取り出せる電極直下の領域以外の活性層に電流を注入させなければならない。この電流拡散が不十分であると、均一な発光が得られず、外部量子効率が著しく低下し、十分な光パワーが得られない。
図３２の構造では、ｐ型電極３７０から注入された電流は、ｐ型AlGaAs電流拡散層３５０により十分に拡げられてInGaAlP活性層３３０に注入されて、その発光は電極３７０が設けられていない領域のチップ表面から取り出される。
しかしながら上記電流拡散層３５０は、電流を十分に拡散させるために膜厚を大きくする必要がある。膜厚が小さいと電流が拡散されずに電極３７０直下の領域の活性層３３０にのみ電流が注入され、その発光は電極３７０によって遮蔽されて発光が取り出せないためである。ＬＥＤやＬＤ（Laser Diode）等の結晶成長には通常、有機金属気相成長法（ＭＯ−ＣＶＤ：Metal Organic-Chemical Vapor Deposition）や分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）が使用される。これらは薄膜制御性に優れ、高品質の結晶成長に適したエピタキシャル成長法であり、発光デバイスでは特に重要な成長方法である。しかし、一方で厚膜の成長が比較的困難という一面を有している。すなわち、上記ＬＥＤ用の半導体発光素子の結晶成長において、膜厚の大きな電流拡散層の形成が困難であり、またはその成長に長時間を要する等、量産性が悪化するという問題がある。
更に、図３２のようなGaAs、GaP系半導体発光素子では、InGaAlP活性層３３０での発光に対してｎ型GaAs基板３００は不透明である。そのため、ｎ型GaAs基板側３００側へ拡がる発光は殆ど吸収されてしまい、発光の取り出し効率が悪いという問題があった。
このGaAs基板での吸収という問題を解決するための方法として、前述のフリップチップ構造がある。GaAs、GaP系の半導体発光素子の場合、当然ながらGaAs基板からは発光を取り出せないため、エッチングなどによりGaAs基板を除去する。そしてGaAs基板と反対側のチップ表面に発光に対して透明な基板を張り合わせる。この例について図３３を用いて説明する。
図示するように、ｐ型GaP基板４００上にｐ型InGaAlP接着層４１０、ｐ型InGaAlPクラッド層４２０が設けられ、このｐ型InGaAlPクラッド層４２０上にInGaAlP活性層４３０が設けられている。そしてｎ型InGaAlPクラッド層４４０及びｎ型AlGaAs窓層４５０が設けられている。更にAlGaAs窓層４５０上には高反射率電極４６０及びｎ型電極４７０が、ｐ型GaP基板４００裏面にはｐ型電極４８０が設けられることで半導体発光素子が構成されている。なお、GaP基板４００は室温のバンドギャップが２．２６ｅＶ（λ≒５４８ｎｍ）であり、赤色発光などに対しては透明基板である。
上記のような構成によれば、InGaAlP活性層４３０での発光は、高反射率電極４６０によって反射され、ｐ型GaP基板４００側から取り出すことが出来る。
しかし、やはり電極４６０において、オーミック接触と高反射率とを両立させることは困難であり、オーミック用電極と高反射率の電極との２つの電極を設ける必要がある。すると、GaN系で述べたようにオーミック用電極と高反射率の電極の金属の相互拡散が問題となる。
また、同じくGaAs基板を除去してGaP基板を張り合わせた構造において、GaP基板と電極との接合面で発光を反射させてチップ表面から発光を取り出す構造がある。この構造について図３４を用いて説明する。図３４は半導体発光素子の断面構造を示している。
図示するように、本構造は、図３３の構造においてｐ型電極４８０で発光を反射させ、チップ表面から発光を取り出すものである。
しかし、この構造では、ｐ型GaP基板４００とｐ型電極４８０のアロイ層において光の散乱、吸収が生じるために、発光を有効に取り出すことが困難であるという問題があった。
上記のように、従来の半導体発光素子における発光の取り出し方法は、発光層側から取り出す方法と、基板側から取り出す方法とがある。
しかしながら、発光層上の全面に透明電極を設けて電流注入を行い発光層側から発光を取り出すGaN系半導体発光素子の場合、透過率と導電率とがトレードオフの関係にある。すなわち、透過率を高めるために電極膜厚を小さくすると、逆に導電率が低下してしまい、素子抵抗の上昇及び信頼性の低下の原因となるという問題があった。
また、発光層上の一部に電極を設け、厚い電流拡散層で電流を拡げて電流注入を行い発光層側から発光を取り出すGaAs、GaP系（５族にAs、Pを用いた３−５族化合物）半導体発光素子の場合、GaAs基板を除去して透明なGaP基板を接合し、GaP基板の裏面に設けた電極により発光を反射させて発光層側から発光を取り出す方法がある。しかし、GaP基板と電極との接合面において光の散乱、吸収などの損失があり、発光の取り出し効率が悪いという問題があった。
更に、半導体発光素子内部において発光層側で発光を反射させて基板側から発光を取り出す場合には、発光層側の電極に高反射率の材料を用いる必要がある。この高反射率の材料は、必ずしも半導体層とオーミック接触の取れるものではない。そのため、発光層側にはオーミック接触の取れる電極と高反射率の電極とを設ける必要があった。しかし、これらの電極となる金属は相互に拡散してしまい、素子の動作電圧の上昇及び信頼性を低下させるという問題があった。
この発明は、上記事情に鑑みてなされたもので、その第１の目的は、電極構造においてオーミック性と高反射率を両立させつつ、電極を構成する金属の相互拡散を防止することにより、外部量子効率を向上できると共に動作電圧の低減及び信頼性の向上できる半導体発光素子及び半導体発光装置を提供することにある。
また、この発明の第２の目的は、電極における光の散乱、吸収を抑制することにより、外部量子効率の向上できる半導体発光素子及び半導体発光装置を提供することにある。
この発明の一態様に係る半導体発光素子は、実質的に透明な半導体基板上の一部にのみ設けられた第１導電型の第１半導体層と、前記第１半導体層上に設けられ、自然放出光を発生して放出する活性層と、前記活性層上に設けられた第２導電型の第２半導体層と、前記半導体基板上に、少なくとも前記第１、第２半導体層及び前記活性層の側面を取り囲むようにして設けられた電流狭窄層と、前記第２半導体層及び前記電流狭窄層上に設けられた第３半導体層と、前記半導体基板の裏面の一部に設けられた第１電極と、前記半導体基板の裏面の前記第１電極と同一面上に設けられ、前記第１電極よりも高反射率の光反射膜と、前記第３半導体層上に設けられた第２電極とを具備し、前記活性層から前記第２半導体層側へ放出された発光は該第２半導体層を透過して外部へ取り出され、前記活性層から前記第１半導体層側へ放出された発光は前記半導体基板を透過して前記光反射膜で反射されて前記第２半導体層側から取り出され、前記第１電極は前記半導体基板の裏面において、前記活性層の直下の領域に設けられ、該半導体基板の裏面のその他の領域には前記光反射膜が設けられ、前記光反射膜で反射された発光は、前記電流狭窄層を透過して外部へ取り出される。
この発明の一態様に係る半導体発光装置は、外部との電力の授受を行うリードフレームと、前記リードフレーム上に設けられ、該リードフレームと電気的に接続された導電性のサブマウントと、前記サブマウント上に半導体基板を下にして設けられ、前記サブマウントと電気的に接続された半導体発光素子と、少なくとも前記サブマウント及び前記半導体発光素子を被覆する保護部材とを具備し、前記半導体発光素子は、実質的に透明な半導体基板上の一部にのみ設けられた第１導電型の第１半導体層と、前記第１半導体層上に設けられ、自然放出光を発生して放出する活性層と、前記活性層上に設けられた第２導電型の第２半導体層と、前記半導体基板上に、少なくとも前記第１、第２半導体層及び前記活性層の側面を取り囲むようにして設けられた電流狭窄層と、前記第２半導体層及び前記電流狭窄層上に設けられた第３半導体層と、前記半導体基板の裏面の一部に設けられた第１電極と、前記半導体基板の裏面の前記第１電極と同一面上に設けられ、前記第１電極よりも高反射率の光反射膜と、前記第３半導体層上に設けられた第２電極とを具備し、前記活性層から前記第２半導体層側へ放出された発光は該第２半導体層を透過して外部へ取り出され、前記活性層から前記第１半導体層側へ放出された発光は前記半導体基板を透過して前記光反射膜で反射されて前記第２半導体層側から取り出され、前記第１電極は前記半導体基板の裏面において、前記活性層の直下の領域に設けられ、該半導体基板の裏面のその他の領域には前記光反射膜が設けられ、前記光反射膜で反射された発光は、前記電流狭窄層を透過して外部へ取り出される。
以上説明したように、この発明によれば、電極構造においてオーミック性と高反射率を両立させつつ、電極を構成する金属の相互拡散を防止することにより、外部量子効率を向上できると共に動作電圧の低減及び信頼性の向上できる半導体発光素子及び半導体発光装置を提供できる。
また、この発明によれば、電極における光の散乱、吸収を抑制することにより、外部量子効率の向上できる半導体発光素子及び半導体発光装置を提供できる。
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
この発明の第１の実施形態に係る半導体発光素子とその製造方法、及び半導体発光装置について、GaN系青紫色ＬＥＤを例に挙げて図１、図２を用いて説明する。図１はＬＥＤの断面図である。
図示するように、青紫色光を発生する半導体発光素子１１がリードフレーム１２上にシリコン基板などのサブマウント１３を介して基板側を上にして設けられている。このサブマウント１３の両面には、膜厚が約１００μｍのAu等の高導電率のオーミック電極１４−１、１４−２が設けられており、サブマウント１３表面のオーミック電極１４−１、１４−２は、半導体発光素子１１の電極の位置にマッチングするようにパターニングされている。なお、オーミック電極１４−２は、オーミック電極１４−１と電気的に分離するために、絶縁膜１９を介してサブマウント１３上に設けられている。そしてオーミック電極１４−２は、逆電位のリードフレーム１２にボンディングワイヤ１５によって電気的に接続されている。サブマウント１３の裏面は導電ペースト１６によってリードフレーム１２上に接着されており、また半導体発光素子１１のｐ型電極、ｎ型電極がパターニングされたそれぞれのオーミック電極１４にAuSn１７により接着されている。そして全体をエポキシ樹脂１８が覆うことにより、ランプ型の青紫色ＬＥＤ１０（半導体発光装置）が構成されている。
次に、青紫色光を発生するGaN系の半導体発光素子１１の構造について図２を用いて説明する。図２は半導体発光素子１１の断面構造を示している。
図示するように、サファイア基板２０上に図示せぬGaNバッファ層を介してｎ型GaN層２１が設けられている。そしてｎ型GaN層２１上にはInGaN活性層２２、ｐ型AlGaNクラッド層２３、及びｐ型GaN層２４が設けられている。更に、一部領域では上記ｐ型GaN層２４、ｐ型AlGaNクラッド層２３、InGaN活性層２２、及びｎ型GaN層２１が除去されることでｎ型GaN層２１が露出されている。この露出されたｎ型GaN層２１上及びｐ型GaN層２４上にはそれぞれｎ型電極２５、ｐ型電極２６が設けられ、その他の領域を絶縁膜２７が被覆している。
上記ｎ型電極２５は、Ti層２８、Al層２９、Ti層３０、Au層３１の４層構造を有している。またｐ型電極２６は、ｐ型GaN層２４とのオーミック接触の取れるオーミック電極としての厚さ４ｎｍのNi層３２、バリア電極としてのMo層３３、高反射電極としてのAl層３４、バリア電極となるTi層３５、リードフレーム１２上のサブマウント１３との接触性を向上させるオーバーコート電極となるAu層３６の５層構造を有している。
上記構造の半導体発光素子１１が、図１に示したように、サファイア基板２０面を上にしてサブマウント１３を介してリードフレーム１２上に搭載されている。
上記構成のＬＥＤにおいて、リードフレーム１２に電圧を印加する事により、ｐ型電極２６からInGaN活性層２２に電流が注入される。そして、この電流注入によりInGaN活性層２２において発光が得られるわけだが、ＬＥＤの場合はＬＤで得られる誘導放出光と異なりその発光は自然放出光であるため指向性を持たない。そのため発光はあらゆる方向に向かって放出される。
図１のような構成のＬＥＤでは、サファイア基板２０側から発光を取り出すことになる。InGaN活性層２２からサファイア基板２０の方向へ放出される発光は、その発光波長に対して透明であるｎ型GaN層２１及びサファイア基板２０を透過して半導体発光素子１１の外部に取り出される。一方でInGaN活性層２２からｐ型AlGaNクラッド層２３の方向へ放出される発光は、ｐ型AlGaNクラッド層２３及びｐ型GaN層２４を透過してｐ型電極２６を到達する。ｐ型電極２６のNi層３２に到達した発光は、膜厚の非常に小さなNi層３２及びMo層３３を低散乱、低吸収で通過し、発光波長に対して高反射率を有するAl層３４で反射される。Al層３４で反射した発光は再びｐ型層、InGaN活性層２２を透過してサファイア基板２０から半導体発光素子１１の外部に取り出される。
次に、上記半導体発光素子１１及びＬＥＤの製造方法について、図３乃至図６を用いて説明する。図３乃至図６は半導体発光素子の製造工程の断面図を順次示している。
まず図３に示すように、従来と同様にサファイア基板２０上にＭＯ−ＣＶＤ法等により図示せぬアンドープのGaNバッファ層を形成し、バッファ層上にｎ型GaN層２１を形成する。引き続き、ｎ型GaN層２１上にInGaN活性層２２をＭＯ−ＣＶＤやＭＢＥ法等により形成する。InGaN活性層２２はＳＱＷ（Single Quantum Well）やＭＱＷ（Multiple QWs）構造であってもよい。更に、InGaN活性層２２上にｐ型AlGaNクラッド層２３及びｐ型GaN層２４をＭＯ−ＣＶＤ法等により形成する。
次に図４に示すように、リソグラフィ技術とＲＩＥ（Reactive Ion Etching）法等の異方性エッチング技術により、一部領域のｐ型GaN層２４、ｐ型AlGaNクラッド層２３、InGaN活性層２２及びｎ型GaN層２１の一部を除去し、当該領域にｎ型GaN層２１を露出させる。これはＲＩＥ法に限らず、ウェットエッチングにより行ってもかまわない。そして全面にＣＶＤ法等により絶縁膜２７を形成する。
次に図５に示すように、ｎ型GaN層２１上の絶縁膜２７の一部をリソグラフィ技術とウェットエッチング法等により除去し、真空蒸着とリフトオフによりｎ型電極となるTi層２８及びAl層２９を形成する。そして窒素雰囲気中で温度６００℃のアニールを行いオーミック接触性を向上させる。
引き続き図６に示すように、ｐ型GaN層２４上の絶縁膜２７の一部をリソグラフィ技術とウェットエッチング法等により除去し、真空蒸着とリフトオフによりｐ型電極となる厚さ４ｎｍのNi層３２、厚さ１ｎｍのMo層３３、及び厚さ５００ｎｍのAl層３４を形成する。なお、Ni層３２の形成後、オーミック接触性を向上させるために温度４００℃〜７８０℃、好ましくは４５０℃で２０秒間のフラッシュアニールを施すのが望ましい。但しこのフラッシュアニールは、Ni層３２の下地であるｐ型GaN層２４の表面に酸化膜等も無く、十分に清浄な状態であれば不要である。
その後はAl層２９、３４上にそれぞれ厚さ１００ｎｍのTi層３０、３５、厚さ１０００ｎｍのAu層３０、３６を真空蒸着及びリフトオフにより形成する。そして電極材料間の密着性の向上のために温度２００℃以上、好ましくは２５０℃で２０秒間のフラッシュアニールを施すことによりｎ型電極２５、ｐ型電極２６を完成し、図２の構造の半導体発光素子１１を得る。なお、このフラッシュアニールの温度は図６で説明したNi層３２のアニール温度より低い温度で行う必要がある。
そして上記半導体発光素子１１を、電極パターンにパターニングされた厚さ３μｍのAu層等によりオーミック電極１４−１、１４−２が形成されたシリコン基板等のサブマウント１３上に、ｎ型電極２５、ｐ型電極２６と前記電極１４−２、１４−１とをAuSn１７によりそれぞれ接着させることで搭載する。このようにして半導体発光素子１１を搭載したサブマウント１３を、カップ型のリードフレーム１２上に導電ペースト１６により接着する。そして、ｎ型電極またはｐ型電極と電気的に接続されたオーミック電極１４とリードフレーム１２とをワイヤボンディングにより接続する。更に全体をエポキシ樹脂１８により被覆することによりランプ化して図１のような青紫色光ＬＥＤ１０を完成する。
なお、サファイア基板の代わりに導電性基板であるｎ型GaN基板を使用した際には、ｎ型電極は基板裏面に設けてもかまわない。
上記のような構成及び製造方法による半導体発光素子及びこの半導体発光素子を備えた半導体発光装置（ＬＥＤ）は、ｐ型電極２６においてｐ型GaN２４の半導体層と接合しオーミック接触の取れるNi層３２と、Ni層３２上に設けた高融点材料であるMo層３３、及び発光に対して高反射率材料であるAl層３４とを設けている。一般に可視光に対して高い反射率を有するAlやAg等の金属は、GaN層に対してオーミック接触を取り難い。そのため従来は、オーミック接触の取れるオーミック電極と高反射率電極とにより電極を形成していた。この構造でＬＥＤを連続動作させていると、熱の影響により上記オーミック電極及び高反射率電極を構成する金属原子が相互に拡散し、順方向電圧が上昇して素子が劣化しやすくなるという問題があった。しかし本実施形態によれば、オーミック電極と高反射率電極との間に高融点金属のバリア電極（Mo層）を設けている。このバリア電極がオーミック電極及び高反射率電極を構成している金属原子の相互拡散を抑制するため、動作電圧の上昇を防止できる。また、オーミック電極及びバリア電極は発光に対してほぼ不透明な材料であるが、この膜厚を小さくすることにより、高反射率を実現している。
本実施形態で説明したGaN系青紫色ＬＥＤの発光特性を図７に示す。図７はＬＥＤの注入電流に対する発光強度の関係を示している。図中において実線は本実施形態に係るGaN系青紫色ＬＥＤ、破線は従来構造のＬＥＤの特性である。図示するように光出力は従来に比べ格段に向上し、注入電流値が２０ｍＡの時に、電圧４．３Ｖ、光出力６．９ｍＷ（発光波長λp＝４５０ｎｍ）という結果が得られた。従来の電極構造では、同様の注入電流の時に得られる光出力は４．０ｍＷであり、本発明の電極構造を採用することで光出力は従来構造に比して約１．７倍に向上し、発光の取り出し効率が改善されたことを明確に示している。
また、室温において駆動電流２０ｍＡで動作させた際の光出力は、１０００時間で８０％まで低下したに過ぎず、ＬＥＤの信頼性が向上したことを証明する結果が得られている。
図８、図９にバリア電極、オーミック電極の膜厚に対する反射率Ｒの関係を示す。図８はオーミック電極（Ni層）の膜厚を４ｎｍ、高反射率電極（Al層）の膜厚を１００ｎｍとした時の、反射率のバリア電極（Mo層）膜厚依存性を示し、図９はバリア電極（Mo層）の膜厚を１ｎｍ、高反射電極（Al層）の膜厚を１００ｎｍとした時の、反射率のオーミック電極（Ni層）膜厚依存性を示している。
図示するように、反射率はバリア電極及びオーミック電極の膜厚に大きく依存し、その膜厚は薄い程好ましいことが分かる。特にInGaN活性層で発生した発光が最初に入射するオーミック電極の膜厚の制御が特に重要と言うことが出来、図９に示すように、オーミック電極にNiを用いる場合、その膜厚は１０ｎｍ以下にすることが望ましい。
なお、オーミック電極に使用する材料はNiの他に、Pt、Mg、Zn、Be、Ag、Au、Ge等を用いることが出来、これらの材料を主とする化合物でもかまわない。またバリア電極の材料はMoの他に、W、Pt、Ni、Ti、Pd、V等やそれらを主とする化合物を用いることが出来る。なお、NiとPtはオーミック電極とバリア電極とを兼用することが可能である。
また、上記オーミック電極、バリア電極、及び高反射電極上には、更にTi層３５によるバリア電極及びAu層３６によるオーバーコート電極とを設けている。通常、半導体発光素子を搭載するサブマウントにはAu等の導体パターンが形成されている。そしてこの導体パターン上に半導体発光素子の電極が接着されるが、Au等の導体パターン上にAlやAgなどの高反射率電極を直接接触させると、この接合面に高抵抗層が形成されたり、両者の接合が剥がれたりする問題があった。しかし、本実施形態では、導体パターンに用いているAuと同じ材料によるオーバーコート電極を設け、Au同士で接合部を形成している。そのため上記の問題を解決できる。更に、オーバーコート電極と高反射電極との間に高融点材料からなるバリア電極を介在させることにより、オーバーコート電極と導体パターンとの接合信頼性を向上している。但し、導体パターンと高反射率電極とが同じ材料である場合には、このオーバーコート電極及び高融点材料によるバリア電極は不要である。
なお、このバリア電極にはTiの他に、W、Mo、Pt、Ni、Ti、Pd、V等やそれらを主とする化合物を用いることが出来る。
また、半導体発光素子をリードフレームに直接接着するのではなく、導電性のサブマウントを介して接着することにより放熱効率を向上できるため、ＬＥＤの動作信頼性を更に向上できる。
図１０は本実施形態の変形例に係る半導体発光素子について説明するためのもので、赤色〜緑色で発光するGaAs、GaP系半導体発光素子の断面図である。
図示するように、ｎ型GaP基板４０上にｎ型InGaAlP接着層４１、ｎ型InGaAlPクラッド層４２が形成され、このｎ型InGaAlPクラッド層４２上にInGaAlP活性層４３が形成されている。緑色の発光エネルギーに相当するバンドギャップエネルギーの得られる組成において間接遷移型のバンド構造を取るAlGaAsと異なり、InGaAlPは赤色〜緑色の発光が得られる組成において直接遷移型のバンド構造を有しており、この波長領域での発光デバイスに適した材料である。このInGaAlP活性層４３上にｐ型InGaAlPクラッド層４４、及びｐ型GaAsコンタクト層４５が形成されている。そしてｐ型GaAsコンタクト層４５上及びｎ型GaP基板４０裏面にはそれぞれｐ型電極４７、ｎ型電極４８が形成され、その他の領域を絶縁膜４６が被覆している。ｐ型電極４７は、ｐ型GaAsコンタクト層４５とのオーミック接触の取れるのAuZn層４９、バリア電極となるMo層５０、高反射電極としてのAl層５１、バリア電極となるTi層５２、リードフレーム１２上のサブマウント１３との接触性を向上させるオーバーコート電極となるAu層５３の５層構造を有している。
上記構造の半導体発光素子が、図１に示したように、ｎ型GaP基板４０面を上にしてサブマウント１３を介してリードフレーム１２上に搭載されている。
なお、ｎ型電極がｎ型GaP基板の裏面に設けられているため、ｎ型電極とリードフレーム１２との接続はワイヤボンディングにより行う必要がある。しかし、GaN系半導体発光素子で説明したように、ｐ型電極が形成される面にｎ型InGaAlPクラッド層の一部露出される領域を設けて、該領域上にｎ型電極を形成することによりワイヤボンディングを必要としない構造としても良い。
上記構成の半導体発光素子によれば、オーミック電極（AuZn層）と高反射率電極（Al層）との間に高融点金属のバリア電極（Mo層）を設けている。このバリア電極がオーミック電極及び高反射率電極を構成している金属原子の相互拡散を抑制するため、動作電圧の上昇を防止出来、上記GaN系半導体発光素子と同様の効果を得ることが出来る。
なお、ｐ型電極４７の製造方法は前述のGaN系半導体発光素子の場合と同様であるので説明は省略する。
次にこの発明の第２の実施形態に係る半導体発光素子及び半導体発光装置について、GaN系青紫色ＬＥＤを例に挙げて図１１を用いて説明する。図１１は半導体発光素子１１の構造について示している。
図示するように、本実施形態に係る半導体発光素子は第１の実施形態で説明した半導体発光素子１１において、ｐ型電極２６の構造を変形したものである。すなわち、ｐ型GaN層２４と接するNi層３２を島状に形成し、この島状のNi層３２及びｐ型GaN層２４上にMo層３３を形成している。このためｐ型GaN層２４の表面はNi層３２に接する領域とMo層３２に直接接する領域とを有することとなる。
そして、InGaN活性層２２からｐ型AlGaNクラッド層２３の方向へ放出されてｐ型電極２６に到達した発光のうちの一部は、Ni層３２及びMo層３３を低散乱、低吸収で通過しAl層３４で反射され、他方はNi層３２を通らず直接Mo層３３を通過してAl層３４で反射する。
上記構成によれば、ｐ型GaN層２４とオーミック接触をとるためのNi層をｐ型電極の全面に設けるのではなく、例えば島状の形状にしてｐ型GaN層２４上の一部にのみ設けている。そのため、Ni層２４の存在しない領域ではｐ型GaN層２４と高反射電極であるAl層３４との距離が小さくなるため、より反射率を向上できる。そのため、第１の実施形態で述べた効果と共に、更に発光の取り出し効率を向上できる。またNiとPtはオーミック電極とバリア電極とを兼用することが出来る。
なお、オーミック接触をとるための電極材料、バリア電極の材料、及び高反射電極材料については、第１の実施形態で述べたものと同様の材料を用いることが出来る。また、本実施形態で説明した半導体発光素子を有するＬＥＤの構造は、第１の実施形態で説明した図１と同様である。
また、図１２には本実施形態の変形例に係る半導体発光素子について示しておりGaAs、GaP系半導体発光素子の断面図である。
図示するように、本変形例は第１の実施形態の変形例であるGaAs、GaP系半導体発光素子に本実施形態の電極構造を適用したものであり、同様の効果が得られる。
次にこの発明の第３の実施形態に係る半導体発光素子及び半導体発光装置についてGaN系半導体発光素子を例に挙げて図１３を用いて説明する。図１３は半導体発光素子の斜視図である。
図示するように、サファイア基板２０上にｎ型GaN層２１及び発光層５５が設けられている。発光層５５は第１、第２実施形態で説明したように、ｎ型GaN層２１上に設けられたInGaN活性層２２、InGaN活性層２２上のｐ型AlGaNクラッド層２３及びｐ型GaN層２４である。そしてチップの周辺領域におけるｎ型GaN層２１及び発光層５５が除去されてｎ型GaN層２１の表面が露出している。更に発光層５５上にはやはり第１、第２の実施形態で述べたオーミック電極３２、電極３３、高反射率電極３４、バリア電極３５及びオーバーコート電極３６からなるｐ型電極２６が設けられている。このｐ型電極２６は発光層５５上の略中央に配置されている。一方、ｎ型電極２５は、露出されたｎ型GaN層２１上に、発光層５５を取り囲むようにして設けられている。
そして、上記構成の半導体発光素子が、図１のようにサブマウントを介してリードフレーム上に搭載されてＬＥＤが形成される。
上記のような電極配置を有する半導体発光素子であると、第１、第２の実施形態で説明した効果に加えて次のような効果が合わせて得られる。まず第１にｐ型電極がチップの略中央に配置されていることにより、サブマウント１３に半導体発光素子をマウントする際のｐ型電極２６の位置決めを容易にする事が出来、ＬＥＤの製造を容易とし、スループットを向上できる。
第２にｎ型電極２５が発光層５５の周辺を取り囲むようにして配置されているため、ｐ型電極２６から注入された電流が均一に活性層に注入されるため、効率の良い発光が得られる。
なお本実施形態ではｎ型電極５５の一部が除去されているが、これは半導体発光素子をサブマウントにマウントする際にｐ型電極に接続する導体パターンの形成領域に対応して設けたものである。
本実施形態の変形例に係る半導体発光素子及び半導体発光装置について図１４を用いて説明する。図１４は半導体発光素子の斜視図である。
図示するように、本変形例は図１４で説明した半導体発光素子において、ｐ型電極２６を形成した発光層５５以外の領域の殆どを除去したものである。上記構成では発光領域が限定されるため、発光が光ファイバ等との結合が必要な場合や、より高速動作が必要とされるＬＥＤに適した構造である。
上記第３の実施形態及び変形例において、発光層５５、ｐ型電極、及びｎ型電極の形状は図示した形状に限られるものではないし、GaN系半導体発光素子のみならず、GaAs、GaP系半導体発光素子にも適用できることは言うまでもない。また、導電基板を用いる場合にはｎ型電極を基板裏面に設けてもかまわないことは勿論である。
次にこの発明の第４の実施形態に係る半導体発光素子とその製造方法、及び半導体発光装置についてGaAs、GaP系半導体発光素子を例に挙げて説明する。図１５は発光波長６２０ｎｍの赤色光を発生する半導体発光素子の断面図である。
図示するように、ｐ型GaP基板６０上にｐ型InGaAlP接着層６１、ｐ型InAlPクラッド層６２が形成され、ｐ型InAlPクラッド層６２上にはInGaAlP活性層６３が形成されている。このInGaAlP活性層６３上にはｎ型InAlPクラッド層６４及びｎ型InGaAlP窓層６５が形成されている。そしてｎ型InGaAlP窓層６５上にはｎ型GaAsコンタクト層６６を介してｎ型電極６７が設けられている。一方、ｐ型GaP基板６０裏面にはｐ型電極６８及び光反射膜６９とが設けられている。
上記半導体発光素子の製造方法について、図１６乃至図１９を用いて説明する。図１６乃至図１９はそれぞれ半導体発光素子の製造工程の断面図を順次示している。
まず図１６に示すように、ｎ型GaAs基板７０上にＭＯ−ＣＶＤ法等によりInGaP等によるエッチングストップ層７１、膜厚０．１μｍのｎ型GaAsコンタクト層６６、膜厚０．５μｍのｎ型In0.5Ga0.15Al0.35P窓層６５及び膜厚１μｍのｎ型In0.5Al0.5Pクラッド層６４を順次形成する。次にｎ型InAlPクラッド層６４上にＭＯ−ＣＶＤ法やＭＢＥ法等により０．２μｍのアンドープIn0.5Ga0.1Al0.4P活性層６３を形成し、その上に膜厚１μｍのｐ型In0.5Al0.5Pクラッド層６２及び膜厚０．０５μｍのｐ型In0.5Ga0.15Al0.35P接着層６１を形成する。また、各層のエピタキシャル成長において、ガリウム原料にはトリエチルガリウム（ＴＥＧ：triethylgallium, Ga(C2H5)3）やトリメチルガリウム（ＴＭＧ：trimethylgallium, Ga(CH3)3）を、アルミニウム原料にはトリエチルアルミニウム（ＴＥＡ：triethylaluminium, Al(C2H5)3）やトリメチルアルミニウム（ＴＭＡ：trimethylaluminium, [Al(CH3)3]2）を、インジウム原料にはトリエチルインジウム（ＴＥＩ：triethylindium, In(C2H5)3）やトリメチルインジウム（ＴＭＩ：trimethylindium, In(CH3)3）を、リン原料にはターシャリブチルホスフィン（ＴＢＰ：tertiary-butylphosphine, C4H9PH2）等を用いる。またｎ型不純物及びｐ型不純物にはそれぞれSi及びZnを用いているが、TeやBe等も使用可能である。
なお、上記各層の組成及び膜厚は、発光波長６２０ｎｍの赤色発光を得る際に用いる一例であって、具体的な原料も一例に過ぎない。
次に図１７に示すように、ｐ型InGaAlP接着層６１上に、厚さ２００μｍのｐ型GaP基板６０を加熱圧着により接着する。この際、ｐ型InGaAlP接着層６１及びｐ型GaP基板６０の相互の接着面を洗浄しておく必要がある。前述の通り、GaP基板は波長６２０ｎｍの光に対しては透明な材料である。
次にｎ型GaAs基板７０からエッチングストップ層７１までのエッチングを行い、ｎ型GaAs基板７０を除去する。
そして図１８に示すように、エッチングストップ層７１を更に除去して、ｎ型GaAsコンタクト層６６をリソグラフィ技術とエッチングにより図のようにパターニングする。
その後はｎ型GaAsコンタクト層６６上にｎ型電極６７を、ｐ型GaP基板７０の裏面にはｐ型電極６８及び光反射膜６９をそれぞれ形成して図１５の構造の半導体発光素子を完成する。なお、光反射膜６９の材料にはAuを用いている。
そして第１の実施形態で説明したように、上記半導体発光素子をｐ型GaP６０基板を下にしてリードフレームに搭載し、且つ電気的に接続した後にエポキシ樹脂でランプ化してＬＥＤを完成する。
上記構成のＬＥＤにおいて、リードフレームから電圧が印加されてｐ型電極６９から注入された電流はInGaAlP活性層６３へ注入され、赤色の発光が得られる。InGaAlP活性層６３で放出された波長６２０ｎｍの赤色発光は、ｎ型層側へ放出されたものはそのままｎ型InAlPクラッド層６４及びｎ型InGaAlP窓層６５を通過して半導体発光素子外部へ取り出される。一方、InGaAlP活性層６３からｐ型GaP基板６０側へ放出された発光は、透明基板であるｐ型GaP基板６０を透過してｐ型電極６８及び光反射膜６９に到達する。到達した発光のうち、ｐ型電極６８では散乱及び吸収されてしまうが、光反射膜６９では再び半導体発光素子内部へ反射されて、ｎ型InGaAlP窓層６５側から取り出される。この結果、駆動電流２０ｍＡの条件下で動作させた、放射角１０°のパッケージにおいて、光出力は従来構造における光出力の１．２倍に相当する１７ｃｄが得られた。
上記のような構成の半導体発光素子によれば、フリップチップ構造を有するGaAs、GaP系半導体発光素子において、発光を反射させる透明基板の裏面の一部を光反射膜に置き換えている。そのため、透明基板と電極との間のアロイ層にて生じる損失を光反射膜を設けた分だけ低減でき、且つ光反射膜を設けた領域では高効率で発光を反射できるため、効率的に発光を半導体発光素子外部へ取り出すことが可能である。
なお、本実施形態では光反射膜６９の材料にはAuを用いている。これはInGaAlP活性層６３による波長６２０ｎｍの発光に対して大きな反射率を有しているからである。表１に各種金属材料のGaP接合における反射率Ｒ及び熱伝導率ｋについて示す。反射率は波長６２０ｎｍの光に対する数値であり、この波長でのGaPの屈折率ｎは３．３２５である。また熱伝導率は温度３００Ｋにおける数値である。
Figure 0004625827
光反射膜６９に求められる特性としては、高反射率はもとより高熱伝導率を有することが望ましい。InGaAlP系の材料は熱による発光効率の低下が顕著であり、活性層付近の発熱を効率よく素子外部へ放熱する必要があるためである。そのため表１から明らかなように、高反射率及び高熱伝導率を両立できる材料として、Auの他にAg、Cu、Al等を用いることが好ましい。
また、ｐ型GaP基板６０の裏面に設けたｐ型電極６８及び光反射膜６９において、光反射膜６９による発光の反射効果と電流注入用電極部のコンタクト抵抗との間にはトレードオフの関係があり、適宜必要十分な面積比とする必要がある。本実施形態では光反射膜６９とｐ型電極６８との面積比を１：１にしているが、当然ながら光反射膜６９の面積を大きくすることにより発光の取り出し効率が向上することから、コンタクト抵抗の上昇が顕著な問題とならない範囲で光反射膜６９の面積を可能な限り大きくすることが望ましい。
次に本実施形態の変形例について図２０を用いて説明する。図２０は図１５において、特に光反射膜６９の構造に着目した半導体発光素子の断面図である。
図示するように、ｐ型GaP基板６０の裏面に設けられた光反射膜６９は、Si層７２とAl2O3層７３による多層構造を成しており、それぞれの膜厚は、活性層での発光波長λに対してλ／４ｎ（ｎは当該発光波長におけるSi及びAl2O3の屈折率）になるよう設定されている。
Si層７２とAl2O3層７３との組み合わせはその屈折率差が大きく、且つ高屈折率層であるSi層７２の吸収係数が小さいことから、少ない対数で高い反射率を得ることが可能である。しかし、低屈折率層であるAl2O3層７３は熱伝導率が小さく、素子の熱特性を劣化させる可能性がある。
図２１に本実施形態、本実施形態の変形例、及び従来構造のＬＥＤの注入電流に対する光出力の特性を示す。図２１の図中において、（１）乃至（３）のラインがそれぞれ図１５、図２０、及び従来構造のＬＥＤの特性を示している。
図示するように、図１５に示す構造が出力、耐久性共に最も優れている。一方で本実施形態の変形例で説明した図２０の構造では、Al2O3の低熱伝導率の影響により注入電流が大きくなった際に光出力が飽和しつつある様子が分かる。しかし、それでも注入電流〜１５０ｍＡの全測定範囲において従来構造の光出力を上回っており、通常の動作電流として使用される２０ｍＡの条件ではほぼ図１５の構造と同等の特性を有しており、本変形例の構造を有する半導体発光素子をＬＥＤに用いることは十分に利点があると言える。
次にこの発明の第５の実施形態に係る半導体発光素子及びその製造方法についてGaAs、GaP系半導体発光素子を例に挙げて説明する。図２２は発光波長６２０ｎｍの赤色光を発生する半導体発光素子の断面図である。
図示するように、ｎ型GaP基板８０上の一部に発光層８１が形成されている。発光層８１は、ｎ型InGaAlPコンタクト層８２、ｎ型InAlPクラッド層８３、InGaAlP活性層８４、ｐ型InAlPクラッド層８５、及びｐ型InGaAlPコンタクト層８６の多層構造を成している。また、ｎ型GaP基板８０上の発光層８１の形成されていない領域は、アンドープのGaP電流狭窄層８７が形成され、全面をｐ型GaP層８８が被覆している。そして、ｐ型GaP層８８上の一部にはｐ型電極８９が形成され、ｎ型GaP基板８０の裏面にはｎ型電極９０及び光反射膜９１が形成されている。なお、ｎ型電極９０は、発光層８１の直下に位置するように配置されている。
次に上記構成の半導体発光素子の製造方法について図２３乃至図２８を用いて説明する。図２３乃至図２８は、半導体発光素子の製造工程の断面図を順次示している。
まず図２３に示すように、ｎ型GaAs基板９２上にｎ型In0.5Ga0.15Al0.35Pコンタクト層８２、ｎ型In0.5Al0.5Pクラッド層８３、In0.5Ga0.1Al0.4P活性層８４、ｐ型In0.5Al0.5Pクラッド層８５及びｐ型In0.5Ga0.15Al0.35Pコンタクト層８６を順次形成する。なお各層は第４の実施形態と同様の方法により成長を行う。次に、同じくＭＯ−ＣＶＤ法等によりアンドープのGaAs保護層９３及びSiO2マスク層９４を順次形成する。
次に図２４に示すように、リソグラフィ技術とウェットエッチング法等により、SiO2マスク層９４をパターニングする。そしてSiO2マスク層９４をマスクに用いたＲＩＥ法によりGaAs保護層９３、ｐ型In0.5Ga0.15Al0.35Pコンタクト層８６、ｐ型In0.5Al0.5Pクラッド層８５、In0.5Ga0.1Al0.4P活性層８４、ｎ型In0.5Al0.5Pクラッド層８３及びｎ型In0.5Ga0.15Al0.35Pコンタクト層８２を図のようにエッチングしてリッジ形状とする。
次に図２５に示すように、ｎ型GaAs基板９２上にアンドープのGaP電流狭窄層８７をＣＶＤ法等により選択的にエピタキシャル成長する。
引き続き図２６に示すように、全面にｐ型GaP層８８を形成する。
そして図２７に示すように、ｎ型GaAs基板９２をエッチングにより全て除去した後、図２８のようにｎ型GaP基板８０を接合する。
その後はｐ型GaP層８８上にｐ型電極８９を形成し、またｎ型GaP基板８０の裏面にはｎ型電極９０及び光反射膜９０を形成し、図２２の構造の半導体発光素子を完成する。
なお発光層８１をｎ型GaAs基板上の一部にのみ残存させ、最終的に発光層８１の周辺を全てGaPにより取り囲む構造とするのが望ましい。
上記半導体発光素子において、InGaAlP活性層８４より放出された赤色発光のうち、ｐ型層側へ放出されたものはそのままｐ型InAlPクラッド層８５及びｐ型InGaAlPコンタクト層８６及びｐ型GaP層８８を通過して半導体発光素子外部へ取り出される。一方、InGaAlP活性層８４からｎ型GaP基板８０側へ放出された発光は、透明基板であるｐ型GaP基板８０を透過して光反射膜９１で反射されて半導体発光素子外部に取り出される。
ここで、ｎ型電極９０はInGaAlP活性層８３の直下に設けられ、GaP電流狭窄層８７直下に光反射膜９１が設けられている。すなわち光反射膜８７で反射された発光は発光層８１を通らずに、バンドギャップエネルギーが発光エネルギーより大きいGaP電流狭窄層８７を通って素子外部に取り出される。そのため、発光が発光層８１を通過する際の再吸収が起こらないために、第４の実施形態で説明した構造に比べて発光の取り出し効率を更に向上できる。事実、駆動電流２０ｍＡの条件下で動作させた放射角１０°のパッケージにおいて、光出力は従来構造における光出力の１．４倍に相当する２０ｃｄが得られた。
上記第１乃至第３の実施形態によれば、活性層から放出された発光を発光層側の電極で反射させて基板側から発光を外部に取り出す、３−５族化合物半導体を用いた可視光半導体発光素子において、発光を反射させる電極構造を、少なくともオーミック電極、バリア電極、及び高反射電極の３層構造としている。このバリア電極は高融点材料で形成され、オーミック電極と高反射率電極とを構成する原子の熱による相互拡散を防止する役目をしている。更に膜厚を非常に小さくすることにより、オーミック電極及びバリア電極での発光の吸収損失を最小限に抑えている。そのため電極における、オーミック接触性と発光の高反射率とを両立しつつ、且つ熱による動作電圧の上昇を抑えることが出来、半導体発光素子及び半導体発光装置の信頼性及び性能を向上できる。また、オーミック電極を例えば島状に形成してその面積を小さくすることにより、発光のオーミック電極での損失を低減できるため、更に電極における反射率を大きくでき、発光の取り出し効率を更に向上できる。
また、上記第４、第５の実施形態によれば、活性層から放出された発光を基板側で反射させて発光層側から発光を外部に取り出す、GaAsやGaP等の、５族にN以外のAsやPを用いた３−５族化合物半導体による可視光半導体発光素子において、発光を反射させる半導体基板の裏面の同一面上に、一方の電極と光反射膜とを設けている。この電極においては発光は散乱、吸収が生じるるものの、光反射膜を設けた領域では高効率で発光が反射されるため、従来に比べて発光の外部への取り出し効率を向上できるので、半導体発光素子及び半導体発光装置の性能を向上できる。また、発光層をリッジ形状としてその周辺領域を発光に対して透明な材料で埋め込み、且つ半導体基板の裏面の電極を発光の直下に位置するように設けることで、光反射膜で反射される発光の再吸収を防止できるため、更に発光の取り出し効率を向上できる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第１の実施形態に係るＬＥＤの断面図。 この発明の第１の実施形態に係る半導体発光素子の断面図。 この発明の第１の実施形態に係る半導体発光素子の第１の製造工程の断面図。 この発明の第１の実施形態に係る半導体発光素子の第２の製造工程の断面図。 この発明の第１の実施形態に係る半導体発光素子の第３の製造工程の断面図。 この発明の第１の実施形態に係る半導体発光素子の第４の製造工程の断面図。 この発明の第１の実施形態に係るＬＥＤの電流−光出力特性図。 この発明の第１の実施形態に係る半導体発光素子の反射電極における反射率のバリア電極膜厚依存性を示す図。 この発明の第１の実施形態に係る半導体発光素子の反射電極における反射率のオーミック電極膜厚依存性を示す図。 この発明の第１の実施形態の変形例に係る半導体発光素子の断面図。 この発明の第２の実施形態に係る半導体発光素子の断面図。 この発明の第２の実施形態の変形例に係る半導体発光素子の断面図。 この発明の第３の実施形態に係る半導体発光素子の斜視図。 この発明の第３の実施形態の変形例に係る半導体発光素子の斜視図。 この発明の第４の実施形態に係る半導体発光素子の断面図。 この発明の第４の実施形態に係る半導体発光素子の第１の製造工程の断面図。 この発明の第４の実施形態に係る半導体発光素子の第２の製造工程の断面図。 この発明の第４の実施形態に係る半導体発光素子の第３の製造工程の断面図。 この発明の第４の実施形態に係る半導体発光素子の第４の製造工程の断面図。 この発明の第４の実施形態の変形例に係る半導体発光素子の一部断面図。 この発明の第４の実施形態及びその変形例に係る半導体発光素子の電流−光出力特性図。 この発明の第５の実施形態に係る半導体発光素子の断面図。 この発明の第５の実施形態に係る半導体発光素子の第１の製造工程の断面図。 この発明の第５の実施形態に係る半導体発光素子の第２の製造工程の断面図。 この発明の第５の実施形態に係る半導体発光素子の第３の製造工程の断面図。 この発明の第５の実施形態に係る半導体発光素子の第４の製造工程の断面図。 この発明の第５の実施形態に係る半導体発光素子の第５の製造工程の断面図。 この発明の第５の実施形態に係る半導体発光素子の第６の製造工程の断面図。 従来のＬＥＤの断面図。 従来のチップ表面より発光を取り出すGaN系半導体発光素子の断面図。 従来のチップ裏面より発光を取り出すGaN系半導体発光素子の断面図。 従来のチップ表面より発光を取り出すGaAs、GaP系半導体発光素子の断面図。 従来のチップ裏面より発光を取り出すGaAs、GaP系半導体発光素子の断面図。 従来のチップ表面より発光を取り出すGaAs、GaP系半導体発光素子の断面図。
符号の説明
１０…ＬＥＤ
１１…半導体発光素子（半導体チップ）
１２…リードフレーム
１３…サブマウント
１４…オーミック電極
１５…ボンディングワイヤ
１６…導電ペースト
１７…AuSn
１８…エポキシ樹脂
１９…絶縁膜
２０、２００…サファイア基板
２１、２１０…ｎ型GaN層
２２…InGaN活性層
２３…ｐ型AlGaN層
２４、２２０…ｐ型GaN層
２５、４８、６７、９０、２３０、３８０、４６０、４７０…ｎ型電極
２６、４７、６８、８９、２４０、２５０、２６０、３７０、４８０…ｐ型電極
２７、４６…絶縁膜
２８、３０、３５、５２…Ti層
２９、３４、５１…Al層
３１、３６、５３…Au層
３２…Ni層
３３、５０…Mo層
４０…ｎ型GaP基板
４１、４２、６５、８２、３２０、４４０…ｎ型InGaAlP層
４３、６３、８４、３３０、４３０…InGaAlP活性層
４４、６１、８６、３４０、４１０、４２０…ｐ型InGaAlP層
４５、３６０…ｐ型GaAs層
４９…AuZn層
５５、８１…発光層
６０、４００…ｐ型GaP基板
６２、８５…ｐ型InAlP層
６４、８３…ｎ型InAlP層
６６、３１０…ｎ型GaAs層
６９、９１…高反射膜
７０、９２、３００…ｎ型GaAs基板
７１…エッチングストップ層
７２…Si層
７３…Al2O3層
８０…ｎ型GaP基板
８７…アンドープGaP層
８８…ｐ型GaP層
９３…GaAs層
９４…SiO2層
３５０…ｐ型AlGaAs層
４５０…ｎ型AlGaAs層

Claims (6)

  1. 実質的に透明な半導体基板上の一部にのみ設けられた第１導電型の第１半導体層と、
    前記第１半導体層上に設けられ、自然放出光を発生して放出する活性層と、
    前記活性層上に設けられた第２導電型の第２半導体層と、
    前記半導体基板上に、少なくとも前記第１、第２半導体層及び前記活性層の側面を取り囲むようにして設けられた電流狭窄層と、
    前記第２半導体層及び前記電流狭窄層上に設けられた第３半導体層と、
    前記半導体基板の裏面の一部に設けられた第１電極と、
    前記半導体基板の裏面の前記第１電極と同一面上に設けられ、前記第１電極よりも高反射率の光反射膜と、
    前記第３半導体層上に設けられた第２電極と
    を具備し、前記活性層から前記第２半導体層側へ放出された発光は該第２半導体層を透過して外部へ取り出され、
    前記活性層から前記第１半導体層側へ放出された発光は前記半導体基板を透過して前記光反射膜で反射されて前記第２半導体層側から取り出され、
    前記第１電極は前記半導体基板の裏面において、前記活性層の直下の領域に設けられ、該半導体基板の裏面のその他の領域には前記光反射膜が設けられ、
    前記光反射膜で反射された発光は、前記電流狭窄層を透過して外部へ取り出される
    ことを特徴とする半導体発光素子。
  2. 前記光反射膜は、少なくとも金属を主とする材料で構成されている
    ことを特徴とする請求項１記載の半導体発光素子。
  3. 前記光反射膜は、少なくとも誘電体を主とする材料で構成されている
    ことを特徴とする請求項１記載の半導体発光素子。
  4. 前記光反射膜は、少なくとも前記半導体基板よりも屈折率の高い高屈折率膜と、
    前記高屈折率膜よりも屈折率の低い低屈折率膜との多層構造を有する
    ことを特徴とする請求項１記載の半導体発光素子。
  5. 前記第１、第２半導体層及び前記活性層は、ＩｎＰ、ＧａＰ、ＡｌＰ、ＧａＡｓの材料からなるグループのうち２つ以上の材料の混晶により構成されている
    ことを特徴とする請求項１乃至４いずれか１項記載の半導体発光素子。
  6. 外部との電力の授受を行うリードフレームと、
    前記リードフレーム上に設けられ、該リードフレームと電気的に接続された導電性のサブマウントと、
    前記サブマウント上に半導体基板を下にして設けられ、前記サブマウントと電気的に接続された半導体発光素子と、
    少なくとも前記サブマウント及び前記半導体発光素子を被覆する保護部材と
    を具備し、前記半導体発光素子は、
    実質的に透明な半導体基板上の一部にのみ設けられた第１導電型の第１半導体層と、
    前記第１半導体層上に設けられ、自然放出光を発生して放出する活性層と、
    前記活性層上に設けられた第２導電型の第２半導体層と、
    前記半導体基板上に、少なくとも前記第１、第２半導体層及び前記活性層の側面を取り囲むようにして設けられた電流狭窄層と、
    前記第２半導体層及び前記電流狭窄層上に設けられた第３半導体層と、
    前記半導体基板の裏面の一部に設けられた第１電極と、
    前記半導体基板の裏面の前記第１電極と同一面上に設けられ、前記第１電極よりも高反射率の光反射膜と、
    前記第３半導体層上に設けられた第２電極と
    を具備し、前記活性層から前記第２半導体層側へ放出された発光は該第２半導体層を透過して外部へ取り出され、
    前記活性層から前記第１半導体層側へ放出された発光は前記半導体基板を透過して前記光反射膜で反射されて前記第２半導体層側から取り出され、
    前記第１電極は前記半導体基板の裏面において、前記活性層の直下の領域に設けられ、該半導体基板の裏面のその他の領域には前記光反射膜が設けられ、
    前記光反射膜で反射された発光は、前記電流狭窄層を透過して外部へ取り出される
    ことを特徴とする半導体発光装置。
JP2007148137A 2007-06-04 2007-06-04 半導体発光素子及び半導体発光装置 Expired - Fee Related JP4625827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148137A JP4625827B2 (ja) 2007-06-04 2007-06-04 半導体発光素子及び半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148137A JP4625827B2 (ja) 2007-06-04 2007-06-04 半導体発光素子及び半導体発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000200298A Division JP4024994B2 (ja) 2000-06-30 2000-06-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007221175A JP2007221175A (ja) 2007-08-30
JP4625827B2 true JP4625827B2 (ja) 2011-02-02

Family

ID=38498033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148137A Expired - Fee Related JP4625827B2 (ja) 2007-06-04 2007-06-04 半導体発光素子及び半導体発光装置

Country Status (1)

Country Link
JP (1) JP4625827B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088160A (ja) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd 発光ダイオードおよびその製造方法
JP2011515859A (ja) * 2008-03-26 2011-05-19 ラティス パワー （チアンシ） コーポレイション 高反射性オーム電極を有する半導体発光デバイス
JP5324116B2 (ja) * 2008-03-28 2013-10-23 京セラ株式会社 発光デバイスおよびその製造方法
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49149679U (ja) * 1973-04-27 1974-12-25
JPH0488684A (ja) * 1990-08-01 1992-03-23 Koito Mfg Co Ltd Ｌｅｄチップの電極構造
JPH0645651A (ja) * 1992-05-22 1994-02-18 Sanyo Electric Co Ltd ｎ型ＳｉＣ用電極とその形成方法
JPH0690021A (ja) * 1992-09-08 1994-03-29 Sharp Corp 炭化珪素を用いたｐｎ接合型発光ダイオード
JPH0722646A (ja) * 1993-06-30 1995-01-24 Mitsubishi Chem Corp 電流ブロック層を有するｌｅｄ
JPH09186365A (ja) * 1995-12-21 1997-07-15 Hewlett Packard Co <Hp> 発光半導体デバイス用高反射性接点及びその製造方法
JPH11186613A (ja) * 1997-12-19 1999-07-09 Matsushita Electron Corp 半導体発光装置
JPH11191641A (ja) * 1997-10-14 1999-07-13 Matsushita Electron Corp 半導体発光素子とこれを用いた半導体発光装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49149679U (ja) * 1973-04-27 1974-12-25
JPH0488684A (ja) * 1990-08-01 1992-03-23 Koito Mfg Co Ltd Ｌｅｄチップの電極構造
JPH0645651A (ja) * 1992-05-22 1994-02-18 Sanyo Electric Co Ltd ｎ型ＳｉＣ用電極とその形成方法
JPH0690021A (ja) * 1992-09-08 1994-03-29 Sharp Corp 炭化珪素を用いたｐｎ接合型発光ダイオード
JPH0722646A (ja) * 1993-06-30 1995-01-24 Mitsubishi Chem Corp 電流ブロック層を有するｌｅｄ
JPH09186365A (ja) * 1995-12-21 1997-07-15 Hewlett Packard Co <Hp> 発光半導体デバイス用高反射性接点及びその製造方法
JPH11191641A (ja) * 1997-10-14 1999-07-13 Matsushita Electron Corp 半導体発光素子とこれを用いた半導体発光装置及びその製造方法
JPH11186613A (ja) * 1997-12-19 1999-07-09 Matsushita Electron Corp 半導体発光装置

Also Published As

Publication number Publication date
JP2007221175A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP4024994B2 (ja) 半導体発光素子
US9472713B2 (en) Semiconductor light-emitting device
JP5953155B2 (ja) 半導体発光装置
JP4644193B2 (ja) 半導体発光素子
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
US20030047737A1 (en) Light emitting diode and method for manufacturing the same
JP2012074665A (ja) 発光ダイオード
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JPH10173224A (ja) 化合物半導体発光素子及びその製造方法
JP2001144321A (ja) 発光素子及びその製造方法
JP4564234B2 (ja) 半導体発光素子
JP4625827B2 (ja) 半導体発光素子及び半導体発光装置
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP5682427B2 (ja) 発光素子
JP2003031852A (ja) 半導体発光素子、およびその製造方法
JP2009200227A (ja) 発光素子及び照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

R151 Written notification of patent or utility model registration

Ref document number: 4625827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees