JP4564234B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP4564234B2 JP4564234B2 JP2003037800A JP2003037800A JP4564234B2 JP 4564234 B2 JP4564234 B2 JP 4564234B2 JP 2003037800 A JP2003037800 A JP 2003037800A JP 2003037800 A JP2003037800 A JP 2003037800A JP 4564234 B2 JP4564234 B2 JP 4564234B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor
- emitted
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 180
- 230000000903 blocking effect Effects 0.000 claims description 37
- 238000005253 cladding Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 description 30
- 238000000605 extraction Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 239000000203 mixture Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- -1 gallium nitride (GaN) compound Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子に関し、特に、電流を注入することにより生じた発光を外部に取り出すことができる発光ダイオード（light emitting diode：ＬＥＤ）などの半導体発光素子に関する。
【０００２】
【従来の技術】
半導体発光素子は、コンパクト且つ低消費電力であり、信頼性に優れるなどの多くの利点を有し、近年では、高い発光輝度が要求される室内外の表示板、鉄道／交通信号、車載用灯具などについても広く応用されつつある。
【０００３】
例えば、４元化合物半導体であるＩｎＧａＡｌＰ系材料を発光層として用いたものは、その組成を調節することにより、赤色から緑色までの幅広い波長帯において発光させることができる。
【０００４】
なお、本明細書において「ＩｎＧａＡｌＰ系化合物半導体」とは、組成式ＩｎｘＧａｙＡｌ１−ｘ−ｙＰにおける組成比ｘおよびｙを、０≦ｘ≦１、０≦ｙ≦１、但し（ｘ＋ｙ）≦１の範囲で変化させたあらゆる組成の半導体を含むものとする。
【０００５】
また近年、青色から紫外線の波長領域の発光ダイオードの材料として窒化ガリウム（ＧａＮ）系化合物半導体を用いたものが知られている。この材料系は、直接遷移型のバンド構造を有していることから高い発光効率を得ることができる。
なお、本明細書において「窒化ガリウム（ＧａＮ）系化合物半導体」とは、Ｂ１−ｘ−ｙ−ｚＩｎｘＡｌｙＧａｚＮ（ｘ≦１，ｙ≦１，ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ、及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。例えば、ＩｎＧａＮ（ｘ＝０．４、ｙ＝０、ｚ＝０．６）も「窒化ガリウム系化合物半導体」に含まれるものとする。
【０００６】
図１５は、通常の発光ダイオードの断面構造を表す模式図である。すなわち、この発光ダイオードは、基板１０１の上に、下側クラッド層１０２、活性層１０３、上側クラッド層１０４、窓層１０５がこの順に積層された「ダブルヘテロ型」の構造を有する。窓層１０５の上には上側電極１０６が設けられ、基板１０１の裏面側には下側電極１０７が設けられている。これら電極１０６、１０７を介して、電流Ｉ（またはその反対方向）を活性層１０３に注入することができる。
【０００７】
「ダブルヘテロ型」の構造の場合、上下のクラッド層１０２、１０４は、活性層１０３よりも大きなバンドギャップを有する半導体からなる。そして、電極１０６、１０７を介して注入されたキャリアを活性層１０３に閉じこめて、高い発光効率が可能である。
【０００８】
【発明が解決しようとする課題】
しかし、このような構造の発光ダイオードの場合、活性層１０３において生じた発光の一部は、素子の外部に取り出すことができないという問題があった。
【０００９】
図１６は、活性層１０３において生じた発光の取り出し経路を説明するための模式図である。
【００１０】
同図に例示したように、活性層１０３から上方に放出された発光Ｌ１１は、クラッド層１０４、窓層１０５を介して外部に取り出すことができる。また、活性層１０３から斜めやや下方に放出された発光Ｌ１２も、クラッド層１０２を介して外部に取り出すことが可能である。このようにして素子の外部に取り出した発光は、図示しない反射鏡などの集光手段により、所定の方向に集光させることができる。
【００１１】
これに対して、活性層１０３から下方に放出された発光Ｌ１３は、クラッド層１０２、基板１０１を透過して下側電極１０７により反射される。ところが、多くの半導体発光素子の場合、このような電極と半導体層との境界付近には、オーミック接触を得るために合金化した領域が形成され、発光Ｌ１３に対する反射率が必ずしも高くないという問題がある。すなわち、活性層１０３から下側電極１０７に向けて放出された発光Ｌ１３は合金化領域において吸収されるため、十分に高い効率で外部に取り出すことは容易でない。
【００１２】
またさらに、活性層１０３から放出され、素子の側面などに浅い角度で入射した発光Ｌ１４は、素子内部に向けて反射されてしまう。これは、素子を構成する基板１０１などの材料の方が外側の媒質（例えば、大気や窒素ガスなど）よりも屈折率が高く、光の全反射が生ずるからである。このような全反射が生ずると、発光Ｌ１４は素子の内部に閉じこめられ、電極との合金化領域や活性層１０３などにおいて吸収され損失が生ずるという問題が生ずる。
【００１３】
また一方、活性層１０３の内部において生じた発光の一部を、活性層１０３の外側に取り出すことができないという問題がある。
【００１４】
図１７は、活性層の内部において生じた発光の取り出し経路を説明するための模式図である。例えば、活性層１０３の内部の発光点ＥＰにおいて発光が生じた場合、上方に放出された発光Ｌ１５は、活性層１０３からクラッド層１０４を介して取り出すことができる。これに対して、発光点ＥＰから活性層１０３の面内方向に向けて斜めに放出された発光Ｌ１６は、クラッド層１０４との界面において全反射されてしまう。これは、一般に、クラッド層１０４よりも活性層１０３のほうが高い屈折率を有するからである。
【００１５】
このような全反射が生ずると、発光Ｌ１６は、活性層１０３の中に閉じこめられた状態となり、活性層１０３の中を導波され吸収されてしまう。
【００１６】
このような全反射が生ずる臨界角度θｃは、例えば、活性層１０３とクラッド層１０４の屈折率の差が０．５の場合には、約６０度となる。つまり、発光点ＥＰから放出される光のうちで、約１／３の光は、クラッド層１０４との界面において全反射され、活性層内に閉じこめられて導波され、吸収される可能性が高くなる。
【００１７】
以上説明したように、従来の半導体発光素子においては、活性層から放出された光を外部に取り出す効率が必ずしも高くない。またさらに、活性層の中で生じた発光の一部は活性層の内部に閉じこめられて吸収されてしまうという問題もあった。
【００１８】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一態様によれば、第１の半導体層と、前記第１の半導体層の上に選択的に設けられた半導体発光層と、前記第１の半導体層の上において前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、前記第２の半導体層の上に設けられた第１の電極と、前記第１の半導体層の裏面に設けられた第２の電極と、を備え、前記半導体発光層は、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記半導体発光層の周囲に設けられた前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子が提供される。
【００２０】
上記構成によれば、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することができる。
【００２１】
また、本発明の他の一態様によれば、第１の半導体層と、前記第１の半導体層の上に互いに離間して選択的に設けられた複数の半導体発光層と、前記第１の半導体層の上において前記複数の半導体発光層の間に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、前記第２の半導体層の上に設けられた第１の電極と、前記第１の半導体層の裏面に設けられた第２の電極と、を備え、前記複数の半導体発光層の少なくともいずれかは、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子が提供される。
【００２２】
上記構成によっても、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することができる。
【００２３】
上記第２の半導体発光素子において、前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては広く、周辺付近においては狭いものとすることができる。
【００２４】
または、前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては狭く、周辺付近においては広いものとすることもできる。
【００２５】
また、本発明の他の一態様によれば、第１の電極と第２の電極とを介して電流が注入されて発光する半導体発光層と、前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層の下に設けられた第１のクラッド層と、前記半導体発光層の上に設けられた第２のクラッド層と、前記第１のクラッド層の下に設けられた第１の半導体層と、前記第２のクラッド層の上に設けられた第２の半導体層と、を備え、前記半導体発光層は、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする発光ダイオードである半導体発光素子が提供される。
【００３２】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３３】
図１は、本発明の第１の実施の形態にかかる半導体発光素子の断面構造を表す模式図である。すなわち、本実施形態の半導体発光素子は、発光層（活性層）ＥＭの上下に透過層ＷＬがそれぞれ設けられた構造を有する。発光層ＥＭは、平面的にみて、素子の全体サイズよりも小さくパターニングされている。そして、発光層ＥＭの周囲は、電流ブロック層ＣＢにより取り囲まれている。また、透過層ＷＬの上下には、上側電極ＵＥと、下側電極ＬＥがそれぞれ設けられている。なお、発光層ＥＭの上下に図示しないクラッド層を設けて、「ダブルヘテロ型」の構造を形成してもよい。
【００３４】
上下の透過層ＷＬは、半導体やその他の導電性材料からなるものとすることができる。すなわち、透過層ＷＬは、例えば、半導体基板や、半導体層をエピタキシャル成長させたものとすることができる。またさらに、これら透過層ＷＬの全体または一部を半導体以外の導電性材料により形成してもよい。具体的には、導電性プラスチックなどを、半導体層に貼り合わせることにより、透過層ＷＬを構成することもできる。
【００３５】
この半導体発光素子の場合、上下の電極ＵＥ、ＬＥを介して発光層ＥＭに電流を注入することにより、発光が生ずる。この際に、発光層ＥＭの周囲に電流ブロック層ＣＢが設けられているので、電流を発光層ＥＭに集中させることができる。そして、本実施形態によれば、発光層ＥＭを素子の中心付近に限定して設けることにより、光の取り出し効率を従来の発光素子よりも改善することができる。
【００３６】
図２は、発光層ＥＭからの発光の取り出し経路を説明するための模式図である。例えば、発光層ＥＭから上方に放出された発光Ｌ１は、上側の透過層ＷＬを介して電極ＵＥの周囲から外部に取り出すことができる。
【００３７】
一方、発光層ＥＭから斜め下方に放出された発光Ｌ２は、下側の透過層ＷＬを介して素子の外部に取り出すことができる。この時、発光層ＥＭは、素子の平面サイズよりも小さくパターニングされているので、発光層ＥＭから放出された発光Ｌ２を、素子の側面に対して垂直に近い角度で入射させることができる。つまり、図１６と比較すると明らかなように、本実施形態においては、図２に表した発光Ｌ２の入射角θを小さくすることができる。その結果として、素子の側面における発光Ｌ２の全反射を抑制し、外部に取り出すことができる。なお、同様の効果は、発光素子の側面に限定されず、上面や下面など、発光素子とその外部との境界面のすべてにおいて同様に得られる。
【００３８】
さらにまた、発光層ＥＭを小さくパターニングしているので、図１７に関して前述したようにその内部に閉じこめられて導波された発光Ｌ３を、発光層ＥＭの側面（端面）から取り出すことができる。発光層ＥＭを小さくパターニングすることにより、発光層ＥＭの内部での導波光のパスを短くし、吸収による損失を提言することができる。
【００３９】
このようにして発光素子の周囲に向けて取り出された発光Ｌ１〜Ｌ３は、素子の周囲に設けられた反射鏡（図示せず）などの集光手段によって、所定の方向に集光することができる。その結果として、従来よりも大幅に高い光取り出し効率を実現することができる。
【００４０】
なおここで、上下の窓層ＷＬを厚く形成すると、発光層ＥＭと上下の電極ＵＥ、ＬＥとの距離を離すことができるので、これら電極により遮蔽される発光の割合を低減することができる。なお、後に詳述するように、厚い窓層ＷＬを形成する方法としては、ウェーハ接合技術を挙げることができる。
【００４１】
以上説明したように、本実施形態によれば、発光層ＥＭを半導体発光素子の中心付近に小さく形成することにより、発光層ＥＭから放出された光の素子外部への取り出し効率を改善することができる。つまり、本実施形態によれば、発光素子の中心付近に高い輝度の「点光源」を配置した構造に近似した発光素子を得ることができる。このような構造にすれば、素子表面における放出光の全反射を抑制して、光取り出し効率を改善することができる。
【００４２】
またさらに、本実施形態によれば、発光層ＥＭの内部に閉じこめられ導波された発光を、発光層ＥＭの側面から取り出すことができる。この際に、発光層ＥＭを小さくパターニングすることにより、発光層内を導波される発光の吸収を軽減し、高い強度でとりだすことが可能となる。
【００４３】
なお、本実施形態において、発光層ＥＭの平面的な形状は、例えば、円形、多角形、楕円形をはじめとする各種のパターン形状とすることができる。また、そのサイズや、位置についても、適宜決定することができる。例えば、発光層ＥＭは、平面的にみて、必ずしも素子の中心付近に設ける必要はなく、素子の構造に応じて、中心から外れた位置に設けてもよい。
【００４４】
次に、本発明の第２の実施の形態について説明する。
【００４５】
図３は、本発明の第２の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。同図については、図１及び図２に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００４６】
本実施形態においては、発光層（活性層）ＥＭを複数の小さなアイランド状に形成する。これら発光層ＥＭの間は、電流ブロック層ＣＢにより取り囲まれ、電流を発光層ＥＭに集中させることができる。このようにすれば、上下の電極ＵＥ、ＬＥを介して注入された電流を発光層ＥＭに集中させて高い効率の発光を得ることができる。
【００４７】
そして、このような高い輝度を有する点光源を素子の内部に配列することにより、さらに高い効率で光を取り出すことが可能となる。
【００４８】
図４は、本実施形態の半導体発光素子における光の取り出し経路を説明する模式図である。本実施形態においては、素子の内部に設けられた複数の発光層ＥＭのそれぞれが光源として作用する。そして、これら発光層ＥＭは、それぞれ周囲に向けて発光を放出する。
【００４９】
例えば、上側電極ＵＥの直下に設けられた発光層ＥＭについてみると、略上方に放出された発光Ｌ１は電極ＵＥに遮られるが、斜め上方に放出された発光Ｌ４は、電極ＵＥに遮られることなく、素子の上面から取り出すことが可能である。
【００５０】
これに対して、素子の端近傍に設けれた発光層ＥＭについてみると、略上方に放出された発光Ｌ１は、電極に遮られることなく取り出すことができる。ただし、斜め上方に放出された発光Ｌ４は、側面において全反射されることもあり得る。また、この発光層ＥＭの側面から放出された発光Ｌ３は、遮蔽されることなく素子の外部に取り出すことができる。
【００５１】
このように、素子の内部に複数の発光層ＥＭを設けることにより、それぞれの発光層ＥＭの場所に応じた得失を補うことが可能となる。その結果として、素子全体としてみた時に、さらに光の取り出し効率を改善することが可能となる。
【００５２】
なお、本実施形態においては、複数の発光層ＥＭの平面的な形状、サイズ、配置関係などについては、発光素子の構造や要求される特性などを考慮して適宜決定することができる。
【００５３】
図５（ａ）及び（ｂ）は、第２実施形態において発光層ＥＭの平面的な形状および配置関係を例示する模式図である。
【００５４】
例えば、同図（ａ）に表したように、略四角形の発光層ＥＭを均等に配置することができる。また、同図（ｂ）に表したように、略円形の発光層ＥＭを千鳥格子状に配列してもよい。これらの具体例の他にも、複数の発光層ＥＭのそれぞれの平面的なパターン形状は、円形、楕円形、多角形をはじめとする各種の形状とすることができる。また、それら発光層ＥＭの配置関係についても、互いに均等の間隔で設けても良く、また、場所に応じて、間隔を変えてもよい。
【００５５】
図６及び図７は、第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。例えば、図６に例示したように、発光素子の中心付近においては、発光層ＥＭの間隔を広く、すなわち疎に配置し、発光素子の端部においては、間隔を狭く、すなわち密に配置することができる。また、これとは逆に、図７に表したように、素子の中央付近においては、発光層ＥＭを密に配置し、素子の端においては発光層ＥＭを疎に配置してもよい。
【００５６】
本発明者は、本実施形態のひとつの具体例について、数値計算により発光強度を評価した。すなわち、図４及び図５（ａ）に表したように、平面形状が正方形のアイランド状の活性層を等間隔に配置したモデルを想定した。ここで、それぞれの活性層は、ＩｎＧａＡｌＰからなるものとし、その周囲をＩｎＡｌＰクラッド層が取り囲む構造を想定した。
【００５７】
また、発光素子（チップ）のサイズは、一辺が２４０マイクロメータの正方形状とした。そして、チップの全面に一様に活性層を設けた場合の活性層の面積（すなわち、２４０×２４０平方マイクロメータ）に対して、アイランド状の活性層の面積の合計を３０パーセントとした。なお、活性層の厚みは、０．６マイクロメータとした。
【００５８】
以上の条件のもとで、「光線追跡法」により、アイランド状の活性層のそれぞれから周囲のＩｎＡｌＰ層に放出される光の合計量を計算した。
【００５９】
図８は、この計算の結果を表すグラフ図である。すなわち、同図の横軸は、活性層のサイズ（一辺の長さ）であり、縦軸は輝度を表す。なお、縦軸の輝度は、アイランド状の活性層のそれぞれから放出される光の合計量に対応する。
【００６０】
この結果から、活性層のサイズ（島サイズ）が小さくなるにつれて、輝度が上昇することが分かる。活性層のサイズが２４０マイクロメータ（すなわち、分割しない場合）の場合の輝度を１とすると、活性層のサイズが約２０マイクロメータでは、輝度は１０パーセント上昇し、活性層のサイズがさらに小さくなると、輝度は急激に上昇することが分かる。
【００６１】
つまり、ＩｎＧａＡｌＰ系の発光ダイオードとして実用的な構造パラメータを全体とした場合には、本実施形態を適用するに際して、活性層のサイズ（一辺の長さ）を２０マイクロメータ以下とすると、輝度の改善が顕著となることが判明した。
【００６２】
ただし、本実施形態は、上記の具体例に限定されるものではなく、素子の構造、例えば、上側電極ＵＥの形状や位置などを考慮して、複数の発光層ＥＭの配置関係や間隔についても、適宜調節することができる。
【００６３】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【００６４】
（第１の実施例）
図９は、本発明の第１の実施例にかかる半導体発光素子の断面構造を表す模式図である。すなわち、本実施例の発光素子は、下から順に、ＧａＰ基板１、ＩｎＡｌＰクラッド層２Ａ、２Ｂ、ＩｎＧａＡｌＰ活性層３Ａ、３Ｂ、ＩｎＡｌＰクラッド層４Ａ、４Ｂ、ＧａＰ窓層５が積層された構造を有する。クラッド層２Ｂ、活性層３Ｂ、クラッド層４Ｂには、酸素やプロトンなどが導入され、高抵抗化されている。そして、上下に設けられた電極６、７を介して活性層３Ａに電流が注入され発光が生ずる。
【００６５】
本具体例の素子の場合、ダブルヘテロ構造のうちの素子の周囲の部分を高抵抗化することにより、中心付近の活性層３Ａに電流を集中させることができる。この部分において生じた発光は、周囲に放出され、図２に関して前述したように、素子の表面または側面などに対して垂直に近い角度で入射するため、全反射されにくくなるなる。このため、素子外部への光の取り出し効率を改善することができる。
【００６６】
なおここで、クラッド層や活性層は、ＭＯＣＶＤ（MetalOrganic Chemical Vapor Deposition）法により結晶成長することができる。そして、基板１や窓層５の材料としてＧａＰを用いることにより、活性層３Ａからの発光に対して透明となり、吸収を抑制することができる。しかし、ＧａＡｓ（またはＩｎＧａＡｌＰ）系半導体は、ＧａＰとの格子定数の差が大きいため、ＧａＰ基板上にダブルヘテロ構造を直接成長することは困難である。
【００６７】
そこで、まず、図示しないＧａＡｓ基板上にダブルヘテロ構造を成長し、それをＧａＰ基板１にウェーハ接合する。しかる後に、ＧａＡｓ基板をエッチング除去して、クラッド層４Ａ、４Ｂの上にＧａＰ窓層５をウェーハ接合または結晶成長することで、本実施例の半導体発光素子を得ることができる。
【００６８】
ここで、ウェーハ接合技術によってＧａＰ基板またはＧａＰ層をクラッド層に接合する方法としては、まず、これら接合面を適宜処理し、所定の雰囲気中で加熱して接合面を接触させ、所定の時間程度保持すればよい。
【００６９】
（第２の実施例）
図１０は、本発明の第２の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図については、図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７０】
本実施例の発光素子の場合、ＩｎＡｌＰクラッド層２、ＩｎＧａＡｌＰ活性層３、ＩｎＡｌＰクラッド層４からなるダブルヘテロ構造が素子の中心付近に形成され、その周囲はＩｎＧａＡｌＰ電流ブロック層８により取り囲まれている。ここで、電流ブロック層８を活性層３の発光波長に対して透明な組成にすれば、活性層３の側面（端面）からの放出光Ｌ３を低損失で素子の側面から外部に放出させることができる。
【００７１】
この時、電流ブロック層８における光の吸収を低減するためには、電流ブロック層８のバンドギャップが活性層３の平均バンドギャップよりも大きいことが望ましい。一方、活性層３の側面から電流ブロック層８に向けて光を効率よく取り出すためには、活性層３における全反射を防ぐ必要があり、電流ブロック層８の屈折率は低いことが望ましい。つまり、電流ブロック層８の屈折率は、活性層の上限のクラッド層２、４の屈折率よりも低いことが望ましい。
【００７２】
このようにすれば、活性層３の側面から電流ブロック層に向けて光を効率よく取り出すことができ、さらに、その光の電流ブロック層８における吸収も抑制できる。
【００７３】
例えば、ＩｎＧａＡｌＰを、Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐと表した場合のＡｌ組成ｘについて具体的な例を挙げると、例えば、上下のクラッド層２、４は、ＩｎＡｌＰにより形成し、一方、活性層３は、ｘ＝０．６のバリア層とｘ＝０．０６のウエル層からなるＭＱＷ構造とすることができる。この時、電流ブロック層８は、Ａｌ組成ｘが０．７〜０．８のＩｎＧａＡｌＰ（すなわち、Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐ〜Ｉｎ０．５（Ｇａ０．２Ａｌ０．８）０．５Ｐ）により形成するとよい。
【００７４】
なお、このような電流ブロック層８は、選択エピタキシャル成長により形成することができる。すなわち、まず図示しないＧａＡｓ基板上に、クラッド層２、活性層３、クラッド層４からなるダブルヘテロ構造を形成し、ＧａＰ基板１の上に接合して、ＧａＡｓ基板を除去する。しかる後に、ダブルヘテロ構造の表面の一部にＳｉＯ２などからなるマスクパターンを形成して、パターン外のダブルヘテロ構造をエッチング除去する。
【００７５】
そして、このマスクを残したまま、発光波長に対して透明で高抵抗（アンドープ）の電流ブロック層８、ダブルヘテロ構造と同じ厚さに結晶成長する。この時、ＭＯＣＶＤ法などにおいて成長条件を適宜調節すると、マスクの上には結晶成長しない、いわゆる「選択エピタキシャル成長」が可能である。マスクを除去した後、ダブルヘテロ構造の上にＧａＰ窓層５をウェーハ接合または結晶成長により形成すれば、本実施例の発光素子の要部が完成する。
【００７６】
以上説明したように、本実施例によれば、発光素子の中心付近に活性層３を選択的に設け、その周囲を発光波長に対して透明且つ高抵抗の電流ブロック層により取り囲むことにより、活性層３からの光の取り出し効率を大幅に改善することが可能となる。
【００７７】
（第３の実施例）
図１１は、本発明の第３の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９及び図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７８】
本実施例の発光素子は、本発明の第２実施形態に準じた構造を有し、活性層３を含む複数のダブルヘテロ構造が電流ブロック層８に取り囲まれて形成されている。ここで、各要素の材料は、例えば、第２実施例に関して前述したものと同様とすることができる。
【００７９】
本実施例によれば、第２実施形態に関して前述したように、複数の光源（活性層３）を発光素子の内部に適宜配置することができ、それぞれの光源から周囲に放出される光を効率良く外部に取り出すことができる。また、活性層３を小さく形成することにより、活性層３の内部を導波され吸収されることによる損失を低減することができる。
【００８０】
本実施例の発光素子も、第１及び第２実施例に関して前述したように、ウェーハ接合技術と選択エピタキシャル成長とを組み合わせて製造することが可能である。
【００８１】
またさらに、半導体基板１や半導体窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することも可能である。例えば、図示しないＧａＡｓ基板上に半導体バッファ層を介してダブルヘテロ構造を成長し、それをパターニングして電流ブロック層８を埋め込み、さらに半導体からなる窓層５を成長する。
しかる後に、ＧａＡｓ基板をエッチング除去して、半導体バッファ層の裏面に導電性プラスチックなどの半導体とは異なる材料からなる基板に貼り合わせる。
このようにすれば、半導体とは異なる材料からなる基板を有する半導体発光素子を得ることができる。
基板として導電性プラスチックなどの材料を用いた場合には、加工が容易であり、厚みも制御しやすいなどの利点が得られる。
【００８２】
（第４の実施例）
図１２は、本発明の第４の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９〜図１１に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００８３】
本実施例においては、基板１及び窓層５の側面がそれぞれ傾斜面とされ、その上下の狭められた表面に電極６、７が設けられている。このような「提灯状」の構造とすると、光の取り出し効率をさらに上げることが可能となる。
【００８４】
図１３は、本実施例の発光素子における光の取り出し経路を説明するための模式図である。本実施例によれば、まず、発光素子の表面（または側面）に対して、活性層３から周囲に放出される光を垂直に近い角度で入射させることができる。その結果として、素子の表面や側面で全反射される割合を低減し、光の取り出し効率を上げることができる。
【００８５】
さらにまた、上下の電極６、７を小さくすることにより、これら電極により遮蔽される光の割合を低減できる。
【００８６】
つまり、本実施例によれば、活性層３から周囲に放出される光をさらに高い効率で外部に取り出すことが可能となる。
【００８７】
なお、本実施例における基板１や窓層５の３次元的な形状としては、例えば、円錐状でも良いし、多角錐状でもよい。また、これらの形状の形成方法としては、結晶方位によるエッチング速度の違いを利用する方法や、斜め方向からイオンミリングやＲＩＥなどの異方性エッチングにより研磨する方法など、各種の方法を用いることが可能である。
【００８８】
また、本実施例においても、第３実施例に関して前述したように、基板１や窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することができる可能である。導電性プラスチックなどの材料を用いると加工が容易であり、図１２に表したような「提灯状」の形状を得ることも容易となる。
【００８９】
また、本実施例は、第２実施形態に適用することも可能である。すなわち、図３〜図７に関して前述したように、複数の活性層を配列した発光素子において、図１２及び図１３に表したように、上下の基板１、窓層５の側面を斜面状に形成してもよい。
【００９０】
（第５の実施例）
図１４は、本発明の第５の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９〜図１３に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００９１】
本実施例においては、基板１の側面に傾斜面が設けられ、その部分からの光の取り出し効率が改善されている。また、上側（ｎ側）電極６と窓層５との間には、ｎ型コンタクト層１０が設けられ、接触抵抗が低減されている。
【００９２】
各部の材料は、例えば、第１実施例に関して前述したものと同様とすることができる。具体例を挙げると以下の如くである。
【００９３】
すなわち、基板１はｐ型ＧａＰ（厚み２５０ミクロン）、クラッド層２はｐ型ＩｎＡｌＰ（厚み１．０ミクロン）、活性層３はＡｌ組成ｘ＝０．６のバリア層（厚み８ナノメータ）とＡｌ組成ｘ＝０．０７のウエル層（厚み５ナノメータ）とを２０〜４０周期積層させたＭＱＷ構造、クラッド層４はｎ型ＩｎＡｌＰ（厚み０．６ミクロン）、窓層５はＡｌ組成ｘ＝０．３のｎ型ＩｎＧａＡｌＰ、電流ブロック層８はＡｌ組成ｘ＝０．７〜０．８のＩｎＧａＡｌＰ、コンタクト層はｎ型ＧａＡｓ（厚み０．１ミクロン）、電極６はＡｕＧｅ／Ａｕの積層、電極７はＡｕＺｎ／Ａｕの積層とすることができる。
【００９４】
本実施例においても、活性層３を素子の中心付近に配置することにより、光の取り出し効率を上げることができる。また、活性層３の内部を導波される光が吸収されて減衰する前に、活性層３の側面から取り出すことが可能となる。
【００９５】
また、本実施例においても、第３実施例に関して前述したように、基板１や窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することができる可能である。導電性プラスチックなどの材料を用いると加工が容易であり、図１２に表したような「提灯状」の形状を得ることも容易となる。
【００９６】
また、本実施例も、第２実施形態に適用することが可能である。すなわち、図３〜図７に関して前述したように、複数の活性層を配列した発光素子において、図１４に表したような構造を採用することができる。
【００９７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００９８】
例えば、本発明の半導体発光素子に設けられるダブルヘテロをはじめとする各要素の構造、材料、形状、厚みや配置関係については、公知の半導体発光素子を元に当業者が適宜適用したものも包含する。
【００９９】
より具体的には、本発明の半導体発光素子を構成する材料としては、ＩｎＧａＡｌＰ系化合物半導体以外にも、ＡｌＧａＡｓ系、ＩｎＰ系、窒化ガリウム（ＧａＮ）系化合物半導体などの各種の材料を用いることができる。
【発明の効果】
以上詳述したように、本発明によれば、発光層を半導体発光素子の中心付近に小さく形成することにより、発光層から放出された光の素子外部への取り出し効率を改善することができる。
【０１００】
またさらに、本発明によれば、発光層の内部に閉じこめられ導波された発光を、発光層の側面から取り出すことができる。この際に、発光層を小さくパターニングすることにより、発光層内を導波される発光の吸収を軽減し、高い強度でとりだすことが可能となる。
【０１０１】
また、本発明によれば、素子の内部に複数の発光層を設けることにより、それぞれの発光層の場所に応じた得失を補うことが可能となる。その結果として、素子全体としてみた時に、さらに光の取り出し効率を改善することが可能となる。
【０１０２】
すなわち、本発明によれば、光の取り出し効率を改善して高い輝度を有する半導体発光素子を提供することが可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体発光素子の断面構造を表す模式図である。
【図２】発光層ＥＭからの発光の取り出し経路を説明するための模式図である。
【図３】本発明の第２の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
【図４】第２実施形態の半導体発光素子における光の取り出し経路を説明する模式図である。
【図５】第２実施形態において発光層ＥＭの平面的な形状および配置関係を例示する模式図である。
【図６】第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。
【図７】第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。
【図８】光線追跡法により計算した活性層サイズと輝度との関係を表すグラフ図である。
【図９】本発明の第１の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１０】本発明の第２の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１１】本発明の第３の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１２】本発明の第４の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１３】第４実施例の発光素子における光の取り出し経路を説明するための模式図である。
【図１４】本発明の第５の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１５】通常の発光ダイオードの断面構造を表す模式図である。
【図１６】活性層１０３において生じた発光の取り出し経路を説明するための模式図である。
【図１７】活性層の内部において生じた発光の取り出し経路を説明するための模式図である。
【符号の説明】
１ 基板（第１の半導体層）
２、２Ａ クラッド層
３、３Ａ 活性層
４、４Ａ クラッド層
５ 窓層（第２の半導体層）
６、７ 電極
８ 電流ブロック層
１０ コンタクト層
１０１ 基板
１０２ クラッド層
１０３ 活性層
１０４ クラッド層
１０５ 窓層
１０６ 上側電極
１０７ 下側電極
ＣＢ 電流ブロック層
ＥＭ 発光層
ＥＰ 発光点
Ｉ 電流
ＵＥ 電極
ＷＬ 窓層
【発明の属する技術分野】
本発明は、半導体発光素子に関し、特に、電流を注入することにより生じた発光を外部に取り出すことができる発光ダイオード（light emitting diode：ＬＥＤ）などの半導体発光素子に関する。
【０００２】
【従来の技術】
半導体発光素子は、コンパクト且つ低消費電力であり、信頼性に優れるなどの多くの利点を有し、近年では、高い発光輝度が要求される室内外の表示板、鉄道／交通信号、車載用灯具などについても広く応用されつつある。
【０００３】
例えば、４元化合物半導体であるＩｎＧａＡｌＰ系材料を発光層として用いたものは、その組成を調節することにより、赤色から緑色までの幅広い波長帯において発光させることができる。
【０００４】
なお、本明細書において「ＩｎＧａＡｌＰ系化合物半導体」とは、組成式ＩｎｘＧａｙＡｌ１−ｘ−ｙＰにおける組成比ｘおよびｙを、０≦ｘ≦１、０≦ｙ≦１、但し（ｘ＋ｙ）≦１の範囲で変化させたあらゆる組成の半導体を含むものとする。
【０００５】
また近年、青色から紫外線の波長領域の発光ダイオードの材料として窒化ガリウム（ＧａＮ）系化合物半導体を用いたものが知られている。この材料系は、直接遷移型のバンド構造を有していることから高い発光効率を得ることができる。
なお、本明細書において「窒化ガリウム（ＧａＮ）系化合物半導体」とは、Ｂ１−ｘ−ｙ−ｚＩｎｘＡｌｙＧａｚＮ（ｘ≦１，ｙ≦１，ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ、及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。例えば、ＩｎＧａＮ（ｘ＝０．４、ｙ＝０、ｚ＝０．６）も「窒化ガリウム系化合物半導体」に含まれるものとする。
【０００６】
図１５は、通常の発光ダイオードの断面構造を表す模式図である。すなわち、この発光ダイオードは、基板１０１の上に、下側クラッド層１０２、活性層１０３、上側クラッド層１０４、窓層１０５がこの順に積層された「ダブルヘテロ型」の構造を有する。窓層１０５の上には上側電極１０６が設けられ、基板１０１の裏面側には下側電極１０７が設けられている。これら電極１０６、１０７を介して、電流Ｉ（またはその反対方向）を活性層１０３に注入することができる。
【０００７】
「ダブルヘテロ型」の構造の場合、上下のクラッド層１０２、１０４は、活性層１０３よりも大きなバンドギャップを有する半導体からなる。そして、電極１０６、１０７を介して注入されたキャリアを活性層１０３に閉じこめて、高い発光効率が可能である。
【０００８】
【発明が解決しようとする課題】
しかし、このような構造の発光ダイオードの場合、活性層１０３において生じた発光の一部は、素子の外部に取り出すことができないという問題があった。
【０００９】
図１６は、活性層１０３において生じた発光の取り出し経路を説明するための模式図である。
【００１０】
同図に例示したように、活性層１０３から上方に放出された発光Ｌ１１は、クラッド層１０４、窓層１０５を介して外部に取り出すことができる。また、活性層１０３から斜めやや下方に放出された発光Ｌ１２も、クラッド層１０２を介して外部に取り出すことが可能である。このようにして素子の外部に取り出した発光は、図示しない反射鏡などの集光手段により、所定の方向に集光させることができる。
【００１１】
これに対して、活性層１０３から下方に放出された発光Ｌ１３は、クラッド層１０２、基板１０１を透過して下側電極１０７により反射される。ところが、多くの半導体発光素子の場合、このような電極と半導体層との境界付近には、オーミック接触を得るために合金化した領域が形成され、発光Ｌ１３に対する反射率が必ずしも高くないという問題がある。すなわち、活性層１０３から下側電極１０７に向けて放出された発光Ｌ１３は合金化領域において吸収されるため、十分に高い効率で外部に取り出すことは容易でない。
【００１２】
またさらに、活性層１０３から放出され、素子の側面などに浅い角度で入射した発光Ｌ１４は、素子内部に向けて反射されてしまう。これは、素子を構成する基板１０１などの材料の方が外側の媒質（例えば、大気や窒素ガスなど）よりも屈折率が高く、光の全反射が生ずるからである。このような全反射が生ずると、発光Ｌ１４は素子の内部に閉じこめられ、電極との合金化領域や活性層１０３などにおいて吸収され損失が生ずるという問題が生ずる。
【００１３】
また一方、活性層１０３の内部において生じた発光の一部を、活性層１０３の外側に取り出すことができないという問題がある。
【００１４】
図１７は、活性層の内部において生じた発光の取り出し経路を説明するための模式図である。例えば、活性層１０３の内部の発光点ＥＰにおいて発光が生じた場合、上方に放出された発光Ｌ１５は、活性層１０３からクラッド層１０４を介して取り出すことができる。これに対して、発光点ＥＰから活性層１０３の面内方向に向けて斜めに放出された発光Ｌ１６は、クラッド層１０４との界面において全反射されてしまう。これは、一般に、クラッド層１０４よりも活性層１０３のほうが高い屈折率を有するからである。
【００１５】
このような全反射が生ずると、発光Ｌ１６は、活性層１０３の中に閉じこめられた状態となり、活性層１０３の中を導波され吸収されてしまう。
【００１６】
このような全反射が生ずる臨界角度θｃは、例えば、活性層１０３とクラッド層１０４の屈折率の差が０．５の場合には、約６０度となる。つまり、発光点ＥＰから放出される光のうちで、約１／３の光は、クラッド層１０４との界面において全反射され、活性層内に閉じこめられて導波され、吸収される可能性が高くなる。
【００１７】
以上説明したように、従来の半導体発光素子においては、活性層から放出された光を外部に取り出す効率が必ずしも高くない。またさらに、活性層の中で生じた発光の一部は活性層の内部に閉じこめられて吸収されてしまうという問題もあった。
【００１８】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一態様によれば、第１の半導体層と、前記第１の半導体層の上に選択的に設けられた半導体発光層と、前記第１の半導体層の上において前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、前記第２の半導体層の上に設けられた第１の電極と、前記第１の半導体層の裏面に設けられた第２の電極と、を備え、前記半導体発光層は、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記半導体発光層の周囲に設けられた前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子が提供される。
【００２０】
上記構成によれば、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することができる。
【００２１】
また、本発明の他の一態様によれば、第１の半導体層と、前記第１の半導体層の上に互いに離間して選択的に設けられた複数の半導体発光層と、前記第１の半導体層の上において前記複数の半導体発光層の間に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、前記第２の半導体層の上に設けられた第１の電極と、前記第１の半導体層の裏面に設けられた第２の電極と、を備え、前記複数の半導体発光層の少なくともいずれかは、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子が提供される。
【００２２】
上記構成によっても、活性層からの光の取り出し効率を上げるとともに、その光を素子の外側に高い効率で取り出すことができる半導体発光素子を提供することができる。
【００２３】
上記第２の半導体発光素子において、前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては広く、周辺付近においては狭いものとすることができる。
【００２４】
または、前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては狭く、周辺付近においては広いものとすることもできる。
【００２５】
また、本発明の他の一態様によれば、第１の電極と第２の電極とを介して電流が注入されて発光する半導体発光層と、前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、前記半導体発光層の下に設けられた第１のクラッド層と、前記半導体発光層の上に設けられた第２のクラッド層と、前記第１のクラッド層の下に設けられた第１の半導体層と、前記第２のクラッド層の上に設けられた第２の半導体層と、を備え、前記半導体発光層は、前記第１の電極の直下に設けられ、前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする発光ダイオードである半導体発光素子が提供される。
【００３２】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３３】
図１は、本発明の第１の実施の形態にかかる半導体発光素子の断面構造を表す模式図である。すなわち、本実施形態の半導体発光素子は、発光層（活性層）ＥＭの上下に透過層ＷＬがそれぞれ設けられた構造を有する。発光層ＥＭは、平面的にみて、素子の全体サイズよりも小さくパターニングされている。そして、発光層ＥＭの周囲は、電流ブロック層ＣＢにより取り囲まれている。また、透過層ＷＬの上下には、上側電極ＵＥと、下側電極ＬＥがそれぞれ設けられている。なお、発光層ＥＭの上下に図示しないクラッド層を設けて、「ダブルヘテロ型」の構造を形成してもよい。
【００３４】
上下の透過層ＷＬは、半導体やその他の導電性材料からなるものとすることができる。すなわち、透過層ＷＬは、例えば、半導体基板や、半導体層をエピタキシャル成長させたものとすることができる。またさらに、これら透過層ＷＬの全体または一部を半導体以外の導電性材料により形成してもよい。具体的には、導電性プラスチックなどを、半導体層に貼り合わせることにより、透過層ＷＬを構成することもできる。
【００３５】
この半導体発光素子の場合、上下の電極ＵＥ、ＬＥを介して発光層ＥＭに電流を注入することにより、発光が生ずる。この際に、発光層ＥＭの周囲に電流ブロック層ＣＢが設けられているので、電流を発光層ＥＭに集中させることができる。そして、本実施形態によれば、発光層ＥＭを素子の中心付近に限定して設けることにより、光の取り出し効率を従来の発光素子よりも改善することができる。
【００３６】
図２は、発光層ＥＭからの発光の取り出し経路を説明するための模式図である。例えば、発光層ＥＭから上方に放出された発光Ｌ１は、上側の透過層ＷＬを介して電極ＵＥの周囲から外部に取り出すことができる。
【００３７】
一方、発光層ＥＭから斜め下方に放出された発光Ｌ２は、下側の透過層ＷＬを介して素子の外部に取り出すことができる。この時、発光層ＥＭは、素子の平面サイズよりも小さくパターニングされているので、発光層ＥＭから放出された発光Ｌ２を、素子の側面に対して垂直に近い角度で入射させることができる。つまり、図１６と比較すると明らかなように、本実施形態においては、図２に表した発光Ｌ２の入射角θを小さくすることができる。その結果として、素子の側面における発光Ｌ２の全反射を抑制し、外部に取り出すことができる。なお、同様の効果は、発光素子の側面に限定されず、上面や下面など、発光素子とその外部との境界面のすべてにおいて同様に得られる。
【００３８】
さらにまた、発光層ＥＭを小さくパターニングしているので、図１７に関して前述したようにその内部に閉じこめられて導波された発光Ｌ３を、発光層ＥＭの側面（端面）から取り出すことができる。発光層ＥＭを小さくパターニングすることにより、発光層ＥＭの内部での導波光のパスを短くし、吸収による損失を提言することができる。
【００３９】
このようにして発光素子の周囲に向けて取り出された発光Ｌ１〜Ｌ３は、素子の周囲に設けられた反射鏡（図示せず）などの集光手段によって、所定の方向に集光することができる。その結果として、従来よりも大幅に高い光取り出し効率を実現することができる。
【００４０】
なおここで、上下の窓層ＷＬを厚く形成すると、発光層ＥＭと上下の電極ＵＥ、ＬＥとの距離を離すことができるので、これら電極により遮蔽される発光の割合を低減することができる。なお、後に詳述するように、厚い窓層ＷＬを形成する方法としては、ウェーハ接合技術を挙げることができる。
【００４１】
以上説明したように、本実施形態によれば、発光層ＥＭを半導体発光素子の中心付近に小さく形成することにより、発光層ＥＭから放出された光の素子外部への取り出し効率を改善することができる。つまり、本実施形態によれば、発光素子の中心付近に高い輝度の「点光源」を配置した構造に近似した発光素子を得ることができる。このような構造にすれば、素子表面における放出光の全反射を抑制して、光取り出し効率を改善することができる。
【００４２】
またさらに、本実施形態によれば、発光層ＥＭの内部に閉じこめられ導波された発光を、発光層ＥＭの側面から取り出すことができる。この際に、発光層ＥＭを小さくパターニングすることにより、発光層内を導波される発光の吸収を軽減し、高い強度でとりだすことが可能となる。
【００４３】
なお、本実施形態において、発光層ＥＭの平面的な形状は、例えば、円形、多角形、楕円形をはじめとする各種のパターン形状とすることができる。また、そのサイズや、位置についても、適宜決定することができる。例えば、発光層ＥＭは、平面的にみて、必ずしも素子の中心付近に設ける必要はなく、素子の構造に応じて、中心から外れた位置に設けてもよい。
【００４４】
次に、本発明の第２の実施の形態について説明する。
【００４５】
図３は、本発明の第２の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。同図については、図１及び図２に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００４６】
本実施形態においては、発光層（活性層）ＥＭを複数の小さなアイランド状に形成する。これら発光層ＥＭの間は、電流ブロック層ＣＢにより取り囲まれ、電流を発光層ＥＭに集中させることができる。このようにすれば、上下の電極ＵＥ、ＬＥを介して注入された電流を発光層ＥＭに集中させて高い効率の発光を得ることができる。
【００４７】
そして、このような高い輝度を有する点光源を素子の内部に配列することにより、さらに高い効率で光を取り出すことが可能となる。
【００４８】
図４は、本実施形態の半導体発光素子における光の取り出し経路を説明する模式図である。本実施形態においては、素子の内部に設けられた複数の発光層ＥＭのそれぞれが光源として作用する。そして、これら発光層ＥＭは、それぞれ周囲に向けて発光を放出する。
【００４９】
例えば、上側電極ＵＥの直下に設けられた発光層ＥＭについてみると、略上方に放出された発光Ｌ１は電極ＵＥに遮られるが、斜め上方に放出された発光Ｌ４は、電極ＵＥに遮られることなく、素子の上面から取り出すことが可能である。
【００５０】
これに対して、素子の端近傍に設けれた発光層ＥＭについてみると、略上方に放出された発光Ｌ１は、電極に遮られることなく取り出すことができる。ただし、斜め上方に放出された発光Ｌ４は、側面において全反射されることもあり得る。また、この発光層ＥＭの側面から放出された発光Ｌ３は、遮蔽されることなく素子の外部に取り出すことができる。
【００５１】
このように、素子の内部に複数の発光層ＥＭを設けることにより、それぞれの発光層ＥＭの場所に応じた得失を補うことが可能となる。その結果として、素子全体としてみた時に、さらに光の取り出し効率を改善することが可能となる。
【００５２】
なお、本実施形態においては、複数の発光層ＥＭの平面的な形状、サイズ、配置関係などについては、発光素子の構造や要求される特性などを考慮して適宜決定することができる。
【００５３】
図５（ａ）及び（ｂ）は、第２実施形態において発光層ＥＭの平面的な形状および配置関係を例示する模式図である。
【００５４】
例えば、同図（ａ）に表したように、略四角形の発光層ＥＭを均等に配置することができる。また、同図（ｂ）に表したように、略円形の発光層ＥＭを千鳥格子状に配列してもよい。これらの具体例の他にも、複数の発光層ＥＭのそれぞれの平面的なパターン形状は、円形、楕円形、多角形をはじめとする各種の形状とすることができる。また、それら発光層ＥＭの配置関係についても、互いに均等の間隔で設けても良く、また、場所に応じて、間隔を変えてもよい。
【００５５】
図６及び図７は、第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。例えば、図６に例示したように、発光素子の中心付近においては、発光層ＥＭの間隔を広く、すなわち疎に配置し、発光素子の端部においては、間隔を狭く、すなわち密に配置することができる。また、これとは逆に、図７に表したように、素子の中央付近においては、発光層ＥＭを密に配置し、素子の端においては発光層ＥＭを疎に配置してもよい。
【００５６】
本発明者は、本実施形態のひとつの具体例について、数値計算により発光強度を評価した。すなわち、図４及び図５（ａ）に表したように、平面形状が正方形のアイランド状の活性層を等間隔に配置したモデルを想定した。ここで、それぞれの活性層は、ＩｎＧａＡｌＰからなるものとし、その周囲をＩｎＡｌＰクラッド層が取り囲む構造を想定した。
【００５７】
また、発光素子（チップ）のサイズは、一辺が２４０マイクロメータの正方形状とした。そして、チップの全面に一様に活性層を設けた場合の活性層の面積（すなわち、２４０×２４０平方マイクロメータ）に対して、アイランド状の活性層の面積の合計を３０パーセントとした。なお、活性層の厚みは、０．６マイクロメータとした。
【００５８】
以上の条件のもとで、「光線追跡法」により、アイランド状の活性層のそれぞれから周囲のＩｎＡｌＰ層に放出される光の合計量を計算した。
【００５９】
図８は、この計算の結果を表すグラフ図である。すなわち、同図の横軸は、活性層のサイズ（一辺の長さ）であり、縦軸は輝度を表す。なお、縦軸の輝度は、アイランド状の活性層のそれぞれから放出される光の合計量に対応する。
【００６０】
この結果から、活性層のサイズ（島サイズ）が小さくなるにつれて、輝度が上昇することが分かる。活性層のサイズが２４０マイクロメータ（すなわち、分割しない場合）の場合の輝度を１とすると、活性層のサイズが約２０マイクロメータでは、輝度は１０パーセント上昇し、活性層のサイズがさらに小さくなると、輝度は急激に上昇することが分かる。
【００６１】
つまり、ＩｎＧａＡｌＰ系の発光ダイオードとして実用的な構造パラメータを全体とした場合には、本実施形態を適用するに際して、活性層のサイズ（一辺の長さ）を２０マイクロメータ以下とすると、輝度の改善が顕著となることが判明した。
【００６２】
ただし、本実施形態は、上記の具体例に限定されるものではなく、素子の構造、例えば、上側電極ＵＥの形状や位置などを考慮して、複数の発光層ＥＭの配置関係や間隔についても、適宜調節することができる。
【００６３】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【００６４】
（第１の実施例）
図９は、本発明の第１の実施例にかかる半導体発光素子の断面構造を表す模式図である。すなわち、本実施例の発光素子は、下から順に、ＧａＰ基板１、ＩｎＡｌＰクラッド層２Ａ、２Ｂ、ＩｎＧａＡｌＰ活性層３Ａ、３Ｂ、ＩｎＡｌＰクラッド層４Ａ、４Ｂ、ＧａＰ窓層５が積層された構造を有する。クラッド層２Ｂ、活性層３Ｂ、クラッド層４Ｂには、酸素やプロトンなどが導入され、高抵抗化されている。そして、上下に設けられた電極６、７を介して活性層３Ａに電流が注入され発光が生ずる。
【００６５】
本具体例の素子の場合、ダブルヘテロ構造のうちの素子の周囲の部分を高抵抗化することにより、中心付近の活性層３Ａに電流を集中させることができる。この部分において生じた発光は、周囲に放出され、図２に関して前述したように、素子の表面または側面などに対して垂直に近い角度で入射するため、全反射されにくくなるなる。このため、素子外部への光の取り出し効率を改善することができる。
【００６６】
なおここで、クラッド層や活性層は、ＭＯＣＶＤ（MetalOrganic Chemical Vapor Deposition）法により結晶成長することができる。そして、基板１や窓層５の材料としてＧａＰを用いることにより、活性層３Ａからの発光に対して透明となり、吸収を抑制することができる。しかし、ＧａＡｓ（またはＩｎＧａＡｌＰ）系半導体は、ＧａＰとの格子定数の差が大きいため、ＧａＰ基板上にダブルヘテロ構造を直接成長することは困難である。
【００６７】
そこで、まず、図示しないＧａＡｓ基板上にダブルヘテロ構造を成長し、それをＧａＰ基板１にウェーハ接合する。しかる後に、ＧａＡｓ基板をエッチング除去して、クラッド層４Ａ、４Ｂの上にＧａＰ窓層５をウェーハ接合または結晶成長することで、本実施例の半導体発光素子を得ることができる。
【００６８】
ここで、ウェーハ接合技術によってＧａＰ基板またはＧａＰ層をクラッド層に接合する方法としては、まず、これら接合面を適宜処理し、所定の雰囲気中で加熱して接合面を接触させ、所定の時間程度保持すればよい。
【００６９】
（第２の実施例）
図１０は、本発明の第２の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図については、図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７０】
本実施例の発光素子の場合、ＩｎＡｌＰクラッド層２、ＩｎＧａＡｌＰ活性層３、ＩｎＡｌＰクラッド層４からなるダブルヘテロ構造が素子の中心付近に形成され、その周囲はＩｎＧａＡｌＰ電流ブロック層８により取り囲まれている。ここで、電流ブロック層８を活性層３の発光波長に対して透明な組成にすれば、活性層３の側面（端面）からの放出光Ｌ３を低損失で素子の側面から外部に放出させることができる。
【００７１】
この時、電流ブロック層８における光の吸収を低減するためには、電流ブロック層８のバンドギャップが活性層３の平均バンドギャップよりも大きいことが望ましい。一方、活性層３の側面から電流ブロック層８に向けて光を効率よく取り出すためには、活性層３における全反射を防ぐ必要があり、電流ブロック層８の屈折率は低いことが望ましい。つまり、電流ブロック層８の屈折率は、活性層の上限のクラッド層２、４の屈折率よりも低いことが望ましい。
【００７２】
このようにすれば、活性層３の側面から電流ブロック層に向けて光を効率よく取り出すことができ、さらに、その光の電流ブロック層８における吸収も抑制できる。
【００７３】
例えば、ＩｎＧａＡｌＰを、Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐと表した場合のＡｌ組成ｘについて具体的な例を挙げると、例えば、上下のクラッド層２、４は、ＩｎＡｌＰにより形成し、一方、活性層３は、ｘ＝０．６のバリア層とｘ＝０．０６のウエル層からなるＭＱＷ構造とすることができる。この時、電流ブロック層８は、Ａｌ組成ｘが０．７〜０．８のＩｎＧａＡｌＰ（すなわち、Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐ〜Ｉｎ０．５（Ｇａ０．２Ａｌ０．８）０．５Ｐ）により形成するとよい。
【００７４】
なお、このような電流ブロック層８は、選択エピタキシャル成長により形成することができる。すなわち、まず図示しないＧａＡｓ基板上に、クラッド層２、活性層３、クラッド層４からなるダブルヘテロ構造を形成し、ＧａＰ基板１の上に接合して、ＧａＡｓ基板を除去する。しかる後に、ダブルヘテロ構造の表面の一部にＳｉＯ２などからなるマスクパターンを形成して、パターン外のダブルヘテロ構造をエッチング除去する。
【００７５】
そして、このマスクを残したまま、発光波長に対して透明で高抵抗（アンドープ）の電流ブロック層８、ダブルヘテロ構造と同じ厚さに結晶成長する。この時、ＭＯＣＶＤ法などにおいて成長条件を適宜調節すると、マスクの上には結晶成長しない、いわゆる「選択エピタキシャル成長」が可能である。マスクを除去した後、ダブルヘテロ構造の上にＧａＰ窓層５をウェーハ接合または結晶成長により形成すれば、本実施例の発光素子の要部が完成する。
【００７６】
以上説明したように、本実施例によれば、発光素子の中心付近に活性層３を選択的に設け、その周囲を発光波長に対して透明且つ高抵抗の電流ブロック層により取り囲むことにより、活性層３からの光の取り出し効率を大幅に改善することが可能となる。
【００７７】
（第３の実施例）
図１１は、本発明の第３の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９及び図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７８】
本実施例の発光素子は、本発明の第２実施形態に準じた構造を有し、活性層３を含む複数のダブルヘテロ構造が電流ブロック層８に取り囲まれて形成されている。ここで、各要素の材料は、例えば、第２実施例に関して前述したものと同様とすることができる。
【００７９】
本実施例によれば、第２実施形態に関して前述したように、複数の光源（活性層３）を発光素子の内部に適宜配置することができ、それぞれの光源から周囲に放出される光を効率良く外部に取り出すことができる。また、活性層３を小さく形成することにより、活性層３の内部を導波され吸収されることによる損失を低減することができる。
【００８０】
本実施例の発光素子も、第１及び第２実施例に関して前述したように、ウェーハ接合技術と選択エピタキシャル成長とを組み合わせて製造することが可能である。
【００８１】
またさらに、半導体基板１や半導体窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することも可能である。例えば、図示しないＧａＡｓ基板上に半導体バッファ層を介してダブルヘテロ構造を成長し、それをパターニングして電流ブロック層８を埋め込み、さらに半導体からなる窓層５を成長する。
しかる後に、ＧａＡｓ基板をエッチング除去して、半導体バッファ層の裏面に導電性プラスチックなどの半導体とは異なる材料からなる基板に貼り合わせる。
このようにすれば、半導体とは異なる材料からなる基板を有する半導体発光素子を得ることができる。
基板として導電性プラスチックなどの材料を用いた場合には、加工が容易であり、厚みも制御しやすいなどの利点が得られる。
【００８２】
（第４の実施例）
図１２は、本発明の第４の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９〜図１１に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００８３】
本実施例においては、基板１及び窓層５の側面がそれぞれ傾斜面とされ、その上下の狭められた表面に電極６、７が設けられている。このような「提灯状」の構造とすると、光の取り出し効率をさらに上げることが可能となる。
【００８４】
図１３は、本実施例の発光素子における光の取り出し経路を説明するための模式図である。本実施例によれば、まず、発光素子の表面（または側面）に対して、活性層３から周囲に放出される光を垂直に近い角度で入射させることができる。その結果として、素子の表面や側面で全反射される割合を低減し、光の取り出し効率を上げることができる。
【００８５】
さらにまた、上下の電極６、７を小さくすることにより、これら電極により遮蔽される光の割合を低減できる。
【００８６】
つまり、本実施例によれば、活性層３から周囲に放出される光をさらに高い効率で外部に取り出すことが可能となる。
【００８７】
なお、本実施例における基板１や窓層５の３次元的な形状としては、例えば、円錐状でも良いし、多角錐状でもよい。また、これらの形状の形成方法としては、結晶方位によるエッチング速度の違いを利用する方法や、斜め方向からイオンミリングやＲＩＥなどの異方性エッチングにより研磨する方法など、各種の方法を用いることが可能である。
【００８８】
また、本実施例においても、第３実施例に関して前述したように、基板１や窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することができる可能である。導電性プラスチックなどの材料を用いると加工が容易であり、図１２に表したような「提灯状」の形状を得ることも容易となる。
【００８９】
また、本実施例は、第２実施形態に適用することも可能である。すなわち、図３〜図７に関して前述したように、複数の活性層を配列した発光素子において、図１２及び図１３に表したように、上下の基板１、窓層５の側面を斜面状に形成してもよい。
【００９０】
（第５の実施例）
図１４は、本発明の第５の実施例にかかる半導体発光素子の断面構造を表す模式図である。同図についても、図９〜図１３に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００９１】
本実施例においては、基板１の側面に傾斜面が設けられ、その部分からの光の取り出し効率が改善されている。また、上側（ｎ側）電極６と窓層５との間には、ｎ型コンタクト層１０が設けられ、接触抵抗が低減されている。
【００９２】
各部の材料は、例えば、第１実施例に関して前述したものと同様とすることができる。具体例を挙げると以下の如くである。
【００９３】
すなわち、基板１はｐ型ＧａＰ（厚み２５０ミクロン）、クラッド層２はｐ型ＩｎＡｌＰ（厚み１．０ミクロン）、活性層３はＡｌ組成ｘ＝０．６のバリア層（厚み８ナノメータ）とＡｌ組成ｘ＝０．０７のウエル層（厚み５ナノメータ）とを２０〜４０周期積層させたＭＱＷ構造、クラッド層４はｎ型ＩｎＡｌＰ（厚み０．６ミクロン）、窓層５はＡｌ組成ｘ＝０．３のｎ型ＩｎＧａＡｌＰ、電流ブロック層８はＡｌ組成ｘ＝０．７〜０．８のＩｎＧａＡｌＰ、コンタクト層はｎ型ＧａＡｓ（厚み０．１ミクロン）、電極６はＡｕＧｅ／Ａｕの積層、電極７はＡｕＺｎ／Ａｕの積層とすることができる。
【００９４】
本実施例においても、活性層３を素子の中心付近に配置することにより、光の取り出し効率を上げることができる。また、活性層３の内部を導波される光が吸収されて減衰する前に、活性層３の側面から取り出すことが可能となる。
【００９５】
また、本実施例においても、第３実施例に関して前述したように、基板１や窓層５の一部または全体を導電性プラスチックなどの半導体とは異なる材料により形成することができる可能である。導電性プラスチックなどの材料を用いると加工が容易であり、図１２に表したような「提灯状」の形状を得ることも容易となる。
【００９６】
また、本実施例も、第２実施形態に適用することが可能である。すなわち、図３〜図７に関して前述したように、複数の活性層を配列した発光素子において、図１４に表したような構造を採用することができる。
【００９７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００９８】
例えば、本発明の半導体発光素子に設けられるダブルヘテロをはじめとする各要素の構造、材料、形状、厚みや配置関係については、公知の半導体発光素子を元に当業者が適宜適用したものも包含する。
【００９９】
より具体的には、本発明の半導体発光素子を構成する材料としては、ＩｎＧａＡｌＰ系化合物半導体以外にも、ＡｌＧａＡｓ系、ＩｎＰ系、窒化ガリウム（ＧａＮ）系化合物半導体などの各種の材料を用いることができる。
【発明の効果】
以上詳述したように、本発明によれば、発光層を半導体発光素子の中心付近に小さく形成することにより、発光層から放出された光の素子外部への取り出し効率を改善することができる。
【０１００】
またさらに、本発明によれば、発光層の内部に閉じこめられ導波された発光を、発光層の側面から取り出すことができる。この際に、発光層を小さくパターニングすることにより、発光層内を導波される発光の吸収を軽減し、高い強度でとりだすことが可能となる。
【０１０１】
また、本発明によれば、素子の内部に複数の発光層を設けることにより、それぞれの発光層の場所に応じた得失を補うことが可能となる。その結果として、素子全体としてみた時に、さらに光の取り出し効率を改善することが可能となる。
【０１０２】
すなわち、本発明によれば、光の取り出し効率を改善して高い輝度を有する半導体発光素子を提供することが可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体発光素子の断面構造を表す模式図である。
【図２】発光層ＥＭからの発光の取り出し経路を説明するための模式図である。
【図３】本発明の第２の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
【図４】第２実施形態の半導体発光素子における光の取り出し経路を説明する模式図である。
【図５】第２実施形態において発光層ＥＭの平面的な形状および配置関係を例示する模式図である。
【図６】第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。
【図７】第２実施形態における発光層ＥＭの配置関係を例示する模式断面図である。
【図８】光線追跡法により計算した活性層サイズと輝度との関係を表すグラフ図である。
【図９】本発明の第１の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１０】本発明の第２の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１１】本発明の第３の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１２】本発明の第４の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１３】第４実施例の発光素子における光の取り出し経路を説明するための模式図である。
【図１４】本発明の第５の実施例にかかる半導体発光素子の断面構造を表す模式図である。
【図１５】通常の発光ダイオードの断面構造を表す模式図である。
【図１６】活性層１０３において生じた発光の取り出し経路を説明するための模式図である。
【図１７】活性層の内部において生じた発光の取り出し経路を説明するための模式図である。
【符号の説明】
１ 基板（第１の半導体層）
２、２Ａ クラッド層
３、３Ａ 活性層
４、４Ａ クラッド層
５ 窓層（第２の半導体層）
６、７ 電極
８ 電流ブロック層
１０ コンタクト層
１０１ 基板
１０２ クラッド層
１０３ 活性層
１０４ クラッド層
１０５ 窓層
１０６ 上側電極
１０７ 下側電極
ＣＢ 電流ブロック層
ＥＭ 発光層
ＥＰ 発光点
Ｉ 電流
ＵＥ 電極
ＷＬ 窓層
Claims (5)
- 第１の半導体層と、
前記第１の半導体層の上に選択的に設けられた半導体発光層と、
前記第１の半導体層の上において前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、
前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、
前記第２の半導体層の上に設けられた第１の電極と、
前記第１の半導体層の裏面に設けられた第２の電極と、
を備え、
前記半導体発光層は、前記第１の電極の直下に設けられ、
前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、
前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、
前記半導体発光層から放出された光の一部は、前記半導体発光層の周囲に設けられた前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子。 - 第１の半導体層と、
前記第１の半導体層の上に互いに離間して選択的に設けられた複数の半導体発光層と、
前記第１の半導体層の上において前記複数の半導体発光層の間に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、
前記半導体発光層及び電流ブロック層の上に設けられた第２の半導体層と、
前記第２の半導体層の上に設けられた第１の電極と、
前記第１の半導体層の裏面に設けられた第２の電極と、
を備え、
前記複数の半導体発光層の少なくともいずれかは、前記第１の電極の直下に設けられ、
前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、
前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、
前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする半導体発光素子。 - 前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては広く、周辺付近においては狭いことを特徴とする請求項２記載の半導体発光素子。
- 前記複数の半導体発光層の間隔は、前記半導体発光素子の中心付近においては狭く、周辺付近においては広いことを特徴とする請求項２記載の半導体発光素子。
- 第１の電極と第２の電極とを介して電流が注入されて発光する半導体発光層と、
前記半導体発光層の周囲に設けられ、前記半導体発光層から放出された光に対して透明であり、前記半導体発光層から放出された光を透過させる高抵抗の電流ブロック層と、
前記半導体発光層の下に設けられた第１のクラッド層と、
前記半導体発光層の上に設けられた第２のクラッド層と、
前記第１のクラッド層の下に設けられた第１の半導体層と、
前記第２のクラッド層の上に設けられた第２の半導体層と、
を備え、
前記半導体発光層は、前記第１の電極の直下に設けられ、
前記半導体発光層から放出された光の一部は、前記第１の半導体層を透過してその側面から外部に放出され、
前記半導体発光層から放出された光の一部は、前記第２の半導体層を透過して前記第１の電極の周囲から外部に放出され、
前記半導体発光層から放出された光の一部は、前記電流ブロック層を透過してその側面から外部に放出されることを特徴とする発光ダイオードである半導体発光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037800A JP4564234B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体発光素子 |
| TW093103082A TWI262607B (en) | 2003-02-17 | 2004-02-10 | Semiconductor light emitting device |
| US10/780,534 US6936864B2 (en) | 2003-02-17 | 2004-02-17 | Semiconductor light emitting element |
| CNB2004100052407A CN100416870C (zh) | 2003-02-17 | 2004-02-17 | 半导体发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037800A JP4564234B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体発光素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004247635A JP2004247635A (ja) | 2004-09-02 |
| JP2004247635A5 JP2004247635A5 (ja) | 2005-12-02 |
| JP4564234B2 true JP4564234B2 (ja) | 2010-10-20 |
Family
ID=32984322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037800A Expired - Fee Related JP4564234B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体発光素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6936864B2 (ja) |
| JP (1) | JP4564234B2 (ja) |
| CN (1) | CN100416870C (ja) |
| TW (1) | TWI262607B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3705791B2 (ja) * | 2002-03-14 | 2005-10-12 | 株式会社東芝 | 半導体発光素子および半導体発光装置 |
| KR100624448B1 (ko) * | 2004-12-02 | 2006-09-18 | 삼성전기주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP2006196694A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体発光素子 |
| KR100723150B1 (ko) * | 2005-12-26 | 2007-05-30 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광소자 및 제조방법 |
| JP2010512662A (ja) | 2006-12-11 | 2010-04-22 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 透明発光ダイオード |
| JP2010067903A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 発光素子 |
| TW201017863A (en) * | 2008-10-03 | 2010-05-01 | Versitech Ltd | Semiconductor color-tunable broadband light sources and full-color microdisplays |
| KR101134720B1 (ko) * | 2009-02-16 | 2012-04-13 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP2010263085A (ja) | 2009-05-07 | 2010-11-18 | Toshiba Corp | 発光素子 |
| US8564010B2 (en) * | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| EP2587560A1 (en) * | 2011-10-26 | 2013-05-01 | Forschungsverbund Berlin e.V. | Light emitting diode |
| GB201202222D0 (en) * | 2012-02-09 | 2012-03-28 | Mled Ltd | Enhanced light extraction |
| US9450147B2 (en) | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
| US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
| JP6328497B2 (ja) * | 2014-06-17 | 2018-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体発光素子、パッケージ素子、および発光パネル装置 |
| US10340307B1 (en) * | 2017-12-20 | 2019-07-02 | Mikro Mesa Technology Co., Ltd. | Light emitting diode having current confinement structure |
| CN112786750B (zh) * | 2021-02-22 | 2022-05-20 | 江苏大学 | 一种薄膜型AlGaInP发光二极管结构及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04236468A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 光通信用発光ダイオ−ド素子 |
| US5128951A (en) * | 1991-03-04 | 1992-07-07 | Karpinski Arthur A | Laser diode array and method of fabrication thereof |
| US5966396A (en) * | 1996-07-26 | 1999-10-12 | Kabushiki Kaisha Toshiba | Gallium nitride-based compound semiconductor laser and method of manufacturing the same |
| JP3447920B2 (ja) * | 1996-07-26 | 2003-09-16 | 株式会社東芝 | 窒化ガリウム系化合物半導体レーザ及びその製造方法 |
| JPH10294531A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 窒化物化合物半導体発光素子 |
| US6229160B1 (en) * | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
| TW412889B (en) * | 1997-09-24 | 2000-11-21 | Nippon Oxygen Co Ltd | Semiconductor laser |
| JP3950590B2 (ja) * | 1999-08-31 | 2007-08-01 | ローム株式会社 | 半導体レーザおよびその製法 |
| JP3339486B2 (ja) * | 2000-01-24 | 2002-10-28 | 日本電気株式会社 | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム |
| JP2002111052A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP3814151B2 (ja) * | 2001-01-31 | 2006-08-23 | 信越半導体株式会社 | 発光素子 |
| JP2002322005A (ja) * | 2001-04-27 | 2002-11-08 | Hakuto Co Ltd | ハロゲン化ヒダントイン化合物の水性スラリー |
| DE10139798B9 (de) | 2001-08-14 | 2006-12-28 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Bauelement mit geometrisch optimierter Auskoppelstruktur |
| US6891202B2 (en) * | 2001-12-14 | 2005-05-10 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
| JP4065686B2 (ja) | 2001-12-13 | 2008-03-26 | 株式会社東芝 | 光半導体装置の製造方法及び光半導体装置 |
-
2003
- 2003-02-17 JP JP2003037800A patent/JP4564234B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-10 TW TW093103082A patent/TWI262607B/zh not_active IP Right Cessation
- 2004-02-17 US US10/780,534 patent/US6936864B2/en not_active Expired - Lifetime
- 2004-02-17 CN CNB2004100052407A patent/CN100416870C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6936864B2 (en) | 2005-08-30 |
| CN1523682A (zh) | 2004-08-25 |
| CN100416870C (zh) | 2008-09-03 |
| TW200421636A (en) | 2004-10-16 |
| US20040184499A1 (en) | 2004-09-23 |
| JP2004247635A (ja) | 2004-09-02 |
| TWI262607B (en) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825502B2 (en) | Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element | |
| JP4564234B2 (ja) | 半導体発光素子 | |
| KR100714638B1 (ko) | 단면 발광형 ｌｅｄ 및 그 제조방법 | |
| KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
| JP3988429B2 (ja) | 半導体発光素子、画像表示装置及び照明装置とその製造方法 | |
| KR100992496B1 (ko) | 발광 다이오드 | |
| KR20140078977A (ko) | 고효율 발광 다이오드 | |
| KR101445451B1 (ko) | 발광 다이오드 및 그의 제조 방법 | |
| CN105633229B (zh) | 发光二极管及其制作方法 | |
| WO2013084867A1 (ja) | 発光ダイオード及びその製造方法 | |
| JP4625827B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP4998701B2 (ja) | Ｉｉｉ−ｖ族化合物半導体発光ダイオード | |
| CN113875032B (zh) | 一种发光二极管及制作方法 | |
| KR20060134490A (ko) | 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법 | |
| KR100756842B1 (ko) | 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법 | |
| JP2003017736A (ja) | 半導体発光素子 | |
| JP2007073588A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090514 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |