KR102212666B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102212666B1
KR102212666B1 KR1020140079454A KR20140079454A KR102212666B1 KR 102212666 B1 KR102212666 B1 KR 102212666B1 KR 1020140079454 A KR1020140079454 A KR 1020140079454A KR 20140079454 A KR20140079454 A KR 20140079454A KR 102212666 B1 KR102212666 B1 KR 102212666B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
light
disposed
emitting cells
Prior art date
Application number
KR1020140079454A
Other languages
English (en)
Other versions
KR20160001259A (ko
Inventor
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140079454A priority Critical patent/KR102212666B1/ko
Priority to PCT/KR2015/006273 priority patent/WO2015199388A1/ko
Priority to CN201580034883.0A priority patent/CN106663719B/zh
Priority to US15/322,045 priority patent/US9985172B2/en
Priority to EP15811336.5A priority patent/EP3163615B1/en
Publication of KR20160001259A publication Critical patent/KR20160001259A/ko
Application granted granted Critical
Publication of KR102212666B1 publication Critical patent/KR102212666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

실시 예에 개시된 발광소자는, 발광 구조물 및 상기 발광 구조물 아래에 제1접촉층을 갖는 제1전극층을 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중 적어도 2개 위에 배치되고 상기 각 발광 셀과 연결된 복수의 패드; 상기 복수의 발광 셀 중 적어도 하나의 발광 셀 아래에 배치된 복수의 연결층; 상기 각 발광 셀의 제1전극층 아래에 배치된 제2전극층; 상기 제1 및 제2전극층 사이에 배치된 절연층; 및 상기 각 발광 셀 내에 배치되며 상기 제2전극층과 연결된 제2접촉층을 포함하며, 상기 복수의 발광 셀은 제1행의 적어도 하나의 발광 셀과, 제2행의 적어도 2개의 발광 셀을 포함하며, 상기 복수의 패드는 상기 제1행의 적어도 하나의 발광 셀 상에 배치되며, 상기 제1행의 적어도 하나의 발광 셀과 상기 제2행의 적어도 2개의 발광 셀 사이에 배치된 간극부를 포함하며, 상기 복수의 연결층 각각은 상기 간극부의 아래를 거쳐 상기 적어도 2개의 발광 셀의 아래로 연장되며, 상기 각 연결층은 상기 간극부 아래에 배치된 제1영역의 너비가 상기 적어도 하나의 발광 셀 아래에 배치된 제2영역의 너비 이상으로 배치된다.

Description

발광소자 {LIGHT EMITTING DEVICE}
실시 예는 발광소자 및 라이트 유닛에 관한 것이다.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.
실시 예는 복수의 발광 셀을 갖는 발광 소자를 제공한다.
실시 예는 복수의 발광 셀의 아래에 공통으로 연결된 전도성 지지부재 및 상기 복수의 발광 셀을 각각 구동하기 위한 복수의 패드를 갖는 발광 소자를 제공한다.
실시 예는 적어도 2개의 발광 셀과 패드들 사이의 거리에 따른 동작 전압의 편차를 줄일 수 있도록 한 발광 소자를 제공한다.
실시 예에 따른 발광 소자를 갖는 라이트 유닛을 제공한다.
실시 예에 따른 발광소자는, 발광 구조물 및 상기 발광 구조물 아래에 제1접촉층을 갖는 제1전극층을 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중 적어도 2개 위에 배치되고 상기 각 발광 셀과 연결된 복수의 패드; 상기 복수의 발광 셀 중 적어도 하나의 발광 셀 아래에 배치된 복수의 연결층; 상기 각 발광 셀의 제1전극층 아래에 배치된 제2전극층; 상기 제1 및 제2전극층 사이에 배치된 절연층; 및 상기 각 발광 셀 내에 배치되며 상기 제2전극층과 연결된 제2접촉층을 포함하며, 상기 복수의 발광 셀은 제1행의 적어도 하나의 발광 셀과, 제2행의 적어도 2개의 발광 셀을 포함하며, 상기 복수의 패드는 상기 제1행의 적어도 하나의 발광 셀 상에 배치되며, 상기 제1행의 적어도 하나의 발광 셀과 상기 제2행의 적어도 2개의 발광 셀 사이에 배치된 간극부를 포함하며, 상기 상기 복수의 연결층 각각은 상기 간극부의 아래를 거쳐 상기 적어도 2개의 발광 셀의 아래로 연장되며, 상기 각 연결층은 상기 간극부 아래에 배치된 제1영역의 너비가 상기 적어도 하나의 발광 셀 아래에 배치된 제2영역의 너비 이상으로 배치된다.
실시 예는 복수의 발광 셀과 각 전극 사이의 거리로 인한 복수의 발광 셀 간의 동작 전압 편차를 줄일 수 있다.
실시 예는 발광 소자 내에서의 발광 셀 간의 광학적인 차이를 줄일 수 있다.
실시 예에 따른 발광소자를 갖는 발광 소자 패키지 및 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다.
도 1은 실시 예에 따른 복수의 발광 소자가 배열된 라이트 유닛을 나타낸 평면도이다.
도 2는 도 1의 라이트 유닛에서의 제1발광 소자를 나타낸 평면도이다.
도 3은 도 2의 제1발광 소자의 저면도이다.
도 4는 도 1의 제1발광 소자를 나타낸 평면도이다.
도 5는 도 4의 제1발광 소자의 A-A측 단면도이다.
도 6은 도 4의 제1발광 소자의 B-B측 단면도이다.
도 7은 도 4의 제1발광 소자의 C-C측 단면도이다.
도 8은 도 4의 제1발광 소자의 D-D측 단면도이다.
도 9는 도 4의 제1발광 소자의 E-E측 단면도이다.
도 10은 비교 예의 제1발광 소자 내의 발광 셀간의 동작 전압 편차를 나타낸 그래프이다.
도 11은 실시 예의 제1발광 소자 내의 발광 셀 간의 동작 전압 편차를 나타낸 그래프이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 복수의 발광 소자를 갖는 라이트 유닛을 나타낸 평면도이며, 도 2는 도 1의 제1발광 소자의 평면도이며, 도 3은 도 2의 발광 소자의 저면도이다.
도 1을 참조하면, 라이트 유닛은 복수의 발광 소자(100,101,102,104,105,106)를 포함한다. 상기 복수의 발광 소자(100,101,102,104,105,106)는 적어도 하나의 열 또는/및 적어도 하나의 행 형태를 포함한다. 상기 복수의 발광 소자(100,101,102, 104,105,106)는, 예컨대, 매트릭스 형태로 배열되며, 적어도 2행 및 2열의 형태를 포함한다. 실시 예는 설명의 편의를 위해 2행 및 2열로 배치된 예로 설명하지만 이에 한정하지 않으며 그 이상의 행 및 열로 배치될 수 있다.
상기 적어도 2행은 하부의 제1행과 상부의 제2행을 포함한다. 상기 제1행에는 복수의 제1발광 소자(100,101,102)가 서로 이격되어 배치되며, 제2행에는 복수의 제2발광 소자(104,105,106)가 서로 이격되어 배치된다. 상기 제1발광 소자(100,101,102)와 상기 제2발광 소자(104,105,106)은 서로 대응되거나 어긋나게 배치될 수 있으며, 이에 한정하지 않는다.
상기 제1 또는/및 제2 발광 소자들(100,101,102,104,105,106)은 개별적으로 구동되거나 행 또는/및 열 단위로 구동될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 각 발광 소자(100,101,103, 104,105,106)는 서로 병렬로 연결될 수 있고, 선택적으로 구동될 수 있다.
상기 제1발광 소자(100,101,102)는 복수의 발광 셀(121,122,123,124)을 포함하며, 상기 복수의 발광 셀(121,122,123,124) 중 적어도 하나는 형상이나 길이가 다를 수 있으며, 예컨대 상기 제2행에 인접한 발광 셀(123,124)의 일 측부의 길이가 상기 제1행에 인접한 발광 셀(121,122)의 일 측부의 길이보다 더 길게 형성될 수 있다. 상기 제2발광 소자(104,105,106) 각각은 복수의 발광 셀(C1-C4)을 포함하며, 상기 복수의 발광 셀(C1,C2,C3,C4)은 예컨대, 일부 셀들이 서로 동일한 크기로 형성되거나 서로 다른 크기로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1발광 소자(100,101,102)는 적어도 2개 이상 예컨대, 적어도 4개의 발광 셀을 포함하며, 예컨대 제1내지 제4발광 셀(121,122,123,124)을 포함한다. 상기 제2발광 소자(104,105,106)는 적어도 2개 이상 예컨대, 적어도 4개의 발광 셀을 포함하며, 예컨대 제5내지 제8발광 셀(C1,C2,C3,C4)을 포함한다. 상기 제1발광 소자(100,101,102)의 발광 셀의 개수와 상기 제2발광 소자(104,105,106)의 발광 셀의 개수는 동일하거나 다를 수 있으며, 이에 대해 한정하지는 않는다.
도 2와 같이, 상기 제1발광 소자(100,101,102)는 제1측면(S1)에 인접한 제1 및 제2발광 셀(121,122)과, 제1측면(S1)의 반대측 제2측면(S2)에 인접한 제3 및 제4발광 셀(123,124)을 포함한다. 상기 제2측면(S2)에는 제4발광 셀(124)이 상기 제3발광 셀(123)보다 더 인접하게 배치될 수 있다. 또한 제1 및 제2측면(S1,S2) 사이에 배치되며 서로 반대측에 배치되는 제3 및 제4측면(S3,S4)을 포함하며, 상기 제3측면(S3)에는 제3발광 셀(123)이 제4발광 셀(124)보다 더 인접하게 배치되며, 제4측면(S4)에는 제4발광 셀(124)이 제3발광 셀(123)보다 더 인접하게 배치된다.
상기 제1 및 제2발광 셀(121,122)은 다각형 형상 예컨대, 4각형 형상으로 형성된다. 상기 제3및 제4발광 셀(123,124)은 다각형 형상이거나 상기 제1및 제2발광 셀(121,122)의 형상과 다른 형상으로 형성될 수 있다. 상기 제3 및 제4발광 셀(123,124)은 삼각형 형상 예컨대, 직각 삼각형 형상으로 형성될 수 있다. 상기 제3발광 셀(123)은 상기 제1및 제2발광 셀(121,122)과 제4발광 셀(124) 사이에 배치된다. 상기 제3발광 셀(123)은 제3측면(S3)에 인접한 영역의 너비(D7)가 가장 넓고 상기 제3측면(S3)의 반대측 제4측면(S4)에 인접할수록 너비가 점차 좁아지게 된다.
상기 제4발광 셀(124)은 상기 제3발광 셀(123)과 장 측면 또는 대각선 측면이 서로 대응되게 배치될 수 있다. 상기 제4발광 셀(124)은 상기 제4측면(S4)에 인접한 영역의 너비(D9)가 가장 넓고 상기 제3측면(S3)에 인접할수록 너비가 점차 좁아지게 된다.
상기 제1 및 제2발광 셀(121,122)은 선 대칭으로 배치될 수 있다. 상기 제3 및 제4발광 셀(123,124)은 회전 대칭으로 배치될 수 있다. 상기 제1, 2, 3, 4발광 셀(121, 122, 123, 124)의 형태는 이에 한정하지 않으며, 원형, 타원형 형태로도 형성될 수 있다.
도 1과 같이, 제2발광 소자(104,105,106)는 제5내지 제8발광 셀(C1,C2,C3,C4)의 형상이 동일한 형상 예컨대, 다각형 형상 예컨대, 4각형 형상으로 배치될 수 있으며, 이에 대해 한정하지는 않으며, 원형, 타원형으로도 형성될 수 있다. 상기 제5 및 제6발광 셀(C1,C2)은 선 대칭으로 배치될 수 있으며, 상기 제7 및 제8발광 셀(C7,C8)은 선 대칭으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1발광 소자(100,101,102)의 제1 내지 제4발광 셀(121,122,123,124)에 연결된 복수의 패드들(111,112,113,114)은 적어도 하나 또는 2개의 발광 셀 상에 배치되거나 인접하게 배치될 수 있다. 상기 제5 내지 제6발광 셀(C1,C2) 상에는 적어도 하나의 패드 예컨대, 복수의 패드(P1,P2,P3,P4)가 배치될 수 있다. 이러한 복수의 패드(P1,P2,P3,P4)는 상기 제5 내지 제8발광 셀(C1,C2,C3,C4)에 전기적으로 연결될 수 있다. 상기 제5내지 제8발광 셀(C1,C2,C3,C3)은 하부에 공통 전극층인 전도성 지지부재가 연결될 수 있다.
도 1을 참조하면, 상기 제1발광 소자(100,101,102)는 제1 내지 제4발광 셀(121,122,123,124)에 각각 연결된 제1 내지 제4패드(111,112,113,114)를 포함하고, 상기 제2발광 소자(104,105,106)은 제5내지 제8발광 셀(C1,C2,C3,C4)에 연결된 제5내지 제8패드(P1,P2,P3,P4)를 포함한다. 상기 제1발광 소자(100,101,102)의 패드(111,112,113,114)와 상기 제2발광 소자(104,105,106)의 패드(P1,P2,P3,P4) 사이의 간격(B1)은 제2발광 셀(122)과 제5발광 셀(C1) 사이의 간격(B2)보다 넓게 이격될 수 있다.
상기 제1발광 소자들(100,101,102)은 보드(200)의 제1측면(E1)에 인접하게 배치되고, 상기 제1발광 소자들(100,101,102)에 연결된 패드들(111,112,113,114)은 상기 보드(200)의 중심보다는 제1측면(E1)에 인접하게 배치된다. 상기 제1측면(E1)은 제1발광 소자(100,101,102)의 제1측면(S1)에 인접하게 배치된다.
상기 제2발광 소자들(104,105,106)은 보드(200)의 제2측면(E2)에 인접하게 배치되고, 상기 제2발광 소자들(104,105,106)에 연결된 패드들(P1,P2,P3,P4)은 상기 보드(200)의 중심보다는 제2측면(E2)에 인접하게 배열된다. 상기 제2측면(E2)은 제2발광 소자(104,105,106)의 제2측면(S2)에 인접하게 배치된다.
상기 제1발광 소자(100,101,102)의 복수의 패드들(111,112,113,114)은 보드(200)의 제1측면(E1)에 인접하게 배치되고, 제2발광 소자(104,105,106)의 복수의 패드들(P1,P2,P3,P4)은 보드(200)의 제2측면(E2)에 인접하게 배치된다. 상기 보드(200)의 제1측면(E1)과 제2측면(E2)은 서로 반대측 면이 될 수 있다.
도 2와 같이, 상기 제 1발광 셀(121)의 영역 상에는 제1 및 제3발광 셀(121,123)에 연결된 제1 및 제3패드(111,113)가 배치되며, 상기 제2발광 셀(122)의 영역 상에는 상기 제2 및 제4발광 셀(122,124)에 연결된 제2 및 제4패드(112,114)가 배치된다. 상기 제1 및 제3패드(111,113) 사이의 거리는 상기 제1발광 셀(121)의 너비(D5)보다 좁게 배치될 수 있다. 상기 제2 및 제4패드(112,114) 사이의 거리는 상기 제1발광 셀(121)의 너비(D5)보다 좁게 배치될 수 있다. 상기 제1 및 제4패드(111,114) 사이의 거리는 상기 제3발광 셀(123)의 길이(D6) 또는 제4발광 셀(124)의 길이(D8)보다 좁게 형성될 수 있다.
이러한 라이트 유닛은 구동될 때, 제1행 또는/및 제2행이 구동될 수 있고, 상기 제1행의 모든 발광 셀과 제2행의 일부 발광 셀이 구동되거나, 제2행의 모든 발광 셀과 제1행의 일부 발광 셀이 구동될 수 있다. 예컨대, 제2발광 소자(104,105,106)의 제5 내지 제8발광 셀(C1,C2,C3,C4)과 제1발광 소자(100,101,102)의 제4발광 셀(124)을 구동시켜 주므로, 차량용 조명 모드 중 하이 빔(high beam) 모드로 구동시킬 수 있다. 또한 제4발광 셀(124)을 제2발광 소자(104,105,106)의 제5내지 제8발광 셀(C1,C2,C3,C4)들과 함께 구동할 경우, 상부 영역에서의 광도가 증가되는 효과가 있다. 다른 예로서, 제5내지 제8발광 셀(C1,C2,C3,C4)과 제3및 제4발광 셀(123,124)을 구동시키는 모드로 동작시키거나, 제1내지 제4발광 셀(121,122,123,124)만 동작시키는 모드 또는 모든 발광 셀을 동작시키는 모드로 동작시켜 줄 수 있으며, 이러한 동작 모드로 한정하지 않으며, 구동 방법에 따라 적어도 하나 이상의 발광 셀이 동작되도록 할 수 있다.
이하 복수의 제1발광 소자(100,101,102) 중 첫 번째 발광소자인 제1발광 소자(100)에 대해 설명하기로 한다. 도 2 내지 도 4를 참조하면, 제1 및 제3패드(111,113)는 상기 제1발광 셀(121) 상에 배치되며, 제2및 제4패드(112,114)는 상기 제2발광 셀(122) 상에 배치된다.
상기 제1패드(111)는 상기 제1발광 셀(121)에 전기적으로 연결되며, 상기 제3패드(113)는 상기 제3발광 셀(123)에 전기적으로 연결된다. 상기 제2패드(112)는 상기 제2발광 셀(122)에 전기적으로 연결되며, 상기 제4패드(114)는 상기 제4발광 셀(124)에 전기적으로 연결된다. 상기 제1내지 제4발광 셀(121,122,123,124) 내에는 제2접촉층(141)을 포함한다. 상기 제2접촉층(141)은 상기 제1 내지 제4발광 셀(121,122,123,124)의 상면에 노출되지 않게 배치되고 상기 제1 내지 제4발광 셀(121,122,123,124)과 전기적으로 연결된다.
제1발광 소자(100)는 제1내지 제4발광 셀(121,122,123,124) 사이에 간극부(131,132,133)가 포함한다. 상기 간극부(131,132,133)는 상기 제1 및 제2발광 셀(121,122) 사이에 배치된 제1간극부(131)와, 상기 제3발광 셀(123)과 제1 및 제2발광 셀(121,122) 사이에 배치된 제2간극부(132)와, 상기 제3 및 제4발광 셀(123,124) 사이에 배치된 제3간극부(133)를 포함한다. 상기 제2간극부(132)는 상기 제1 및 제2발광 셀(121,122)의 경계에서 제1간극부(131)와 연결되며, 상기 제2 및 제4발광 셀(122,124)의 경계 영역에서 제3간극부(133)와 연결될 수 있다.
상기 제1및 제2발광 셀(121,122)의 길이(D3)는 제3 및 제4발광 셀(123,124)의 길이(D6,D8)보다는 작을 수 있다. 상기 제1및 제2발광 셀(121,122)의 너비(D5)는 상기 제3및 제4발광 셀(123,124)의 최대 너비(D7, D9)와 동일한 너비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 제3및 제4발광 셀(123,124)의 길이(D6,D8)가 다른 제1및 제2발광 셀(121,122)의 길이(D3,D4)보다 길기 때문에, 제1발광 소자(100)의 수평 방향의 광 분포를 효과적으로 증가시켜 줄 수 있다.
도 4와 같이, 상기 제1발광 셀(121)의 아래에는 제1연결 층(36A)이 배치되며, 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래를 지나 상기 제3발광 셀(123) 아래로 연장된다. 상기 제1연결 층(36A)은 상기 제3패드(113)와 제3발광 셀(123)을 연결해 준다. 상기 제1연결 층(36A)의 일부는 상기 제3패드(113) 아래에 배치된다.
상기 제2발광 셀(122)의 아래에는 제2연결 층(37A)이 배치되며, 상기 제2연결 층(37A)은 상기 제2간극부(132) 및 제3발광 셀(123)의 아래를 통해 상기 제4발광 셀(124)의 아래로 연장된다. 상기 제2연결 층(37A)은 제4패드(114)와 제4발광 셀(124) 사이를 연결해 준다. 상기 제2연결 층(37A)은 상기 제4패드(114) 아래에 배치된다.
도 2 및 도 4와 같이, 상기 제1 및 제2연결층(36A,37A)은 서로 이격된다. 상기 제1 및 제2연결층(36A,37A) 사이의 간격은 상기 제1 및 제2발광 셀(121,122) 사이의 간격보다 작거나 상기 제1 및 제2발광 셀(121,122) 사이의 간격으로 이격될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래에 배치된 제1영역의 너비가 상기 제1발광 셀(121)의 아래에 배치된 제2영역의 너비 이상으로 연장될 수 있다. 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래에 배치된 영역의 너비가 상기 제3발광 셀(123) 아래에 동일한 너비로 연장될 수 있다.
상기 제2연결 층(37A)은 상기 제2간극부(132)의 아래에 배치된 제1영역의 너비가 상기 제2발광 셀(122)의 아래에 배치된 제2영역의 너비 이상으로 연장될 수 있다. 상기 제2연결 층(37A)은 상기 제2간극부(132)의 아래에 배치된 영역의 너비가 상기 제3발광 셀(123) 아래에 배치된 일부 영역의 너비와 동일할 수 있다.
상기 제2간극부(132)에서의 제2연결층(37A)의 너비는 제1연결층(36A)의 너비와 동일한 너비로 배치될 수 있다. 이에 따라 제1 및 제2연결층(36A,37A)에 의한 동작 전압 편차는 감소될 수 있다.
상기 제2간극부(132)에서의 제2연결층(37A)의 너비는 상기 제1발광 셀(121)의 길이 또는 제2발광 셀(122)의 길이(D3,D4)와 동일하게 형성될 수 있다. 이에 따라 상기 제1연결층(36A)과 제2연결층(37A)에 의한 동작 전압 편차는 줄어들 수 있다. 예컨대, 제2연결층(37A)의 너비와 제1연결층(36A)의 너비의 차이가 작아질수록, 제1연결층(36A) 및 제2연결층(37A)을 통해 공급되는 전압의 편차는 감소하게 된다. 또한 상기 제2연결층(37A)의 너비는 상기 제1연결층(36A)의 너비의 80%내지 100% 범위로 형성될 수 있다. 상기 제2연결층(37A)의 너비가 상기 제1연결층(36A)의 너비의 80% 미만이 되면 제4발광 셀(124)의 광도는 제3발광 셀(123)의 광도보다 낮아지는 문제가 있다. 또한 상기 제4발광 셀(124)이 도 1의 제5 내지 제8발광 셀(C1,C2,C3,C4)과 구동될 경우, 상기 제5내지 제8발광 셀(C1,C2,C3,C4)에 비해 광도가 현저하게 저하되는 문제가 있다. 상기 제2연결층(37A)의 너비가 상기 제1연결층(36A)의 너비에 비해 100% 초과할 경우, 제3발광 셀(123)의 설계 변경이 어려워질 수 있다.
이에 따라 제3간극부(133)에서 제2연결층(37A)의 너비는 상기 제2간극부(132)에서의 제1연결층(36A)의 너비와 동일한 너비로 형성되거나, 80% 내지 100% 범위로 형성될 수 있다. 상기 제2연결층(37A)의 너비를 크게 줄이지 않고 제3간극부(133)를 통해 상기 제4발광 셀(134)에 연결해 줌으로써, 상기 제2연결층(37A)으로 전달되는 전압과 상기 제1연결층(36A)으로 전달되는 전압의 편차를 감소시켜 줄 수 있다.
도 3과 같이, 상기 제1내지 제4발광 셀(121,122,123,124) 아래에는 전도성 지지부재(70)가 배치된다. 상기 전도성 지지부재(70)는 상기 제1내지 제4발광 셀(121,122,123,124)의 아래를 지지하며, 상기 제1및 제4발광 셀(121,122,123,124)에 공통 전극 층으로 기능하게 된다.
도 4는 도 1의 제1발광 소자를 나타낸 평면도이며, 도 5는 도 4의 제1발광 소자의 A-A측 단면도이고, 도 6은 도 4의 제1발광 소자의 B-B측 단면도이며, 도 7은 도 4의 제1발광 소자의 C-C측 단면도이고, 도 8은 도 4의 제1발광 소자의 D-D측 단면도이며, 도 9는 도 4의 제1발광 소자의 E-E측 단면도이다.
도 4 내지 도 9를 참조하면, 발광 소자는 복수의 반도체층을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 보호층(30), 상기 발광 구조물(10)의 아래에 제1 전극층(82), 상기 제1전극층(82) 아래에 제2 전극층(83), 상기 제1 및 제2전극층(82,83) 사이에 제1, 제2절연층(41,43), 복수의 패드(111,112,113,114), 및 제2접촉층(141), 상기 제2접촉층(141)의 둘레에 제3절연층(45)을 포함할 수 있다.
제1 내지 제4발광 셀(121,122,123,124)은 발광 구조물(10), 제1전극층(82), 및 제2접촉층(141), 및 제1, 제2절연층(41,43)을 포함한다. 상기 발광 구조물(10)은 제1 및 제2절연층(41,43) 위에서 상기 제2전극층(83)과 전기적으로 연결된다. 상기 제1 내지 제4발광 셀(121,122,123,124) 각각의 발광 구조물(10)은 상기 제1전극층(82)과 제2접촉층(141) 사이에 전기적으로 연결되며, 상기 제2접촉층(141)은 상기 제2전극층(83)에 전기적으로 연결된다.
제1행은 제1 및 제2발광 셀(121,122)이 배치될 수 있고, 제2행은 제3 및 제4발광 셀(123,124)이 배치될 수 있다. 도 5 및 도 6과 같이, 상기 제1행의 제1 및 제2발광 셀(121,122)은 제1캡핑층(35)을 포함하며, 도 8과 같이, 제2행의 제3발광 셀(123)은 제2캡핑층(36)을 포함하며, 도 7 및 도 9와 같이, 상기 제2행의 제4발광 셀(124)은 제3캡핑층(37)을 포함한다. 즉, 상기 제 3/제4발광 셀(123/124)은 복수의 캡핑층(35,36)/(35,37)을 포함한다.
다른 예로서, 상기 제1행은 적어도 하나의 발광 셀이 배치될 수 있고, 제2행에는 적어도 2개 즉, 복수의 발광 셀이 배치될 수 있다. 또한 복수의 연결 층은 상기 적어도 하나의 발광 셀 아래를 통해 간극부를 거쳐 복수의 발광 셀 아래로 연장될 수 있다. 복수의 패드는 상기 적어도 하나의 발광 셀 상에 배치될 수 있다. 상기 각 연결층은 상기 적어도 하나의 발광 셀의 아래 및 간극부의 아래를 통해 복수의 발광 셀 아래로 연장된다. 상기 각 연결층은 상기 적어도 하나의 발광 셀의 아래에 배치된 제2영역의 너비가 감소되지 않고 간극부의 아래에 배치된 제1영역으로 연장되거나, 상기 간극부 아래에 배치된 제1영역의 너비가 상기 적어도 하나의 발광 셀 아래에 배치된 제2영역의 너비 이상으로 연장될 수 있다.
또한 도 4와 같이, 제2간극부(132)는 제1행의 적어도 하나의 발광 셀과 제2행의 적어도 2개의 발광 셀(123,124) 사이에 배치되며, 상기 복수의 연결층(36A,37A)은 상기 제2간극부(132) 아래에서 동일한 너비를 가질 수 있다. 즉, 상기 각 연결층(36A, 37A)은 각 발광 셀(121,122)의 아래에 배치된 영역의 너비 또는 그 이상의 너비를 갖고 상기 제2간극부(131)의 아래로 연장될 수 있다. 여기서, 상기 제1행에 하나의 발광 셀이 배치된 경우, 제1간극부는 제거될 수 있다.
또한 도 4 및 도 7과 같이, 복수의 연결층(36A, 37A) 중 어느 하나 예컨대, 제2연결층(37A)은 상기 제3발광 셀(123)의 일부 및 상기 제3간극부(133)의 일부 아래를 거쳐 제4발광 셀(124)의 아래로 연장될 수 있다. 여기서, 상기 제2연결층(37A)은 상기 제3발광 셀(123)의 아래에 배치된 제3영역의 너비가 감소되지 않고 즉, 상기 제2연결층(37A)은 상기 제3발광 셀(123)의 일부 아래에 배치된 제3영역의 너비 이상의 너비를 갖고 상기 제3간극부(133)의 일부 아래에 배치된 제4영역으로 연장될 수 있다. 상기 제2연결층(37A)은 제4발광 셀(124)과 전기적으로 절연된다. 상기 제2연결층(37A)은 상기 제1발광 셀(122) 아래에 배치된 제1영역, 상기 제2간극부(132)의 일부 아래에 배치된 제2영역, 상기 제3발광 셀(123)의 일부 아래에 배치된 제3영역, 및 상기 제3간극부(133)의 일부 아래에 배치된 제4영역을 포함할 수 있다.
각 발광 셀(121,122,123,124)을 구체적으로 설명하면, 상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
예컨대, 상기 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.상기 활성층(12)은 예로서 InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/AlGaN 장벽층,InAlGaN 우물층/InAlGaN 장벽층, 또는 GaN 우물층/AlGaN 장벽층의 주기로 구현될 수 있다.
상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나로 구현될 수 있다.
예컨대, 상기 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, InGaN/GaN 초격자 구조 또는 InGaN/InGaN 초격자 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 AlGaN층이 형성될 수도 있다.
상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철 면(11A)는 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1반도체층(11)은 돌출부(16)를 포함한다. 상기 돌출부(16)는 복수개가 서로 이격되어 배치된다. 상기 요철부(11A)는 상기 돌출부(16)의 상면에도 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌출부(16)는 제1도전형의 반도체층이거나 언도프드 반도체층일 수 있으며, 이에 대해 한정하지는 않는다. 상기 언도프드 반도체층은 상기 제1반도체층(11)과 계면을 갖고 상기 제1반도체층(11)이 전도성보다 전기 낮은 전도성을 갖는 반도체층으로 형성되거나, 상기 제1반도체층(11)의 영역을 이온 주입 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극층(82)은 상기 발광 구조물(10)과 제2전극층(83) 사이에 배치되며, 상기 제2반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(83)과 전기적으로 절연된다. 상기 제1전극층(82)은 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)을 포함하며, 상기 제1 접촉층(15)은 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 제1캡핑층(35) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 접촉층(15)은 상기 제2 반도체층(13)에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
상기 반사층(17)은 상기 제1 접촉층(15)과 제1캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다.
실시 예에 따른 발광소자는 상기 반사층(17) 아래에 배치된 제1캡핑층(capping layer)(35)을 포함할 수 있다. 상기 제1캡핑층(35)은 상기 반사층(17)의 하면과 접촉되고, 각 발광 셀(121,122,123,124)의 패드(111,112,113,114)와 전기적으로 연결될 수 있다. 상기 제1캡핑층(35)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(35)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제1캡핑층(35)의 두께가 상기 범위보다 얇은 경우 전류 스프레딩(spreading)이 저하될 수 있으며, 상기 범위보다 두꺼울 수 있으나 전류 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다. 상기 제1캡핑층(35)은 상기 반사층(17)을 보호하며 제1발광소자(100)의 각 패드(111,112,113,114)로부터 전달되는 전원을 공급하게 된다.
상기 제1발광소자(100)의 각 패드(111,112,113,114)는 단층 또는 다층으로 형성될 수 있다. 상기 패드(111,112,113,114)는 Ti, Ag, Cu, Au 중 적어도 1개를 포함하여 형성될 수 있다. 예를 들어, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있으나, 이에 한정하지는 않는다.
보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.
상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 수직 방향으로 오버랩되며, 외측부는 상기 발광 구조물(10)의 측벽보다 외측에 배치될 수 있다.
상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(82) 사이에 배치되며, 외측부는 광 추출층(95)과 상기 제1절연층(41) 사이에 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역으로 연장되어, 습기가 침투하는 것을 방지할 수 있고, 에칭 공정시 칩에 전달되는 충격으로부터 보호할 수 있다. 또한 상기 보호층(30)은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다. 상기 광 추출층(95)은 상기 발광 구조물(10)의 재질의 굴절률과 공기의 굴절률 사이의 굴절률을 갖는 재질을 포함하며, 상기 발광 구조물(10)로부터 입사되는 광을 효과적으로 추출할 수 있다.
상기 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광소자는 상기 제1 전극층(82)과 상기 제2 전극층(83)을 전기적으로 절연시키는 제1절연층(41)을 포함할 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(82)과 상기 제2 전극층(83) 사이에 배치될 수 있다. 상기 제1절연층(41)의 상부는 상기 보호층(30)에 접촉될 수 있으며, 발광 구조물(10)의 돌출부(16)와 수직 방향으로 오버랩되게 배치될 수 있다.
상기 제1절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
상기 제1절연층(41)은 예로서 100 나노미터 내지 2000 나노미터의 두께로 형성될 수 있다. 상기 제1절연층(41)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제1절연층(41)의 두께가 2000 나노미터 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(82)의 하면과 접촉되며, 상기 제2절연층(43)은 상기 제2전극층(83)의 상면과 접촉된다. 상기 제1 및 제2절연층(41,43) 중 적어도 하나는 상기 보호층(30), 제1캡핑층(35), 제1접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극층(83)은 상기 복수의 발광 셀(121,122,123,124)의 아래에 배치되고 상기 제2절연층(43) 아래에 배치된 확산 방지층(50), 상기 확산 방지층(50) 아래에 배치된 본딩층(60) 및 상기 본딩층(60) 아래에 배치된 전도성 지지부재(70)를 포함할 수 있으며, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(83)은 상기 확산 방지층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(50) 또는 상기 본딩층(60) 중 적어도 하나는 형성하지 않을 수 있다.
상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 확산 방지층(50)은 제2절연층(43)과 본딩층(60) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(50)은 본딩층(60) 및 전도성 지지부재(70)와 전기적으로 연결되고, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다.
상기 확산 방지층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 방지층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다.
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드(seed) 층을 포함할 수도 있다.
상기 전도성 지지부재(70)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 전도성 지지부재(70)은 제1발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(83)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다. 상기 전도성 지지부재(70)이 30㎛ 미만의 두께로 형성될 경우, 제1발광 소자(100)를 효과적으로 지지하지 못하거나 방열 효율의 개선이 미미할 수 있다.
한편, 제2접촉층(141)은 상기 제1 반도체층(11)의 내부에 배치되고 상기 제1반도체층(11)과 접촉된다. 상기 제2접촉층(141)의 상면은 상기 제1반도체층(11)의 하면보다 위에 배치될 수 있으며, 제1반도체층(11) 및 제2전극층(83)과 전기적으로 연결되고, 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 상기 제2접촉층(141)은 각 발광 셀(121,122,123,124) 내에 복수로 배치될 수 있다. 상기 제2접촉층(141)은 상기 제1 내지 제4발광 셀(121,122,123,124)의 영역에서 제1 및 제2연결층(36A,37A)과 제2 및 제3캡핑층(36,37)과 수직 방향으로 오버랩되지 않게 배치된다.
상기 제2 접촉층(141)은 상기 제2 전극층(83)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(141)은 상기 제1전극층(82), 상기 활성층(12) 및 상기 제2반도체층(13)을 관통하여 배치될 수 있다. 상기 제2 접촉층(141)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(3)에 배치되고, 상기 리세스(3)에 배치된 제3절연층(45)에 의해 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 상기 제2 접촉층(141)은 복수개가 서로 이격되어 배치될 수 있고, 각각이 상기 돌출부(16)와 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제3절연층(45)은 상기 리세스(3) 내에서 상기 제2접촉층(141)의 둘레를 절연시켜 준다. 제3절연층(45)은 상기 보호층(30) 및 제1절연층(41) 중 적어도 하나가 연장될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 접촉층(141)은 제2전극층(83)의 연장부(61)에 연결될 수 있으며, 상기 연장부(61)는 상기 확산 방지층(50)으로부터 연장될 수 있다. 상기 연장부(61)는 제1절연층(41)을 통해 연장되고 보호층(30) 내에 배치된 홀(2)을 통해 관통되고, 제1전극층(82)과 절연될 수 있다. 다른 예로서, 상기 연장부(61)는 본딩층(60)으로부터 연장될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 접촉층(141)은 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 연장부(61)는 상기 확산 방지층(50)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 연장부(61)는 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
광 추출층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 보호층(30)의 주변부와 접촉될 수 있다. 상기 광 추출층(95)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 광 추출층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 광 추출층(95)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 광 추출층(95)은 설계에 따라 생략될 수도 있다. 상기 광 추출층(95)은 상기 반도체보다 낮은 굴절률을 갖는 저 굴절층, 상기 발광 구조물(10)의 표면을 보호하는 보호층, 상기 발광 구조물(10)을 절연시키는 절연층, 상기 발광 구조물(10)으로부터 발생된 광을 투과시키는 투광층 중 적어도 하나로 정의될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(82)과 상기 제2 전극층(83)에 의해 구동될 수 있다.
도 5와 같이, 제1발광 셀(121)의 제1전극층(82)과 제2전극층(83) 사이에 제1연결층(36A)이 배치되며, 상기 제1연결층(36A)은 도 4의 제3패드(113)에 연결되고 도 7의 제2캡핑층(36)으로 연장된다. 상기 제1연결층(36A)은 제1절연층(41)과 제2절연층(43) 사이에 배치될 수 있으며, 제2전극층(83) 및 제1발광 셀(121)의 제1전극층(82)과 전기적으로 절연된다. 이러한 제1연결층(36A)은 도 4와 같이 제1발광 셀(121)의 아래를 지나 제3발광 셀(123)의 제2캡핑층(36)으로 연장될 수 있다.
도 6 내지 도 9와 같이, 제2 및 제3발광 셀(122,123)의 제1전극층(82)과 제2전극층(83) 사이에 제2연결층(37A)이 배치되며, 상기 제2연결층(37A)은 도 4의 제4패드(114)에 연결되고 도 6 내지 도 9의 제3캡핑층(37)으로 연장된다. 상기 제2연결층(37A)은 제2 및 제3발광 셀(121,123)의 제1절연층(41)과 제2절연층(43) 사이에 배치될 수 있으며, 제2전극층(83) 및 제2 및 제3발광 셀(122,123)의 제1전극층(82)과 전기적으로 절연된다. 이러한 제2연결층(37A)은 도 6 내지 도 9와 같이 제2 및 제3발광 셀(122,123)의 아래를 지나 제4발광 셀(124)의 제3캡핑층(37)으로 연장될 수 있다.
이에 따라, 도 4의 제3발광 셀(123)은 영역(A1) 아래에 도 7과 같이 제1 및 제2캡핑층(35,36)이 접촉되고, 영역(A3) 아래에 도 7과 같이 제1캡핑층(35)과 제2연결층(37A)이 이격되어 배치되고 제2캡핑층(36)은 상기 영역(A2)에서 상기 제1캡핑층(35)의 아래에 배치되지 않게 된다. 또한 제3발광 셀(123)의 영역(A3)은 영역(A1,A2) 사이에 배치되며, 제2캡핑층(36)과 제2연결층(37A)이 오버랩되지 않는 영역으로서, 제1캡핑층(35)을 통해 전원을 공급하게 된다.
도 8 및 도 9와 같이, 상기 제4발광 셀(124) 아래에는 제1캡핑층(35)과 접촉되는 제3캡핑층(37)이 배치되고, 상기 제3캡핑층(37)은 상기 제1캡핑층(35)의 하면에 접촉되고 전원을 공급하게 된다. 상기 제2연결층(37A)의 일부(34)는 상기 제4패드(114) 아래에 연장되고 상기 패드(114) 아래에 접촉될 수 있다.
상기 제2 및 제3캡핑층(36,37)은 금속 예컨대, 제1캡핑층(35)과 동일한 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제2 및 제3캡핑층(36,37)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제2, 3캡핑층(36,37)의 두께가 상기 범위보다 얇은 경우 전류 스프레딩(spreading)이 저하될 수 있으며, 상기 300내지 700nm 범위보다 두꺼울 수 있으나 전류 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다. 상기 제2 및 제3캡핑층(36,37)은 제3 및 제4발광 셀(123,124)의 아래에 배치된 제1캡핑층(35)의 하면에 접촉되고 상기 제1 및 제2연결층(36A,37A)을 통해 전달되는 전원을 전달해 주게 된다.
상기 제1 및 제2연결층(36A,37A)은 금속 예컨대, 제2,3캡핑층(36,37)과 동일한 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1 및 제2연결층(36A,37A)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제1,2연결층(36A,37A)의 두께가 상기 범위보다 얇은 경우 전류 전달을 위한 스프레딩이 저하될 수 있고, 상기 300내지 700nm 범위보다 두꺼울 경우 전류 전달을 위한 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다.
따라서, 제1발광 소자(100)의 제1 내지 제4패드(111,112,113,114)로부터 이격된 제3 및 제4발광 셀(123,124)의 아래에 이중 캡핑층을 배치하고 거리에 따른 동작 전압의 편차가 증가되는 것을 줄여줄 수 있다. 또한 상기 제1 및 제2연결층(36A,37A)의 너비 차이를 줄여주어 제3 및 제4발광 셀(123,124) 아래의 제1캡핑층(35)으로 전달되는 동작 전압의 편차를 줄여줄 수 있다. 다른 예로서, 상기 제2, 3캡핑층(36,37) 및 제1,2연결층(36A,37A)은 상기 금속 중에서 제1캡핑층(35)의 재질과 다른 금속일 수 있다. 상기 제2, 3캡핑층(36,37) 및 제1,2연결층(36A,37A)은 상기 제1캡핑층(35)의 금속 물질보다 전기 전도성이 높은 금속으로 형성될 수 있다. 이는 제4발광 셀(124)의 제4패드(114)로부터 제3발광 셀(123)보다 더 이격된 제4발광 셀(124)의 동작 전압 편차를 줄여줄 수 있다. 또한 상기 제2캡핑층(36)은 상기 제1연결층(36A)의 금속과 동일한 금속으로 일체로 형성되거나, 별도의 금속으로 형성될 수 있다. 또한 상기 제3캡핑층(37)은 상기 제2연결층(37A)의 금속과 동일한 금속으로 일체로 형성되거나, 별도의 금속으로 형성될 수 있다.
상기 제2절연층(43)은 예로서 100 나노미터 내지 2000 나노미터의 두께로 형성될 수 있다. 상기 제2절연층(43)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제2절연층(43)의 두께가 2000 나노미터 초과로 형성될 경우, 상기 제1 및 제2연결층(36A,37A)을 절연하는 데 문제가 발생될 수 있다.
도 10은 비교 예의 발광 소자의 발광 셀에서의 동작 전압의 편차가 발생된 예를 나타낸 도면으로서, 도 4와 같은 제1 내지 제4발광 셀에 전달되는 전류(I1)가 낮은 경우에는 제1 및 제2발광 셀과 제3 및 제4발광 셀간의 전압 편차는 크지 않지만, 전류(I2)가 높아지면 제1 및 제2발광 셀과 제3 및 제4발광 셀 간의 전압 편차는 커지게 된다. 또한 제3 및 제4발광 셀은 구동 전류(I1,I2)의 차이에 따라 발광 소자의 샘플(SPL)들의 동작 전압의 편차는 0.2V 이상이 될 수 있다. 비교 예는 도 4의 제1발광 소자에서 제2캡핑층을 구비하지 않거나 제1 및 제2연결층의 너비 차이가 50% 이상 차이가 난 경우이다.
이에 반해, 도 11과 같이, 실시 예의 제1발광 소자의 발광 셀에서의 동작 전압의 편차는 도 10에 비해 감소하게 나타남을 알 수 있다. 또한 도 11과 같이, 발광 소자의 제1 내지 제4발광 셀 중에서 제3 및 제4발광 셀은 구동 전류(I1,I2)의 차이에 따라 발광 소자의 샘플(SPL)들의 동작 전압이 편차는 0.1V 미만으로 감소하게 된다. 즉, 실시 예는 높은 전류에서 비교 예의 동작 전압의 편차보다 2배 이하로 줄어들게 되어, 각 발광 소자의 제3 및 제4발광 셀의 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광 셀을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 4 개의 발광 셀이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 5 개 또는 6 개 이상의 발광 셀이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 이러한 구조를 갖는 발광소자는 하나의 예로서 차량의 조명장치, 예컨대 전조등 또는 후미등에 유용하게 적용될 수 있다.
또한, 실시 예에 따른 발광소자는, 상부에 형광체층(미도시) 및 렌즈 중 적어도 하나를 포함될 수 있으며, 상기 형광체층은 예컨대 컨포멀(conformal) 코팅을 통하여 균일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 각 발광 소자는 표면에 몰딩 부재로 몰딩되어 패키지로 제공될 수 있다.
실시 예에 따른 발광소자의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 자동차 전조등뿐만 아니라 후미등에도 적용될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10:발광구조물 11: 제1 반도체층
12:활성층 13: 제2 반도체층
15: 제1접촉층 16: 돌출부
17:반사층 30:보호층
35:제1캡핑층 36A,37A: 연결층
41:제1절연층 43: 제2절연층
45: 제3절연층 50:확산 방지층
60: 본딩층 70: 전도성 지지부재
141:제2 접촉층 36: 제2캡핑층
37: 제3캡핑층 C1-C4, 121-124: 발광 셀
P1-P4, 111-114: 패드 200: 보드

Claims (14)

  1. 발광 구조물 및 상기 발광 구조물 아래에 제1접촉층을 갖는 제1전극층을 포함하는 복수의 발광 셀;
    상기 복수의 발광 셀 중 적어도 하나의 발광 셀 상 배치되고 상기 복수의 발광 셀 각각과 전기적으로 연결된 복수의 패드;
    상기 복수의 발광 셀 중 적어도 하나의 발광 셀 아래에 배치된 복수의 연결층;
    상기 각 발광 셀의 제1전극층 아래에 배치된 제2전극층;
    상기 제1 및 제2전극층 사이에 배치된 절연층; 및
    상기 각 발광 셀 내에 배치되며 상기 제2전극층과 연결된 제2접촉층을 포함하며,
    상기 복수의 발광 셀은 제1행의 적어도 하나의 발광 셀과, 제2행의 적어도 2개의 발광 셀을 포함하며,
    상기 복수의 패드는 상기 제1행의 적어도 하나의 발광 셀 상에 배치되며,
    상기 제1행의 적어도 하나의 발광 셀과 상기 제2행의 적어도 2개의 발광 셀 사이에 배치된 간극부를 포함하며,
    상기 복수의 연결층 각각은 상기 제1행의 적어도 하나의 발광 셀의 아래에서 상기 간극부로 연장되며,
    상기 복수의 연결층 각각은 상기 간극부의 아래를 거쳐 상기 제2행의 적어도 2개의 발광 셀의 아래로 연장되며,
    상기 제2행의 적어도 2개의 발광 셀은 상기 제1전극층 아래에 복수의 캡핑층을 포함하며,상기 각 연결층은 상기 간극부 아래에 배치된 제1영역의 너비가 상기 제1행의 적어도 하나의 발광 셀 아래에 배치된 제2영역의 너비 이상으로 배치되는 발광 소자.
  2. 제1항에 있어서,
    상기 제1행의 발광 셀은 서로 이격된 제1 및 제2발광 셀을 포함하며,
    상기 제2행의 발광 셀은 서로 이격되며 상기 제1발광 셀의 길이보다 긴 길이를 갖는 제3 및 제4발광 셀을 포함하며,
    상기 제3발광 셀은 상기 제1 및 제2발광 셀과 상기 제4발광 셀 사이에 배치되며,
    상기 복수의 연결층은 상기 제1발광 셀 아래에 배치된 제1연결층과, 상기 제2발광 셀 아래에 배치된 제2연결층을 포함하며,
    상기 제1 및 제2연결층은 상기 제1 및 제2발광 셀의 제1전극층과 제2전극층 사이를 절연하는 발광 소자.
  3. 제2항에 있어서,
    상기 복수의 패드는 상기 제1발광 셀 상에 상기 제1 및 제3발광 셀과 연결된 제1 및 제2패드; 및 상기 제2발광 셀 상에 상기 제2 및 제4발광 셀과 연결된 제3 및 제4패드를 포함하며,
    상기 제1내지 제4발광 셀은 상기 제1접촉층 아래에 반사층; 및 상기 반사층 아래에 제1캡핑층을 포함하며,
    상기 제3발광 셀의 제1전극층 아래에 상기 제1연결층이 연장된 제2캡핑층; 및 상기 제3발광 셀의 제1전극층 아래에 상기 제2연결층이 연장된 제3캡핑층을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제2캡핑층은 상기 제3발광 셀의 제1캡핑층과 연결되며,
    상기 제3캡핑층은 상기 제3발광 셀의 제1캡핑층과 절연되고 상기 제4발광 셀의 제1캡핑층과 연결되며,
    상기 발광 소자는, 상기 복수의 패드가 인접한 제1측면; 상기 제1측면의 반대측에 배치되며 상기 제4발광 셀이 인접한 제2측면; 및 상기 제1 및 제2측면 사이에 배치되며 서로 반대측 제3 및 제4측면을 포함하며,
    상기 제3발광 셀은 상기 제3측면에 제4발광 셀보다 더 인접하게 배치되며,
    상기 제4발광 셀은 상기 제4측면에 제3발광 셀보다 더 인접하게 배치되는 발광 소자.
  5. 제4항에 있어서,
    상기 제3발광 셀은 상기 제4측면에 인접할수록 너비가 점차 작아지며,
    상기 제4발광 셀은 상기 제3측면에 인접할수록 너비가 점차 작아지며,
    상기 제2전극층은 상기 복수의 발광 셀에 공통으로 연결되며,
    상기 제2전극층은 상기 복수의 발광 셀 아래에 배치되며 상기 절연층 아래에 배치된 확산 방지층; 상기 확산 방지층 아래에 배치된 본딩층; 및 상기 본딩층 아래에 배치된 전도성 지지부재를 포함하며,
    상기 발광 구조물은 제1반도체층; 상기 제1반도체층 아래에 활성층; 및 상기 활성층 아래에 제2반도체층을 포함하며,
    상기 제2접촉층은 상기 제1반도체층과 상기 제2전극층 사이에 연결되는 발광 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020140079454A 2014-06-27 2014-06-27 발광소자 KR102212666B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140079454A KR102212666B1 (ko) 2014-06-27 2014-06-27 발광소자
PCT/KR2015/006273 WO2015199388A1 (ko) 2014-06-27 2015-06-22 발광소자
CN201580034883.0A CN106663719B (zh) 2014-06-27 2015-06-22 发光器件
US15/322,045 US9985172B2 (en) 2014-06-27 2015-06-22 Light emitting device
EP15811336.5A EP3163615B1 (en) 2014-06-27 2015-06-22 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079454A KR102212666B1 (ko) 2014-06-27 2014-06-27 발광소자

Publications (2)

Publication Number Publication Date
KR20160001259A KR20160001259A (ko) 2016-01-06
KR102212666B1 true KR102212666B1 (ko) 2021-02-05

Family

ID=54938413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079454A KR102212666B1 (ko) 2014-06-27 2014-06-27 발광소자

Country Status (5)

Country Link
US (1) US9985172B2 (ko)
EP (1) EP3163615B1 (ko)
KR (1) KR102212666B1 (ko)
CN (1) CN106663719B (ko)
WO (1) WO2015199388A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
JP6564348B2 (ja) * 2016-06-06 2019-08-21 日機装株式会社 深紫外発光素子
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
US11621253B2 (en) * 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049537A1 (en) 2009-08-31 2011-03-03 Lee Sang-Youl Light emitting device and light emitting device package having the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647279B1 (ko) * 2003-11-14 2006-11-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP4027914B2 (ja) * 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2009106063A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
JP5425659B2 (ja) * 2010-02-22 2014-02-26 パナソニック株式会社 表示装置
CN103354955B (zh) 2010-12-28 2016-08-10 日亚化学工业株式会社 半导体发光装置
KR101830719B1 (ko) 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
KR20130029543A (ko) 2011-09-15 2013-03-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101871372B1 (ko) 2011-10-28 2018-08-02 엘지이노텍 주식회사 발광 소자
KR101956033B1 (ko) 2011-12-13 2019-03-11 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI478384B (zh) * 2011-12-28 2015-03-21 Toshiba Kk Semiconductor light emitting element and manufacturing method thereof
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
KR102098110B1 (ko) 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049537A1 (en) 2009-08-31 2011-03-03 Lee Sang-Youl Light emitting device and light emitting device package having the same

Also Published As

Publication number Publication date
EP3163615A4 (en) 2017-05-03
WO2015199388A1 (ko) 2015-12-30
CN106663719B (zh) 2019-04-09
US9985172B2 (en) 2018-05-29
EP3163615B1 (en) 2021-05-05
EP3163615A1 (en) 2017-05-03
CN106663719A (zh) 2017-05-10
KR20160001259A (ko) 2016-01-06
US20170148946A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP5650446B2 (ja) 半導体発光素子
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
KR102212666B1 (ko) 발광소자
US20120025249A1 (en) Light emitting device and light emitting device package
TWI460850B (zh) 發光裝置及其製造方法
KR102175345B1 (ko) 발광소자 및 조명시스템
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102163956B1 (ko) 발광소자 및 조명시스템
KR101014136B1 (ko) 반도체 발광소자 및 그 제조방법
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102237148B1 (ko) 발광소자 제조방법
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102445539B1 (ko) 발광소자 및 조명장치
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102234117B1 (ko) 발광소자 및 조명시스템
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102618112B1 (ko) 발광소자
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102353844B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR20150140938A (ko) 발광소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant