KR20200137540A - 수직형 발광 다이오드 - Google Patents

수직형 발광 다이오드 Download PDF

Info

Publication number
KR20200137540A
KR20200137540A KR1020190064076A KR20190064076A KR20200137540A KR 20200137540 A KR20200137540 A KR 20200137540A KR 1020190064076 A KR1020190064076 A KR 1020190064076A KR 20190064076 A KR20190064076 A KR 20190064076A KR 20200137540 A KR20200137540 A KR 20200137540A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
light emitting
conductivity type
Prior art date
Application number
KR1020190064076A
Other languages
English (en)
Inventor
이준희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020190064076A priority Critical patent/KR20200137540A/ko
Priority to PCT/KR2019/017222 priority patent/WO2020241993A1/ko
Priority to MX2021014631A priority patent/MX2021014631A/es
Priority to BR112021024052A priority patent/BR112021024052A2/pt
Priority to CA3142315A priority patent/CA3142315A1/en
Priority to EP19930229.0A priority patent/EP3979340A4/en
Priority to CN201911376837.5A priority patent/CN112018220A/zh
Publication of KR20200137540A publication Critical patent/KR20200137540A/ko
Priority to US17/538,021 priority patent/US20220149241A1/en
Priority to ZA2023/06453A priority patent/ZA202306453B/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 제1 도전형 반도체층 상에 위치하는 상부 절연층; 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 가장자리를 노출시키도록 상기 제1 도전형 반도체층의 일부 영역 하부에 위치하며, 제1 도전형 반도체층을 노출시키는 제1 및 제2 관통홀들을 포함하는 메사; 제1 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 콘택부들 및 제2 관통홀들을 통해 제1 도전형 반도체층에 전기적으로 접속된 제2 콘택부들을 포함하는 제1 전극; 제2 도전형 반도체층에 전기적으로 접속된 제2 전극; 및 제2 전극에 접속하는 적어도 하나의 상부 전극 패드를 포함하고, 제1 관통홀들은 메사의 가장자리로 둘러싸인 영역 내에 배치되며, 제2 관통홀들은 각각 일부가 상기 활성층 및 제2 도전형 반도체층으로 둘러싸여 메사의 가장자리를 따라 배치되고, 상부 절연층은 복수의 물질층들을 포함한다.

Description

수직형 발광 다이오드{VERTICAL TYPE LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 특히 전류 분산 성능이 개선된 수직형 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다.
이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나 사파이어는 전기적으로 부도체이므로, 발광 다이오드 구조를 제한한다. 이에 따라, 사파이어와 같은 이종기판 상에 질화물 반도체층과 같은 에피층들을 성장시키고, 상기 에피층들에 지지기판을 본딩한 후, 레이저 리프트 오프 기술 등을 이용하여 이종기판을 분리하여 수직형 구조의 고효율 발광 다이오드를 제조하는 기술이 개발되어 왔다.
일반적으로, 수직형 구조의 발광 다이오드는 종래의 수평형 구조의 발광 다이오드와 비교하여 전류분산 성능이 우수하고, 또한 사파이어에 비해 열전도율이 높은 지지기판을 채택함으로써 열 방출 성능이 우수하다. 나아가, 지지기판과 반도체층들 사이에 반사금속층을 배치하여 지지기판으로 향하는 광을 반사시킴으로써 광추출 효율을 향상시킬 수 있다.
나아가, 수직형 구조의 발광 다이오드는 광이 방출되는 에피층(n형 반도체층)의 표면을 거칠게 하여 광 추출 효율을 개선할 수 있으며, 이를 위해 광 강화 화학 식각(PEC)과 같은 습식 식각 공정이 에피층들에 수행된다. 에피층의 거칠어진 표면은 수분 등 외부 환경으로부터 보호될 필요가 있다. 특히, 단파장 자외선을 방출하는 발광 다이오드는 AlGaN과 같이 Al을 함유하는 질화물 에피층을 포함하기 때문에 수분에 취약하므로 이를 보호할 필요가 있다.
또한, 수직형 구조의 발광 다이오드에서 일반적으로 도전성 지지기판이 사용되며, 지지기판 측에 애노드 전극 패드가 형성되고, 에피층들 상에 캐소드 전극 패드가 형성된다. 나아가, 에피층들 내에서의 전류 분산을 돕기 위해 캐소드 전극 패드에서 연장하여 에피층들에 전기적으로 접촉하는 전극 연장부가 사용된다. 전극 연장부는 에피층들의 넓은 면적에 걸쳐 전류를 고르게 분산시키기 위해 발광 다이오드의 중앙 영역뿐만 아니라 에피층들의 가장자리 근처에도 형성될 수 있다. 그러나, 캐소드 전극 패드와 전극 연장부는 광이 방출되는 에피층 상에 배치되므로, 광을 차단하며, 따라서, 발광 다이오드의 광 효율을 떨어뜨린다.
본 발명이 해결하고자 하는 과제는, 넓은 영역에 걸쳐 전류를 더욱 고르게 분산시킬 수 있는 새로운 구조의 수직형 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 외부 환경으로부터 수분 침투를 방지할 수 있는 수직형 구조의 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 지지기판; 상기 지지기판 상부에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 상부 절연층; 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 가장자리를 노출시키도록 상기 제1 도전형 반도체층의 일부 영역 하부에 위치하며, 상기 제2 도전형 반도체층 및 활성층을 통해 상기 제1 도전형 반도체층을 노출시키는 제1 관통홀들 및 제2 관통홀들을 포함하는 메사; 상기 제2 도전형 반도체층과 상기 지지기판 사이에 배치되되, 상기 제1 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 콘택부들 및 상기 제2 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제2 콘택부들을 포함하는 제1 전극; 상기 제1 전극과 상기 제2 도전형 반도체층 사이에 배치되어 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극; 및 상기 제1 도전형 반도체층에 인접하여 상기 제2 전극에 접속하는 적어도 하나의 상부 전극 패드를 포함하고, 상기 제1 관통홀들은 활성층 및 제2 도전형 반도체층으로 둘러싸여 상기 메사의 가장자리로 둘러싸인 영역 내에 배치되며, 상기 제2 관통홀들은 각각 일부가 상기 활성층 및 제2 도전형 반도체층으로 둘러싸여 상기 메사의 가장자리를 따라 배치되고, 상기 상부 절연층은 복수의 물질층들을 포함한다.
본 발명의 일 실시 예에 따르면, 메사의 가장자리를 따라 배치된 제1 관통홀들 내에 형성된 제1 콘택부들에 의해 메사의 전 영역에 걸쳐 전류를 고르게 분산시킬 수 있다. 나아가, 상부 절연층을 복수의 물질층들로 형성함으로써 수분 등의 외부 환경으로부터 질화물 반도체층들이 손상되는 것을 방지할 수 있어 발광 다이오드의 신뢰성을 개선할 수 있다.
본 발명의 특징 및 장점들은 이하의 상세한 설명을 통해 더욱 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3A, 도 3B, 도 4A, 도 4B, 도 5A, 도 5B, 도 6A, 도 6B, 도 7A 및 도 7B는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 8은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 9는 종래 기술에 따른 발광 다이오드들 및 본 발명의 일 실시예에 따른 발광 다이오드의 발광 패턴을 보여주는 이미지들이다.
도 10은 본 발명의 일 실시 예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 11은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 13은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드는, 지지기판; 상기 지지기판 상부에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 상부 절연층; 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 가장자리를 노출시키도록 상기 제1 도전형 반도체층의 일부 영역 하부에 위치하며, 상기 제2 도전형 반도체층 및 활성층을 통해 상기 제1 도전형 반도체층을 노출시키는 제1 관통홀들 및 제2 관통홀들을 포함하는 메사; 상기 제2 도전형 반도체층과 상기 지지기판 사이에 배치되되, 상기 제1 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 콘택부들 및 상기 제2 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제2 콘택부들을 포함하는 제1 전극; 상기 제1 전극과 상기 제2 도전형 반도체층 사이에 배치되어 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극; 및 상기 제1 도전형 반도체층에 인접하여 상기 제2 전극에 접속하는 적어도 하나의 상부 전극 패드를 포함하고, 상기 제1 관통홀들은 활성층 및 제2 도전형 반도체층으로 둘러싸여 상기 메사의 가장자리로 둘러싸인 영역 내에 배치되며, 상기 제2 관통홀들은 각각 일부가 상기 활성층 및 제2 도전형 반도체층으로 둘러싸여 상기 메사의 가장자리를 따라 배치되고, 상기 상부 절연층은 복수의 물질층들을 포함한다.
상기 제1 도전형 반도체층은 거칠어진 표면을 가질 수 있다. 일 실시예에서, 상기 상부 절연층은 상기 제1 도전형 반도체층의 거칠어진 면을 덮는 제1층, 상기 제1층을 덮으며 상기 제1층보다 큰 굴절률을 갖는 제2층, 상기 제2층을 덮으며 상기 제2층보다 작은 굴절률을 갖는 제3층을 포함할 수 있다. 예를 들어, 상기 제1층 및 제3층은 SiO2를 포함하고, 상기 제2층은 Al2O3를 포함할 수 있다. 나아가, 상기 제1층은 상기 제2층 및 제3층보다 두꺼울 수 있다. 상기 상부 절연층은 상기 제1 도전형 반도체층의 거칠어진 면을 덮는 Al2O3층 및 상기 Al2O3층을 덮는 SiO2층을 포함할 수 있다.
한편, 상기 제1 도전형 반도체층은 Al을 함유하는 질화물 반도체층을 포함할 수 있다.
상기 지지기판은 직사각형 형상을 가질 수 있다. 일 실시예에 있어서, 상기 상부 전극 패드는 상기 지지 기판의 일측 가장자리를 따라 상기 메사의 일측 가장자리와 상기 지지기판의 일측 가장자리 사이에 길게 배치될 수 있다. 나아가, 상기 제2 관통홀들 중 일부는 상기 상부 전극 패드와 상기 메사 사이에 배치될 수 있다.
다른 실시예에 있어서, 2개의 상부 전극 패드가 상기 지지 기판의 일측 가장자리를 따라 양쪽 모서리 근처에 배치될 수 있다. 나아가, 상기 메사의 일부 영역은 상기 2개의 상부 전극 패드들 사이에 위치할 수 있으며, 상기 제2 관통홀들 중 일부는 상기 2개의 상부 전극 패드들 사이에 위치하는 메사의 일부 영역에 형성될 수 있다.
또한, 상기 제2 관통홀들은 상기 지지 기판의 4개의 가장자리들에 인접하도록 각각 배열될 수 있다.
상기 발광 다이오드는 거울면 대칭 구조를 가질 수 있다. 이에 따라, 전류를 대칭적으로 분산시킬 수 있다.
한편, 상기 발광 다이오드는, 상기 제1 전극을 상기 제1 도전형 반도체층으로부터 절연시키는 제1 절연층; 및 상기 제1 전극과 제2 전극 사이에 개재된 제2 절연층을 더 포함할 수 있다. 나아가, 상기 발광 다이오드는 상기 제2 절연층 및 상기 제1 전극 사이에 위치하는 반사층을 더 포함할 수 있다. 또한, 상기 반사층은 분포 브래그 반사기를 포함할 수 있다.
상기 발광 다이오드는, 상기 제1 전극과 상기 지지기판 사이에 개재된 본딩 금속층; 및 상기 본딩 금속층과 상기 제1 전극 사이에 개재되어 상기 제1 전극을 덮는 제1 전극 보호 금속층을 더 포함할 수 있다.
상기 제2 전극은 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층 및 상기 오믹 반사층을 보호하는 보호 금속층을 포함할 수 있다. 나아가, 상기 보호 금속층은 상기 제1 도전형 반도체층의 바깥측으로 연장하고, 상기 상부 전극 패드는 상기 보호 금속층에 접속할 수 있다. 일 실시예에 있어서, 상기 상부 전극 패드는 상기 상부 절연층 및 상기 제1 절연층을 통해 상기 보호 금속층에 접속할 수 있다.
한편, 상기 발광 다이오드는 상기 제1 전극과 상기 제2 전극 사이에 개재된 제2 절연층을 더 포함할 수 있으며, 상기 제2 절연층은 상기 보호 금속층의 측면을 덮을 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 발광 다이오드(100)는 지지기판(51), 반도체 적층 구조체(30), 제1 절연층(31), 제2 절연층(37), 제1 전극(39), 제2 전극(34), 제1 전극 보호 금속층(41), 본딩 금속층(45), 상부 절연층(53) 및 상부 전극 패드(55)를 포함한다. 상기 반도체 적층 구조체(30)는 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하고, 제2 전극(34)은 오믹 반사층(33) 및 보호 금속층(35)을 포함할 수 있다.
지지기판(51)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(51)은 도전성 기판, 예컨대 금속 기판 또는 반도체 기판일 수 있으나, 이에 한정되는 것은 아니며, 사파이어와 같은 절연 기판일 수도 있다. 지지기판(51)은 대체로 직사각형, 특히 정사각형 형상을 가질 수 있다.
반도체 적층 구조체(30)는 지지기판(51) 상에 위치하며, 제2 도전형 반도체층(29), 활성층(27) 및 제1 도전형 반도체층(25)을 포함한다. 제2 도전형 반도체층(29)은 p형 질화물 반도체층이고, 제1 도전형 반도체층(25)은 n형 질화물 반도체층일 수 있으나, 반드시 이에 한정되는 것은 아니며, 그 반대일 수도 있다. 상기 반도체 적층 구조체(30)는 지지기판(51)의 일부 영역 상에 위치한다. 즉, 지지기판(51)이 반도체 적층 구조체(30)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(30)는 상기 지지기판(51)의 가장자리로 둘러싸인 영역 내에 위치한다.
제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 제1 도전형 반도체층(25) 및/또는 제2 도전형 반도체층(29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 제1 도전형 반도체층(25)의 상면에 거칠어진 표면(R)이 형성될 수 있다. 한편, 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 일 실시예에서, 활성층은 자외선을 방출하도록 구성될 수 있으며, 제1 도전형 반도체층은 AlGaN 또는 AlInGaN과 같이 Al을 함유하는 질화물 반도체층을 포함할 수 있다.
한편, 상기 반도체 적층 구조체(30)는 제1 도전형 반도체층(25) 아래에 배치된 메사(M)를 포함할 수 있다. 메사(M)는 제2 도전형 반도체층(29) 및 활성층(27)을 포함하며, 제1 도전형 반도체층(25)의 일부 영역 아래에 위치한다. 이에 따라, 메사(M) 주위에서 제1 도전형 반도체층(25)의 하부면이 노출된다. 메사(M)는 또한 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 제1 관통홀들(32a) 및 제2 관통홀들(32b)을 가진다.
제1 관통홀들(32a)은 메사(M)의 가장자리로 둘러싸인 영역 내에 배치된다. 제1 관통홀들(32a)은 각각 활성층(27) 및 제2 도전형 반도체층(29)으로 둘러싸인다. 제1 관통홀들(32a)은 대체로 일정한 간격으로 배열될 수 있으며, 메사(M)의 가장자리로부터 이격된다.
제2 관통홀들(32b)은 각각 일부가 활성층(27) 및 제2 도전형 반도체층(29)으로 둘러싸인다. 제2 관통홀들(32b)은 메사(M)의 가장자리를 따라 배치되며, 제2 관통홀들(32b)을 통해 노출된 제1 도전형 반도체층(25)은 메사(M) 주위에 노출된 제1 도전형 반도체층(27)에 연결된다.
제2 관통홀들(32b)은 메사(M)의 가장자리로부터 메사(M) 내측으로 함입된다. 이에 따라, 이웃하는 제2 관통홀들(32b) 사이의 발광 영역을 확보할 수 있어 발광 면적이 감소하는 것을 줄일 수 있다.
도 4A에 도시되듯이, 제2 관통홀들(32b)은 메사(M)의 4 가장자리들 각각에 배치될 수 있으며, 따라서, 메사(M)의 가장자리 영역에도 전류를 균일하게 분산시킬 수 있다.
한편, 이웃하는 제2 관통홀들(32b) 사이의 간격은 일정할 수도 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 이웃하는 제2 관통홀들(32b) 사이의 간격은 상부 전극 패드들(55)의 배치에 따라 변경될 수 있다. 일 실시예에서, 상부 전극 패드들(55) 사이의 영역에 배치된 제2 관통홀들(32b) 사이의 간격은 제1 관통홀들(32a)의 사이의 간격보다 작을 수 있다.
또한, 제1 관통홀(32a)과 제2 관통홀(32b) 사이의 간격은 제1 관통홀들(32a) 사이의 간격과 동일하거나 그보다 클 수 있다.
제1 절연층(31)은 반도체 적층 구조체(30)와 지지기판(51) 사이에 위치하며, 메사(M) 주위에 노출된 제1 도전형 반도체층(25) 및 제1 및 제2 관통홀들(32a, 32b)에 노출된 제1 도전형 반도체층(25)을 덮는다. 제1 절연층(31)은 또한 메사(M)의 측면을 덮고 메사(M)의 하면 일부를 덮을 수 있다. 또한, 상기 제1 절연층(31)은 반도체 적층 구조체(30)의 외부로 연장될 수 있다. 다만, 제1 절연층(31)은 제1 전극(39)이 제1 도전형 반도체층(25)에 접속하도록 제1 및 제2 관통홀들(32a, 32b) 내에서 제1 도전형 반도체층(25)을 노출시키는 개구부들 가지며, 또한, 제2 전극(34)이 제2 도전형 반도체층(29)에 접속하도록 메사(M)의 하면을 노출시키는 개구부를 가진다.
제1 절연층(31)은 실리콘 산화막 또는 실리콘 질화막의 단일층 또는 다중층일 수 있으며, 또는 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층한 분포 브래그 반사기일 수 있다.
오믹 반사층(33)은 제1 절연층(31)의 홈을 통해 노출된 제2 도전형 반도체층(29)에 오믹 콘택한다. 오믹 반사층(33)은 제1 절연층(31)과 접할 수 있으나, 도시한 바와 같이 오믹 반사층(33)의 가장자리가 제1 절연층(31)으로부터 이격될 수 있다. 오믹 반사층(33)은 예컨대 Ag와 같은 반사층을 포함할 수 있으며, Ni 등의 오믹 콘택을 위한 금속층을 포함할 수 있다. 오믹 반사층(33)은 메사(M)의 하부 영역 내에 한정되어 위치한다.
한편, 보호 금속층(35)은 오믹 반사층(33)과 지지기판(51) 사이에 위치하며, 오믹 반사층(33)을 덮는다. 보호 금속층(35)은 오믹 반사층(33)과 제1 절연층(31) 사이에 노출된 제2 도전형 반도체층(29)에 접촉할 수 있다. 보호 금속층(35)은 또한 제1 절연층(31)을 덮으며, 반도체 적층 구조체(30)의 하부 영역 외부로 연장된다. 보호 금속층(35)은 메사(M)의 제1 및 제2 관통홀들(32a, 32b) 아래에서 제1 절연층(31)을 노출시킨다.
보호 금속층(35)은 오믹 반사층(33)의 금속 물질, 예컨대 Ag의 이동을 방지함과 아울러, 오믹 반사층(33)의 측면이 외부에 노출되는 것을 방지한다. 보호 금속층(35)은 예컨대, Pt, Ni, Ti, W, Au 또는 이들의 합금을 포함할 수 있다.
제2 절연층(37)은 보호 금속층(35) 아래에서 보호 금속층(35)을 덮는다. 제2 절연층(37)은 보호 금속층(35)의 하면 전체를 덮을 수 있다. 나아가, 제2 절연층(37)은 보호 금속층(35)의 측면이 외부에 노출되는 것을 방지하도록 보호 금속층(35)의 측면을 덮을 수 있다.
제2 절연층(37)은 실리콘 산화막 또는 실리콘 질화막의 단일층 또는 다중층일 수 있으며, 또는 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층한 분포 브래그 반사기일 수 있다.
한편, 제1 전극(39)은 제2 절연층(37)과 지지기판(51) 사이에 위치하며, 제1 절연층(31) 및 제2 절연층(37)을 통해 제1 도전형 반도체층(25)에 전기적으로 접속한다. 제1 전극(39)은 제2 전극(34)과 지지기판(51) 사이에 배치된다.
제1 전극(39)은 제1 관통홀들(32a) 내에서 제1 도전형 반도체층(25)에 접속하는 제1 콘택부들(39a) 및 제2 관통홀들(32b) 내에서 제1 도전형 반도체층(25)에 접속하는 제2 콘택부들(39b)을 가진다. 제1 콘택부(39a) 및 제2 콘택부(39b)는 제1 절연층(31) 및 제2 절연층(37)에 의해 메사(M)로부터 절연된다.
제1 전극(39)은 제1 도전형 반도체층(25)에 오믹 콘택하는 오믹층을 포함할 수 있으며, 또한, 반사 금속층을 포함할 수 있다. 예를 들어, 제1 전극(39)은 Cr/Al을 포함할 수 있으며, 나아가, Ti/Ni을 더 포함할 수 있다.
한편, 제1 전극 보호 금속층(41)이 제1 전극(39) 하면을 덮을 수 있다. 제1 전극 보호 금속층(41)은 본딩 금속층(45)으로부터 Sn 등의 금속 물질이 확산되는 것을 방지하여 제1 전극(39)을 보호한다. 제1 전극 보호 금속층(41)은 예를 들어, Au를 포함할 수 있으며, Ti 및 Ni을 더 포함할 수 있다. 제1 전극 보호 금속층(41)은 예를 들어, Ti/Ni을 복수회 반복 적층한 후, Au를 적층하여 형성될 수 있다.
한편, 지지기판(51)은 제1 전극 보호 금속층(41) 상에 본딩 금속층(45)을 통해 본딩될 수 있다. 본딩 금속층(45)은 예컨대 AuSn 또는 NiSn을 이용하여 형성될 수 있다. 이와 달리, 지지기판(51)은 예컨대 도금 기술을 사용하여 제1 전극 보호 금속층(41) 상에 형성될 수도 있다. 상기 지지기판(51)이 도전성 기판인 경우, 하부 전극 패드의 기능을 수행할 수 있다. 이와 달리, 상기 지지기판(51)이 절연기판인 경우, 상기 지지기판(51) 상에 위치하는 제1 전극(39) 또는 제1 전극 보호 금속층(41) 상에 하부 전극 패드가 형성될 수 있다.
상부 절연층(53)은 반도체 적층 구조체(30), 특히, 제1 도전형 반도체층(25)의 상면 및 측면을 덮을 수 있다. 상부 절연층(53)은 거칠어진 표면(R)을 덮으며, 거칠어진 표면(R)의 요철을 따라 형성될 수 있다.
상부 절연층(53)은 복수의 물질층이 적층된 구조를 가질 수 있다. 도 2의 단면도에서 확대 도시된 부분을 참조하면, 상부 절연층(53)은 제1 도전형 반도체층(25)의 거칠어진 표면(R)을 덮는 제1층(53a), 제1층(53a)을 덮는 제2층(53b), 제2층(53b)을 덮는 제3층(53c)을 포함할 수 있다.
일 실시예에 있어서, 제1 도전형 반도체층(25)의 거칠어진 표면(R)을 덮는 제1층(53a)은 SiO2을 포함할 수 있다. 제2층(53b)은 Al2O3을, 제3층(53c)은 SiO2을 포함할 수 있다. 제1층(53a)은 제2층(53b) 및 제3층(53c)에 비해 더 두껍게 형성될 수 있다. 제2층(53b)은 제3층(53c)과 동일하거나 그보다 얇을 수 있다. 예를 들어, 제1층(53a)은 400nm, 제2층(53b) 및 제3층(53c)은 약 60nm의 두께로 형성될 수 있다.
상부 절연층(53)을 복수의 물질층으로 형성함으로써 외부에서 수분이 발광 다이오드 내로 침투하는 것을 방지할 수 있다. 특히, Al2O3를 채택함으로써 수분에 의해 질화물 반도체층이 손상되는 것을 방지할 수 있다. 특히, 자외선을 방출하는 발광 다이오드의 경우, 제1 도전형 반도체층(25)이 Al을 함유하는 질화물 반도체층을 포함할 수 있으며, 이러한 질화물 반도체층은 수분 침투에 취약한다. 따라서, Al2O3를 포함하는 상부 절연층(53)을 채택함으로써 발광 다이오드의 신뢰성을 향상시킬 수 있다.
나아가, 제1 도전형 반도체층(25), 제1층(53a), 제2층(53b) 및 제3층(53c)의 굴절률을 제어함으로써 광의 균일도를 향상시킬 수 있다.
일 예로, 제1 도전형 반도체층(25)은 약 2.4, SiO2는 약 1.54, Al2O3는 약 1.77의 굴절률을 갖는다. 제1 도전형 반도체층(25)의 굴절률이 제1층(53a)의 굴절률보다 크며, 그에 따라 제1 도전형 반도체층(25)과 제1 층(53a)의 계면에서 광의 전반사가 발생될 수 있다. 또한, 제2층(53b)의 굴절률이 제3층(53c)의 굴절률보다 크며, 그에 따라 제2층(53b)과 제3층(53c)의 계면에서 전반사가 발생될 수 있다.
한편, 제2층(53b)과 제3층(53c)의 계면에서 전반사된 광은 제2층(53b)과 제1층(53a)의 계면으로 향하게 되고, 제2층(53b)과 제1층(53a)의 계면에서 적어도 일부가 다시 전반사될 수 있다. 결과적으로, 제2층(53b)에서 제3층(53c)으로 향하는 광의 일부가 제2층(53b)과 제3층(53c)의 계면에서 전반사되며, 전반사된 광의 일부가 제2층(53b)과 제1층(53a)의 계면에서 다시 전반사되므로, 제2층(53b)에서 광의 수평 방향 확산이 이루어질 수 있다.
제2층과 제3층(53c)의 계면에서 발생되는 광의 전반사 및 제2층과 제1층의 계면에서 발생되는 광의 전반사에 의해 발광 다이오드의 광 균일도를 향상시킬 수 있다. 또한, 제1 도전형 반도체층(25)과 제1층(53a)의 계면에서의 전반사가 또한 본 실시 예에 따른 발광 다이오드의 광 균일도를 향상시킬 수 있다.
본 실시예에서, 상부 절연층(53)이 제1 내지 제3층(53a, 53b, 53c)을 포함하는 것으로 설명하지만, 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(53)은 두 개의 층으로 형성될 수도 있으며, 더 많은 물질층들로 형성될 수도 있다. 다만, 상부 절연층(53)은 Al2O3층 및 Al2O3층을 덮은 SiO2층을 포함할 수 있다. Al2O3층은 제1 도전형 반도체층(25)의 표면에 접할 수도 있다. Al2O3 및 SiO2의 두 층으로 상부 절연층(53)을 형성할 경우, Al2O3층은 SiO2층에 비해 얇을 수 있다. 예컨대, Al2O3층은 약 100 내지 200nm의 두께를 가질 수 있으며, SiO2층은 약 300 내지 500nm의 두께를 가질 수 있다.
Al2O3층은 예를 들어 원자층 증착 기술로 형성될 수 있으며, 이에 따라, 밀도가 높은 박막이 형성될 수 있다. 원자층 증착 기술로 형성된 Al2O3층은 밀도가 높고 층덮힘 특성이 우수하기 때문에 외부로부터 유입되는 수분에 대한 차단 성능이 뛰어나다.
상부 절연층(53)은 보호 금속층(35)을 노출시키는 홀들(53h)을 가질 수 있다. 홀(53h)은 또한 제1 절연층(31)을 관통하여 보호 금속층(35)을 노출시킬 수 있다.
상부 전극 패드들(55)은 제1 도전형 반도체층(25)에 인접하여 제2 전극(34), 예를 들어 보호 금속층(35)에 접속한다. 상부 전극 패드들(55)은 지지기판(51)의 일측 가장자리의 양측 모서리들 근처에 배치될 수 있으며, 반도체 적층 구조체(30)로부터 수평방향으로 이격될 수 있다. 상부 전극 패드들(55)은 각각 제1 절연층(31) 및 상부 절연층(53)을 관통하는 홀들(53h)을 통해 보호 금속층(35)에 접속할 수 있다.
상부 전극 패드(55)는 제1 도전형 반도체층(25)으로부터 절연된다. 상부 전극 패드(55)는 또한 제1 전극(39)으로부터 이격된다.
상부 전극 패드(55)가 보호 금속층(35)과 접하는 면의 높이(elevation)는 제1 도전형 반도체층(25)과 오믹 반사층(33) 사이의 영역, 즉, 제1 도전형 반도체층(25)의 하면과 제2 도전형 반도체층(29)의 하면 사이의 영역에 위치할 수 있다. 따라서, 상부 전극 패드(55)의 바닥면은 제1 도전형 반도체층(29)의 하면보다 아래에 위치하되, 제2 도전형 반도체층(29)의 하면보다 위에 위치할 수 있다. 제1 도전형 반도체층(25)의 하면과 보호 금속층(35) 사이에는 제1 절연층(31)이 위치한다. 상부 전극 패드(55)의 높이를 제2 도전형 반도체층(29)의 하면보다 위에 위치하도록 함으로써, 상부 전극 패드(55)를 형성하기 위한 여러 공정들을 쉽게 수행할 수 있어 발광 다이오드 제조 공정을 효율화할 수 있다.
본 실시예에 있어서, 발광 다이오드(100)는 도 1에 도시한 바와 같이 거울면 대칭 구조를 가질 수 있으며, 따라서, 발광 다이오드(100)의 전 영역에 걸쳐 전류를 고르게 분산시킬 수 있다.
도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 및 도 7b는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다. 이하에서 설명하는 발광 다이오드 제조 방법을 통해 본 발명의 일 실시예에 따른 발광 다이오드의 구조가 더 명확하게 이해될 것이다.
도 3a 및 도 3b를 참조하면, 성장 기판(21) 상에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 반도체 적층 구조체(30)가 형성된다. 성장 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판, 예컨대 실리콘 기판일 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.
상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장 기판(21) 상에 성장될 수 있다.
한편, 화합물 반도체층들을 형성하기 전, 핵층이 형성될 수 있다. 핵층은 희생 기판(21)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.
이어서, 제1 도전형 반도체층(25)을 노출시키도록 제2 도전형 반도체층(29) 및 활성층(27)을 패터닝한다. 이에 따라, 메사(M)가 형성되며, 메사(M)를 관통하는 제1 및 제2 관통홀들(32a, 32b)이 형성된다. 앞서 설명한 바와 같이, 제2 관통홀들(32b)은 메사(M)의 가장자리들을 따라 배열되며, 제1 관통홀들(32a)은 메사(M)의 가장자리로 둘러싸인 영역 내에 배치된다.
한편, 도 3a 및 도 3b는 단일의 발광 다이오드 영역을 도시하지만, 하나의 성장 기판(21) 상에 복수의 발광 다이오드 영역들이 정의될 수 있으며, 이들 영역들 사이에 분할 영역이 배치된다. 도 3a에서 성장 기판(21)의 가장자리들은 분할 영역에 해당된다. 이러한 분할 영역에서도 메사(M)를 형성하는 동안 제2 도전형 반도체층(29) 및 활성층(27)이 제거되어 제1 도전형 반도체층(25)이 노출된다. 나아가, 후술할 상부 전극 패드(55)를 형성하기 위한 영역(P)에서도 제2 도전형 반도체층(29) 및 활성층(27)이 제거되어 제1 도전형 반도체층(25)이 노출된다. 분할 영역 및 상부 전극 패드 형성 영역(P)에서 미리 제2 도전형 반도체층(29) 및 활성층(27)을 제거함으로써 후술하는 상부 전극 패드(55) 형성 공정 및 발광 다이오드 분할 공정을 쉽게 할 수 있다.
도 4a 및 도 4b를 참조하면, 메사(M)를 덮는 제1 절연층(31)이 형성된다. 제1 절연층(31)은 메사(M) 주위 및 제1 및 제2 관통홀들(32a, 32b)에 의해 노출된 제1 도전형 반도체층(25)을 덮으며, 메사(M)의 측면을 덮는다. 제1 절연층(31)은 또한 제2 도전형 반도체층(29)의 상면 일부를 덮을 수 있다. 다만, 제1 절연층(31)은 제2 도전형 반도체층(29)의 상면을 대부분 노출시킨다.
제1 절연층(31)은 플라즈마 강화 화학기상증착 기술을 이용하여 증착되고 사진 및 식각 기술을 이용하여 패터닝될 수 있다.
한편, 제2 도전형 반도체층(29) 상에 오믹 반사층(33)이 형성된다. 오믹 반사층(33)은 전자빔 증발법을 이용하여 증착될 수 있으며, 리프트 오프 기술을 이용하여 패터닝될 수 있다. 오믹 반사층(33)은 측면이 제1 절연층(31)과 접할 수 있으나, 도 4b에 도시한 바와 같이, 오믹 반사층(33)의 측면이 제1 절연층(31)으로부터 이격될 수 있다.
이어서, 상기 오믹 반사층(33) 상에 보호 금속층(35)이 형성된다. 보호 금속층(35)은 오믹 반사층(33)의 상부면을 덮고 또한 오믹 반사층(33)의 가장자리(33a)를 덮어 그것을 둘러싼다. 보호 금속층(35)의 일부는 제1 절연층(31)과 오믹 반사층(33) 사이에서 제2 도전형 반도체층(29)에 접촉할 수 있다. 이때, 보호 금속층(35)은 제2 도전형 반도체층(29)에 쇼트키 컨택할 수 있다. 따라서 보호 금속층(35)을 통해 제2 도전형 반도체층(29)으로 직접 전류가 주입되지 않으며, 이에 따라, 메사(M)의 측면 근처에 전류가 집중되는 것을 방지할 수 있다. 나아가, 보호 금속층(35)이 반사층을 포함할 경우, 오믹 반사층(33) 주위로 입사된 광을 반사시킬 수 있어 광 추출 효율을 향상시킬 수 있다.
보호 금속층(35)은 제1 및 제2 관통홀들(32a, 32b) 내에 배치된 제1 절연층(31)을 노출시킨다. 보호 금속층(35)은 제1 및 제2 관통홀들(32a, 32b) 유사한 형상의 관통홀들을 가지며, 이 관통홀들을 통해 제1 및 제2 관통홀들(32a, 32b) 내의 제1 절연층(31)이 노출된다.
한편, 보호 금속층(35)의 일부는 메사(M) 주위의 제1 절연층(31)을 덮으며, 메사(M) 외부로 연장한다. 메사(M) 외부로 연장한 보호 금속층(35)은 후술하는 상부 전극 패드(55)에 접속된다.
상기 보호 금속층(35) 상에 제2 절연층(37)이 형성된다. 제2 절연층(37)은 보호 금속층(35)의 상면 및 측면을 덮는다. 따라서, 보호 금속층(35)이 외부에 노출되는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 절연층(37)은 보호 금속층(35)의 상면을 덮고, 측면은 덮지 않을 수 있으며, 따라서, 완성된 발광 다이오드에서 보호 금속층(35)의 측면이 외부에 노출될 수도 있다.
5a 및 도 5b를 참조하면, 제2 절연층(37) 및 제1 절연층을 사진 및 식각하여 제1 및 제2 관통홀들(32a, 32b) 내부에 제1 도전형 반도체층(25)을 노출시키는 개구부들이 형성된다. 이 개구부들의 바닥면은 후술할 제1 콘택부들(39a) 및 제2 콘택부들(39b)에 상응한다.
한편, 제2 절연층(37) 상에 제1 전극(39)이 형성된다. 제1 전극(39)은 제2 절연층(37)을 덮고, 제2 절연층(37) 및 제1 절연층(31)을 관통하는 개구부들을 통해 제1 도전형 반도체층(25)에 접속하는 제1 콘택부들(39a) 및 제2 콘택부들(39b)을 포함한다. 제1 콘택부들(39a)은 메사(M)의 가장자리로 둘러싸인 영역 내에서 제1 도전형 반도체층(25)에 접속하고, 제2 콘택부들(39b)은 메사(M)의 가장자리들 근처에서 제1 도전형 반도체층(25)에 접속한다.
상기 제1 전극(39) 상에 제1 전극 보호 금속층(41)이 형성된다. 제1 전극 보호 금속층(41)은 Sn 등의 금속 원소가 제1 전극(39)으로 확산되는 것을 방지하기 위해 형성되며, Ti, Ni 및 Au를 포함할 수 있다. 제1 전극 보호 금속층(41)은 생략될 수도 있다.
도 6a 및 도 6b를 참조하면, 지지기판(51)이 부착된다. 지지기판(51)은 반도체 적층 구조체(30)와 별도로 제작된 후, 본딩 금속층(45)을 이용하여 제1 전극(39) 또는 제1 전극 보호 금속층(41) 상에 본딩될 수 있다. 이와 달리, 상기 지지기판(51)은 제1 전극(39) 또는 제1 전극 보호 금속층(41) 상에서 도금되어 형성될 수 있다.
그 후, 성장 기판(21)이 제거되어 반도체 적층 구조체(30)의 제1 도전형 반도체층(25) 표면이 노출된다. 성장 기판(21)은 예를 들어, 레이저 리프트 오프(laser lift-off; LLO) 기술을 이용하여 제거될 수 있다. 성장 기판(21)이 제거된 후, 레이저에 의한 손상 영역을 제거하기 위해 질화물 반도체층(25a)을 부분적으로 식각하여 제거할 수 있다.
한편, 발광 다이오드 분할 영역을 따라 제1 도전형 반도체층(25)이 제거된다. 이때, 상부 전극 패드(55)가 형성될 영역(P)에서도 제1 도전형 반도체층(25)이 제거된다. 제1 도전형 반도체층(25)이 제거됨에 따라 제1 절연층(31)이 노출된다.
앞서 설명한 바와 같이, 메사(M)를 형성할 때, 분할 영역 및 상부 전극 패드 형성 영역(P)에서 제2 도전형 반도체층(29) 및 활성층(27)이 미리 제거되기 때문에, 분할 영역에서 반도체층을 제거할 때, 제1 도전형 반도체층(25)만을 제거하면 되고, 제2 도전형 반도체층(29) 및 활성층(27)을 추가로 제거할 필요가 없다. 따라서, 분할 영역에서 제1 도전형 반도체층(25)을 제거하는 공정 시간을 절약할 수 있으며, 공정이 더욱 단순화된다.
또한, 본 실시예에 있어서, 제1 도전형 반도체층(25)을 제거할 때, 보호 금속층(35)을 포함한 다른 어떠한 금속층도 노출되지 않는다. 더욱이, 제2 도전형 반도체층(29) 및 활성층(27)은 제1 절연층(31)에 의해 밀봉되기 때문에, 금속물질의 식각 부산물에 의한 단락이 발생되지 않아 공정 신뢰성이 높다.
한편, 제1 도전형 반도체층(25) 표면에 거칠어진 표면(R)이 형성된다. 거칠어진 표면(R)은 광 강화 화학 식각(Photo-enhanced chemical etching) 등의 기술을 이용하여 형성될 수 있다.
본 실시예에 있어서, 분할 영역에서 제1 도전형 반도체층(25)을 먼저 제거하고 거칠어진 표면을 형성하는 것으로 설명하지만, 거칠어진 표면(R)을 먼저 형성하고 분할 영역에서 제1 도전형 반도체층(25)을 제거할 수도 있다.
도 7a 및 도 7b를 참조하면, 거칠어진 표면(R)이 형성된 제1 도전형 반도체층(25) 상에 상부 절연층(53)을 형성한다. 상부 절연층(53)은 거칠어진 표면(R)을 따라 형성되어 거칠어진 표면(R)에 대응하는 요철면을 가질 수 있다. 상부 절연층(53)은 또한 제1 도전형 반도체층(25) 주위에 노출된 제1 절연층(31)을 덮는다.
상부 절연층(53)은 앞서 설명한 바와 같이 제1 내지 제3층(53a, 53b, 53c)을 포함할 수 있으나, 이에 한정되는 것은 아니며, Al2O3와 SiO2의 2층을 포함하거나 더 많은 층들을 포함할 수 있다.
이어서, 상기 상부 절연층(53) 및 제1 절연층(31)을 부분적으로 제거하여 보호 금속층(35)을 노출시키는 홀(53h)이 형성된다. 홀(53h)은 상부 전극 패드 영역(P)에 형성되며, 따라서, 상부 전극 패드 영역(P)으로 연장된 보호 금속층(35)이 노출된다. 그 후, 상기 홀(53h) 내에 상부 전극 패드(도 1의 55)가 형성되고 분할 영역을 따라 개별 발광 다이오드로 분할함으로써 발광 다이오드가 완성된다(도 1 참조). 이때, 상기 제1 절연층(31), 제2 절연층(37), 제1 전극(39), 제1 전극 보호 금속층(41), 본딩 금속층(45) 및 지지기판(51)이 함께 분할될 수 있으며, 따라서 이들의 측면은 나란할 수 있다. 한편, 상기 오믹 반사층(33) 및 보호 금속층(35)은 상기 분할된 지지기판의 가장자리로 둘러싸인 영역 내부에 위치하며, 이에 따라 외부에 노출되지 않고 발광 다이오드 내에 매립될 수 있다.
본 실시예에 있어서, 메사(M)를 형성할 때, 상부 전극 패드 영역(P)에서 제2 도전형 반도체층(29) 및 활성층(27)을 미리 제거하기 때문에, 그렇지 않은 경우에 비해, 상부 전극 패드 영역(P)에서 제1 절연층(31) 및 상부 절연층(53)의 높이가 제1 도전형 반도체층(25)의 표면에 가깝게 된다. 이에 따라, 홀(53h)을 형성하는 공정이 쉬워지며, 또한, 상부 전극 패드(55)의 상면의 높이를 동일하게 하더라도 전체 두께를 감소시킬 수 있어 상부 전극 패드(55) 형성 공정이 간편해진다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드(200)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 상부 전극 패드(55a)가 지지 기판(51)의 일측 가장자리를 따라 길게 배치된 것에 차이가 있다.
즉, 앞의 실시예에서, 두 개의 상부 전극 패드들(55)이 지지 기판(51)의 양측 모서리들 근처에 서로 이격되어 배치된 것으로 설명하였지만, 본 실시예에서, 하나의 상부 전극 패드(55a)가 지지 기판(51)의 일측 가장자리를 따라 양측 모서리들로 연장된다.
상부 전극 패드(55a)는 상부 절연층(53) 및 제1 절연층(31)을 관통하는 관통홀(53h)을 통해 보호 금속층(35)에 접속할 수 있다. 본 식시예에서, 관통홀(53h)은 상부 전극 패드(55a)와 유사한 형상으로 지지 기판(51)의 가장자리를 따라 길게 형성된다. 보호 금속층(35)은 관통홀(53h)의 하부 영역 전체에 걸쳐서 노출될 수 있다.
한편, 제2 관통홀들(32b)은 메사(M)의 가장자리들을 따라 배치된다. 특히, 상부 전극 패드(55a)에 인접한 메사(M)의 가장자리 근처에도 제2 관통홀들(32)이 배치될 수 있다.
도 9는 종래 기술에 따른 발광 다이오드들 및 본 발명의 일 실시예에 따른 발광 다이오드의 발광 패턴을 보여주는 이미지들이다. 여기서, 도 9(a)는 지지기판 측에 애노드 전극 패드가 형성되고, 에피층들 상에 캐소드 전극 패드가 형성되며, 나아가, 전극 연장부가 사용된 수직형 구조의 발광 다이오드의 발광 패턴을 나타낸다. 도 9(b)는 본 발명의 일 실시예에 따른 발광 다이오드와 유사하나, 제2 관통홀들 없이 제1 관통홀들 내에 제1 접촉부들이 형성된 발광 다이오드의 발광 패턴을 나타낸다. 도 9(c)는 본 발명의 일 실시예에 따라 제1 및 제2 관통홀들 내에 각각 접촉부들이 형성된 발광 다이오드의 발광 패턴을 나타낸다.
도 9(a)를 참조하면, 캐소드 전극 패드 및 전극 연장부들에 의해 광이 차단되며, 또한, 발광 영역 내에도 광이 균일하게 방출되지 못하는 것을 확인할 수 있다.
이에 반해, 도 9(b)는 상부 전극 패드를 형성한 영역 이외의 영역에서 광이 차단되지 않는다. 다만, 반도체 적층 구조체의 가장자리들에서 상대적으로 광이 약하게 방출되는 것을 확인할 수 있다.
한편, 도 9(c)는 반도체 적층 구조체의 전 영역에 걸쳐 광이 방출되며, 특히, 반도체 적층 구조체의 가장자리들에서도 도 9(b)의 발광다이오드에 비해 더 많은 양의 빛을 방출하는 것을 확인할 수 있다.
도 9(b)에서 확인할 수 있듯이, 제2 관통홀들을 생략하고 제1 관통홀들만을 배치할 경우, 제1 관통홀들에 의해 발광 면적이 감소되며, 나아가, 발광 다이오드의 가장자리 영역에서 광이 적게 방출된다. 이에 반해, 도 9(c)와 같이 발광 다이오드의 가장자리 영역에 제2 관통홀들을 배치함으로써 제1 관통홀들의 개수를 줄일 수 있어 광 생성에 유효한 발광 면적을 증가시킬 수 있다. 더욱이, 제2 관통홀들은 광이 적게 방출되던 발광 다이오드의 가장자리 영역에 배치되는 것이므로, 제2 관통홀들의 배치가 광 생성에 유효한 발광 면적을 감소시키지 않는다.
구동 전류에 따라 광도를 측정해본 결과, 본 발명의 실시예에 따른 발광 다이오드의 광도가 종래 기술의 발광 다이오드들의 광도에 비해 더 높았으며, 전류가 증가할수록 광도 차이는 더욱 증가하는 것을 확인하였다.
도 10은 본 발명의 일 실시 예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 10을 참조하면, 본 실시 예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시 예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 11은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시 예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시 예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시 예들에 따른 발광 소자는 본 실시 예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 12는 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시 예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(3240) 및 상기 표시패널(3210)을 감싸는 커버(3270, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3270, 3280)에 의해 고정되며, 하부에 위치하는 커버(3270)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시 예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시 예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시 예들에 따른 발광 소자는 본 실시 예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 13은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 13을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시 예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자 하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시 예들에 따른 발광 소자는 본 실시 예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시 예들에 대해 설명하였으나, 본 발명은 이들 실시 예들에 한정되는 것은 아니다. 또한, 하나의 실시 예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시 예에도 적용될 수 있다.

Claims (19)

  1. 지지기판;
    상기 지지기판 상부에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하는 상부 절연층;
    활성층 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 가장자리를 노출시키도록 상기 제1 도전형 반도체층의 일부 영역 하부에 위치하며, 상기 제2 도전형 반도체층 및 활성층을 통해 상기 제1 도전형 반도체층을 노출시키는 제1 관통홀들 및 제2 관통홀들을 포함하는 메사;
    상기 제2 도전형 반도체층과 상기 지지기판 사이에 배치되되, 상기 제1 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 콘택부들 및 상기 제2 관통홀들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제2 콘택부들을 포함하는 제1 전극;
    상기 제1 전극과 상기 제2 도전형 반도체층 사이에 배치되어 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극; 및
    상기 제1 도전형 반도체층에 인접하여 상기 제2 전극에 접속하는 적어도 하나의 상부 전극 패드를 포함하고,
    상기 제1 관통홀들은 각각 활성층 및 제2 도전형 반도체층으로 둘러싸이며 상기 메사의 가장자리로 둘러싸인 영역 내에 배치되며,
    상기 제2 관통홀들은 각각 일부가 상기 활성층 및 제2 도전형 반도체층으로 둘러싸여 상기 메사의 가장자리를 따라 배치되고,
    상기 상부 절연층은 복수의 물질층들을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 도전형 반도체층은 거칠어진 표면을 갖고,
    상기 상부 절연층은 상기 제1 도전형 반도체층의 거칠어진 면을 덮는 제1층, 상기 제1층을 덮으며 상기 제1층보다 큰 굴절률을 갖는 제2층, 상기 제2층을 덮으며 상기 제2층보다 작은 굴절률을 갖는 제3층을 포함하는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 제1층 및 제3층은 SiO2를 포함하고, 상기 제2층은 Al2O3를 포함하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 제1층은 상기 제2층 및 제3층보다 두꺼운 발광 다이오드.
  5. 청구항 2에 있어서,
    상기 제1 도전형 반도체층은 Al을 함유하는 질화물 반도체층을 포함하는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 제1 도전형 반도체층은 거칠어진 표면을 갖고,
    상기 상부 절연층은 상기 제1 도전형 반도체층의 거칠어진 면을 덮는 Al2O3층 및 상기 Al2O3층을 덮는 SiO2층을 포함하는 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 지지기판은 직사각형 형상을 갖고,
    상기 상부 전극 패드는 상기 지지 기판의 일측 가장자리를 따라 상기 메사의 일측 가장자리와 상기 지지기판의 일측 가장자리 사이에 길게 배치된 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 제2 관통홀들 중 일부는 상기 상부 전극 패드와 상기 메사 사이에 배치된 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 지지기판은 직사각형 형상을 갖고,
    2개의 상부 전극 패드가 상기 지지 기판의 일측 가장자리를 따라 양쪽 모서리 근처에 배치된 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 메사의 일부 영역은 상기 2개의 상부 전극 패드들 사이에 위치하며,
    상기 제2 관통홀들 중 일부는 상기 2개의 상부 전극 패드들 사이에 위치하는 메사의 일부 영역에 형성된 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 제2 관통홀들은 상기 지지 기판의 4개의 가장자리들에 인접하도록 각각 배열된 발광 다이오드.
  12. 청구항 10에 있어서,
    거울면 대칭 구조를 갖는 발광 다이오드.
  13. 청구항 1에 있어서,
    상기 제1 전극을 상기 제1 도전형 반도체층으로부터 절연시키는 제1 절연층; 및
    상기 제1 전극과 제2 전극 사이에 개재된 제2 절연층을 더 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 제2 절연층 및 상기 제1 전극 사이에 위치하는 반사층을 더 포함하고,
    상기 반사층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  15. 청구항 13에 있어서,
    상기 제1 전극과 상기 지지기판 사이에 개재된 본딩 금속층; 및
    상기 본딩 금속층과 상기 제1 전극 사이에 개재되어 상기 제1 전극을 덮는 제1 전극 보호 금속층을 더 포함하는 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 제2 전극은 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층 및 상기 오믹 반사층을 보호하는 보호 금속층을 포함하는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 보호 금속층은 상기 제1 도전형 반도체층의 바깥측으로 연장하고,
    상기 상부 전극 패드는 상기 보호 금속층에 접속하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 상부 전극 패드는 상기 상부 절연층 및 상기 제1 절연층을 통해 상기 보호 금속층에 접속하는 발광 다이오드.
  19. 청구항 16에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 개재된 제2 절연층을 더 포함하되,
    상기 제2 절연층은 상기 보호 금속층의 측면을 덮는 발광 다이오드.
KR1020190064076A 2019-05-30 2019-05-30 수직형 발광 다이오드 KR20200137540A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020190064076A KR20200137540A (ko) 2019-05-30 2019-05-30 수직형 발광 다이오드
PCT/KR2019/017222 WO2020241993A1 (ko) 2019-05-30 2019-12-06 수직형 발광 다이오드
MX2021014631A MX2021014631A (es) 2019-05-30 2019-12-06 Diodo emisor de luz vertical.
BR112021024052A BR112021024052A2 (pt) 2019-05-30 2019-12-06 Diodo emissor de luz vertical
CA3142315A CA3142315A1 (en) 2019-05-30 2019-12-06 Vertical light-emitting diode
EP19930229.0A EP3979340A4 (en) 2019-05-30 2019-12-06 VERTICAL LIGHT EMITTING DIODE
CN201911376837.5A CN112018220A (zh) 2019-05-30 2019-12-27 垂直型发光二极管
US17/538,021 US20220149241A1 (en) 2019-05-30 2021-11-30 Vertical light-emitting diode
ZA2023/06453A ZA202306453B (en) 2019-05-30 2023-06-21 Vertical light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190064076A KR20200137540A (ko) 2019-05-30 2019-05-30 수직형 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20200137540A true KR20200137540A (ko) 2020-12-09

Family

ID=73506521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064076A KR20200137540A (ko) 2019-05-30 2019-05-30 수직형 발광 다이오드

Country Status (9)

Country Link
US (1) US20220149241A1 (ko)
EP (1) EP3979340A4 (ko)
KR (1) KR20200137540A (ko)
CN (1) CN112018220A (ko)
BR (1) BR112021024052A2 (ko)
CA (1) CA3142315A1 (ko)
MX (1) MX2021014631A (ko)
WO (1) WO2020241993A1 (ko)
ZA (1) ZA202306453B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376145A1 (en) * 2019-12-31 2022-11-24 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Micro light-emitting diode chip and manufacturing method therefor, and display device
US20240038936A1 (en) * 2021-10-14 2024-02-01 Huaian Aucksun Optoelectronics Technology Co., Ltd LED Chip and Preparation Method Therefor
CN114093996B (zh) * 2021-11-19 2024-06-21 淮安澳洋顺昌光电技术有限公司 半导体发光器件
CN114730817A (zh) * 2021-12-31 2022-07-08 厦门三安光电有限公司 一种发光二极管及其发光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
KR101793276B1 (ko) * 2010-09-24 2017-11-02 엘지이노텍 주식회사 발광 소자
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
US9236533B2 (en) * 2011-12-23 2016-01-12 Seoul Viosys Co., Ltd. Light emitting diode and method for manufacturing same
KR102212666B1 (ko) * 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
KR102554231B1 (ko) * 2016-06-16 2023-07-12 서울바이오시스 주식회사 전극 구조를 갖는 수직형 발광 다이오드 및 그것을 갖는 발광 다이오드 패키지
KR20180084652A (ko) * 2017-01-16 2018-07-25 서울바이오시스 주식회사 수직형 발광 다이오드
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
DE102017117414A1 (de) * 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Also Published As

Publication number Publication date
CN112018220A (zh) 2020-12-01
US20220149241A1 (en) 2022-05-12
WO2020241993A1 (ko) 2020-12-03
CA3142315A1 (en) 2020-12-03
EP3979340A1 (en) 2022-04-06
BR112021024052A2 (pt) 2022-01-11
MX2021014631A (es) 2022-01-27
ZA202306453B (en) 2023-10-25
EP3979340A4 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
CN111063780B (zh) 高可靠性发光二极管
US10749074B2 (en) Vertical type light emitting diode having groove disposed under the first conductivity type semiconductor layer
CN111120962B (zh) 具有多个发光单元的发光二极管
US20220149241A1 (en) Vertical light-emitting diode
CN109643746B (zh) 芯片级封装发光二极管
KR101761835B1 (ko) 고효율 발광 다이오드
KR20160046538A (ko) 발광 소자 및 그 제조 방법
KR20100036617A (ko) 발광 소자 및 그것을 제조하는 방법
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR102495483B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR102478524B1 (ko) 고효율 발광 다이오드
KR20170078562A (ko) 발광 소자
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
OA20478A (en) "Vertical light-emitting diode"
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
CN114388674B (zh) 高可靠性发光二极管
KR20230002178A (ko) 고효율 발광 다이오드
KR101791174B1 (ko) 발광 소자
KR20230026248A (ko) 발광소자
KR20170029378A (ko) 고효율의 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal