KR102478524B1 - 고효율 발광 다이오드 - Google Patents

고효율 발광 다이오드 Download PDF

Info

Publication number
KR102478524B1
KR102478524B1 KR1020150165706A KR20150165706A KR102478524B1 KR 102478524 B1 KR102478524 B1 KR 102478524B1 KR 1020150165706 A KR1020150165706 A KR 1020150165706A KR 20150165706 A KR20150165706 A KR 20150165706A KR 102478524 B1 KR102478524 B1 KR 102478524B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
type semiconductor
layer
insulating layer
Prior art date
Application number
KR1020150165706A
Other languages
English (en)
Other versions
KR20160081787A (ko
Inventor
오세희
강민우
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US14/985,162 priority Critical patent/US9847457B2/en
Publication of KR20160081787A publication Critical patent/KR20160081787A/ko
Priority to US15/838,264 priority patent/US10573785B2/en
Priority to US16/782,969 priority patent/US10784406B2/en
Priority to US17/024,167 priority patent/US10950755B2/en
Priority to KR1020220173754A priority patent/KR102647674B1/ko
Application granted granted Critical
Publication of KR102478524B1 publication Critical patent/KR102478524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명의 일 실시예에 따른 발광 다이오드는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 상에 배치된 제1 전극을 포함하되, 상기 제1 도전형 반도체층은, 상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및 상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며, 상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고, 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 클 수 있다.

Description

고효율 발광 다이오드{Highly efficient light-emitting diode}
본 발명은 고효율 발광 다이오드에 관한 것으로, 특히, 제1 전극과 제1 도전형 반도체층이 접하는 영역을 조절하여 순방향 전압을 낮출 수 있는 발광 다이오드에 관한 것이다.
발광 다이오드(LED)는 전기적 에너지를 광으로 변환하는 고체 상태 소자이며, 일반적으로 반대 도전형 불순물로 도핑된 반도체층들 사이에 개재된 하나 이상의 반도체 재료의 활성층을 포함한다. 바이어스가 이 도핑 층들을 가로질러 인가되는 경우, 전자와 정공이 활성층에 주입되고, 재결합하여 광이 발생한다.
발광 다이오드에서 광을 발생시키기 위해 순방향 전압(Vf)을 공급하게 되며, 발광 효율이 우수한 발광 다이오드는 통상 동일한 광량을 더 낮은 순방향 전압에서 방출시킬 수 있는 발광 다이오드를 말한다. 따라서, 발광 다이오드의 순방향 전압을 낮추기 위한 방법들이 시도되고 있다.
한편, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 절단되는 면에 노출된 절연층에 크랙(crack)이 발생하기 쉽다. 이러한 크랙(crack)은 발광 다이오드의 내부로 진행할 수 있다. 나아가, 크랙에 기인하여 절연층이 반도체층으로부터 분리되는 계면 박리가 발생할 수 있다. 이에 따라, 크랙이나 절연층과 반도체층의 계면을 따라, 습기 등의 오염물질이 발광 다이오드 내부로 침투하여 발광 다이오드가 오염될 수 있으며, 발광 다이오드 내의 층들의 박리력이 감소할 수 있어서, 발광 다이오드의 신뢰성이 저하되는 문제가 발생할 수 있다.
따라서, 절연층의 크랙 발생을 방지하여, 발광 다이오드의 신뢰성을 개선할 필요가 있다.
본 발명이 해결하고자 하는 과제는, 순방향 전압이 낮은 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 크랙에 의한 발광 다이오드의 손상을 방지하여, 신뢰성 및 발광 효율이 향상된 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 상에 배치된 제1 전극을 포함하되, 상기 제1 도전형 반도체층은, 상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및 상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며, 상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고, 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 클 수 있다. 제1 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적을 제2 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적에 비해 상대적으로 증가시킴으로써, 상기 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.
상기 제2 컨택 영역은 상기 제1 컨택 영역과 연결될 수 있다. 이를 통해, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.
상기 제2 컨택 영역의 장축 방향의 길이는 상기 발광 다이오드의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극과 제1 도전형 반도체층이 접하는 영역이 증가할 수 있으므로, 상기 제1 전극에서 상기 제1 도전형 반도체층으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.
상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛를 초과하며, 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛ 이하일 수 있다.
상기 제1 전극과 상기 메사 사이에 배치된 제1 절연층을 더 포함하되, 상기 제1 절연층은 상기 제1 컨택 영역 및 상기 제2 컨택 영역을 부분적으로 노출시킬 수 있다.
상기 제1 절연층은 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역보다 상기 메사에 인접하게 한정되어 배치될 수 있다. 이에 따라, 발광 면적을 줄이지 않고도 제1 전극과 제1 도전형 반도체층이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층의 외곽에 배치된 제1 절연층에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해 제1 전극 또는 후술할 제2 절연층의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극이 오염되는 것을 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.
상기 제1 전극은 상기 제1 절연층에 의해 노출된 제1 컨택 영역 및 상기 제2 컨택 영역에 접하되, 상기 제1 컨택 영역의 외곽을 노출시킬 수 있다.
상기 제1 도전형 반도체층 중 상기 제1 절연층의 하부에 배치되지 않는 부분의 두께는 상기 제1 절연층 하부에 배치된 부분의 두께보다 작을 수 있다. 상기 제1 도전형 반도체층 상면의 일부가 식각되어 제거되므로, 도전성 및 접착력을 저하시키는 불활성 입자 등을 제거할 수 있다.
상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께는 상기 제1 도전형 반도체층의 상면에 배치된 제1 절연층의 두께와 동일할 수 있다. 이에 따라, 메사 측면으로 외부 오염 물질이 침투되는 것이 방지될 수 있다.
상기 제1 전극 및 상기 제1 전극에 의해 노출된 상기 제2 컨택 영역을 덮는 제2 절연층을 더 포함할 수 있다.
상기 제1 전극은 복수개의 층으로 이루어진 복합층이며,
상기 제1 전극의 상면 중 상기 제2 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제1 전극과 상기 제2 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.
상기 제2 절연층은 상기 제1 전극을 노출시키는 개구부를 포함하며, 상기 제1 전극의 상면 중 상기 제2 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.
상기 제1 전극과 접하는 제1 패드를 더 포함하며, 상기 제1 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제1 패드와 제1 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.
상기 제2 도전형 반도체층 상에 배치되며 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 제1 절연층에 의해 상기 제1 전극으로부터 절연될 수 있다.
상기 제2 전극의 상면에 배치된 제1 절연층의 두께는 상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께보다 작을 수 있다.
상기 제2 전극은 복수개의 층으로 이루어진 복합층이며, 상기 제2 전극의 상면 중 상기 제1 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제2 전극과 상기 제1 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.
상기 제1 절연층은 상기 제2 전극을 노출시키는 개구부를 포함하며, 상기 제2 전극의 상면 중 상기 제1 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.
상기 제2 전극과 접하는 제2 패드를 더 포함하며, 상기 제2 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제2 패드와 제2 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.
상기 제1 도전형 반도체층 아래에 배치된 성장 기판을 더 포함할 수 있다.
상기 제2 절연층이 상기 제1 도전형 반도체층의 측면의 전 영역과 상기 성장 기판의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층이 보호될 수 있으며, 성장 기판과 제1 도전형 반도체층의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 개선될 수 있다.
상기 성장 기판은 상기 성장 기판의 적어도 일 측면에서 수평 방향으로 연장된 띠 현상을 가지는 적어도 하나의 개질 영역을 포함할 수 있다. 이에 따라, 활성층에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다.
상기 제2 절연층은 상기 제1 도전형 반도체층의 외곽으로부터 소정의 거리만큼 이격될 수 있다. 이에 따라, 개별 소자로 분리하는 공정에서 상기 제2 절연층의 손상이 최소화될 수 있다.
상기 메사는 상기 제1 도전형 반도체층의 일 측면을 향해 돌출된 복수개의 돌출부; 및 상기 일 측면과 반대 방향에 배치된 타 측면을 향해 돌출된 복수개의 돌출부를 포함할 수 있다. 이에 따라, 상기 제1 도전형 반도체층의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극과 제2 컨택 영역 상에 배치된 제1 전극 간의 전류 이동이 원활하게 이루어질 수 있다. 따라서, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.
본 발명의 실시예들에 따르면, 제1 전극에서 제1 도전형 반도체층으로 흐르는 전류가 효과적으로 분산될 수 있어서, 순방향 전압이 감소될 수 있다. 또한, 제1 절연층의 크랙에 의한 제1 전극의 오염이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 C-C'를 따라 취해진 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 4는 도 2의 일부분(I1)에 대한 확대도이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이다.
도 6은 도 5의 일부분(I2)에 대한 확대도이다.
도 7은 도 6의 일부분(I3)에 대한 확대도이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 11는 도 9의 발광 다이오드의 측면도이다.
도 12은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 13은 도 12의 A-B-B'-A'를 따라 취해진 단면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 15은 도 14의 A-A'를 따라 취해진 단면도이다.
도 16는 도 14의 B-B'를 따라 취해진 단면도이다.
도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드(200)를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 C-C'를 따라 취해진 단면도이며, 도 4는 도 2의 일부분(I)의 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(200)는 제1 도전형 반도체층(111), 활성층(112)과 제2 도전형 반도체층(113)을 포함하는 메사(M), 제1 절연층(130), 제1 전극(140), 및 제2 절연층(150)을 포함할 수 있으며, 나아가, 성장 기판(100) 및 제2 전극(120)을 포함할 수 있다.
성장 기판(100)은 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 질화알루미늄 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(100)은 패터닝된 사파이어 기판(PSS)일 수 있다. 성장 기판(100)의 측면은 경사면을 포함할 수 있으며, 이에 따라 활성층(112)에서 생성된 광의 추출이 개선될 수 있다.
제2 도전형 반도체층(113)은 제1 도전형 반도체층(111) 상에 배치될 수 있으며, 활성층(112)은 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(111)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(113)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(112)은 다중양자우물구조(MQM)를 포함할 수 있다. 발광 다이오드(200)에 순방향 바이어스가 가해지면 활성층(112)에서 전자와 정공이 결합하면서 빛을 방출하게 된다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 금속유기화학 기상증착(MOCVD) 또는 분자선에피택시(MBE) 등의 기술을 이용하여 성장 기판(100) 상에 성장될 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드(200)는 활성층(112) 및 제2 도전형 반도체층(113)을 포함하는 적어도 하나의 메사(M)를 포함할 수 있다. 도 1을 참조하면, 메사(M)는 복수개의 돌출부를 포함할 수 있으며, 복수개의 돌출부들 사이는 서로 이격될 수 있다. 이에 한정되는 것은 아니며, 발광 다이오드(200)는 서로 이격된 복수개의 메사(M)를 포함할 수도 있다. 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있으며, 경사진 메사(M)의 측면은 활성층(112)에서 생성된 발광 효율을 향상시킬 수 있다.
제1 도전형 반도체층(111)은 메사(M)를 통해 노출되는 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 포함할 수 있다. 메사(M)는 제1 도전형 반도체층(111) 상에 배치된 활성층(112) 및 제2 도전형 반도체층(113)을 제거하여 형성하기 때문에, 메사(M)를 제외한 부분은 제1 도전형 반도체층(111)의 노출된 상면인 컨택 영역이 된다. 후술할 제1 전극(140)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)과 접함으로써, 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 외곽을 따라 메사(M) 주위에 배치될 수 있으며, 구체적으로, 메사(M)와 발광 다이오드(200)의 측면 사이에서 제1 도전형 반도체층의 상면 외곽을 따라 배치될 수 있다. 제2 컨택 영역(R2)은 메사(M)에 의해 적어도 부분적으로 둘러싸일 수 있다. 예를 들어, 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 측면들과 인접하게 배치될 수 있고, 제2 컨택 영역(R2)은 메사(M)의 돌출부 사이에 배치되어, 메사(M)에 의해 부분적으로 둘러싸일 수 있다. 도시되진 않았지만, 메사가 복수인 경우, 제2 컨택 영역(R2)은 복수의 메사들 사이에 배치될 수 있다. 나아가, 제2 컨택 영역(R1)은 메사(M)에 의해 완전히 둘러싸일 수도 있다. 이를 통해, 발광 다이오드(200)의 외곽 및 중심부에서 전류가 이동할 수 있어서, 전류가 효과적으로 분산될 수 있다.
제2 컨택 영역(R2)의 장축 방향의 길이는 발광 다이오드(200)의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.
제1 컨택 영역(R1) 및 제2 컨택 영역(R2)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 제2 도전형 반도체층(113)과 활성층(112)를 식각함으로써 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)이 형성될 수 있다.
제2 전극(120)은 제2 도전형 반도체층(113) 상에 배치되며, 제2 도전형 반도체층(113)과 전기적으로 접속할 수 있다. 제2 전극(120)은 메사(M) 상에 형성되며, 메사(M)의 형상을 따라 동일한 형상을 가질 수 있다. 제2 전극(120)은 반사 금속층(121)을 포함하며, 나아가 장벽 금속층(122)을 포함할 수 있으며, 장벽 금속층(122)은 반사 금속층(121)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사 금속층(121)의 패턴을 형성하고, 그 위에 장벽 금속층(122)을 형성함으로써, 장벽 금속층(122)이 반사 금속층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층(121)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽 금속층(122)은 Ni, Cr, Ti, Pt, Au 또는 그 복합층으로 형성될 수 있으며, 구체적으로, 제2 도전형 반도체층(113) 상면에 순차적으로 Ni/Ag/[Ni/Ti]2/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제2 전극(120)의 상면의 적어도 일부는 300Å 두께의 Ti층을 포함할 수 있다. 제2 전극(120)의 상면 중 제1 절연층과 접하는 영역이 Ti층으로 이루어지는 경우, 후술할 제1 절연층(130)과 제2 전극(120)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 반사 금속층(121)의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 제2 전극(120)은 ITO(Indium tin oxide), ZnO(Zinc oxide) 등의 투명 도전성막을 포함할 수 있다. ITO는 광투과율이 높은 금속 산화물로 이루어져서, 제2 전극(120)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다. 제2 전극(120) 상에 전극 보호층(160)이 배치될 수 있으며, 도 1 및 도 2를 참조하여 상술한 것처럼, 전극 보호층(160)은 제1 전극(140)과 동일한 재료일 수 있으나, 이에 한정된 것은 아니다.
제1 절연층(130)은 제1 전극(140)과 메사(M) 사이에 배치될 수 있다. 제1 절연층(130)을 통해, 제1 전극(140)과 메사(M)가 절연될 수 있으며, 제1 전극(140)과 제2 전극(120)이 절연될 수 있다. 제1 절연층(130)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 부분적으로 노출시킬 수 있다. 구체적으로, 제1 절연층(130)은 개구부(130a)를 통해 제2 컨택 영역(R2)의 일부를 노출시킬 수 있으며, 제1 절연층(130)이 제1 도전형 반도체층(111)의 외곽과 메사(M) 사이에서 제1 컨택 영역(R1)의 일부 영역만을 덮어, 제1 컨택 영역(R1)의 적어도 일부가 노출될 수 있다. 도 1 및 도 2를 참조하면, 제1 절연층(130)이 제2 컨택 영역(R2) 상에서, 제2 컨택 영역(R2)의 외곽을 따라 배치될 수 있다. 동시에, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 메사(M)에 인접하게 한정되어 배치될 수 있다. 구체적으로, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 발광 다이오드(200) 내부에 한정되어 배치될 수 있다. 이 경우, 발광 면적을 줄이지 않고도 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드(200)들을 개별 발광 다이오드(200)들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층(111)의 외곽에 배치된 제1 절연층(130)에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해, 제1 전극(140) 또는 후술할 제2 절연층(150)의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극(140)이 오염되는 것을 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 높아질 수 있다. 제1 절연층(130)은 후술할 제2 전극(120)을 노출시키는 개구부(130b)를 가질 수 있다. 개구부(130b)를 통해 제2 전극(120)은 패드 또는 범프 등과 전기적으로 접속할 수 있다.
제1 절연층(130)은, 도 4에 도시된 바와 같이, 예비 절연층(131) 및 주(main) 절연층(132)을 포함할 수 있다.
예비 절연층(131)은 메사(m) 상면 상 및 제1 도전형 반도체층(111) 상에 형성되되, 제2 전극(120)이 형성되는 영역 및 제1 도전형 반도체층(111)이 노출된 영역의 적어도 일부를 덮도록 형성될 수 있다. 나아가, 예비 절연층(131)은 메사(M)의 측면을 더 덮을 수 있으며, 더 나아가, 메사(M)들의 상면을 부분적으로 덮을 수 있다. 예비 절연층(131)은 제2 전극(120)과 접촉할 수도 있으며, 이격될 수도 있다. 예비 절연층(131)이 이격되는 경우, 예비 절연층(131)과 제2 전극(120)의 사이에는 제2 도전형 반도체층(113)이 부분적으로 노출된다. 예비 절연층(131)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 예비 절연층(131)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
한편, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수도 있고, 제2 전극(120)의 형성 후에 형성될 수도 있으며, 또한 제2 전극(120)의 형성 중에 형성될 수도 있다. 예컨대, 제2 전극(120)이 도전성 산화물층 및 상기 도전성 산화물층 상에 배치된 금속을 포함하는 반사층을 포함하는 경우, 제2 도전형 반도체층(225) 상에 도전성 산화물층을 형성하고, 반사층을 형성하기 전에 예비 절연층(131)을 형성할 수 있다. 이때, 상기 도전성 산화물층은 제2 도전형 반도체층(225)과 오믹 컨택하며, 예비 절연층(131)은 400 내지 2000Å의 두께로 형성될 수 있다. 또 다른 실시예에서, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수 있으며, 이 경우, 제2 전극(120)은 제2 도전형 반도체층(113)과 오믹 컨택을 형성하며, 금속 물질로 형성된 반사층을 포함할 수 있다. 이러한 실시예들에서, 금속 물질을 포함하는 반사층의 형성 전에 예비 절연층(131)을 형성함으로써, 상기 반사층과 발광 구조체(220) 상호 간의 물질 확산에 의해 상기 반사층의 광 반사율 감소 및 저항 증가를 방지할 수 있다. 또한, 금속 물질을 포함하는 반사층의 형성 과정에서, 제2 전극(120)이 형성되지 않는 다른 부분에 금속 물질이 잔류하여 발생할 수 있는 전기적 쇼트 등의 문제를 방지할 수 있다.
주 절연층(132)은 예비 절연층(131)을 덮도록 배치될 수 있다. 주 절연층(132)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 주 절연층(132)은 제1 도전형 반도체층(111), 메사(M) 및 제2 전극(120)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다. 주 절연층(132)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 주 절연층(132)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 또한, 주 절연층(132)은 예비 절연층(131)에 비해 두꺼운 두께를 가질 수 있으며, 예를 들어, 1000 내지 18000Å 일 수 있다.
상술한 바와 같이, 제1 절연층(130)은 식각 공정에 의해 도 1 내지 도 4의 형태로 형성될 수 있다. 이 때, 상기 식각 공정 시, 제2 전극(120)의 상면의 일부가 제거되어, 제2 전극(120)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제1 절연층(130)의 개구부(130b)에 의해 노출된 제2 전극(120)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제2 전극(120)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제2 전극(120)의 상면 중 제1 절연층(130)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제2 전극(120)과 제1 절연층(130)의 접착력이 우수할 수 있다. 이와 동시에, 외부 전류가 인가되는 제2 전극(120)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.
제1 절연층(130)이 식각 공정에 의해 도 1 내지 도 4의 형태로 형성된 이후, 노출된 제1 도전형 반도체층(111)의 상면이 추가로 식각될 수 있다. 구체적으로, 주 절연층(132) 형성 이후, 제1 컨택 영역(L1) 및 제2 컨택 영역(L2) 중 제1 절연층(130)에 의해 덮히지 않은 영역에 대해 식각 공정이 이루어질 수 있다. 이에 따라, 제1 도전형 반도체층(111) 중 제1 절연층(130) 하부에 배치되지 않는 부분의 두께는 제1 절연층(130) 하부에 배치된 부분의 두께보다 작을 수 있다. 또한, 제1 절연층(130)의 식각 공정에 사용된 CF4 등의 불활성 가스에서 유래된 입자 중 노출된 제1 도전형 반도체층(111) 상에 잔류하는 입자가 제거될 수 있다. 따라서, 제1 전극(140)과 제1 도전형 반도체층(111)의 접착력이 개선될 수 있으며, 제1 전극(140)과 제1 도전형 반도체층(111) 간의 접속 저항이 줄어들 수 있다.
도 4를 참조하면, 예비 절연층(131)이 제2 전극(120) 상에 배치되지 않으며, 제2 도전형 반도체층(113)의 상면에서부터 연장되어 제1 도전형 반도체층(111) 상면의 일부를 덮기 때문에, 제2 전극(120) 상면에 배치된 제1 절연층(130)의 두께(130T1)는 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)보다 작을 수 있다. 또한, 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)는 제1 도전형 반도체층(111) 의 상면에 배치된 제1 절연층(130)의 두께(130T3)와 동일할 수 있다. 따라서, 제1 절연층(130)은 그 두께가 줄어들지 않으면서 메사(M)의 측면을 덮을 수 있으므로, 메사(M) 측면 상의 제1 절연층(130)의 손상이 줄어들며, 이로 인한 외부 오염 물질의 침입이 방지될 수 있다.
제1 전극(140)은 제1 절연층(130) 상에 배치될 수 있다. 구체적으로, 제1 전극(140)은 제1 절연층(130)의 대부분 영역을 덮을 수 있다. 제1 전극(140)은 제1 컨택 영역(R1)의 적어도 일부 및 제2 컨택 영역(R2)의 적어도 일부와 접할 수 있다. 이를 통해 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 전극(140)은 제1 컨택 영역의 외곽을 노출시킬 수 있다. 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 메사(M)에 인접하게 배치될 수 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 발광 다이오드(200) 내부에 배치될 수 있다. 이 경우, 제1 전극(140)이 발광 다이오드(200)의 측면으로 노출되지 않기 때문에, 제1 전극(140)이 외부의 습기 등의 오염물질로부터 효과적으로 보호될 수 있다. 또한, 제1 전극(140)은 제2 컨택 영역(R2)의 일부와 접할 수 있고, 접하는 면은 선형일 수 있다.
제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역의 선폭인 제1 선폭(L1)은 제2 컨택 영역(R2)과 제1 전극(140)이 접하는 영역의 선폭인 제2 선폭(L2)보다 클 수 있다. 이를 통해, 제1 컨택 영역(R1)을 통해 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적이 상대적으로 증가되며, 발광 다이오드(200)의 순방향 전압이 감소될 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다. 구체적으로, 제1 선폭(L1)은 10㎛를 초과할 수 있고, 제2 선폭(L2)은 10㎛ 이하일 수 있다. 예를 들어, 제1 선폭(L1)은 11㎛이고, 제2 선폭(L2)은 10㎛일 수 있다.
제1 전극(140)은 도시된 것처럼, 개구부(130b)를 통해 후술할 제2 전극(120) 상에도 배치될 수 있으며, 이는 상술한 전극 보호층(160)의 일 예에 해당한다. 동시에 제1 컨택 영역(R1)과 제2 컨택 영역(R2)에 접하는 제1 전극(140)은 후술할 제2 절연층(150)에 의해 후술할 제2 전극(120) 상에 배치된 전극 보호층(160)과 전기적으로 절연될 수 있다. 이 경우, 전기적 접속을 위해 AuSn 등으로 구성된 솔더를 사용할 시, 제1 전극(140)은 솔더 물질이 제2 전극(120)으로 확산되는 것이 방지될 수 있으며, 제1 전극(140)과 제2 전극(120) 간의 단차를 줄여, 발광 다이오드(200)가 인쇄회로기판 등 회로부재에 더 안정적으로 부착될 수 있다.
제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 전극(140)은 예컨대, Cr/Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있으며, 구체적으로, 제1 도전형 반도체층(111) 에서부터 순차적으로 Cr/Al/[Ti/Ni]2/Ti/Ni/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제1 전극(140)의 상면은 100Å 두께의 Ti층을 포함할 수 있다.. 제1 전극(140)의 상면이 Ti층으로 이루어지는 경우, 후술할 제2 절연층(150)과 제1 전극(140)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 제1 전극(140)은 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다.
제2 절연층(150)은 제1 컨택 영역(R1)의 일부와 접할 수 있다. 구체적으로, 제1 전극(140)에 의해 노출된 제1 컨택 영역(R1)를 덮을 수 있다. 또한, 제2 절연층(150)은 제1 전극(140)의 적어도 일부를 덮을 수 있다. 제2 절연층(150)은 제1 전극(140)을 노출시키는 개구부(150a) 및 후술할 제2 전극(120)을 노출시키는 개구부(150b)를 가질 수 있다. 발광 다이오드(200)가 전극 보호층(160)을 포함하는 경우, 제2 절연층(150)은 제1 전극(140) 및 전극 보호층(160) 사이에 배치될 수 있다. 이에 따라, 제1 전극(140)과 전극 보호층(160)의 절연이 더욱 확보될 수 있다. 제2 절연층(150)은 제1 전극(140) 상에 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 증착 및 패터닝하여 형성할 수 있다.
제2 절연층(150)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 제2 절연층(150)은 제1 도전형 반도체층(111), 제1 전극(140)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 1 내지 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다.
상기 제2 절연층(150)의 패터닝 공정 시, 제1 전극(140)의 상면의 일부가 제거되어, 제1 전극(140)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제2 절연층(150)의 개구부(150a, 150b)에 의해 노출된 제1 전극(140)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제1 전극(140)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제1 전극(140)의 상면 중 제2 절연층(150)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제1 전극(140)과 제2 절연층(150)의 접착력이 우수할 수 있다. 이와 동시에, 솔더 등에 의해 외부 전극과 연결되는 제1 전극(140)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.제2 절연층(150)은 제1 도전형 반도체층(111)의 측면의 전 영역과 성장 기판(100)의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층(111)이 보호될 수 있으며, 성장 기판(100)과 제1 도전형 반도체층(111)의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 개선될 수 있다.
제2 절연층(150)은 성장 기판(100)의 경사면의 적어도 일부를 덮을 수 있다. 이를 통해, 제2 절연층(150)이 상기 성장 기판(100)에 효과적으로 부착될 수 있어 박리력이 높아지고, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 경사면은 웨이퍼를 개별 발광 다이오드(200)로 나누는 다이싱 공정에서 레이저가 성장 기판을 파고드는 과정에서 형성될 수 있다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이며, 도 6은 도 5의 일부분(I2)에 대한 확대도이고, 도 7은 도 6의 일부분(I3)에 대한 확대도이며, 도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.
도 5에 도시된 바와 같이, 복수개의 발광 다이오드(200)는 회로 부재(300) 상에 실장될 수 있으며, 나아가, 하나의 모듈로 사용될 수 있다. 회로 부재(300)는 인쇄회로기판(PCB)일 수 있으나, 이에 한정되는 것은 아니다. 회로 부재(300)는 , 도시된 바와 같이, 베이스(310) 및 배선(321, 322)를 포함할 수 있으며, 그 형태는 도 5에 반드시 한정되는 것은 아니다.
도 6을 참조하면, 발광 다이오드(200)는 패드(170, 180)를 통해 회로 부재 상에 실장될 수 있으며, 구체적으로, 패드(170, 180)가 발광 다이오드(200)과 회로 부재의 배선(321, 322) 사이에 배치될 수 있다. 패드(170, 180)는 솔더 또는 유테틱 메탈(Eutectic Metal)일 수 있으나, 이에 한정되는 것은 아니다. 구체적으로, 유테틱 메탈로 AuSn이 사용될 수도 있다.
도 7을 추가로 참조하면, 패드(170, 180)는 각각 제1 전극(140) 및 제2 전극(120)과 접할 수 있으며, 제2 전극(120) 상에 전극 보호층(160)이 배치되는 경우, 각각 제1 전극(140) 및 전극 보호층(160)과 접할 수 있다. 이 때, 상술한 제1 절연층(130) 및 제2 절연층(150) 형성 시의 식각 공정에 의해, 제1 전극(140)과 제2 전극(120) 중 노출된 Ti층(140a)이 제거되었으므로, 패드(170, 180)은 각각 상기 Ti층(140a) 제거된 제1 전극(140) 및 제2 전극(120)과 접할 수 있다. 구체적으로, 제1 전극(140) 및 제2 전극(120)에 있어서, Ti층(140a)이 제거되므로 Au층(140b)이 노출될 수 있으며, 노출된 Au층(140b)과 패드(170, 180)이 접할 수 있다. 또한, 전극 보호층(160)이 제2 전극(120) 상에 배치되며, 전극 보호층(160)이 제1 전극(140)과 동일한 물질인 경우, 전극 보호층(160)의 Ti층도 제거될 수 있어서, 노출된 Au층과 패드(180)가 접할 수 있다.
도 8을 참조하면, 패드(170, 180)로 유테틱 메탈을 사용할 수 있다. 이 경우, 패드(170, 180)가 Au를 포함하는 물질, 예를 들어 AuSn일 수 있다. 이에 따라, 패드(170, 180)의 Au성분과 제1 전극(140) 및 제2 전극(120), 또는 제1 전극(140) 및 전극 보호층(160)의 Au층이 접할 수 있으므로, 발광 다이오드(200)와 패드(170, 180)의 접착력이 높아질 수 있다. 이에 따라, 발광 다이오드(200)가 실장된 회로 부재의 신뢰성이 개선될 수 있다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(201)를 설명하기 위한 평면도이며, 도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이며, 도 11는 도 9의 발광 다이오드(201)의 측면도이다. 도 9의 발광 다이오드(201)은 도 1 내지 도 4를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치되며, 성장 기판(100)이 적어도 하나의 개질 영역(100R)을 포함하는 점에서 차이가 있다.
구체적으로, 성장 기판(100)은, 성장 기판(100)의 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(100R)을 포함할 수 있다. 개질 영역(100R)은 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서 형성될 수 있다. 예를 들어, 내부 가공 방법을 이용하여 성장 기판(100)을 내부 가공함으로써 개질 영역(100R)이 형성될 수 있다. 상기 내부 가공 레이저를 통해 성장 기판(100)의 내부에 스크라이빙면을 형성할 수 있다. 이때, 개질 영역(100R)으로부터 성장 기판(100)의 하부면까지의 거리는, 개질 영역(100R)으로부터 성장 기판(100)의 상부면까지의 거리보다 작을 수 있다. 발광 다이오드(201)의 측면으로 방사되는 광을 고려할 때, 성장 기판(100)의 아래쪽으로 치우쳐서 레이저 가공을 하여 상기 개질 영역(100R)이 상대적으로 하부로 치우쳐 형성되게 함으로써, 활성층(112)에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다. 또한, 개질 영역(100R)이 제1 도전형 반도체층(111)에 가깝게 형성되면, 레이저 가공 공정 중에 질화물계 반도체가 손상되어 전기적 특성에 문제가 발생할 수 있다. 따라서 개질 영역(100R)을 성장 기판(100)의 아래쪽에 치우쳐 배치되도록 형성함으로써, 질화물계 반도체의 손상에 따른 발광 다이오드(201)의 신뢰성 저하 및 발광 효율 저하을 방지할 수 있다.
제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치될 수 있다. 구체적으로, 제2 절연층(150)은 제1 도전형 반도체층(111)의 측면 상 및 성장 기판(100)의 측면 상에 배치되지 않을 수 있으며, 제1 도전형 반도체층(111)의 외곽으로부터 소정의 거리를 두고 이격되어 배치될 수 있다. 이에 따라, 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서, 분리가 이루어지는 개별 발광 다이오드의 경계면에 인가되는 응력에 의해 제1 절연층(150)이 손상되는 것이 방지될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드(202)를 설명하기 위한 평면도이고, 도 11는 도 10의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 3 및 도 4의 발광 다이오드(202)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역이 제1 도전형 반도체층 상면의 전 외곽을 따라 배치되고 있는 점에서 차이가 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 도전형 반도체층(111)의 네 측면과 모두 인접하도록 배치될 수 있으며, 메사(M)를 완전히 둘러쌀 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.
도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(203)를 설명하기 위한 평면도이며, 도 15은 도 14의 A-A'를 따라 취해진 단면도이며, 도 16는 도 14의 B-B'를 따라 취해진 단면도이다.
도 14 내지 도 16의 발광 다이오드(203)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 메사(M)의 형태에서 차이가 있다.
구체적으로, 도 1 및 도 2를 통해 설명한 발광 다이오드(200)의 메사(M)는 발광 다이오드(200)의 일 측면을 향하여 돌출된 복수개의 돌출부를 포함하는 것을 일 예로 들고 있다. 이에 반해, 도 14 내지 도 16의 발광 다이오드(203)는 제1 도전형 반도체층(111)의 일 측면을 향하여 돌출된 복수개의 돌출부 뿐만 아니라, 상기 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들을 추가로 포함할 수 있다.
이에 따라, 메사(M)에 의해 부분적으로 둘러쌓인 제2 컨택 영역(R2)이 늘어날 수 있다. 즉, 상기 제1 도전형 반도체층(111)의 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들 사이에 배치된 제2 컨택 영역(R2)이 더 확보될 수 있다. 이를 통해, 상기 제1 도전형 반도체층(111)의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극(120)과 제2 컨택 영역(R2) 상에 배치된 제1 전극(140) 간의 전류 이동이 원활하게 이루어질 수 있다. 이에 따라, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.
도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 17을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 다이오드 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 다이오드 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 다이오드 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 다이오드 모듈(1020)을 수용 및 지지하여, 발광 다이오드 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 다이오드 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 다이오드 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 다이오드 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 다이오드(1021)를 포함한다. 발광 다이오드 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 다이오드(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 다이오드(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 다이오드(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 다이오드(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광 다이오드(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광 다이오드(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.
발광 다이오드(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. 발광 다이오드(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 다이오드(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 다이오드(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 다이오드(2160) 상에 위치한다. 발광 다이오드(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 19는 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 다이오드(3110)를 포함한다. 기판(3220)은 발광 다이오드(3110)를 지지하고 발광 다이오드(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 다이오드(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 다이오드(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 20을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 다이오드(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 다이오드(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 다이오드(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 다이오드(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 다이오드(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 다이오드(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 다이오드(4010)로부터 이격되어 배치될 수 있고, 발광 다이오드(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 다이오드(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 다이오드(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.

Claims (23)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사;
    상기 제1 도전형 반도체층 상에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극을 포함하되,
    상기 제1 도전형 반도체층은,
    상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및
    상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며,
    상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고,
    상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 10㎛를 초과하고,
    상기 메사 상에 배치된 제1 절연층을 더 포함하고,
    상기 제1 도전형 반도체층 중 상기 제1 절연층의 하부에 배치되지 않는 부분의 두께는 상기 제1 절연층 하부에 배치된 부분의 두께보다 작은 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제2 컨택 영역은 상기 제1 컨택 영역과 연결된 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 제2 컨택 영역의 장축 방향의 길이는 상기 제1 도전형 반도체층의 상면의 일 변 길이의 0.5배 이상인 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛ 이하인 발광 다이오드.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 제1 절연층은 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역보다 상기 메사에 인접하게 한정되어 배치된 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제1 전극은 상기 제1 컨택 영역 및 상기 제2 컨택 영역에 접하되, 상기 제1 컨택 영역의 외곽을 노출시키는 발광 다이오드.
  8. 삭제
  9. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사;
    상기 제1 도전형 반도체층 상에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극을 포함하되,
    상기 제1 도전형 반도체층은,
    상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및
    상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며,
    상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고,
    상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 크며,
    상기 제1 도전형 반도체층 및 상기 메사 상에 배치된 제1 절연층을 더 포함하되,
    상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께는 상기 제1 도전형 반도체층의 상면에 배치된 제1 절연층의 두께와 동일한 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 제1 전극 및 상기 제1 전극에 의해 노출된 상기 제1 컨택 영역을 덮는 제2 절연층을 더 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 제1 전극은 복수개의 층으로 이루어진 복합층이며,
    상기 제1 전극의 상면 중 상기 제2 절연층과 접하는 영역은 Ti층인 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제2 절연층은 상기 제1 전극을 노출시키는 개구부를 포함하며,
    상기 제1 전극의 상면 중 상기 제2 절연층의 개구부에 의해 노출된 영역은 Au층인 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 제1 전극과 접하는 제1 패드를 더 포함하며,
    상기 제1 패드는 상기 노출된 Au층과 접하는 발광 다이오드.
  14. 청구항 1에 있어서,
    상기 제2 도전형 반도체층 상에 배치되며 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 제1 절연층에 의해 상기 제1 전극으로부터 절연된 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 제2 전극의 상면에 배치된 제1 절연층의 두께는 상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께보다 작은 발광 다이오드.
  16. 청구항 14에 있어서,
    상기 제2 전극은 복수개의 층으로 이루어진 복합층이며,
    상기 제2 전극의 상면 중 상기 제1 절연층과 접하는 영역은 Ti층인 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 제1 절연층은 상기 제2 전극을 노출시키는 개구부를 포함하며,
    상기 제2 전극의 상면 중 상기 제1 절연층의 개구부에 의해 노출된 영역은 Au층인 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 제2 전극과 접하는 제2 패드를 더 포함하며,
    상기 제2 패드는 상기 노출된 Au층과 접하는 발광 다이오드.
  19. 청구항 10에 있어서,
    상기 제1 도전형 반도체층 아래에 배치되는 성장 기판을 더 포함하는 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 제2 절연층이 상기 제1 도전형 반도체층의 측면의 전 영역과 상기 성장 기판의 측면의 일부를 덮는 발광 다이오드.
  21. 청구항 19에 있어서,
    상기 성장 기판은 상기 성장 기판의 적어도 일 측면에서 수평 방향으로 연장된 띠 현상을 가지는 적어도 하나의 개질 영역을 포함하는 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 제2 절연층은 상기 제1 도전형 반도체층의 외곽으로부터 소정의 거리만큼 이격된 발광 다이오드.
  23. 청구항 1에 있어서,
    상기 메사는 상기 제1 도전형 반도체층의 일 측면을 향해 돌출된 복수개의 돌출부; 및
    상기 일 측면과 반대 방향에 배치되는 타 측면을 향해 돌출된 복수개의 돌출부를 포함하는 발광 다이오드.
KR1020150165706A 2013-07-29 2015-11-25 고효율 발광 다이오드 KR102478524B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/985,162 US9847457B2 (en) 2013-07-29 2015-12-30 Light emitting diode, method of fabricating the same and LED module having the same
US15/838,264 US10573785B2 (en) 2013-07-29 2017-12-11 Light emitting diode, method of fabricating the same and LED module having the same
US16/782,969 US10784406B2 (en) 2013-07-29 2020-02-05 Light emitting diode, method of fabricating the same and led module having the same
US17/024,167 US10950755B2 (en) 2013-07-29 2020-09-17 Light emitting diode, method of fabricating the same and LED module having the same
KR1020220173754A KR102647674B1 (ko) 2014-12-31 2022-12-13 고효율 발광 다이오드

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140195162 2014-12-31
KR1020140195162 2014-12-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220173754A Division KR102647674B1 (ko) 2014-12-31 2022-12-13 고효율 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20160081787A KR20160081787A (ko) 2016-07-08
KR102478524B1 true KR102478524B1 (ko) 2022-12-19

Family

ID=56503958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165706A KR102478524B1 (ko) 2013-07-29 2015-11-25 고효율 발광 다이오드

Country Status (1)

Country Link
KR (1) KR102478524B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139770A1 (ko) * 2017-01-26 2018-08-02 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
WO2018164371A1 (ko) 2017-03-08 2018-09-13 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR102331570B1 (ko) * 2017-03-08 2021-11-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 반도체 소자 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090098676A1 (en) 2007-10-12 2009-04-16 Eudyna Devices Inc. Method of manufacturing light emitting diode
US20090283787A1 (en) 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP2010504640A (ja) 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド 電流分散のための電極延長部を有する発光ダイオード
KR101014102B1 (ko) 2010-04-06 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101729268B1 (ko) * 2010-11-25 2017-04-21 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101691589B1 (ko) * 2011-09-16 2017-01-02 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504640A (ja) 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド 電流分散のための電極延長部を有する発光ダイオード
US20090098676A1 (en) 2007-10-12 2009-04-16 Eudyna Devices Inc. Method of manufacturing light emitting diode
US20090283787A1 (en) 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101014102B1 (ko) 2010-04-06 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20160081787A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
US10950755B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
TWI791462B (zh) 半導體發光元件
CN110073505B (zh) 高可靠性发光二极管
CN110036483B (zh) 具有多个发光单元的发光二极管
KR101761835B1 (ko) 고효율 발광 다이오드
US20220149241A1 (en) Vertical light-emitting diode
KR102478524B1 (ko) 고효율 발광 다이오드
KR102647674B1 (ko) 고효율 발광 다이오드
KR20170009359A (ko) 발광 소자 및 그것을 제조하는 방법
KR20170027490A (ko) 발광 소자 및 그것을 제조하는 방법
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102457684B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102440223B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20170009750A (ko) 발광 다이오드 패키지 제조 방법
OA20478A (en) "Vertical light-emitting diode"

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant