KR20100036617A - 발광 소자 및 그것을 제조하는 방법 - Google Patents

발광 소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20100036617A
KR20100036617A KR1020080095926A KR20080095926A KR20100036617A KR 20100036617 A KR20100036617 A KR 20100036617A KR 1020080095926 A KR1020080095926 A KR 1020080095926A KR 20080095926 A KR20080095926 A KR 20080095926A KR 20100036617 A KR20100036617 A KR 20100036617A
Authority
KR
South Korea
Prior art keywords
light emitting
layers
layer
metal
semiconductor layer
Prior art date
Application number
KR1020080095926A
Other languages
English (en)
Other versions
KR101017394B1 (ko
Inventor
서원철
이준희
유종균
김창연
신진철
김화목
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020080095926A priority Critical patent/KR101017394B1/ko
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to JP2009224120A priority patent/JP5123269B2/ja
Priority to US12/570,456 priority patent/US8288781B2/en
Publication of KR20100036617A publication Critical patent/KR20100036617A/ko
Application granted granted Critical
Publication of KR101017394B1 publication Critical patent/KR101017394B1/ko
Priority to US13/073,794 priority patent/US8648369B2/en
Priority to US13/237,778 priority patent/US9059015B2/en
Priority to JP2012235992A priority patent/JP5719336B2/ja
Priority to US14/138,917 priority patent/US9431377B2/en
Priority to US14/229,773 priority patent/US9337175B2/en
Priority to US15/226,412 priority patent/US20160343922A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

발광 소자 및 그것을 제조하는 방법이 개시된다. 이 발광 소자는 기판을 포함한다. 복수개의 발광셀들이 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함한다. 한편, 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속이 기판과 발광셀들 사이에 위치하며, 활성층들 및 제1 도전형의 상부 반도체층들로부터 절연된다. 또한, 반사 금속층들이 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 제2 도전형의 하부 반도체층들 사이에 개재된다. 한편, 제1 전극 패드가 발광셀들의 광방출면들로부터 이격되어 배치되고, 상부 반도체층들에 전기적으로 연결된다. 또한, 제2 전극 패드는 발광셀들과 이격되고 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된다. 이에 따라, 발광효율이 개선된다.
발광 소자, 발광 다이오드, 발광셀, 희생 기판, 레이저 리프트 오프(LLO)

Description

발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화갈륨알루미늄(AlGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(GaInN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체는 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다.
사파이어 기판을 사용할 경우, 사파이어 기판이 절연성이므로, 전극 패드들이 모두 기판 상부에 위치하는 수평형 구조의 발광 소자가 제조되며, P형 질화갈륨층이 상측에 위치한다. P형 질화갈륨층은 에피 성장의 한계로 저항이 커서 상대적으로 얇게 형성되며, P형 질화갈륨층 상에 일반적으로 전류확산을 위한 투명 전극 및 패드가 형성된다. 또한, 대면적 발광 소자의 경우, 넓은 면적에 걸쳐 전류를 확산시키기 위해 P형 질화갈륨층 및/또는 N형 질화갈륨층 상에 패드들로부터 연장되는 가지선들이 형성된다. 한편, 사파이어 기판의 바닥면에는 발광소자의 하부로 향하는 광을 반사시키기 위해 일반적으로 반사 금속층이 형성된다.
그러나 종래의 발광소자에 채택되는 투명 전극 및 패드, 나아가 패드로부터 연장되는 가지선들이 광방출면 상에 형성됨에 따라, 이들이 활성층에서 방출된 광을 흡수하여 발광 효율을 감소시킨다. 더욱이, 상기 반사 금속층은 상기 활성층으로부터 상당히 떨어져 있고, 따라서 광이 반사 금속층에서 반사되어 외부로 방출될 때 까지 상당량 손실될 수 있다.
한편, 광추출 효율을 향상시키기 위해 광방출면을 거칠게 형성하는 기술이 연구되고 있으나, P형 질화갈륨층의 높은 저항 때문에 P형 질화갈륨층을 두껍게 형성할 수 없어 광방출면을 거칠게 형성하는 것에 한계가 있다.
본 발명이 해결하고자 하는 과제는 광방출면 상에 형성되는 투명전극 및 패드를 제거하여 개선된 발광 효율을 갖는 발광 소자 및 그것을 제조하는 방법을 제 공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 광의 반사 경로를 감소시켜 광 손실을 방지할 수 있는 발광 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 대면적용으로 적합한 발광 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 광방출면측의 질화물 반도체층이 기판 측의 질화물 반도체층에 비해 상대적으로 두꺼운 발광소자 및 그것을 제조하는 방법을 제공하는 것이다.
상기 과제들을 해결하기 위해 본 발명은 발광 소자 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 태양에 따른 발광 소자는 기판; 상기 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 상기 기판과 상기 발광셀들 사이에 위치하고, 상기 활성층들 및 상기 제1 도전형의 상부 반도체층들로부터 절연되며, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속; 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 제2 도전형의 하부 반도체층들 사이에 개재된 반사 금속층들; 상기 발광셀들의 광방출면들로부터 이격되어 배치되고, 상기 상부 반도체층들에 전기적으로 연결된 제1 전극 패드; 및 상기 발광셀들과 이격되고 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 제2 전극 패드를 포함한다. 한편, 상기 제1 도전형의 상부 반도체층들 각각은 상기 발광셀 영역으로부터 연장된 연장부를 갖는다.
여기서 상기 "광방출면"은 구동시 각 발광셀의 활성층에서 발생된 광이 방출되는 상부 반도체층의 상부면으로, 특히 각 발광셀에서 활성층 영역 상부에 한정된 상부 반도체층의 상부면을 의미한다. 상기 제1 및 제2 전극 패드들은 모두 광방출면으로부터 이격되어 있다. 나아가, 종래 전류 확산을 위해 채택되어온 투명 전극 또는 전극 패드들에서 연장된 가지선들 또한 광방출면 상에서 배제된다. 이에 따라, 전극 패드들, 투명 전극 또는 가지선들에 의한 광 손실을 제거할 수 있어 광 효율이 개선된다.
한편, 상기 복수개의 "발광셀들"은 상기 기판을 공유하며, 따라서 본 발명의 발광 소자는 하나의 기판 상에 하나의 발광 영역을 갖는 발광 다이오드 칩과 구별된다. 본 발명의 발광소자는 복수개의 발광셀들을 갖는 하나의 단일칩에 대응한다. 복수개의 발광셀들을 채택하기 때문에, 각 발광셀에 균일한 전류를 공급하여 각 발광셀의 광 효율을 개선하여 발광소자 전체의 발광효율을 개선할 수 있다. 이러한 구조는 특히 전류 확산이 어려운 대면적 발광 소자의 광 효율 개선에 적합하다. 또한, 상기 반사 금속층들이 상기 하부 반도체층들과 상기 연결 금속 사이에 개재됨에 따라, 기판 측으로 진행하는 광의 경로를 감소시킬 수 있다.
상기 제1 및 제2 전극 패드들은 다양한 방식으로 상기 상부 반도체층들 및 상기 하부 반도체층들에 전기적으로 연결될 수 있다. 예컨대, 상기 제2 전극 패드는 상기 연결 금속 상에 직접 형성되어 상기 연결 금속을 통해 상기 하부 반도체층들에 전기적으로 연결될 수 있다. 또한, 상기 제1 도전형 상부 반도체층들이 서로 연결되고, 상기 제1 전극 패드는 상기 상부 반도체층들로부터 발광셀들의 외측으로 연장된 연장부의 가장자리에 위치하여 상기 상부 반도체층들에 전기적으로 연결될 수 있다.
바람직하게, 상기 발광 소자는 상기 기판 상부에 위치하고 상기 발광셀들로부터 이격된 제1 도전형 반도체의 제1 및 제2 분리된 층들을 더 포함할 수 있으며, 상기 제1 및 제2 전극 패드들은 각각 상기 제1 및 제2 분리된 층들 상에 위치할 수 있다. 이때, 상기 제2 전극 패드는 상기 제2 분리된 층을 통해 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된다.
상기 제1 및 제2 분리된 층들은 상기 제1 도전형의 상부 반도체층들로부터 분리되어 있는 층들을 의미한다. 상기 제1 및 제2 분리된 층들은 상기 상부 반도체층들과 함께 동일 공정에 의해 형성된 후, 상기 상부 반도체층들로부터 분리되어 형성될 수 있다. 이 경우, 상기 제1 및 제2 분리된 층들은 상기 상부 반도체층들과 동일한 재질이며, 또한 상기 기판 상부에 상기 상부 반도체층들과 거의 동일한 레벨에 위치한다.
한편, 상기 발광 소자는 상기 제1 분리된 층의 하부면과 상기 발광셀들 중 하나의 상부 반도체층의 하부면을 전기적으로 연결하는 연결 금속을 더 포함할 수 있다. 상기 제1 전극 패드는 이 연결 금속을 통해 상기 제1 도전형 상부 반도체층들에 전기적으로 연결된다.
나아가, 상기 발광 소자는 상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들을 더 포함할 수 있다. 이 연결 금속들은 상기 상부 반도체층 들의 연장부들의 하부에 연결되어 이웃하는 발광셀들의 상부 반도체층들을 전기적으로 연결한다. 이 연결 금속들은 이웃하는 발광셀들 사이에 연속적으로 위치할 수 있다. 이 연결 금속들은 상기 발광셀들에 전류가 균일하게 공급될 수 있도록 돕는다.
한편, 상기 발광 소자는 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 상부 반도체층들에 연결된 연결 금속들을 절연시키는 절연층을 더 포함할 수 있다.
상기 상부 반도체층들은 서로 연결되어 있을 수 있다. 이와 달리, 상기 상부 반도체층들은 서로 이격될 수 있다. 상기 상부 반도체층들이 서로 이격된 경우, 광이 상기 상부 반도체층 내에서 내부 전반사에 의해 손실되는 것을 감소시킬 수 있다.
본 발명의 몇몇 실시예들에 있어서, 상기 발광 소자는 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 반사 금속층들 사이에 개재된 보호 금속층을 더 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층들을 감싸서 상기 반사 금속층들을 보호한다. 이와 달리, 상기 연결 금속이 보호 금속층의 역할을 수행할 수도 있으며, 상기 보호 금속층은 생략될 수 있다.
상기 광방출면들은 거칠어진 면일 수 있다. 특히, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으며, 이 경우, 상기 상부 반도체층이 상기 하부 반도체층에 비해 상대적으로 더 두껍게 형성될 수 있다. 따라서, 상기 상부 반도체층들 상에 거칠어진 면을 형성하는 것이 용이하다. 나아가, 상기 하부 반도체 층이 상대적으로 더 얇기 때문에 상기 활성층과 상기 반사 금속층 사이의 거리를 더욱 감소시킬 수 있다.
본 발명의 다른 태양에 따른 발광 소자 제조 방법은, 발광셀 영역들, 제1 및 제2 전극 패드 영역들을 갖는 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고; 상기 화합물 반도체층들을 패터닝하여 상기 발광셀 영역들 상에 복수개의 발광셀들을 형성하되, 상기 제1 및 제2 전극 패드 영역들 상부 및 상기 발광셀들 주위에 상기 제1 도전형 반도체층이 노출되고; 상기 발광셀들 상에 반사 금속층들을 형성하고; 상기 발광셀들 및 상기 노출된 제1 도전형 반도체층을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 반사 금속층들을 노출시키는 개구부 및 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 노출시키는 개구부를 갖고; 상기 제1 절연층 및 상기 반사 금속층들을 덮어 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하되, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고; 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속 상에 기판을 본딩하고; 상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및 상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 상기 발광셀들로부터 분리하는 것을 포함한다.
이에 따르면, 제1 및 제2 전극 패드 영역들이 발광셀 영역들로부터 이격된 발광 소자를 제조할 수 있으며, 또한 반사 금속층이 활성층에 상대적으로 가깝게 배치되어 광 경로에 따른 광손실을 감소시킬 수 있는 발광 소자를 제조할 수 있다.
상기 희생 기판은 사파이어 기판일 수 있으며, 상기 본딩 기판 또한 사파이어 기판일 수 있다. 희생기판과 동종의 기판을 본딩기판으로 사용함으로써, 기판 분리 후 화합물 반도체층들의 휨(warpage)을 방지할 수 있다.
한편, 상기 제2 전극 패드 영역들 상의 제1 도전형 반도체층은 제거될 수 있으며, 이때, 제1 도전형 반도체층 아래의 금속층(연결 금속 또는 중간 금속)이 노출된다. 상기 제2 전극 패드는 상기 금속층 상에 형성될 수 있다. 이와 달리, 상기 제1 및 제2 전극 패드들이 상기 제1 및 제2 전극 패드 영역들 상의 제1 도전형 반도체층들 상에 형성될 수 있다. 일반적으로 반도체층들은 플라즈마 식각에 의해 제거되며, 이때 그 아래의 금속층은 식각 손상을 받는다. 이러한 금속층 상에 전극 패드를 형성할 경우, 전극 패드의 접착력이 나쁘다. 이와 달리, 상기 제1 및 제2 전극 패드들이 각각 반도체층들 상에 형성될 경우, 전극 패드들의 접착력이 강화될 수 있다.
한편, 상기 발광 소자 제조 방법은, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하기 전에, 상기 제1 절연층을 패터닝하여 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층과 상기 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들을 형성하고; 상기 개구부들을 통해 상기 제1 전극 패드 영역들 상부의 제1 도전형 반도체층과 상기 발광셀들 중 하나의 주위의 상기 제1 도전형 반도체층을 연결하는 연결 금속 및 상기 발광셀들 사이에서 상기 발광셀들 주위의 제1 도전형 반도체층을 연결하는 연결 금속들을 형성하고; 상기 제1 도전형 반도체층을 연결하는 연결 금속들을 덮는 제2 절연층을 형성하는 것을 더 포함할 수 있다. 상기 제2 절연층은 상기 반사 금속층들 상부 및 상기 제2 전극 패드 영역 상부에 각각 개구부들을 갖는다. 상기 제2 절연층에 의해 상기 제1 도전형 반도체층에 연결된 연결 금속들이 상기 제2 도전형 반도체층들을 연결하는 연결 금속으로부터 절연된다.
이에 더하여, 상기 발광 소자 제조 방법은, 상기 제2 전극 패드 영역 상부의 제1 절연층 상에 중간 금속을 형성하는 것을 더 포함할 수 있다. 이때, 상기 중간 금속은 상기 제1 절연층의 개구부를 통해 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 절연층의 개구부를 통해 상기 중간 금속에 전기적으로 연결된다.
또한, 상기 발광 소자 제조 방법은, 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층 및 상기 발광셀들 주위의 제1 도전형 반도체층을 서로 분리하는 것을 더 포함할 수 있다. 상기 제1 도전형 반도체층을 분리할 때, 상기 제1 절연층이 노출될 수 있다. 금속 물질의 식각 손상을 방지할 수 있다.
본 발명의 몇몇 실시예들에 있어서, 상기 발광 소자 제조 방법은 상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함할 수 있다. 상기 보호 금속층은 상기 반사 금속층이 대기에 노출되는 것을 방지하며 금속 원자의 확산에 의해 반사 금속층의 반사율이 감소되는 것을 방지한다. 상기 보호 금속층들은 상기 제1 도전형 반도체층을 연결하는 연결 금속을 형성할 때 함께 형성될 수 있다.
상기 희생기판을 분리한 후, 상기 노출된 제1 도전형 반도체층 표면에 거칠어진 면이 형성될 수 있다. 이러한 거칠어진 면은 광전 화학(PEC) 식각 기술 등을 사용하여 형성될 수 있으며, 내부 전반사를 감소시켜 광추출 효율을 향상시킨다.
본 발명의 실시예들에 있어서, 상기 제1 도전형 반도체층은 n형이고, 상기 제2 도전형 반도체층은 p형일 수 있다.
본 발명에 따르면, 전극 패드들을 광방출면으로부터 이격시켜 형성함으로써 전극 패드에 의한 광손실을 감소시킬 수 있다. 나아가, 투명 전극 및 전극 패드에서 연장된 가지선들을 광방출면으로부터 제거하여 이들에 의한 광 흡수를 배제할 수 있다. 이에 더하여, 복수개의 발광셀들을 채택하기 때문에, 각 발광셀에 균일한 전류를 공급하여 각 발광셀의 광 효율을 개선하여 발광소자 전체의 발광효율을 개선할 수 있다. 특히, 본 발명은 발광셀들을 세분하여 광효율을 개선하기 때문에, 전류 확산이 어려운 대면적 발광 소자의 광 효율 개선에 적합하다. 또한, 상기 반사 금속층들이 상기 하부 반도체층들과 상기 연결 금속 사이에 개재됨에 따라, 기판 측으로 진행하는 광의 경로를 감소시킬 수 있으며, 따라서 발광 소자 내부에서 발생되는 광 손실을 감소시킬 수 있다. 또한, 상대적으로 두껍게 형성할 수 있는 n형 반도체층을 상부 반도체층으로 사용할 수 있어, 광방출면에 거칠어진 면을 형성하기 용이하다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 상기 발광 소자는 기판(51), 복수개의 발광셀들(LS1, LS2, LS3 등), 연결 금속(connection metal, 37), 반사 금속층들(29), 제1 및 제2 전극 패드들(45a, 45b)을 포함하며, 제1 및 제2 절연층들(31, 35), 보호 금속층(33c), 연결 금속들(33a) 및 중간 금속(intermediate metal, 33b), 본딩 금속들(41, 43)을 포함할 수 있다.
상기 기판(51)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 본딩된 본딩 기판이다. 상기 본딩 기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다.
상기 복수개의 발광셀들(LS1, LS2, LS3 등)은 기판(51) 상부에 위치하며, 각각 제1 도전형의 상부 반도체층(23a), 활성층(25a) 및 제2 도전형의 하부 반도체 층(27a)을 포함한다. 상기 활성층(25a)은 상기 상부 및 하부 반도체층들(23a, 27a) 사이에 개재된다. 한편, 상기 활성층(25a), 상기 상부 및 하부 반도체층들(23a, 27a)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(23a, 27a)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(23a, 27a)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(25a)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층들(23a)을 형성할 수 있어, 상부 반도체층들(23a의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(23a)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(25a)에서 발생된 광의 추출 효율을 향상시킨다.
상기 상부 반도체층들(23a)은 상기 발광셀들(LS1, LS2, LS3 등)의 영역들, 즉 활성층들(25a)의 영역들보다 더 넓은 폭을 갖는다. 즉, 상기 상부 반도체층들(23a)은 각각 발광셀(LS1, LS2, LS3 등) 주위에 연장부를 갖는다. 이러한 연장부들은 상기 상부 반도체층들(23a)을 전기적으로 연결하는 데 사용된다. 상기 연장부들은 서로 연결되어 연속적일 수 있으나, 도시된 바와 같이, 서로 분리되는 것이 바람직하다.
연결 금속(37)은 기판(51)과 상기 발광셀들(LS1, LS2, LS3 등) 사이에 위치하여 상기 하부 반도체층들(27a)을 서로 전기적으로 연결한다. 한편, 연결 금 속(37)은 제1 절연층(31) 및/또는 제2 절연층(35)에 의해 상기 활성층들(25a) 및 제1 도전형의 상부 반도체층들(23a)로부터 절연된다. 연결 금속(37)은 상대적으로 두껍게 형성되어 평평한 하부면을 이룰 수 있다. 연결 금속(37)는 단층 구조 또는 다층 구조로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. 연결 금속(37)과 기판(51) 사이에 본딩 금속들(41, 43)이 개재되며, 이들 본딩 금속들에 의해 기판(51)이 연결 금속(37)에 본딩된다.
한편, 반사 금속층들(29)이 상기 연결 금속(37)과 하부 반도체층들(27a) 사이에 개재될 수 있다. 반사 금속층들(29)은 반사율이 큰 금속물질, 예컨대 은(Ag) 또는 알루미늄(Al), 또는 이들의 합금으로 형성될 수 있다. 반사 금속층(29)은 상기 하부 반도체층(27a)의 하부면 일부 영역 상에 형성되는 것이 바람직하다. 이에 더하여, 상기 반사 금속층(29)과 상기 하부 반도체층(27a) 사이에 오믹 콘택층(도시하지 않음)이 개재될 수도 있다.
또한, 상기 반사 금속층들(29)과 연결 금속(37) 사이에 보호 금속층들(33c)이 개재될 수 있다. 상기 보호 금속층(33c)은 반사 금속층(29)을 덮어 금속 물질의 확산을 방지하고 또한 상기 반사 금속층(29)이 외부에 노출되는 것을 방지한다. 연결 금속(37)이 보호 금속층(33c)의 역할을 수행할 수 있으며, 이 경우, 상기 보호 금속층(33c)은 생략될 수 있다. 또한, 연결 금속(37)이 반사 금속층을 포함할 수 있으며, 이 경우, 상기 반사 금속층(29)은 생략될 수 있다.
제1 전극 패드(45a)는 발광셀들의 광방출면들로부터 이격되어 배치된다. 제1 전극 패드(45a)는 상기 상부 반도체층들(23a)에 전기적으로 연결된다. 예를 들어, 상기 발광셀들의 상부 반도체층들(23a)이 서로 연속적인 경우, 상기 제1 전극 패드는 상부 반도체층(23a)의 가장자리에 형성되어 상기 상부 반도체층들(23a)에 전기적으로 연결될 수 있다. 또한, 상기 상부 반도체층들(23a)이 서로 분리된 경우, 상기 상부 반도체층들(23a)은 연결 전극들(33a)에 의해 서로 전기적으로 연결되고, 제1 전극 패드(45a)는 연결 전극(33a)에 연결되어 상기 상부 반도체층들(23a)에 전기적으로 연결될 수 있다. 나아가, 제1 도전형 반도체의 제1 분리된 층(23b)이 상기 상부 반도체층들(23a)로부터 이격되어 위치하고, 상기 제1 전극 패드(45a)는 상기 제1 분리된 층(23b) 상에 형성될 수 있다. 제1 분리된 층(23b)이 연결 금속(33a)을 통해 상부 반도체층(23a)에 전기적으로 연결된다.
한편, 제2 전극 패드(45b)는 상기 발광셀들(LS1, LS2, LS3 등)로부터 이격되고 상기 하부 반도체층들(27a)을 전기적으로 연결하는 연결 금속(37)에 전기적으로 연결된다. 제2 전극 패드(45b)는 연결 금속(37) 상에 직접 배치될 수 있으나, 도시된 바와 같이, 제1 도전형 반도체의 제2 분리된 층(23c) 상에 형성될 수 있으며, 또한 중간 금속(33b)을 통해 상기 연결 금속(37)에 전기적으로 연결될 수 있다.
상기 제1 및 제2 분리된 층들(23b, 23c)은 상부 반도체층(23a)과 같은 도전형인 제1 도전형 반도체로 형성되며, 발광셀들(LS1, LS2, LS3 등)로부터 이격되어 위치한다. 제1 및 제2 분리된 층들(23b, 23c)은 발광 소자의 가장자리 또는 모서리에 위치하는 것이 바람직하며, 각각 복수개 배치될 수 있다.
상기 분리된 층들(23b, 23c)은 상부 반도체층들(23a)과 함께 성장된 후 상부 반도체층들(23a)로부터 분리되어 형성될 수 있다. 따라서, 상기 분리된 층들(23b, 23c)은 상기 상부 반도체층(23a)과 동일 수준에 위치할 수 있으며, 상부 반도체층(55)과 동일 재질일 수 있다.
연결 금속들(33a)은 상기 제1 분리된 층(23b)과 발광셀(LS1)의 상부 반도체층(23a)의 연장부를 연결하고, 또한 이웃하는 발광셀들(LS1, LS2, LS3 등)의 상부 반도체층들(23a)을 서로 연결한다. 이에 따라, 상기 제1 분리된 층(23b) 및 상부 반도체층들(23a)이 서로 분리된 경우에도, 이들이 연결 금속들(33a)에 의해 서로 전기적으로 연결된다. 연결 금속들(33a)은 제1 절연층(31)에 의해 발광셀들의 측벽으로부터 이격되며, 따라서 활성층들(25a) 및 하부 반도체층들(27a)로부터 절연된다. 또한, 상기 연결 금속들(33a)은 제2 절연층(35)에 의해 연결 금속(37)으로부터 절연된다.
한편, 중간 금속(33b)은 연결 금속(37)과 제2 분리된 층(23c) 사이에 개재되며, 상기 제2 분리된 층(23c)에 연결된다. 즉, 상기 제2 분리된 층(23c)은 중간 금속(33b)을 통해 상기 연결 금속(37)에 전기적으로 연결될 수 있다. 한편, 중간 금속(33b)은 제1 절연층(31)에 의해 상부 반도체층들(23a)로부터 절연된다. 중간 금속(33b) 및 보호 금속층(33c)은 연결 금속들(33a)과 함께 형성될 수 있다.
제1 절연층(31)은 연결 금속들(33a), 중간 금속(33b) 및 연결 금속(37)이 발광셀들(LS1, LS2, LS3 등)의 측벽에 접촉되어 상부 반도체층(23a)과 하부 반도체층(27a) 사이에 전기적 단락을 유발하는 것을 방지한다. 제1 절연층(31)은 발광셀들의 측면을 덮으며, 연장되어 하부 반도체층들(27a)의 하부면 일부를 덮을 수 있다. 또한, 제1 절연층(31)은 반사 금속층들(29)의 가장자리를 덮을 수도 있다.
상기 제1 절연층(31)은 제1 및 제2 분리된 층들(23b, 23c)의 하부면들을 노출시키는 개구부를 가지며, 또한 상기 발광셀들(LS1, LS2, LS3 등)의 연장부들을 노출시키는 개구부를 갖는다. 상기 연결 금속들(33a)은 제1 절연층(31)의 개구부들을 통해 상부 반도체층들(23a)에 연결된다. 한편, 제1 절연층(31)은 분리된 층들(23b, 23c)과 상기 상부 반도체층들 사이에 위치하여, 연결 금속들(33a) 및 중간 금속(33b)이 외부에 노출되는 것을 방지할 수 있다. 나아가, 상기 상부 반도체층들(23a)이 서로 분리될 경우, 상기 제1 절연층(31)은 상부 반도체층들(23a) 사이에 위치하여 발광셀들 사이의 연결 금속들(33a)이 외부에 노출되는 것을 방지할 수 있다.
제2 절연층(35)은 연결 금속들(33a)과 연결 금속(37) 사이에 개재되어 이들을 절연시킨다. 상기 제2 절연층(35)은 발광셀들 측벽을 덮는 제1 절연층(31)을 덮을 수 있다. 한편, 상기 제2 절연층(35)은 중간 금속(33b)을 노출시키는 개구부를 가지며 따라서 연결 금속(37)은 상기 제2 절연층(35)을 통해 중간 금속(33b)에 연결될 수 있다. 또한, 상기 제2 절연층(35)은 상기 하부반도체층들 아래에 개구부를 가지며, 따라서 연결 금속(37)은 제2 절연층(35)을 통해 하부 반도체층들(27a), 또는 그 아래에 위치하는 반사 금속층(29) 또는 보호 금속층(33c)에 연결될 수 있다.
상기 제1 및 제2 절연층들(31, 35)의 재료는 특별히 한정되지 않으나, 광 투과성 절연 재료로 형성되는 것이 바람직하며, 예를 들어, 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다.
본딩 금속들(41, 43)은 본딩 기판(51)과 연결 금속(37) 사이에 개재된다. 본딩 금속(41, 43)은 연결 금속(37)과 본딩 기판(51)의 접착력을 향상시켜 본딩 기판(51)이 연결 금속(37)으로부터 분리되는 것을 방지한다.
한편, 제1 도전형 상부 반도체층(55)상에 제1 전극 패드(83a)가 형성되고, 분리된 층(55s) 상에 제2 전극 패드(83b)가 형성된다. 제1 전극 패드(83a)와 마찬가지로, 상기 제2 전극 패드(83b)가 제1 도전형 반도체층 상에 형성되므로, 제2 전극 패드(83b)의 접착력이 향상된다. 또한, 상기 제1 전극 패드(83a)와 제2 전극 패드(83b)는 동일한 금속 재료로 형성될 수 있다.
제1 및 제2 전극 패드들(45a, 45b)에는 와이어들이 본딩될 수 있으며, 이를 통해 전류가 공급되어 복수개의 발광셀들(LS1, LS2, LS3 등)의 활성층들(25a)에서 광이 발생된다.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 희생 기판(21) 상에 화합물 반도체층들이 형성된다. 희생 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 상기 희생 기판(21)은 도 1의 제1 및 제2 전극 패드들(45a, 45b)에 대응하는 제1 및 제2 전극 패드 영역들을 가지며, 또한 발광셀들(LS1, LS2, LS3 등)에 대응하는 발광셀 영역들을 갖는다.
한편, 화합물 반도체층들은 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)과 이들 사이에 개재된 활성층(25)을 포함한다. 상기 제1 도전형 반도체 층(23)이 희생 기판(21)쪽에 가깝게 위치한다. 상기 제1 및 제2 도전형 반도체층들(23, 27)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.
상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 희생 기판(21) 상에 성장될 수 있다.
한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(21)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.
도 4를 참조하면, 상기 화합물 반도체층들을 패터닝하여 복수개의 발광셀들(LS1, LS2, LS3 등)을 형성한다. 상기 발광셀들은 각각 제1 도전형 반도체층(23)과, 패터닝된 활성층(25a) 및 제2 도전형 반도체층(27a)을 포함한다. 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있으며, 이러한 공정은 일반적으로 알려진 메사 식각 공정과 유사하다. 이때, 상기 발광셀들 주위의 제2 도전형 반도체층(27) 및 활성층(25)이 제거되고, 상기 제1 도전형 반도체층(23)이 노출된다. 도시된 바와 같이, 상기 제1 도전형 반도체층(23) 또한 부분적으로 식각되어 제거될 수 있다. 그 결과, 상기 발광셀들 측면에 제1 도전형 반도체층(23), 활성층(25a) 및 제2 도전형 반도체층(27a)이 노출된다. 한편, 제1 및 제2 전극 패드 영역들 상의 활성층 및 제2 도전형 반도체층도 제거되며, 따라서, 이들 영역들 상에 제1 도전형 반도체층이 노출된다.
도 5를 참조하면, 상기 발광셀들 상에 반사 금속층들(29)이 형성된다. 상기 반사 금속층들은 예컨대, 은(Ag) 또는 알루미늄(Al) 또는 은합금 또는 알루미늄 합금으로 형성될 수 있다. 상기 반사 금속층(29)은 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사 금속층(29)이 제2 도전형 반도체층(27)과 오믹 콘택을 하지 않는 경우, 반사 금속층(29)을 형성하기 전에 오믹 콘택층(도시하지 않음)이 형성될 수 있다.
그 후, 상기 발광셀들(LS1, LS2, LS3 등) 및 노출된 제1 도전형 반도체층(23)을 덮는 제1 절연층(31)이 형성된다. 상기 제1 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다. 상기 제1 절연층(31)은 발광셀들의 측면에 노출된 상기 제1 도전형 반도체층(23) 및 상기 활성층(25a)을 덮으며 또한, 제2 도전형 반도체층들(27a)을 덮을 수 있다. 상기 제1 절연층(31)은 반사 금속층들(29)을 노출시키는 개구부를 갖도록 패터닝된다.
상기 제1 절연층(31)을 형성하기 전에 반사 금속층(29)을 형성하는 것으로 설명하지만, 제1 절연층(31)을 형성한 후에 반사 금속층(29)을 형성할 수도 있다.
도 6을 참조하면, 상기 제1 절연층(31)은 또한 제1 전극 패드 영역들 상의 제1 도전형 반도체층과 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들(31a)을 갖도록 패터닝된다. 이때,상기 제2 전극 패드 영역 상의 제1 도전형 반도체층을 노출시키는 개구부(31b)가 함께 형성될 수 있다. 상기 패터닝 공정은 반사 금속층(29)을 노출시키는 개구부를 형성할 때 함께 수행될 수 있다.
상기 개구부들(31a)은 제1 절연층(31)을 사이에 두고 쌍으로 형성될 수 있다, 즉, 제1 전극 패드 영역 상의 제1 도전형 반도체층(23)을 노출시키는 개구부와 그것에 인접한 발광셀(LS1) 주위의 제1 도전형 반도체층(23)을 노출시키는 개구부가 함께 형성된다. 또한, 발광셀(LS1)과 발광셀(LS2) 사이에서는 발광셀(LS1) 주위의 제1 도전형 반도체층을 노출시키는 개구부와 발광셀(LS2) 주위의 제1 도전형 반도체층을 노출시키는 개구부가 함께 형성된다. 발광셀(LS2)과 발광셀(LS3) 사이에서도 마찬가지이다. 이와 달리, 개구부(33b)는 그것에 인접한 발광셀(LS3) 주위의 제1 도전형 반도체층(23)이 노출되지 않는다.
도 7을 참조하면, 이어서, 상기 개구부들(33a)을 통해 제1 도전형 반도체층들(23)에 연결되는 연결 금속들(33a) 및 개구부(33b)를 통해 제1 도전형 반도체층에 연결된 중간 금속(33b)이 형성된다. 이때, 상기 반사 금속층(29)을 덮는 보호 금속층(33c)이 함께 형성될 수 있다. 상기 연결 금속들(33a) 및 중간 금속(33b)은 제1 절연층(31)에 의해 발광셀들의 측벽으로부터 이격된다.
상기 중간 금속(33b) 및 보호 금속층(33c)은 생략될 수도 있다. 또한, 상기 중간 금속(33b)이 생략되는 경우, 상기 개구부(33b)는 개구부들(33a)과 함께 형성될 필요가 없으며, 이후 공정에서 형성될 수 있다.
도 8을 참조하면, 상기 연결 금속들(33a)을 덮는 제2 절연층(35)이 형성된다. 상기 제2 절연층(35)은 연결 금속들(33a)이 형성된 기판의 거의 전면 상에 증착되어 연결 금속들(33a) 뿐만 아니라 발광셀들 및 중간 금속(35a)을 덮을 수 있다. 그 후, 상기 제2 절연층(35)이 패터닝되어 보호 금속층들(33c) 및 중간 금 속(33b)을 노출시키는 개구부들이 형성된다.
도 9를 참조하면, 상기 제2 절연층(35) 상에 연결 금속(37)이 형성된다. 상기 연결 금속(37)은 기판(21) 전면 상부에 형성될 수 있으며, 제2 절연층(35)의 개구부들을 통해 보호 금속층들(33c)에 연결되고 또한 중간 금속(33b)에 연결된다. 상기 연결 금속(37)에 의해 제2 도전형 반도체층들(27a)이 서로 전기적으로 연결된다. 상기 연결 금속(37)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. 또한, 상기 연결 금속(37)은 반사 금속층 및/또는 보호 금속층을 포함할 수 있으며, 이 경우, 상기 반사 금속층(29) 및/또는 보호 금속층(33c)을 형성하는 공정은 생략될 수도 있다.
도 10을 참조하면, 상기 연결 금속(37) 상에 본딩 금속(41)이 형성될 수 있다. 상기 본딩 금속(41)은 예를 들어 AuSn(80/20wt%)으로 약 15,000Å 두께로 형성될 수 있다. 또한, 본딩 금속(43)이 기판(51) 상에 형성될 수 있으며, 상기 본딩 금속들(41, 43)을 서로 마주보도록 본딩함으로써 기판(51)이 상기 연결 금속(37) 상에 본딩된다. 상기 기판(51)은 특별히 한정되는 것은 아니지만, 희생기판(21)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.
도 11을 참조하면, 상기 희생 기판(21)이 제거되고 상기 제1 도전형 반도체층(23)이 노출된다. 희생 기판(21)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층도 제거되어 제1 도전형 반도체층(23)이 노출된다. 도 12는 희생기판(21)이 제거된 후, 제1 도전형 반도체층(23)이 위쪽을 향하도록 도시된 도면이다. 설명의 편의상, 제1 전극 패드 영역 및 제2 전극 패드 영역들이 동일한 방향에 위치하는 것으로 도시하였다.
도 13을 참조하면, 상기 노출된 제1 도전형 반도체층(23)을 패터닝하여 제1 및 제2 전극 패드 영역들 상에 제1 및 제2 분리된 층들(23b, 23c)을 형성하고, 또한 서로 분리된 제1 도전형 반도체층들(23a)을 형성한다. 이때, 상기 제1 도전형 반도체층(23)이 제거되는 위치에 제1 절연층(31)이 노출될 수 있으며, 따라서 연결 금속들(33a) 및 중간 금속(33b)이 외부에 노출되는 것을 방지할 수 있다.
다시 도 2를 참조하면, 상기 제1 분리된 층(23b) 상에 제1 전극 패드(45a)가 형성되고, 제2 분리된 층(23c) 상에 제2 전극 패드(45b)가 형성된다. 상기 전극 패드들(45a, 45b)은 서로 동일한 재료로 형성될 수 있다. 한편, 상기 발광셀들 상의 제1 도전형 반도체층들(23a)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다. 이후, 상기 복수개의 발광셀들을 포함하는 단일칩으로 분리되어 발광소자가 완성된다.
본 실시예에 있어서, 제1 전극 패드 영역 상에 분리된 층(23b)이 형성되는 것으로 설명하였지만, 제1 전극 패드 영역 상의 제1 도전형 반도체층은 발광셀(LS1)의 제1 도전형 반도체층으로부터 분리되지 않을 수도 있다. 또한, 상기 발광셀들의 제1 도전형 반도체층들(23a)은 서로 분리되지 않고 연속적일 수도 있다.
이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.

Claims (20)

  1. 기판;
    상기 기판 상부에 위치하고, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들;
    상기 기판과 상기 발광셀들 사이에 위치하고, 상기 활성층들 및 상기 제1 도전형의 상부 반도체층들로부터 절연되며, 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속;
    상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 제2 도전형의 하부 반도체층들 사이에 개재된 반사 금속층들;
    상기 발광셀들의 광방출면들로부터 이격되어 배치되고, 상기 상부 반도체층들에 전기적으로 연결된 제1 전극 패드; 및
    상기 발광셀들과 이격되고 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 제2 전극 패드를 포함하고,
    상기 제1 도전형의 상부 반도체층들 각각은 상기 발광셀 영역으로부터 연장된 연장부를 갖는 발광 소자.
  2. 청구항 1에 있어서,
    상기 기판 상부에 위치하고 상기 발광셀들로부터 이격된 제1 도전형 반도체의 제1 및 제2 분리된 층들을 더 포함하고,
    상기 제1 및 제2 전극 패드들은 각각 상기 제1 및 제2 분리된 층들 상에 위치하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 제2 전극 패드는 상기 제2 분리된 층을 통해 상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속에 전기적으로 연결된 발광 소자.
  4. 청구항 2에 있어서,
    상기 제1 분리된 층의 하부면과 상기 발광셀들 중 하나의 상부 반도체층의 하부면을 전기적으로 연결하는 연결 금속을 더 포함하는 발광 소자.
  5. 청구항 4에 있어서,
    상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들을 더 포함하는 발광 소자.
  6. 청구항 5에 있어서,
    상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 상부 반도체층들에 연결된 연결 금속들을 절연시키는 절연층을 더 포함하는 발광 소자.
  7. 청구항 5에 있어서,
    상기 상부 반도체층들은 서로 이격된 발광 소자.
  8. 청구항 5에 있어서,
    상기 발광셀들의 상부 반도체층들을 전기적으로 연결하는 연결 금속들은 서로 연결되어 있는 발광 소자.
  9. 청구항 1에 있어서,
    상기 제2 도전형의 하부 반도체층들을 전기적으로 연결하는 연결 금속과 상기 반사 금속층들 사이에 개재된 보호 금속층을 더 포함하는 발광 소자.
  10. 청구항 1에 있어서,
    상기 광방출면들은 거칠어진 면인 발광 소자.
  11. 발광셀 영역들, 제1 및 제2 전극 패드 영역들을 갖는 희생 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 화합물 반도체층들을 형성하되, 상기 제1 도전형 반도체층이 상기 희생 기판 쪽에 가깝게 위치하고;
    상기 화합물 반도체층들을 패터닝하여 상기 발광셀 영역들 상에 복수개의 발광셀들을 형성하되, 상기 제1 및 제2 전극 패드 영역들 상부 및 상기 발광셀들 주 위에 상기 제1 도전형 반도체층이 노출되고;
    상기 발광셀들 상에 반사 금속층들을 형성하고;
    상기 발광셀들 및 상기 노출된 제1 도전형 반도체층을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 반사 금속층들을 노출시키는 개구부 및 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 노출시키는 개구부를 갖고;
    상기 제1 절연층 및 상기 반사 금속층들을 덮어 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하되, 상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고;
    상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속 상에 기판을 본딩하고;
    상기 희생 기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 및
    상기 노출된 제1 도전형 반도체층을 패터닝하여, 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층을 상기 발광셀들로부터 분리하는 것을 포함하는 발광 소자 제조 방법.
  12. 청구항 11에 있어서,
    상기 제1 및 제2 전극 패드 영역들 상의 제1 도전형 반도체층들 상에 제1 및 제2 전극 패드들을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  13. 청구항 11에 있어서,
    상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  14. 청구항 11에 있어서,
    상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속을 형성하기 전에,
    상기 제1 절연층을 패터닝하여 상기 제1 전극 패드 영역 상의 제1 도전형 반도체층과 상기 발광셀들 주위의 제1 도전형 반도체층을 노출시키는 개구부들을 형성하고;
    상기 개구부들을 통해 상기 제1 전극 패드 영역들 상부의 제1 도전형 반도체층과 상기 발광셀들 중 하나의 주위의 상기 제1 도전형 반도체층을 연결하는 연결 금속 및 상기 발광셀들 사이에서 상기 발광셀들 주위의 제1 도전형 반도체층을 연결하는 연결 금속들을 형성하고;
    상기 제1 도전형 반도체층을 연결하는 연결 금속들을 덮는 제2 절연층을 형성하는 것을 더 포함하되,
    상기 제2 절연층은 상기 반사 금속층들 상부 및 상기 제2 전극 패드 영역 상부에 각각 개구부들을 갖는 발광 소자 제조 방법.
  15. 청구항 14에 있어서,
    상기 제2 전극 패드 영역 상부의 제1 절연층 상에 중간 금속을 형성하는 것을 더 포함하되, 상기 중간 금속은 상기 제1 절연층의 개구부를 통해 상기 제2 전극 패드 영역 상부의 제1 도전형 반도체층에 전기적으로 연결되고,
    상기 제2 도전형 반도체층들을 전기적으로 연결하는 연결 금속은 상기 제2 절연층의 개구부를 통해 상기 중간 금속에 전기적으로 연결되는 발광 소자 제조 방법.
  16. 청구항 14에 있어서,
    상기 제1 전극 패드 영역 상의 제1 도전형 반도체층 및 상기 발광셀들 주위의 제1 도전형 반도체층을 서로 분리하는 것을 더 포함하는 발광 소자 제조 방법.
  17. 청구항 16에 있어서,
    상기 제1 도전형 반도체층을 분리할 때, 상기 제1 절연층이 노출되는 발광 소자 제조 방법.
  18. 청구항 14에 있어서,
    상기 반사 금속층들 상에 보호 금속층들을 형성하는 것을 더 포함하되, 상기 보호 금속층들은 상기 제1 도전형 반도체층을 연결하는 연결 금속을 형성할 때 함께 형성되는 발광 소자 제조 방법.
  19. 청구항 11에 있어서,
    상기 희생기판을 분리한 후, 상기 노출된 제1 도전형 반도체층 표면에 거칠어진 면을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  20. 청구항 11에 있어서,
    상기 제1 도전형 반도체층은 n형이고, 상기 제2 도전형 반도체층은 p형인 발광 소자 제조 방법.
KR1020080095926A 2008-09-30 2008-09-30 발광 소자 및 그것을 제조하는 방법 KR101017394B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020080095926A KR101017394B1 (ko) 2008-09-30 2008-09-30 발광 소자 및 그것을 제조하는 방법
JP2009224120A JP5123269B2 (ja) 2008-09-30 2009-09-29 発光素子及びその製造方法
US12/570,456 US8288781B2 (en) 2008-09-30 2009-09-30 Light emitting device and method of fabricating the same
US13/073,794 US8648369B2 (en) 2008-09-30 2011-03-28 Light emitting device and method of fabricating the same
US13/237,778 US9059015B2 (en) 2008-09-30 2011-09-20 Light emitting device and method of fabricating the same
JP2012235992A JP5719336B2 (ja) 2008-09-30 2012-10-25 発光装置
US14/138,917 US9431377B2 (en) 2008-09-30 2013-12-23 Light emitting device and method of fabricating the same
US14/229,773 US9337175B2 (en) 2008-09-30 2014-03-28 Light emitting device and method of fabricating the same
US15/226,412 US20160343922A1 (en) 2008-09-30 2016-08-02 Light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095926A KR101017394B1 (ko) 2008-09-30 2008-09-30 발광 소자 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20100036617A true KR20100036617A (ko) 2010-04-08
KR101017394B1 KR101017394B1 (ko) 2011-02-28

Family

ID=42214099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095926A KR101017394B1 (ko) 2008-09-30 2008-09-30 발광 소자 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101017394B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101138978B1 (ko) * 2010-09-27 2012-04-26 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
US8211724B2 (en) 2008-12-31 2012-07-03 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US8294171B2 (en) 2008-12-31 2012-10-23 Seoul Opto Device Co., Ltd. Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20130030178A (ko) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
WO2013039344A3 (ko) * 2011-09-16 2013-05-10 서울옵토디바이스(주) 발광 다이오드 및 그것을 제조하는 방법
KR101384056B1 (ko) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 반도체 발광 소자
KR101457205B1 (ko) * 2013-02-06 2014-10-31 서울바이오시스 주식회사 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
US9048409B2 (en) 2010-09-24 2015-06-02 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20160115309A (ko) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
CN107195747A (zh) * 2017-06-01 2017-09-22 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
US10580929B2 (en) 2016-03-30 2020-03-03 Seoul Viosys Co., Ltd. UV light emitting diode package and light emitting diode module having the same
WO2021033822A1 (ko) * 2019-08-21 2021-02-25 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220148766A (ko) * 2015-03-18 2022-11-07 서울바이오시스 주식회사 금속 벌크를 포함하는 발광 소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093117B1 (ko) 2008-09-30 2011-12-13 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
KR101115539B1 (ko) 2011-06-10 2012-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP6164560B2 (ja) * 2012-03-22 2017-07-19 シーエルフォトニクス カンパニー，リミテッド 水平型パワーｌｅｄ素子及びその製造方法
KR101539591B1 (ko) * 2013-12-23 2015-07-28 광주과학기술원 레이저 차단층을 이용한 발광 다이오드의 전사방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138945B1 (ko) * 2005-01-29 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
KR101106148B1 (ko) * 2004-12-14 2012-01-20 서울옵토디바이스주식회사 발광 소자
KR100642522B1 (ko) 2005-09-30 2006-11-03 서울옵토디바이스주식회사 패터닝된 투명기판을 채택하는 발광 다이오드 및 그것을제조하는 방법
KR101203138B1 (ko) * 2006-01-12 2012-11-20 서울옵토디바이스주식회사 발광소자와 그 제조방법

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232571B2 (en) 2008-12-24 2012-07-31 Seoul Opto Device Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US8648380B2 (en) 2008-12-31 2014-02-11 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US8294171B2 (en) 2008-12-31 2012-10-23 Seoul Opto Device Co., Ltd. Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
US8211724B2 (en) 2008-12-31 2012-07-03 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US8436389B2 (en) 2008-12-31 2013-05-07 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same
US9048409B2 (en) 2010-09-24 2015-06-02 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10069048B2 (en) 2010-09-24 2018-09-04 Seoul Viosys Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10879437B2 (en) 2010-09-24 2020-12-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9882102B2 (en) 2010-09-24 2018-01-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode and wafer-level light emitting diode package
US9543490B2 (en) 2010-09-24 2017-01-10 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2012039555A3 (en) * 2010-09-24 2012-06-28 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US10892386B2 (en) 2010-09-24 2021-01-12 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9153750B2 (en) 2010-09-24 2015-10-06 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9219196B2 (en) 2010-09-24 2015-12-22 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9293664B2 (en) 2010-09-24 2016-03-22 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101138978B1 (ko) * 2010-09-27 2012-04-26 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
US9082931B2 (en) 2011-05-16 2015-07-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9368682B2 (en) 2011-05-16 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9299889B2 (en) 2011-05-16 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR101384056B1 (ko) * 2011-05-16 2014-04-09 가부시끼가이샤 도시바 반도체 발광 소자
US10297720B2 (en) 2011-09-15 2019-05-21 Seoul Viosys Co., Ltd. Light emitting diode and method of manufacturing the same
US10756237B2 (en) 2011-09-16 2020-08-25 Seoul Viosys Co., Ltd. Light emitting diode and light emitting diode package
US9634193B2 (en) 2011-09-16 2017-04-25 Seoul Viosys Co., Ltd. Light emitting diode and method of manufacturing the same
KR20130030178A (ko) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
WO2013039344A3 (ko) * 2011-09-16 2013-05-10 서울옵토디바이스(주) 발광 다이오드 및 그것을 제조하는 방법
US10319884B2 (en) 2011-09-16 2019-06-11 Seoul Viosys Co., Ltd. Light emitting diode
US10439105B2 (en) 2011-09-16 2019-10-08 Seoul Viosys Co., Ltd. Light emitting diode and light emitting diode package
KR101457205B1 (ko) * 2013-02-06 2014-10-31 서울바이오시스 주식회사 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20220148766A (ko) * 2015-03-18 2022-11-07 서울바이오시스 주식회사 금속 벌크를 포함하는 발광 소자
KR20160115309A (ko) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US10580929B2 (en) 2016-03-30 2020-03-03 Seoul Viosys Co., Ltd. UV light emitting diode package and light emitting diode module having the same
CN107195747A (zh) * 2017-06-01 2017-09-22 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
CN107195747B (zh) * 2017-06-01 2024-03-26 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
WO2021033822A1 (ko) * 2019-08-21 2021-02-25 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR101017394B1 (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP5719336B2 (ja) 発光装置
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR102450150B1 (ko) 반도체 발광소자
KR101457209B1 (ko) 발광 소자 및 그 제조방법
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
JP6347600B2 (ja) 高効率発光ダイオード
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130009719A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101634370B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130037625A (ko) 발광다이오드 및 그의 제조방법
KR20110069326A (ko) 발광 소자 및 그것을 제조하는 방법
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 8