KR20110069326A - 발광 소자 및 그것을 제조하는 방법 - Google Patents

발광 소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20110069326A
KR20110069326A KR1020090126020A KR20090126020A KR20110069326A KR 20110069326 A KR20110069326 A KR 20110069326A KR 1020090126020 A KR1020090126020 A KR 1020090126020A KR 20090126020 A KR20090126020 A KR 20090126020A KR 20110069326 A KR20110069326 A KR 20110069326A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
regions
conductive
Prior art date
Application number
KR1020090126020A
Other languages
English (en)
Other versions
KR101171327B1 (ko
Inventor
이섬근
신진철
김종규
진상기
이소라
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020090126020A priority Critical patent/KR101171327B1/ko
Publication of KR20110069326A publication Critical patent/KR20110069326A/ko
Application granted granted Critical
Publication of KR101171327B1 publication Critical patent/KR101171327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

발광 소자 및 그것을 제조하는 방법이 개시된다. 이 발광 소자는 기판, 상기 기판 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 반도체 스택, 상기 반도체 스택을 복수개의 영역들로 분리하는 분리 홈들, 상기 기판과 상기 반도체 스택 사이에 위치하고, 상기 복수개의 영역들을 서로 전기적으로 연결하는 연결부들, 및 상기 분리 홈들과 상기 연결부들 사이에 위치하는 식각 방지 패턴을 포함한다. 상기 식각 방지 패턴에 의해 금속 식각 부산물이 발생되는 것을 방지할 수 있으며, 연결부들이 발광 소자 내부에 매립됨으로써 광 손실을 방지할 수 있다.
발광 소자, 반사 금속층, 기판 분리, 희생 기판, 교류

Description

발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 기판 분리 공정을 적용한 발광 소자 및 그것을 제조하는 방법에 관한 것이다.
발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
최근, 발광 다이오드를 교류전원에 직접 연결하여 연속적으로 빛을 방출하는 교류용 발광 다이오드가 제품화되고 있다. 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드는, 예를 들어, 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시되어 있다.
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 연결된 직렬 LED 어레이들이 형성된다. 이러한 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.
상기 AC-LED는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판 상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 AC-LED를 제조하는 방법이 "열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법"이라는 명칭으로 한국 등록 공보 제10-0599012호에 개시된 바 있다.
도 1 내지 도 4는 종래 기술에 따른 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 희생 기판(21) 상에 버퍼층(23), N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)을 포함하는 반도체층들이 형성되고, 상기 반도체층들 상에 제1 금속층(31)이 형성되고, 상기 희생 기판(21)과 별개의 기판(51) 상에 제2 금속층(53)이 형성된다. 제1 금속층(31)은 반사 금속층을 포함할 수 있다. 상기 제2 금속층(53)이 상기 제1 금속층(31)과 접합되어 상기 기판(51)이 반도체층들 상부에 본딩된다.
도 2를 참조하면, 상기 기판(51)이 본딩된 후, 레이저 리프트 오프 공정을 사용하여 희생기판(21)이 분리된다. 또한, 상기 희생기판(21)이 분리된 후, 잔존하는 버퍼층(23)은 제거되며, N형 반도체층(25)의 표면이 노출된다.
도 3을 참조하면, 사진 및 식각 기술을 사용하여 상기 반도체층들(25, 27, 29) 및 상기 금속층들(31, 53)이 패터닝되어 서로 이격된 금속패턴들(40) 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀들(30)이 형성된다. 발광셀들(30)은 패터닝된 P형 반도체층(29a), 활성층(27a) 및 N형 반도체층(25a)을 포함한다.
도 4를 참조하면, 상기 발광셀들(30)의 상부면과 그것에 인접한 금속패턴들(40)을 전기적으로 연결하는 금속배선들(57)이 형성된다. 상기 금속배선들(57)은 상기 발광셀들(30)을 연결하여 발광셀들의 직렬 어레이를 형성한다. 상기 금속배선들(57)을 연결하기 위해 N형 반도체층(25a) 상에 전극 패드(55)가 형성될 수 있으며, 금속 패턴들(40) 상에도 전극 패드가 형성될 수 있다. 이러한 어레이들은 두개 이상 형성될 수 있으며, 이들 어레이들이 역병렬로 연결되어 교류전원하에서 구동될 수 있는 발광 다이오드가 제공된다.
상기 종래 기술에 따르면, 기판(51)을 다양하게 선택할 수 있어 발광 소자의 열방출 성능을 개선할 수 있으며, N형 반도체층(25a)의 표면을 처리하여 광추출 효율을 향상시킬 수 있다. 또한 제1 금속층(31a)이 반사 금속층을 포함하여 발광셀들(30)에서 기판(51)측으로 진행하는 광을 반사시키기 때문에 발광 효율을 더욱 개선할 수 있다.
그러나 상기 종래 기술은 상기 반도체층들(25, 27, 29) 및 금속층들(31, 53)을 패터닝하는 동안, 금속 물질의 식각 부산물이 발광셀(30)의 측벽에 달라붙어 N형 반도체층(25a)과 P형 반도체층(29a) 사이에 전기적 단락을 유발할 수 있다. 또한, 상기 반도체층들(25, 27, 29)을 식각하는 동안 노출되는 제1 금속층(31a)의 표면이 플라즈마에 의해 손상되기 쉽다. 제1 금속층(31a)이 Ag 또는 Al과 같은 반사 금속층을 포함할 경우 이러한 식각 손상은 더욱 악화된다. 플라즈마에 의한 금속층(31a) 표면의 손상은 그 위에 형성되는 배선들(57) 또는 전극 패드들의 접착력을 떨어뜨려 소자 불량을 초래한다.
한편, 상기 종래 기술에 따르면 제1 금속층(31)이 반사 금속층을 포함할 수 있으며, 따라서 발광셀들(30)에서 기판 측으로 진행하는 광을 다시 반사시킨다. 그러나, 발광셀들(30)의 사이의 공간에서는 반사 금속층의 식각 손상 또는 산화에 의해 광의 반사를 기대하기 어렵다. 나아가, 금속패턴들(40) 사이의 영역은 기판(51)이 노출되기 때문에 광이 기판(51)에 의해 흡수되어 손실될 수 있다.
또한, 배선들(57)이 N형 반도체층(25a)의 상부면, 즉 광방출면 상에 연결되기 때문에, 활성층(25a)에서 발생된 광이 광방출면 상의 배선들(57) 및/또는 전극 패드들(55)에 흡수되어 광 손실이 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있는 교류용 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 발광셀들 사이의 공간에서 기판측으로 진행하는 광의 손실을 감소시킬 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 광방출면으로부터 방출된 광의 손실을 감소시켜 발광 효율을 개선할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반사 금속층이 식각 또는 산화에 의해 변형되는 것을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 소자는, 기판; 상기 기판 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 반도체 스택; 상기 반도체 스택을 복수개의 영역들로 분리하는 분리 홈들(isolation trenches); 상기 기판과 상기 반도체 스택 사이에 위치하고, 상기 복수개의 영역들을 서로 전기적으로 연결하는 연결부들(connectors); 및 상기 분리 홈들과 상기 연결부들 사이에 위치하는 식각 방지 패턴을 포함한다.
상기 연결부들이 반도체 스택과 기판 사이에 위치함으로써, 발광셀의 광 방출면으로부터 방출된 광이 연결부들에 의해 손실되는 것을 방지할 수 있다. 또한, 상기 식각 방지 패턴에 의해 상기 연결부들이 외부에 노출되는 것을 방지할 수 있어, 상기 분리 홈들을 형성하는 동안, 식각 부산물에 의해 발광셀의 단락이 발생되는 것을 방지할 수 있다.
본 발명의 실시예들에 있어서, 상기 분리 홈들의 적어도 일부는 상기 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 관통한다. 몇몇 실시예들에 있어서, 상기 분리 홈들은 상기 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 관통할 수 있다.
상기 복수개의 영역들 중 적어도 하나는 단일의 발광셀을 가질 수 있다. 또한, 상기 단일의 발광셀의 상기 제1 도전형 상부 반도체층 및 상기 제2 도전형 하부 반도체층에 각각 상기 연결부들이 접속될 수 있다. 몇몇 실시예들에 있어서, 상기 제1 도전형 상부 반도체층에 접속된 연결부는 복수개의 영역들 중 다른 영역의 상기 제2 도전형 하부 반도체층에 접속되고, 상기 제2 도전형 하부 반도체층에 접속된 연결부는 또 다른 영역의 상기 제1 도전형 상부 반도체층에 접속될 수 있다.
한편, 상기 복수개의 영역들 중 적어도 하나는 상기 제1 도전형 상부 반도체층을 공유하는 공통 발광셀을 가질 수 있다. 몇몇 실시예들에 있어서, 상기 공통 발광셀에 의해 공유된 상기 제1 도전형 상부 반도체층에 상기 연결부가 접속되고, 상기 공통 발광셀의 제2 도전형 하부 반도체층들에 각각 상기 연결부들이 접속될 수 있다. 나아가, 상기 제1 도전형 상부 반도체층에 접속된 연결부는 다른 영역의 상기 제2 도전형 하부 반도체층에 접속되고, 상기 제2 도전형 하부 반도체층들에 접속된 연결부들 중 적어도 하나는 인접한 공통 발광셀의 제2 도전형 하부 반도체층에 접속될 수 있다.
상기 발광 소자는 상기 기판과 상기 반도체 스택 사이에 위치하는 본딩 금속 및 상기 본딩 금속으로부터 상기 연결부들을 분리시키는 분리 절연층을 더 포함할 수 있다. 나아가, 상기 분리 절연층은 분포 브래그 반사기(distributed bragg reflector)일 수 있다. 다른 실시예들에 있어서, 상기 본딩 금속과 상기 분리 절연층 사이에 반사기가 개재될 수 있다.
또한, 상기 반도체 스택과 상기 기판 사이에 위치하여 상기 반도체 스택에서 발생된 광을 반사시키는 반사기(reflector)들을 더 포함할 수 있다. 나아가, 상기 반사기들이 노출되는 것을 방지하도록 상기 반사기들을 감싸는 보호 금속층이 형성될 수 있다. 상기 보호 금속층은 상기 연결부들과 일체로 형성될 수 있다.
한편, 상기 반도체 스택 상에 위치하여 상기 반도체 스택을 덮는 보호 절연층을 더 포함할 수 있다. 상기 보호 절연층은 상기 분리 홈들을 채울 수 있다.
또한, 상기 발광 소자는 전극 패드들을 더 포함할 수 있다. 상기 전극 패드들은 각각 상기 복수개의 영역들 중 하나의 영역 상에 형성되어 상기 제1 도전형 상부 반도체층에 접속된다. 여기서 전극 패드는 외부 전원으로부터 상기 발광 소자로 전력을 공급하기 위한 패드들로서, 일반적으로 와이어가 본딩될 수 있다.
상기 전극 패드가 형성된 영역은 상기 제2 도전형 하부 반도체층 및 상기 활성층을 관통하는 홀들을 가질 수 있다. 상기 홀들을 통해 상기 연결부가 상기 제1 도전형 상부 반도체층에 전기적으로 접속될 수 있다.
상기 발광 소자는 상기 연결부들에 의해 형성된 적어도 하나의 발광셀들의 직렬 어레이를 포함할 수 있다. 또한, 두개의 직렬 어레이들이 상기 전극 패드들 사이에서 역병렬로 연결될 수 있다. 이에 따라, 교류 전원에 연결되어 구동될 수 있는 교류용 발광 소자가 제공될 수 있다.
본 발명의 다른 태양에 따르면, 발광 소자 제조 방법이 제공된다. 이 방법은, 희생 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 스택을 형성하고, 상기 반도체 스택을 패터닝하여 상기 제1 도전형 반도체층을 노출시키는 접속 홈들(connection trenches)을 형성하되, 상기 접속 홈들은 서로 분리되고, 상기 반도체 스택 상에 식각 방지 패턴 및 단락 방지를 위한 절연 패턴을 형성하되, 상기 식각 방지 패턴은 서로 분리된 복수개의 영역들을 한정하도록 형성되고, 상기 복수개의 영역들을 서로 전기적으로 연결하는 연결부들을 형성하고, 상기 연결부들을 덮는 분리 절연층을 형성하고, 상기 분리 절연층 상에 기판을 본딩하고, 상기 희생기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고, 상기 식각 방지 패턴이 노출될 때까지 상기 반도체 스택을 패터닝하여 상기 복수개의 영역들을 서로 분리시키는 분리 홈들을 형성하는 것을 포함한다.
본 발명에 따르면, 상기 희생기판을 분리하기 전에, 상기 접속 홈들을 미리 형성함으로써, 상기 연결부들을 상기 반도체 스택과 기판 사이에 매립시킬 수 있다. 또한, 식각 방지 패턴을 이용하여 분리 홈들을 형성하는 동안 상기 연결부들이 노출되는 것을 방지할 수 있다.
한편, 상기 연결부들은 상기 접속 홈들에 의해 노출된 상기 제1 도전형 반도체층들 및 상기 복수개의 영역들 상의 제2 도전형 반도체층들에 전기적으로 접속되어 상기 복수개의 영역들을 전기적으로 연결한다.
상기 연결부들을 형성하기 전에, 상기 복수개의 영역들 내의 제2 도전형 반도체층들 상에 반사기들을 형성할 수 있다. 또한, 상기 반사기들을 덮는 보호 금속층을 형성할 수 있다. 상기 보호 금속층은 상기 연결부들과 함께 형성될 수 있으며, 따라서 상기 연결부의 일부일 수 있다.
한편, 상기 희생기판이 제거되어 노출된 제1 도전형 반도체층에 전극 패드들이 형성될 수 있다. 상기 전극 패드들은 각각 상기 분리 홈들에 의해 분리된 복수개의 영역들 중 하나의 영역 상에 형성될 수 있다. 상기 전극 패드들이 형성된 영역들에는 각각 복수개의 상기 접속 홈들(홀들)이 형성될 수 있다.
본 발명에 따르면, 금속 식각 부산물이 발생되는 것을 방지함으로써 발광셀 내 전기적 단락을 방지할 수 있는 교류용 발광 소자 및 그 제조방법을 제공할 수 있다. 또한, 반사기들을 채택함으로써 기판 측으로 향하는 광을 반사시킬 수 있어 발광 효율을 개선할 수 있다. 나아가, 상기 반사기들이 보호금속층 또는 연결부들에 의해 보호되어 외부에 노출되는 것이 방지되므로 식각 또는 산화에 의한 변형이 방지된다. 또한, 상기 연결부들을 발광 소자 내부에 매립함으로써, 광방출면으로부터 방출되는 광이 연결부들에 의해 손실되는 것을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다. 또한, 도 5a 및 도 5b는 각각 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위해 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도들이고, 도 5c는 도 5의 등가 회로도이다. 본 실시예에 있어서 거울면 대칭 구조를 갖는 발광 소자를 예로서 설명하지만, 이에 한정되는 것은 아니다.
도 5, 5a, 5b 및 5c를 참조하면, 상기 발광 소자는 기판(151), 반도체 스택(130), 분리 홈들(isolation trenches, 161), 연결부들(135, 135a, 135b) 및 식각 방지 패턴(131)을 포함한다. 또한, 상기 발광 소자는, 단락 방지를 위한 절연 패턴(131a), 반사기들(133), 분리 절연층(137), 접착층, 본딩 금속(141), 보호 절연층(163) 및 전극 패드들(165)을 포함할 수 있다.
상기 기판(151)은, 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 기판이다. 상기 기판(151)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 반도체층들의 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖기 때문에 상기 기판(151)이 사파이어 기판인 것이 바람직하다.
상기 반도체 스택(130)은 분리 홈들(161)에 의해 복수개의 영역들(S1, S2, S3, P)로 분리된다. 상기 반도체 스택(130)은 제1 도전형의 상부 반도체층(125), 활성층(127) 및 제2 도전형의 하부 반도체층(129)을 포함한다. 상기 활성층(127)은 상기 상부 및 하부 반도체층들(125, 129) 사이에 개재된다. 한편, 각 영역들(S1, S2, S3)에서, 상기 활성층(127) 및 하부 반도체층(129)은 상기 상부 반도체층(125)의 일부 영역이 아래쪽으로 노출되도록 위치한다. 즉, 상기 상부 반도체층(125a)은 상기 활성층(127) 및 하부 반도체층(129)에 비해 더 넓은 폭을 갖는다.
상기 활성층(127), 상기 상부 및 하부 반도체층들(125, 129)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(125, 129)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(125, 129)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층들(125)을 형성할 수 있어, 상부 반도체층들(125)의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(125)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(127)에서 발생된 광의 추출 효율을 향상시킨다.
한편, 본 실시예에 있어서, 영역들(S1)은 공통 발광셀을 갖는다. 본 명세서에서, "공통 발광셀"은 복수개의 발광셀들이 제1 도전형 반도체층 또는 제2 도전형 반도체층을 공유하는 것을 의미한다. 여기서, 상기 영역들(S1)은, 도 5a에 도시한 바와 같이, 제1 도전형 상부 반도체층을 공유하는 공통 발광셀을 갖는다. 한편, 영역들(S2) 및 영역들(S3)은 각각 단일의 발광셀을 갖는다. 다른 실시예들에 있어서, 영역들(S1, S2, S3)은 모두 단일의 발광셀을 가질 수 있다.
영역들(P) 또한 분리 홈들에 의해 분리된다. 상기 영역들(P) 상에 전극 패드들(165)이 형성된다. 상기 전극 패드들(165)은 외부 전원으로부터 전력을 공급받기 위해 외부 전원에 연결하기 위한 패드들이다. 일반적으로 상기 전극 패드들(165)에 와이어가 본딩될 수 있다. 다만, 상기 영역들(P)은 각각 영역들(S2)에 연결될 수 있다. 즉, 상기 영역들(P)과 영역들(S2)은 반도체층들 중 적어도 하나, 특히 제1 도전형 상부 반도체층(125)을 공유할 수 있다. 상기 영역들(P)은 상기 제2 도전형 하부 반도체층(129) 및 상기 활성층(127)을 관통하는 접속 홈들(또는 홀들, 130b)을 갖는다.
상기 분리 홈들(161)은 반도체 스택(130)을 관통하여 반도체 스택(130)을 복수개의 영역들(S1, S2, S3, P)로 분리한다. 몇몇 실시예들에 있어서, 상기 분리 홈들(161)의 일부는 활성층(127) 및 하부 반도체층(129)을 관통하지 않을 수 있다. 따라서, 상기 분리 홈들(161)의 내벽 중 일부에는 활성층(127) 및 하부 반도체층(129)의 측면이 노출되지 않을 수 있다. 이와 달리, 상기 분리 홈들(161)은 모두 상기 상부 반도체층(125), 활성층(127) 및 하부 반도체층(129)을 관통하여 형성될 수 있다. 따라서, 상기 분리 홈들(161)의 내벽은 상기 상부 반도체층(125), 활성층(127) 및 하부 반도체층(129)을 포함하는 반도체 스택(130)으로 형성된다. 이 경우, 분리 홈들(161)이 모두 동일한 깊이로 형성될 수 있기 때문에, 상기 분리홈들(161)을 형성하기 위한 식각 공정의 안정화를 도모할 수 있다.
한편, 상기 연결부들(135)은 분리 홈들(161)에 의해 분리된 영역들(S1, S2, S3, P)을 전기적으로 연결한다. 상기 연결부들(135)은 반도체 스택(130)과 기판(151) 사이에 위치하여 광방출면으로부터 방출된 광의 손실이 방지된다. 상기 연결부들(135)은 반도체 스택(130)의 제2 도전형 하부 반도체층들(129)에 전기적으로 접속된 접속부들(contact portions, 135a) 및 반도체 스택(130)의 제1 도전형 상부 반도체층들(125)에 접속된 접속부들(135b)을 갖는다.
예를 들어, 도 5a에 도시된 바와 같이, 공통 발광셀들을 갖는 영역들(S1)은 각각 제2 도전형 하부 반도체층들(129)에 접속된 접속부들(135a) 및 제1 도전형 상부 반도체층(125)에 접속된 접속부(135b)를 갖는다. 또한, 도 5b에 도시된 바와 같이, 단일의 발광셀들을 갖는 영역들(S2, S3)은 각각 제2 도전형 하부 반도체층들(129)에 접속된 접속부(135a) 및 제1 도전형 상부 반도체층(125)에 접속된 접속부(135b)를 갖는다. 또한, 패드 영역들(P)은 각각 제2 도전형 하부 반도체층(129)에 접속된 접속부들(135a)을 갖는다. 다만, 상기 패드 영역(P)의 접속부(135a)는 홀들(130b)을 통해 제1 도전형 상부 반도체층(125)에 전기적으로 접속된다.
한편, 제1행에서, 양측 바깥쪽에 위치한 영역들(S1) 이외의 영역들(S1) 내의 접속부들(135a)은 그것에 이웃한 영역(S1)의 접속부(135a)들에 연결된다. 한편, 패 드 영역(P)에 인접한 접속부(135a)는 패드 영역(P)의 접속부(135a)에 접속된다.
상기 오른쪽 끝단의 접속부(135a)는 제3행의 오른쪽 끝단의 영역(S2)의 제1 도전형 상부 반도체층(125)에 접속된 접속부(135b)에 연결된다. 또한, 제3행 내의 영역들(S1)에 접속된 접속부들(135b)은 상기 제1행 내의 영역들(S1)의 접속부들(135a)에 각각 연결된다.
한편, 제2행의 영역들(S3)의 접속부들(135a)은 각각 제1행의 접속부들(135b)에 연결되고, 제2행의 영역들(S3)의 접속부들(135b)은 각각 제3행의 두개의 접속부들135a)에 연결된다.
상기 연결부들(135)에 의해 도 5c에 도시된 바와 같은 등가 회로도를 갖는 발광 소자가 제공될 수 있다.
도 5c를 참조하면, 상기 연결부들(135)에 의해 발광셀들의 직렬 어레이들이 형성된다. 이들 직렬 어레이들은 전극 패드들(165)사이에 역병렬로 연결된다. 따라서, 전극 패드들(165)에 교류 전원을 연결하여 상기 발광 소자를 구동시킬 수 있다. 여기서, 상기 영역들(S1, S2) 내의 발광셀들은 교류전원의 반주기에 걸쳐 순방향 전압이 인가되며, 나머지 반주기 동안에는 역방향 전압이 인가된다. 이와 달리, 상기 영역들(S3) 내의 발광셀들은 교류전원의 전주기에 걸쳐 순방향 전압이 인가된다. 따라서, 교류전원의 위상이 변하는 전주기 동안 광을 방출할 수 있는 전파 발광셀들에 의해 발광 면적을 증가시킬 수 있다. 또한, 본 발명에 따르면, 하나의 발광셀에 인가되는 역방향 전압이 2개의 발광셀들에 인가되는 순방향 전압과 동일한 값을 갖는다.
다시 도 5a 및 5b를 참조하면, 상기 연결부들(135)과 반도체 스택(130) 사이에 반사기들(133)이 개재될 수 있다. 상기 반사기들(133)은 활성층(127)에서 생성되어 기판(151)측으로 진행하는 광을 반사시키어 발광 소자의 광 효율을 향상시킨다. 상기 반사기들(133)은 각 영역들(S1, S2, S3)의 제2 도전형 하부 반도체층(129) 아래에 한정되어 위치한다. 한편, 상기 연결부들(135) 특히 접속부들(135a)이 상기 반사기들(133)을 감싸서 반사기들이 외부에 노출되는 것을 방지한다. 즉, 상기 접속부들(135a)이 반사기들(133)을 보호하는 보호 금속층의 기능을 한다. 상기 반사기들(133)은 반사율이 큰 금속물질, 예컨대 은(Ag) 또는 알루미늄(Al), 또는 이들의 합금으로 형성될 수 있다. 이에 더하여, 상기 반사기들(133)과 상기 하부 반도체층(129) 사이에 오믹 콘택층(도시하지 않음)이 개재될 수도 있다.
한편, 상기 분리홈(161)의 바닥에 식각 방지 패턴(131)이 위치한다. 식각 방지 패턴(131)은 연결부들(135)과 분리홈들(161) 사이에 위치하여 분리홈들(161)을 형성하는 동안 연결부들(135)이 외부에 노출되는 것을 방지한다. 나아가, 절연 패턴들(131a)이 제1 도전형 상부 반도체층(125) 아래에 위치하는 활성층(127) 및 제2 도전형 하부 반도체층(129)의 측면을 덮는다. 절연 패턴들(131a)은 특히 연결부들(135)과 상기 활성층(127) 및 제2 도전형 하부 반도체층(129)의 측면 사이에 위치하여 상기 연결부들(135)에 의해 상부 반도체층(125)과 하부 반도체층(129)이 단락되는 것을 방지한다.
한편, 상기 반도체 스택(130)과 기판(151) 사이에 본딩 금속(141)이 개재될 수 있다. 상기 본딩 금속(141)은 기판(151)을 반도체 스택(130) 상에 본딩하기 위한 금속 재료로서 Au/Sn으로 형성될 수 있다. 또한, 분리 절연층(137)이 반도체 스택(130)과 본딩 금속(141) 사이에 개재되어 상기 연결부들(135)을 본딩 금속(141)으로부터 분리시킬 수 있다. 분리 절연층(137)은 분포 브래그 반사기(distributed bragg reflector, DBR)일 수 있다. 이와 달리, 상기 분리 절연층(137)과 반도체 스택(130) 사이에 또는 상기 분리 절연층과 본딩 금속(141) 사이에 DBR이 개재될 수 있다. 또는, 상기 본딩 금속(141)과 상기 분리 절연층(137) 사이에 금속 반사기가 개재될 수도 있다. 이러한 반사기는 영역들(S1, S2, S3) 사이의 공간에서 기판(151)측으로 나오는 광을 반사시키어 발광 소자의 광 효율을 향상시킨다.
한편, 상기 분리 절연층(137) 아래에 본딩 금속(141)의 접착력을 향상시키기 위해 Cr/Au와 같은 접착층(139)이 형성될 수 있다.
한편, 상기 제1 도전형 상부 반도체층(125)은 거칠어진 면(R)을 가질 수 있다. 또한, 보호 절연층(163)은 상기 반도체 스택(130)을 덮어 발광셀들을 보호한다. 상기 보호 절연층(163)은 분리 홈들(161)을 채울 수 있다.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다. 각 도면들에서 (a) 및 (b)는 각각 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도를 나타낸다.
도 6을 참조하면, 희생 기판(121) 상에 화합물 반도체층들의 반도체 스택(130)이 형성된다. 희생 기판(121)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 한편, 화합물 반도체층들은 제1 도전형 반 도체층(125) 및 제2 도전형 반도체층(129)과 이들 사이에 개재된 활성층(129)을 포함한다. 상기 제1 도전형 반도체층(125)이 희생 기판(121)쪽에 가깝게 위치한다. 상기 제1 및 제2 도전형 반도체층들(125, 129)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(127)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.
상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 희생 기판(121) 상에 성장될 수 있다.
한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(121)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.
상기 반도체 스택(130)을 패터닝하여 상기 제1 도전형 반도체층(125)을 노출시키는 접속 홈들(connection trenches)(130a, 130b)이 형성된다. 상기 접속 홈들(130a)은 도 5a 및 도 5b의 연결부들(135)을 접속하기 위해 제1 도전형 반도체층(125)을 노출시키기 위해 형성된다. 이들 접속 홈들(130a)에 의해 도 5의 각 영역들(S1, S2, S3) 내에 제1 도전형 반도체층(125)이 노출된다. 상기 접속홈들(130a)의 측벽에 활성층(127) 및 제2 도전형 반도체층(129)의 측면이 노출된다.
상기 접속홈들(130a, 130b)을 형성하기 위해 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있으며, 이러한 공정은 일반적으로 메사 식각 공정과 유사하다. 그러나, 메사 식각 공정에서 접속 홈들은 서로 연결되나, 본 발명에 있어서, 상기 접속 홈들(130a)은 서로 분리된다. 이에 따라, 접속 홈들(130a)의 면적을 감소시킬 수 있으며, 따라서 향후 분리 절연층 및 본딩 금속을 평탄화시키기에 유리하며, 그 결과, 기판을 안정하게 부착시킬 수 있다.
한편, 상기 접속홈들(홀들, 130b)은 전극 패드가 형성될 영역에 형성되며, 각 영역에 복수개의 접속홈들(130b)이 형성된다.
도 7을 참조하면, 반도체 스택(130) 상에 식각 방지 패턴(131) 및 절연 패턴(131b)이 형성된다. 상기 식각 방지 패턴(131)은 반도체 스택(130)을 구획하여 서로 분리된 복수개의 영역들을 한정한다. 상기 식각 방지 패턴(131)은 향후 분리 홈들(도 5a 및 5b의 161)이 형성될 영역에 형성된다. 상기 식각 방지 패턴(131)에 의해 형성된 각 영역은 상기 접속 홈들(130a, 130b)을 둘러싼다.
한편, 상기 절연 패턴(131b)은 상기 접속 홈들(130a)에 노출된 활성층(127) 및 제2 도전형 반도체층(129)의 측면을 덮는다. 상기 절연 패턴(131b)은 연결부들에 의해 제1 도전형 반도체층과 제2 도전형 반도체층이 단락되는 것을 방지하기 위해 형성된다.
상기 식각 방지 패턴(131)과 절연 패턴(131b)은 동일한 절연층으로 동일 공정에 의해 형성될 수 있으나, 이에 한정되는 것은 아니며 별개의 공정으로 각각 형성될 수도 있다. 상기 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다.
도 8을 참조하면, 상기 식각 방지 패턴(131)으로 둘러싸인 영역들 내의 반도 체 스택(130) 상에 반사기들(133)이 형성된다. 패드 영역들에 형성된 반사기들(133)는 홀들(130b)을 통해 제1 도전형 반도체층(125)에 전기적으로 접속될 수 있다. 반사기들(133)은 예컨대, 은(Ag) 또는 알루미늄(Al) 또는 은합금 또는 알루미늄 합금으로 형성될 수 있다. 상기 반사기들(133)은 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사기들(133)이 제2 도전형 반도체층(129)과 오믹 콘택을 하지 않는 경우, 반사기들(133)을 형성하기 전에 오믹 콘택층(도시하지 않음)이 형성될 수 있다.
한편, 상기 식각 방지 패턴(131) 및 절연 패턴(131a)을 형성한 후에 반사기들(133)을 형성하는 것으로 설명하지만, 반사기들(133)이 먼저 형성될 수도 있다.
도 9를 참조하면, 반사기들(133)을 덮는 접속부들(135a) 및 제1 도전형 반도체층들(125)에 접속된 접속부들(135b)이 형성된다. 이들 접속부들이 서로 연결되어 발광셀들을 서로 연결하는 연결부(135)를 구성한다. 상기 연결부들(135)은 식각 방지 패턴(131)을 가로질러 제2 도전형 반도체층들을 전기적으로 연결하거나, 제1 도전형 반도체층과 제2 도전형 반도체층을 전기적으로 연결할 수 있다. 상기 접속부들(135a)은 반사기들(133)을 감싸서 반사기들이 외부에 노출되는 것을 방지한다.
본 실시예에 있어서, 연결부들(135)이 접속부들(135a, 135b)을 모두 포함하는 것으로 설명하지만, 상기 반사기들을 덮는 보호 금속층들을 별개의 공정으로 형성하고, 상기 보호 금속층들에 연결부들(135)을 접속할 수도 있다. 즉, 접속부들(135a)은 보호 금속층으로 형성될 수 있다.
도 10을 참조하면, 상기 연결부들(135)이 형성된 희생기판(121)의 거의 전면 상에 분리 절연층(137)이 형성된다. 분리 절연층(137)은 연결부들(135) 및 반도체 스택(130)을 덮는다. 상기 분리 절연층(137)은 실리콘 산화막 또는 실리콘 질화막 등으로 형성될 수 있다. 또한, 상기 분리 절연층(137)은 SiO2/TiO2를 주기적으로 형성한 분포 브래그 반사기일 수 있다. 상기 분리 절연층(137) 상에 접착층(139)이 형성될 수 있으며, 상기 접착층(139) 상에 본딩 금속(141)이 형성되고 기판(151)이 본딩될 수 있다. 상기 본딩 금속(147)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 기판(151)은 특별히 한정되는 것은 아니지만, 희생기판(121)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.
한편, 상기 본딩 금속(141)을 형성하기 전에 상기 분리 절연층(137)을 덮는 반사기(도시하지 않음)를 형성할 수도 있다. 상기 반사기는 예컨대, 은(Ag) 또는 알루미늄(Al) 또는 은합금 또는 알루미늄 합금으로 형성될 수 있다.
도 11을 참조하면, 이어서, 상기 희생 기판(121)이 제거되고 상기 제1 도전형 반도체층(125)이 노출된다. 희생 기판(121)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층도 제거되어 제1 도전형 반도체층(125)이 노출된다.
도 12를 참조하면, 상기 노출된 제1 도전형 반도체층(125)을 복수개의 영역들(S1, S2, S3, P)로 분리하는 분리 홈들(161)이 형성된다. 상기 분리 홈들(161)은 발광셀 영역 또는 공통 발광셀 영역으로 반도체 스택(130)을 분리한다. 상기 분리 홈들(161)은 식각 방지 패턴(131)이 노출될 때 까지 상기 반도체 스택(130)을 식각 함으로써 형성된다. 이때, 상기 식각 방지 패턴(131)이 상기 연결부들(135)이 노출되는 것을 방지한다. 상기 분리 홈들(161)의 측벽은 반도체 스택(130)으로 구성되며, 분리 홈들 내에 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)의 측면들이 노출된다.
한편, 상기 제1 도전형 반도체층(125)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다.
한편, 상기 제1 도전형 반도체층(125) 상에 보호 절연층(163) 및 전극 패드들(165)이 형성되고, 상기 복수개의 영역들(S1, S2, S3, P)을 포함하는 발광 소자 단위로 기판(151)이 분리되어 단일칩의 발광소자가 완성된다.
이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
도 1 내지 도 4는 종래기술에 따른 교류용 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 5a 및 도 5b는 각각 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도들이다.
도 5c는 도 5의 등가회로도이다.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 발광 소자 제조방법을 설명하기 위한 단면도들이다. 각 도면들에서 (a) 및 (b)는 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도에 대응한다.

Claims (21)

  1. 기판;
    상기 기판 상부에 위치하고, 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 반도체 스택;
    상기 반도체 스택을 복수개의 영역들로 분리하는 분리 홈들(isolation trenches);
    상기 기판과 상기 반도체 스택 사이에 위치하고, 상기 복수개의 영역들을 서로 전기적으로 연결하는 연결부들(connectors); 및
    상기 분리 홈들과 상기 연결부들 사이에 위치하는 식각 방지 패턴을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 분리 홈들의 적어도 일부는 상기 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 관통하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 분리 홈들은 상기 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 관통하는 발광 소자.
  4. 청구항 1에 있어서,
    상기 복수개의 영역들 중 적어도 하나는 단일의 발광셀을 갖고,
    상기 단일의 발광셀의 상기 제1 도전형 상부 반도체층 및 상기 제2 도전형 하부 반도체층에 각각 상기 연결부들이 접속된 발광 소자.
  5. 청구항 4에 있어서,
    상기 제1 도전형 상부 반도체층에 접속된 연결부는 다른 영역의 상기 제2 도전형 하부 반도체층에 접속되고,
    상기 제2 도전형 하부 반도체층에 접속된 연결부는 또 다른 영역의 상기 제1 도전형 상부 반도체층에 접속된 교류용 발광 소자.
  6. 청구항 1에 있어서,
    상기 복수개의 영역들 중 적어도 하나는 상기 제1 도전형 상부 반도체층을 공유하는 공통 발광셀을 갖고,
    상기 공통 발광셀에 의해 공유된 상기 제1 도전형 상부 반도체층에 상기 연결부가 접속되고,
    상기 공통 발광셀의 제2 도전형 하부 반도체층들에 각각 상기 연결부들이 접속된 발광 소자.
  7. 청구항 6에 있어서,
    상기 제1 도전형 상부 반도체층에 접속된 연결부는 다른 영역의 상기 제2 도전형 하부 반도체층에 접속되고,
    상기 제2 도전형 하부 반도체층들에 접속된 연결부들 중 적어도 하나는 인접한 공통 발광셀의 제2 도전형 하부 반도체층에 접속된 발광 소자.
  8. 청구항 1에 있어서
    상기 기판과 상기 반도체 스택 사이에 위치하는 본딩 금속; 및
    상기 본딩 금속으로부터 상기 연결부들을 분리시키는 분리 절연층을 더 포함하는 발광 소자.
  9. 청구항 1에 있어서,
    상기 반도체 스택과 상기 기판 사이에 위치하여 상기 반도체 스택에서 발생된 광을 반사시키는 반사기(reflector)들을 더 포함하는 발광 소자.
  10. 청구항 9에 있어서,
    상기 연결부들은 상기 반사기들이 노출되는 것을 방지하도록 상기 반사기들을 감싸는 발광 소자.
  11. 청구항 1에 있어서,
    상기 반도체 스택 상에 위치하여 상기 반도체 스택을 덮는 보호 절연층을 더 포함하는 발광 소자.
  12. 청구항 1에 있어서,
    전극 패드들을 더 포함하되,
    상기 전극 패드들은 각각 상기 복수개의 영역들 중 하나의 영역 상에 형성되어 상기 제1 도전형 상부 반도체층에 접속된 발광 소자.
  13. 청구항 12에 있어서,
    상기 전극 패드가 형성된 영역은 상기 제2 도전형 하부 반도체층 및 상기 활성층을 관통하는 홀들을 갖고,
    상기 홀들을 통해 상기 연결부가 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 발광 소자.
  14. 청구항 1에 있어서,
    상기 연결부들에 의해 형성된 적어도 하나의 발광셀들의 직렬 어레이를 더 포함하는 발광 소자.
  15. 희생 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 스택을 형성하고,
    상기 반도체 스택을 패터닝하여 상기 제1 도전형 반도체층을 노출시키는 접 속 홈들(connection trenches)을 형성하되, 상기 접속 홈들은 서로 분리되고,
    상기 반도체 스택 상에 식각 방지 패턴 및 단락 방지를 위한 절연 패턴을 형성하되, 상기 식각 방지 패턴은 서로 분리된 복수개의 영역들을 한정하도록 형성되고,
    상기 복수개의 영역들을 서로 전기적으로 연결하는 연결부들을 형성하고,
    상기 연결부들을 덮는 분리 절연층을 형성하고,
    상기 분리 절연층 상에 기판을 본딩하고,
    상기 희생기판을 제거하여 상기 제1 도전형 반도체층을 노출시키고,
    상기 식각 방지 패턴이 노출될 때까지 상기 반도체 스택을 패터닝하여 상기 복수개의 영역들을 서로 분리시키는 분리 홈들을 형성하는 것을 포함하는 발광 소자 제조 방법.
  16. 청구항 15에 있어서,
    상기 복수개의 영역들은 각각 상기 접속 홈들을 포함하고,
    상기 연결부들은 상기 접속 홈들에 의해 노출된 상기 제1 도전형 반도체층들 및 상기 복수개의 영역들 상의 제2 도전형 반도체층들에 전기적으로 접속되어 상기 복수개의 영역들을 전기적으로 연결하는 발광 소자 제조 방법.
  17. 청구항 15에 있어서,
    상기 연결부들을 형성하기 전에, 상기 복수개의 영역들 내의 제2 도전형 반 도체층들 상에 반사기들을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  18. 청구항 17에 있어서,
    상기 반사기들을 덮는 보호 금속층을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  19. 청구항 15에 있어서,
    상기 희생기판이 제거되어 노출된 제1 도전형 반도체층에 거칠어진 표면을 형성하는 것을 더 포함하는 발광 소자 제조 방법.
  20. 청구항 19에 있어서,
    상기 제1 도전형 반도체층을 덮는 보호 절연층을 형성하는 것을 더 포함하되, 상기 보호 절연층은 상기 분리 홈들을 채우는 발광 소자 제조 방법.
  21. 청구항 15에 있어서,
    상기 희생기판이 제거되어 노출된 제1 도전형 반도체층에 전극 패드들을 형성하는 것을 더 포함하되,
    상기 전극 패드들은 각각 상기 분리 홈들에 의해 분리된 복수개의 영역들 중 하나의 영역 상에 형성되고,
    상기 전극 패드들이 형성된 영역들에는 각각 복수개의 상기 접속 홈들이 형 성된 발광 소자 제조 방법.
KR1020090126020A 2009-12-17 2009-12-17 발광 소자 및 그것을 제조하는 방법 KR101171327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126020A KR101171327B1 (ko) 2009-12-17 2009-12-17 발광 소자 및 그것을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126020A KR101171327B1 (ko) 2009-12-17 2009-12-17 발광 소자 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20110069326A true KR20110069326A (ko) 2011-06-23
KR101171327B1 KR101171327B1 (ko) 2012-08-10

Family

ID=44401176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126020A KR101171327B1 (ko) 2009-12-17 2009-12-17 발광 소자 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101171327B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016209015A1 (ko) * 2015-06-25 2016-12-29 엘지이노텍 주식회사 자외선 발광소자, 발광소자 패키지 및 조명장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962900B1 (ko) 2008-11-18 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986353B1 (ko) 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016209015A1 (ko) * 2015-06-25 2016-12-29 엘지이노텍 주식회사 자외선 발광소자, 발광소자 패키지 및 조명장치
US10243103B2 (en) 2015-06-25 2019-03-26 Lg Innotek Co., Ltd. Ultraviolet light emitting diode, light emitting diode package, and lighting device

Also Published As

Publication number Publication date
KR101171327B1 (ko) 2012-08-10

Similar Documents

Publication Publication Date Title
KR101106151B1 (ko) 발광 소자 및 그것을 제조하는 방법
US8383433B2 (en) Light emitting diode and method of fabricating the same
JP5719336B2 (ja) 発光装置
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101115535B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR101557362B1 (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101093117B1 (ko) 교류용 발광 소자 및 그것을 제조하는 방법
KR20100108906A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101115570B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101115539B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101171327B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101138977B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR20130030279A (ko) 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
KR20110105997A (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8