KR102563266B1 - 발광소자 및 이를 구비한 광원 모듈 - Google Patents

발광소자 및 이를 구비한 광원 모듈 Download PDF

Info

Publication number
KR102563266B1
KR102563266B1 KR1020180110012A KR20180110012A KR102563266B1 KR 102563266 B1 KR102563266 B1 KR 102563266B1 KR 1020180110012 A KR1020180110012 A KR 1020180110012A KR 20180110012 A KR20180110012 A KR 20180110012A KR 102563266 B1 KR102563266 B1 KR 102563266B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
hole
type semiconductor
light emitting
Prior art date
Application number
KR1020180110012A
Other languages
English (en)
Other versions
KR20200031249A (ko
Inventor
최병연
홍기석
황성민
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180110012A priority Critical patent/KR102563266B1/ko
Publication of KR20200031249A publication Critical patent/KR20200031249A/ko
Application granted granted Critical
Publication of KR102563266B1 publication Critical patent/KR102563266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Abstract

실시예에 따른 발광소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층, 상기 제 1 및 제 2 금속층 상에 배치되는 절연층, 상기 절연층 상에 배치되는 반사층, 상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드 및 상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고, 상기 제 1 금속층은 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고, 상기 제 2 금속층은 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고, 상기 제 1 및 제 2 오목부 각각의 내측면은 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치된다.
또한, 실시예에 따른 광원 모듈은 회로기판 및 상기 회로기판 상에 배치되는 발광소자를 포함하고, 상기 회로기판은 상기 회로 기판은 상기 발광 소자를 전기적으로 연결하는 패드를 포함하고, 상기 발광소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층, 상기 제 1 및 제 2 금속층 상에 배치되는 절연층, 상기 절연층 상에 배치되는 반사층, 상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드 및 상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고, 상기 제 1 금속층은 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고, 상기 제 2 금속층은 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고, 상기 제 1 및 제 2 오목부 각각의 내측면은 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치된다.

Description

발광소자 및 이를 구비한 광원 모듈{LIGHT EMITTING DEVICE AND LIGHT MODULE}
본 실시예는 발광소자 및 이를 구비한 광원 모듈에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 발광소자는 넓고 조정이 용이한 밴드갭 에너지를 가지는 등의 많은 장점을 가져 다양한 분야에 사용되고 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 황색, 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
또한, 상기 발광소자는 LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치 및 자동차 헤드 라이트까지 응용이 확대되고 있다.
한편, 고출력을 제공할 수 있는 발광소자가 요구됨에 따라 고전원을 인가하여 출력을 높일 수 있는 발광소자에 대한 연구가 진행되고 있다.
또한, 내부 반사 효율을 향상시켜 소자의 광 효율을 향상시킬 수 있고, 소자 내부에 크랙(crack) 등이 발생하는 것을 방지하여 신뢰성을 향상시킬 수 있는 발광소자에 대한 연구가 진행되고 있다.
또한, 제조 비용 및 제조 시간을 감소하여 공정 효율을 향상시킬 수 있는 발광소자에 대한 연구가 진행되고 있다.
실시예는 광 효율을 향상시킬 수 있는 발광소자 및 광원 모듈을 제공하고자 한다.
또한, 실시예는 광 반사 효율을 향상시킬 수 있는 발광소자 및 광원 모듈을 제공하고자 한다.
또한, 실시예는 방열 특성을 향상시킬 수 있는 발광소자 및 광원 모듈을 제공하고자 한다.
또한, 실시예는 신뢰성을 향상시킬 수 있는 발광소자 및 광원 모듈을 제공하고자 한다.
또한, 실시예는 고출력으로 구동할 수 있고, 고출력 구동 시 소자의 신뢰성을 확보할 수 있는 발광소자 및 광원 모듈을 제공하고자 한다.
실시예에 따른 발광소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층, 상기 제 1 및 제 2 금속층 상에 배치되는 절연층, 상기 절연층 상에 배치되는 반사층, 상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드 및 상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고, 상기 제 1 금속층은 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고, 상기 제 2 금속층은 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고, 상기 제 1 및 제 2 오목부 각각의 내측면은 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치된다.
또한, 실시예에 따른 광원 모듈은 회로기판 및 상기 회로기판 상에 배치되는 발광소자를 포함하고, 상기 회로기판은 상기 회로 기판은 상기 발광 소자를 전기적으로 연결하는 패드를 포함하고, 상기 발광소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층, 상기 제 1 및 제 2 금속층 상에 배치되는 절연층, 상기 절연층 상에 배치되는 반사층, 상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드 및 상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고, 상기 관통홀은 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고, 상기 제 1 금속층은 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고, 상기 제 2 금속층은 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고, 상기 제 1 및 제 2 오목부 각각의 내측면은 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치된다.
실시예에 따른 발광소자는 광 효율을 향상시킬 수 있다. 또한, 실시예에 따른 발광소자는 광 반사 효율을 향상시킬 수 있다. 예를 들어, 실시예는 건식 에칭(dry etching)으로 반사층을 관통하는 관통홀을 형성할 수 있고, 상기 반사층 및 상기 반사층 상에 배치되는 전극의 면적을 극대화하여 입사되는 광의 반사 효율을 개선할 수 있다.
또한, 실시예에 따른 발광소자는 향상된 신뢰성을 가질 수 있다. 자세하게, 상기 발광소자는 이방성(anisotropy) 에칭으로 상기 관통홀을 형성할 수 있고, 상기 관통홀의 내측면 경사각, 수평 방향 너비를 제어할 수 있다. 이에 따라, 상기 관통홀 하부에 위치하는 금속층 상에 배치되는 절연층 및 상기 반사층의 스텝 커버리지(step coverage) 특성을 개선하여 상기 절연층 및 상기 반사층으로 크랙(crack)이 전파되는 것을 방지할 수 있다.
또한, 실시예에 따른 발광소자는 방열 특성을 개선할 수 있다. 자세하게, 상기 발광소자는 제 1 및 제 2 도전형 반도체층 상에 각각 배치되는 금속층, 연장부 및 전극을 포함할 수 있다. 이때, 상기 금속층, 상기 연장부 및 상기 전극은 상기 발광 구조물로부터 방출되는 열의 방열 경로로 제공될 수 있고 전달된 열은 본딩패드를 통해 효과적으로 배출되어 소자의 방열 특성을 개선할 수 있다.
또한, 실시예에 따른 발광소자는 건식 에칭으로 형성된 관통홀 내에 전극이 배치될 수 있다. 자세하게, 상기 제 1 전극의 제 1 연장부는 상기 제 1 관통홀 내부에 배치될 수 있고, 상기 제 1 연장부의 측면은 상기 제 1 관통홀의 내측면 및 제 1 금속층의 제 1 오목부의 내측면과 동일 평면상에 배치되어 상기 제 1 도전형 반도체층과의 안정적으로 연결될 수 있다. 또한, 상기 제 2 전극의 제 2 연장부는 상기 제 2 관통홀 내부에 배치될 수 있고, 상기 제 2 연장부의 측면은 상기 제 2 관통홀의 내측면 및 제 2 금속층의 제 2 오목부의 내측면과 동일 평면상에 배치되어 상기 제 2 도전형 반도체층과의 안정적으로 연결될 수 있다. 이에 따라, 발광소자의 전기적 특성을 개선할 수 있고, 고출력으로 구동하여도 소자의 신뢰성을 유지할 수 있다.
또한, 실시예에 따른 발광소자의 금속층은 다층 구조를 가질 수 있다. 자세하게, 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 금속층은 제 1 층 및 상기 제 1 층 상에 배치되는 제 2 층을 포함할 수 있다. 또한, 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 금속층은 제 3 층 및 상기 제 3 층 상에 배치되는 제 4 층을 포함할 수 있다. 이때, 상기 제 2 층 및 상기 제 4 층 각각의 수평 방향 너비는 상기 제 1 층 및 제 3 층 각각의 수평 방향 너비보다 넓을 수 있고, 상기 제 2 층 및 상기 제 4 층 각각은 상기 제 1 층 및 상기 제 3 층을 감싸며 배치될 수 있다. 이에 따라, 상기 제 1 및 제 2 금속층 각각의 하부에서 발생된 크랙이 상기 제 3 및 제 4 층 상에 각각 배치되는 절연층과 반사층으로 전파되는 것을 방지할 수 있어 향상된 신뢰성을 가질 수 있다.
도 1은 실시예에 따른 발광소자 패키지의 평면도이다.
도 2는 도 1의 발광소자의 A-A' 단면도이다.
도 3은 도 2의 A 영역 및 B 영역을 각각 확대 도시한 도면이다.
도 4는 도 1의 발광소자의 다른 A-A' 단면도이다.
도 5는 도 4의 C 영역 및 D 영역을 확대 도시한 도면이다.
도 6은 도 4의 C 영역 및 D 영역의 다른 예를 도시한 도면이다.
도 7은 실시예에 따른 발광소자가 회로 기판 상에 배열된 예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
발명의 실시예에 대한 설명을 하기 앞서 제 1 방향은 x축 방향일 수 있고, 제 2 방향은 y축 방향으로 상기 제 1 방향과 수직인 방향일 수 있다. 또한, 제 3 방향은 z축 방향으로 상기 제 1 및 제 2 방향과 수직인 방향일 수 있다.
도 1은 실시예에 따른 발광소자 패키지의 평면도이고, 도 2는 도 1의 발광소자의 A-A' 단면도이다. 또한, 도 3은 도 2의 A 영역 및 B 영역을 각각 확대 도시한 도면이다.
도 1 내지 도 3을 참조하면, 발광소자(1000)는 기판(50), 상기 기판(50) 상에 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)을 포함하는 발광 구조물(110), 상기 발광 구조물(110) 상에 제 1 금속층(210) 및 제 2 금속층(220), 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 상에 배치되는 절연층(310), 상기 절연층(310) 상에 배치되는 반사층(330), 상기 반사층(330) 상에 배치되는 제 1 연장부(230A)를 포함하는 제 1 전극(230), 제 2 연장부(240A)를 포함하는 제 2 전극(240), 상기 제 1 및 제 2 전극(230, 240) 상에 각각 배치되는 제 1 본딩패드(410) 및 제 2 본딩패드(420)를 포함할 수 있다.
상기 기판(50)은 투명할 수 있고, 전도성 또는 절연성 재질의 소자로 구현될 수 있다. 상기 기판(50)은 화합물 반도체로 형성될 수 있다. 예를 들어, 상기 기판(50)은 Ⅲ-Ⅴ족 화합물 반도체로 형성될 수 있다. 상기 기판(50)은 상기 발광 구조물(110)이 포함하는 적어도 한 층의 반도체와 동일한 물질로 형성될 수 있다.
상기 기판(50)은 상기 제 1 도전형 반도체층(111)과 동일한 굴절률을 갖는 재질로 형성될 수 있어 결함의 발생을 방지하고 광 손실을 줄일 수 있다. 상기 기판(50)은 절연성 또는 unintentional doped 반도체 기판일 수 있다. 상기 기판(50) 내에 도펀트(dopant)를 도핑할 경우, 도펀트와 같은 불순물에 의해 광 추출 효율이 저하될 수 있어, 도펀트를 의도적으로 주입하지 않은 반도체층일 수 있다. 이하에서는 설명의 편의를 위해 상기 기판(50)은 반도체 기판으로 설명하기로 한다.
상기 기판(50)은 GaN계 반도체 예컨대, GaN 반도체로 형성될 수 있다. 상기 기판(50)은 bulk GaN 단결정 기판일 수 있다. 상기 기판(50)을 갖는 발광소자(1000)는 사파이어 기판을 사용하는 경우에 비해 전위 밀도를 억제할 수 있어 반도체층 내에서의 결정성이 개선될 수 있다. GaN계 반도체를 상기 기판(50)으로 활용한 발광소자(1000)는 전류 확산을 개선하여 전류 집중을 억제하고 열 발생을 낮추어 줄 수 있고, 상기 기판(50)에 광 추출을 위한 패턴을 더 크게 형성할 수 있다. 이와 다른 예로, 상기 기판(50)은 GaN이거나 GaAs, ZnO, GaP, InP, 및 Ga2O3 중 어느 하나를 포함할 수 있고, 이에 대해서는 한정하지 않는다.
상기 기판(50)은 상부에 복수 개의 돌출부(50A)를 포함할 수 있다. 상기 복수 개의 돌출부(50A)는 반구형, 다각뿔 형상일 수 있으며, 이에 대해 한정하지 않는다. 상기 기판(50)의 두께는 약 30㎛ 이상일 수 있다. 자세하게, 상기 기판(50)의 두께는 약 30㎛ 내지 약 150㎛일 수 있다. 상기 기판(50)의 두께가 상술한 범위보다 작을 경우 상기 기판(50)을 제어하기 어려워 제조 과정에서 불량 발생 확률이 증가할 수 있다. 또한, 상기 기판(50)의 두께가 상술한 범위를 초과할 경우, 개별 소자로 분리 시 상기 기판(50)의 분리가 어려울 수 있고, 상기 기판(50)의 두께가 두꺼워 상기 발광소자(1000)의 전체적인 광 추출 효율이 저하될 수 있다.
상기 기판(50)은 하부에 패턴(미도시)을 포함할 수 있다. 상기 패턴은 뿔 형상 예컨대, 다각뿔 형상일 수 있다. 상기 다각뿔 형상은 육각 뿔 형상을 포함할 수 있다. 상기 패턴은 상기 기판(50)의 두께의 약 1% 내지 약 4%의 높이를 가질 수 있으며, 상기 기판(50)이 GaN계 반도체일 경우, 상기 패턴의 높이는 약 10㎛일 수 있다. 또한, 상기 패턴은 서로 다른 크기나 서로 다른 높이를 가질 수 있다. 상기 패턴은 텍스쳐(texture) 구조를 포함할 수 있다. 상기 패턴은 상기 발광 구조물(110)로부터 출사되는 광의 추출 효율을 향상시킬 수 있다.
상기 기판(50)은 탑뷰 또는 바텀뷰 형상이 다각형일 수 있다. 예를 들어, 상기 기판(50)은 도 1과 같이 탑뷰에서 볼 때, x축 및 상기 x축과 직교하는 y축 방향으로 연장하며 x축 및 y축 방향 길이를 가질 수 있다. 상기 기판(50)은 상기 발광소자(1000)의 하부 구조를 이루고 있으므로, 상기 기판(50)의 x축 및 y축 방향 길이 각각은 상기 발광소자(1000)의 x축 및 y축 방향의 길이가 될 수 있다. 상기 기판(50)의 x축 방향 길이는 x축 방향 길이는 y축 방향 길이보다 크거나 같을 수 있다. 상기 기판(50)의 x축 및 y축 방향 길이는 약 0.8mm 이상 예를 들어, 1mm 이상일 수 있다. 자세하게, 상기 기판(50)의 x축 방향 길이는 약 0.8mm 내지 약 2.5mm일 수 있고, 상기 기판(50)의 y축 방향 길이는 약 0.8mm 내지 약 2.5mm일 수 있다. 상기 기판(50)의 사이즈가 커질수록 상기 발광소자(1000)의 발광 면적이 증가하여 광 출력은 더 증가할 수 있다.
이러한 대면적의 기판(50)을 갖는 발광소자(1000)는 고출력 소자로 구현될 수 있고, 고출력 구동을 위해 발광 구조물(110)의 발광 면적 감소를 최소화하고 전류 흐름이나 열 방출 경로의 확보가 대두되고 있다. 실시예는 발광소자(1000) 내에서 발광 면적의 감소를 최소화하고 전류 흐름 및 방열 특성을 개선할 수 있는 발광소자를 제공하고자 한다.
상기 기판(50) 상에는 Ⅲ족-Ⅴ족 화합물 반도체 및 Ⅱ족-Ⅵ족 화합물 반도체 중 적어도 하나를 갖는 반도체층이 형성될 수 있다. 상기 반도체층은 복수 개의 층이 적층될 수 있다. 상기 화합물 반도체층은 전자빔 증착기(E-beam deposition), PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반도체층은 적층 구조에 따라 p-n 접합, n-p 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다. 상기 p는 p형 반도체층이며, 상기 n은 n형 반도체층이며, 상기 n-p 접합 또는 p-n 접합은 활성층을 가지며, 상기 n-p-n 접합 또는 p-n-p 접합은 n-p 사이 또는 p-n 사이에 적어도 하나의 활성층을 가질 수 있다. 상기 반도체층이 성장되는 기판은 성장 기판 또는 투광성 기판일 수 있고, 상기 반도체층에 별도로 부착된 기판은 전도성 또는 비 전도성 기판으로 투광성 또는 비 투광성 재질로 배치될 수 있다. 실시 예는 상기 기판(50)의 재질이 상기 반도체층의 재질과 동일한 계열로 제공됨으로써, 상기 반도체층의 결정 결함의 발생을 억제할 수 있다.
상기 기판(50)과 상기 발광 구조물(110) 사이에는 버퍼층(미도시)이 배치될 수 있다. 상기 버퍼층은 Ⅱ족 내지 Ⅵ족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층은 Ⅲ족 내지 Ⅴ족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, ZnO와 같은 재료 중 어느 하나로 형성될 수 있다. 실시 예는 상기 기판(50)을 사용함으로써 상기 버퍼층은 제거될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(110)은 상기 기판(50) 상에 배치될 수 있다. 상기 발광 구조물(110)은 복수의 반도체층을 포함할 수 있다. 상기 발광 구조물(110)은 제 1 도전형 반도체층(111), 활성층(112) 및 제 2 도전형 반도체층(113)을 포함할 수 있다. 상기 제 1 도전형 반도체층(111)은 상기 기판(50) 상에 배치될 수 있고, 상기 제 2 도전형 반도체층(113)은 상기 제 1 도전형 반도체층(111) 상에 배치될 수 있다. 상기 활성층(112)은 상기 제 1 도전형 반도체층(111)과 상기 제 2 도전형 반도체층(113) 사이에 배치될 수 있다. 상기 발광 구조물(110)은 상술한 층들의 상부 및/또는 하부에 더 배치되는 다른 층들을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조물(110)의 상면 면적은 하면 면적보다 작을 수 있다. 상기 발광 구조물(110)의 하면 면적은 상기 기판(50)의 상면 면적보다 작거나 같을 수 있다.
상기 제 1 도전형 반도체층(111)은 상기 기판(50)과 상기 활성층(112) 사이에 배치될 수 있다. 상기 제 1 도전형 반도체층(111)은 상기 제 1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 및 Ⅱ족-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예를 들어, 상기 제 1 도전형 반도체층(111)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있다. 상기 제 1 도전형 반도체층(111)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있고, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제 1 도전형 반도체층(111)은 단층 또는 다층으로 배치될 수 있다. 상기 제 1 도전형 반도체층(111)은 서로 다른 적어도 두 층이 교대로 배치된 초격자(superlattice) 구조로 형성될 수 있다. 상기 제 1 도전형 반도체층(111)은 전극 접촉층이 될 수 있다. 상기 제 1 도전형 반도체층(111)은 상기 기판(50)과 동일한 재료의 반도체를 포함할 수 있다. 이에 따라, 상기 기판(50)과의 격자 상수 차이를 낮추거나 제거할 수 있어 결정 결함이 발생하는 것을 차단할 수 있다. 상기 제 1 도전형 반도체층(111)의 결정 결함은 사파이어 기판을 갖는 층에 비해 개선될 수 있다. 상기 제 1 도전형 반도체층(111)은 Ⅱ족 내지 Ⅵ족 화합물 반도체 중에서 상기 기판(50) 다른 화합물 반도체로 형성될 수 있다.
상기 활성층(112)은 상기 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(113) 사이에 배치될 수 있다. 상기 활성층(112)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(112)은 Ⅲ족-Ⅴ족 및 Ⅱ족-Ⅵ족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있다. 상기 활성층(112)은 에너지 밴드 갭이 다른 층들이 교대로 배치될 수 있다. 상기 활성층(112)은 우물층 및 장벽층을 포함하며, 상기 장벽층은 상기 우물층의 에너지 밴드 갭보다 넓은 에너지 밴드 갭을 갖는 반도체 재료로 형성될 수 있다.
상기 활성층(112)에서 우물층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층/장벽층의 페어는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, GaAs/AlGaAs, InGaAs/GaAs, InGaP/GaP, InGaP/AlInGaP, InP/GaAs 중 적어도 하나를 포함할 수 있다. 상기 활성층(112)은 자외선 파장, 가시광선, 또는 적외선 파장까지 선택적으로 발광할 수 있으며, 예컨대 자외선, 청색, 녹색, 적색, 백색 또는 적외선 광을 발광할 수 있다.
상기 활성층(112)과 상기 제 1 도전형 반도체층(111) 사이에는 하부 클래드층(미도시)이 배치될 수 있다. 상기 하부 클래드층은 Ⅲ족-Ⅴ족 및 Ⅱ족-Ⅵ족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있으며, 예컨대 상기 기판(50)과 동일한 재료 또는 상이한 재료를 포함할 수 있다. 상기 활성층(112)과 상기 제 2 도전형 반도체층(113) 상에는 상부 클래드층(미도시)이 배치될 수 있다. 상기 상부 클래드층은 Ⅲ족-Ⅴ족 및 Ⅱ족-Ⅵ족의 화합물 반도체 재료 중 적어도 하나를 포함할 수 있으며, 예컨대 상기 기판(50)과 동일한 재료 또는 상이한 재료를 포함할 수 있다.
상기 제 2 도전형 반도체층(113)은 상기 활성층(112) 상에 배치되며, 제 2 도전성 도펀트가 도핑된 Ⅲ족-Ⅴ족 및 Ⅱ족-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제 2 도전형 반도체층(113)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있고, Mg, Ze 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다. 상기 제 2 도전형 반도체층(113)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 발광 구조물(110)의 측면(115)은 상기 z축 방향에 대해 경사진 면으로 형성될 수 있다. 상기 발광 구조물(110)의 경사진 측면(115)은 입사되는 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다. 상기 발광 구조물(110)의 측면(115)은 상기 제 1 도전형 반도체층(111)의 일부분의 측면, 상기 활성층(112)의 측면, 상기 제 2 도전형 반도체층(113)의 측면을 포함할 수 있다.
실시예에 따른 활성층(112)과 상기 제 2 도전형 반도체층(113)은 내부 전극을 위한 비아(via) 구조를 가질 수 있다. 상기 활성층(112)의 하면 면적은 상기 비아 구조로 인해 상기 기판(50)의 상면 면적보다 작을 수 있으며, 상기 기판(50)의 상면 면적에 비해 약 65% 내지 약 82%의 범위일 수 있다. 이러한 활성층(112)의 하면 면적을 상기 발광소자(1000) 크기의 약 65% 이상 제공해줌으로써 광 출력을 개선할 수 있다.
상기 발광 구조물(110)은 평면 상에서 z축 방향을 기준으로 중심 영역(IS)과 상기 중심 영역(IS) 둘레에 위치하는 가장자리 영역(OS)을 포함할 수 있다. 상기 중심 영역(IS)은 x축 방향의 중심 영역과 y축 방향의 중심 영역이 교차하는 영역일 수 있다. 상기 중심 영역(IS)은 상기 가장자리 영역(OS)의 안쪽에서 z축 방향으로 돌출된 영역일 수 있다. 상기 중심 영역(IS)은 상기 제 1 도전형 반도체층(111)의 중심 영역을 포함할 수 있으며, 상기 가장자리 영역(OS)의 표면보다 z축 방향으로 돌출된 영역일 수 있다. 상기 중심 영역(IS)은 z축 방향으로 상기 활성층(112)과 중첩된 영역을 포함할 수 있다. 상기 중심 영역(IS)은 z축 방향으로 상기 제 2 도전형 반도체층(113)과 중첩된 영역을 포함할 수 있다. 상기 중심 영역(IS)은 상기 제 1 도전형 반도체층(111)에서 z축 방향으로 상기 가장자리 영역(OS)을 제외한 내부 영역일 수 있다.
상기 가장자리 영역(OS)은 상기 발광 구조물(110)의 층들이 중첩된 중심 영역(IS)의 둘레에 배치될 수 있다. 자세하게, 상기 가장자리 영역(OS)은 상기 제 1 도전형 반도체층(111), 상기 활성층(112) 및 상기 제 2 도전형 반도체층(113)이 중첩된 영역의 둘레에 배치될 수 있다. 상기 가장자리 영역(OS)은 상기 중심 영역(IS)의 둘레를 따라 배치될 수 있다.
상기 가장자리 영역(OS)은 상기 제 2 도전형 반도체층(113), 상기 활성층(112) 및 상기 제 1 도전형 반도체층(111)의 상부가 메사 에칭된 바닥 영역일 수 있다. 상기 가장자리 영역(OS)의 표면은 거칠기가 없는 평면이거나, 거칠기를 갖는 러프한 면일 수 있다. 상기 가장자리 영역(OS)은 반도체 표면, 예컨대 GaN이 노출될 수 있다. 상기 가장자리 영역(OS)은 습식 및 건식 에칭 공정에 의해 형성될 수 있다.
상기 가장자리 영역(OS)은 상기 발광 구조물(110)의 측면보다 외측에 배치될 수 있다. 상기 가장자리 영역(OS)의 z축 방향 높이는 상기 제 1 도전형 반도체층(111)의 중심 영역(IS)의 상면 높이보다 낮을 수 있다. 상기 가장자리 영역(OS)의 상면은 상기 활성층(112)과 접하거나 대면하는 상기 제 1 도전형 반도체층(111)의 상면보다 z축 방향으로 하부에 위치할 수 있다.
상기 발광 구조물(110)의 중심 영역(IS)에는 복수의 제 1 리세스(120)가 형성될 수 있다. 상기 제 1 리세스(120)는 상기 발광 구조물(110)의 상면을 기준으로 상기 가장자리 영역(OS)의 상면까지의 깊이를 가질 수 있다. 즉, 상기 제 1 리세스(120)의 바닥면은 상기 가장자리 영역(OS)의 상면과 동일 평면 상에 배치될 수 있다.
상기 복수의 제 1 리세스(120)는 상기 발광 구조물(110)의 상면에서 상기 제 1 도전형 반도체층(111)의 상부가 노출되는 단차진 영역일 수 있다. 상기 제 1 리세스(120)는 제 2 도전형 반도체층(113) 및 상기 활성층(112)을 관통하여 배치될 수 있다. 상기 복수의 제 1 리세스(120)는 상기 발광 구조물(110) 상에서 서로 이격되어 배치될 수 있다. 상기 복수의 제 1 리세스(120)는 x축 방향 및 y축 방향으로 배열될 수 있다. 상기 복수의 제 1 리세스(120)는 x축 방향으로 동일한 간격으로 배치될 수 있고, y축 방향으로 서로 동일한 간격으로 배치될 수 있다.
상기 제 1 리세스(120)의 상부 너비 또는 상부 면적은 하부 너비 또는 하부 면적보다 넓을 수 있다. 상기 제 1 리세스(120)의 상부 형상은 다각 형상 또는 원 형상일 수 있다.
상기 발광 구조물(110) 상에는 전류 차단부(130)가 배치될 수 있다. 상기 전류 차단부(130)는 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 상기 전류 차단부(130)는 상기 중심 영역(IS)의 상기 제 2 도전형 반도체층(113) 상에 배치될 수 있다. 상기 전류 차단부(130)는 상기 제 2 도전형 반도체층(113)과 수직 방향으로 중첩되는 영역 상에 배치되며 상기 제 1 리세스(120)와 이격될 수 있다.
상기 전류 차단부(130)는 전극으로부터 공급된 전류가 상기 제 2 도전형 반도체층에 공급될 경우, 전류가 집중되어 직접 주입되는 것을 방지할 수 있다. 상기 전류 차단부(130)는 절연성 물질을 포함할 수 있다. 일례로, 상기 전류 차단부(130)는 SiO2, SiNx, Al2O3, ZrO2 등을 포함할 수 있고, 굴절률이 다른 절연성 물질층들이 적층된 분포 브래그 반사기를 포함할 수도 있다. 이에 따라, 상기 전류 차단부(130)는 광 투과성을 가질 수 있고, GaN 반도체와의 전반사 효과를 얻을 수 있어 광 반사성을 가질 수도 있다.
상기 발광 구조물(110) 상에는 전도층(150)이 배치될 수 있다. 상기 전도층(150)은 상기 발광 구조물(110)과 직접 접촉할 수 있다. 상기 전도층(150)은 상기 중심 영역(IS)의 제 2 도전형 반도체층(113) 상에 배치될 수 있다. 상기 전도층(150)은 상기 제 2 도전형 반도체층(113)과 수직 방향으로 중첩되는 영역 상에 배치되어 상기 제 2 도전형 반도체층(113)과 전기적으로 연결될 수 있다. 상기 전도층(150)은 상기 제 2 도전형 반도체층(113)의 상면과 직접 접촉할 수 있다.
상기 전도층(150)은 상기 전류 차단부(130) 상에 배치될 수 있다. 상기 전도층(150)은 상기 전류 차단부(130)를 감싸며 배치될 수 있다. 예컨대, 상기 전도층(150)은 상기 전류 차단부(130)의 상면 및 측면들 전체를 감싸며 배치될 수 있다. 상기 전도층(150)은 상기 전류 차단부(130)와 직접 접촉할 수 있다. 상기 전도층(150)은 상기 제 2 도전형 반도체층(113)과 오믹 접촉될 수 있다.
상기 전도층(150)은 전도성 재질을 포함할 수 있다. 상기 전도층(150)은 투명한 전도성 재질 또는 불투명한 전도성 재질을 포함할 수 있다. 상기 전도층(150)은 금속 또는 비금속을 포함할 수 있다. 상기 전도층(150)은 금속 산화물 또는 금속 질화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 전도층(150)은 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx 및 NiO와 같은 전도성 재질 중 적어도 하나를 포함할 수 있다. 상기 전도층(150)은 10nm 이하의 두께를 가질 수 있다. 자세하게, 상기 전도층(150)은 약 1 nm 내지 약 10 nm 두께를 가질 수 있다. 상기 전도층(150)의 두께가 약 1nm 보다 얇을 경우 높은 면 저항으로 인하여 동작 전압 특성이 악화될 수 있고, 약 10 nm를 초과할 경우, 광의 투광 특성이 저하되어 광 추출 효율이 저하될 수 있다. 또한, 상기 전도층(150)의 두께는 약 1 nm 내지 약 5 nm이하로 배치할 수 있고 상기 전도층(150)의 두께가 상술한 범위를 만족할 경우, 전기적 및 광학적 특성이 더 향상될 수 있다.
상기 발광 구조물(110) 상에는 제 1 금속층(210) 및 제 2 금속층(220)이 배치될 수 있다. 상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 상기 발광 구조물(110)의 가장자리 영역(OS)과 이격될 수 있다.
상기 제 1 금속층(210)은 상기 발광 구조물(110) 중심 영역(IS)의 제 1 도전형 반도체층(111) 상에 배치될 수 있다. 상기 제 1 금속층(210)은 상기 제 1 리세스(120)와 중첩되는 영역 상에 배치될 수 있다. 상기 제 1 금속층(210)은 상기 제 1 리세스(120)에 의해 노출되는 상기 제 1 도전형 반도체층(111) 상에 배치될 수 있다. 상기 제 1 금속층(210)은 상기 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 상기 제 1 금속층(210)은 상기 제 1 도전형 반도체층(111)과 직접 접촉할 수 있다. 상기 제 1 금속층(210)은 상기 제 1 도전형 반도체층(111)과 오믹 접촉될 수 있고, 광 반사성을 가질 수 있다.
상기 제 1 금속층(210)의 너비는 상기 제 1 리세스(120)의 너비보다 작을 수 있다. 예를 들어, 상기 제 1 금속층(210)의 x축 및 y축 방향 너비는 상기 제 1 리세스의 x축 및 y축 방향 너비보다 작을 수 있다. 이에 따라, 상기 제 1 금속층(210)은 상기 제 1 리세스(120)의 내측면과 이격되어 배치될 수 있다.
상기 제 1 금속층(210)의 상부 형상은 상기 제 1 리세스(120)의 상부 형상과 같거나 상이할 수 있다. 일례로, 상기 제 1 리세스(120)의 상부 형상은 다각 형상 또는 원 형상일 수 있다.
상기 제 2 금속층(220)은 상기 발광 구조물(110) 중심 영역(IS)의 제 2 도전형 반도체층(113) 상에 배치될 수 있다. 상기 제 2 금속층(220)은 전류 차단부(130) 상에 배치될 수 있고, 상기 전도층(150) 상에 배치될 수 있다. 상기 제 2 금속층(220)은 상기 전류 차단부(130)와 수직 방향으로 중첩되는 영역 상에 배치될 수 있다. 상기 제 2 금속층(220)은 상기 전도층(150)과 직접 접촉하며 상기 전도층에 의해 상기 전류 차단부(130)와 이격될 수 있다.
상기 제 2 금속층(220)의 너비는 상기 전류 차단부(130)의 너비보다 작을 수 있다. 예를 들어, 상기 제 2 금속층(220)의 x축 방향 너비는 상기 전류 차단부(130)의 x축 방향 너비보다 작을 수 있다. 또한, 상기 제 2 금속층(220)의 y축 방향 너비는 상기 전류 차단부(130)의 y축 방향 너비보다 작을 수 있다.
상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 금속 재질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 상기 제 1 금속층(210) 및 상기 제 2 금속층(220)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, Ti, Cu 및 상술한 물질을 포함하는 합금 중 적어도 하나를 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다.
상기 발광 구조물(110) 상에는 절연층(310)이 배치될 수 있다. 상기 절연층(310)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 예를 들어, 상기 절연층(310)은 SiO2, Si3N4, Al2O3 및 TiO2 중에서 선택적으로 형성될 수 있다.
상기 절연층(310)은 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 예컨대, 상기 절연층(310)은 상기 제 1 금속층(210) 및 상기 제 2 금속층(220) 상에 배치될 수 있다. 상기 절연층(310)은 복수의 제 1 금속층(210) 사이에 배치될 수 있고, 복수의 제 2 금속층(220) 사이에 배치될 수 있다. 상기 절연층(310)은 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에 배치될 수 있다.
상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에 배치되는 상기 절연층(310)은 상기 제 1 리세스(120) 표면에 배치되어 상기 발광 구조물(110)의 표면 예컨대, 상기 활성층(112) 및 상기 제 2 도전형 반도체층(113)과 상기 제 1 금속층(210)의 접촉을 차단할 수 있다. 상기 절연층(310)은 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에서 상기 제 1 금속층(210)의 상면 일부 및 측면을 감싸며 배치될 수 있고 상기 제 2 금속층(220)의 상면 일부 및 측면을 감싸며 배치될 수 있다. 또한, 상기 절연층(310)은 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에서 상기 전도층(150)과 직접 접촉하며 배치될 수 있다. 상기 절연층(310)은 상기 중심 영역(IS)의 제 2 도전형 반도체층(113)의 상면과 직접 접촉할 수 있다.
또한, 상기 절연층(310)은 상기 발광 구조물(110)의 측면(115)에 배치될 수 있다. 상기 절연층(310)은 상기 발광 구조물(110)의 측면(115)에서 연장되어 상기 제 2 금속층(220) 상에 배치될 수 있다. 상기 절연층(310)은 상기 발광 구조물(110)의 측면(115) 및 상기 제 2 금속층(220)의 상면 일부와 직접 접촉할 수 있다. 상기 발광 구조물(110)의 측면(115)에서 연장되는 상기 절연층(310)은 상기 전도층(150)과 직접 접촉할 수 있다. 상기 절연층(310)은 상기 발광 구조물(110)의 측면(115) 상에서 상기 발광 구조물(110)의 전기적 간섭을 차단할 수 있다. 상기 절연층(310)은 상기 발광 구조물(110)의 가장자리 영역(OS) 상에도 배치될 수 있고 상기 발광 구조물(110)과 인접하게 배치된 전극과 상기 발광 구조물(110)에 포함된 층 간의 전기적인 간섭을 차단할 수 있다.
상기 발광 구조물(110) 상에는 반사층(330)이 배치될 수 있다. 상기 반사층(330)은 서로 다른 유전체층의 적층 구조를 가지는 반사층일 수 있다. 상기 반사층(330)은 분산형 브래그 반사(distributed Bragg reflector, DBR) 구조로 형성될 수 있고, 상기 분산형 브래그 반사 구조는 서로 다른 굴절률을 가지는 두 유전체층이 교대로 배치된 구조를 포함할 수 있다. 상기 반사층은 SiO2층, Si3N4층, TiO2층, Al2O3층 및 MgO층 중 서로 다른 어느 하나를 각각 포함할 수 있다. 일레로, 상기 반사층(330)은 SiO2층 및 TiO2층이 교대로 배치되는 구조를 가질 수 있다.
상기 반사층(330)은 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 예컨대, 상기 반사층(330)은 상기 제 1 금속층(210) 및 상기 제 2 금속층(220) 상에 배치될 수 있다. 상기 반사층(330)은 복수의 상기 제 1 금속층(210) 사이에 배치될 수 있다. 상기 반사층(330)은 상기 절연층(310)에 의해 상기 제 1 금속층(210)과 이격되어 배치될 수 있다. 상기 반사층(330)은 복수의 상기 제 2 금속층(220) 사이에 배치될 수 있다. 상기 반사층(330)은 상기 절연층(310)에 의해 상기 제 2 금속층(220)과 이격되어 배치될 수 있다.
상기 반사층(330)은 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에 배치될 수 있다. 상기 제 1 금속층(210)과 상기 제 2 금속층(220) 사이에 배치되는 상기 반사층(330)은 상기 절연층(310) 상에 배치될 수 있다. 예컨대, 상기 반사층(330)은 상기 제 1 리세스(120) 표면에 배치된 상기 절연층(310) 상에 배치될 수 있고, 상기 중심 영역(IS)의 제 2 도전형 반도체층(113) 상에 배치된 상기 절연층(310) 상에 배치될 수 있다. 상기 반사층(330)은 상기 제 1 금속층(210) 및 상기 제 2 금속층(220) 사이에서 상기 절연층(310)의 상면을 덮으며 배치될 수 있다. 상기 반사층(330)은 상기 절연층(310)과 직접 접촉할 수 있고, 상기 제 1 리세스(120)의 표면과 이격될 수 있다.
또한, 상기 반사층(330)은 상기 발광 구조물(110)의 측면(115) 상에 배치될 수 있다. 상기 반사층(330)은 상기 발광 구조물(110)의 측면 상에 배치되는 절연층(310) 상에 배치될 수 있다. 상기 발광 구조물(110)의 측면(115) 상에서 상기 반사층(330)은 상기 절연층(310)을 덮으며 배치될 수 있다. 상기 반사층(330)은 상기 절연층(310)과 직접 접촉할 수 있고, 상기 발광 구조물(110)의 측면(115)과 이격될 수 있다.
상기 반사층(330)은 상기 발광 구조물(110)의 가장자리 영역(OS) 상에 배치될 수 있다. 상기 반사층(330)은 상기 가장자리 영역(OS)에서 상기 절연층(310)보다 외측에 배치될 수 있다. 이에 따라, 상기 반사층(330)은 상기 가장자리 영역(OS) 상에 배치되는 절연층(310)을 덮으며 배치될 수 있고, 상기 가장자리 영역(OS)의 표면과 직접 접촉할 수 있다. 즉, 상기 반사층(330)은 상기 발광 구조물(110)의 가장자리 영역(OS)을 감싸며 배치됨에 따라 상기 발광 구조물(110)의 활성층(112)이 노출되는 것을 방지할 수 있다. 상기 반사층(330)은 상기 발광 구조물(110)의 활성층(112) 측면까지 연장되므로 광 반사 효율을 개선시킬 수 있다.
상기 절연층(310) 및 상기 반사층(330)은 관통홀(TH1, TH2)을 포함할 수 있다. 상기 관통홀(TH1, TH2)은 상기 절연층(310) 및 상기 반사층(330)을 동시에 관통할 수 있다. 상기 관통홀(TH1, TH2)은 서로 이격되는 제 1 관통홀(TH1) 및 제 2 관통홀(TH2)을 포함할 수 있다.
상기 제 1 관통홀(TH1) 및 상기 제 2 관통홀(TH2)은 건식 에칭(dry etching) 공정으로 형성될 수 있다. 상기 제 1 관통홀(TH1) 및 상기 제 2 관통홀(TH2)은 기체 플라즈마 또는 활성화된 기체에 의한 반응을 이용한 에칭 공정으로 형성될 수 있다. 예를 들어, 상기 제 1 관통홀(TH1) 및 상기 제 2 관통홀(TH2)은 스퍼터링을 이용한 스퍼터 식각, 반응성 이온 식각(reactive ion etching, RIE), 증기상 식각(vapor phase etching) 등의 건식 에칭으로 형성될 수 있다. 이에 따라, 실시예는 상기 제 1 및 제 2 관통홀(TH1, TH2) 형성 시, 등방성(isotropy) 에칭에 의한 언더컷(undercut) 현상을 방지할 수 있고, 이방성(anisotropy) 에칭으로 관통홀(TH1, TH2)을 형성하여 제 1 및 제 2 도전형 반도체층들(111, 113)과 각각 전기적으로 연결되는 전극의 전기적 특성을 개선시킬 수 있다. 또한, 건식 에칭으로 상기 관통홀(TH1, TH2) 하부에 배치되는 금속층(210, 220), 상기 반사층(330) 및 상기 반사층(330) 상에 배치되는 전극의 면적을 극대화하여 입사되는 광의 반사 효율을 향상시킬 수 있다. 또한, 상기 건식 에칭으로 상기 금속층(210, 220)의 상면 상에 배치되는 절연층(310) 및 반사층(330)의 스텝 커버리지(step coverage) 특성을 향상시킬 수 있다.
상기 제 1 관통홀(TH1)은 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 상기 제 1 관통홀(TH1)은 상기 제 1 리세스(120) 상에서 배치될 수 있다. 상기 제 1 관통홀(TH1)은 상기 제 1 리세스(120)와 수직 방향으로 중첩될 수 있다. 상기 제 1 관통홀(TH1)의 너비 또는 면적은 상기 제 1 리세스(120)의 하부 너비 또는 하부 면적보다 작을 수 있고, 상기 제 1 리세스(120)의 상부 너비 또는 상부 면적보다 작을 수 있다.
상기 제 1 관통홀(TH1)은 상기 제 1 금속층(210) 상에 배치될 수 있고, 상기 제 1 금속층(210)은 상기 제 1 관통홀(TH1)과 수직 방향(z축 방향)으로 중첩될 수 있다. 상기 제 1 관통홀(TH1)의 너비 또는 면적은 상기 제 1 금속층(210)의 너비 또는 면적보다 작을 수 있다. 예를 들어, 상기 제 1 관통홀(TH1)의 하부 너비 또는 면적은 상기 제 1 금속층(210)의 너비 또는 면적보다 작을 수 있다. 상기 제 1 관통홀(TH1)은 상기 제 1 금속층(210)의 상면 일부를 노출할 수 있다. 상기 제 1 관통홀(TH1)의 상부 및 하부 형상은 다각 형상 또는 원 형상일 수 있고, 상기 제 1 관통홀(TH1)의 상부 및 하부 형상은 서로 대응될 수 있다.
상기 제 2 관통홀(TH2)은 상기 발광 구조물(110)의 중심 영역(IS) 상에 배치될 수 있다. 상기 제 2 관통홀(TH2)은 상기 전류 차단부(130) 상에 배치될 수 있다. 상기 제 2 관통홀(TH2)은 상기 전류 차단부(130)와 수직 방향으로 중첩될 수 있다. 상기 제 2 관통홀(TH2)은 상기 전도층(150) 상에 배치될 수 있다. 상기 제 2 관통홀(TH2)은 상기 제 2 금속층(220) 상에 배치될 수 있고, 상기 제 2 금속층(220)은 상기 제 2 관통홀(TH2)과 수직 방향으로 중첩될 수 있다. 상기 제 2 관통홀(TH2)의 너비 또는 면적은 상기 제 2 금속층(220)의 너비 또는 면적보다 작을 수 있다. 예를 들어, 상기 제 2 관통홀(TH2)의 하부 너비 또는 면적은 상기 제 2 금속층(220)의 너비 또는 면적보다 작을 수 있다. 상기 제 2 관통홀(TH2)은 상기 제 2 금속층(220)의 상면 일부를 노출할 수 있다. 상기 제 2 관통홀(TH2)의 상부 및 하부 형상은 다각 형상 또는 원 형상일 수 있고, 상기 제 2 관통홀(TH2)의 상부 및 하부 형상은 서로 대응될 수 있다.
도 3을 참조하면, 상기 제 1 관통홀(TH1)은 상기 제 1 금속층(210)과 수직 방향으로 중첩되는 상기 절연층(310) 및 상기 반사층(330)을 관통하며 형성되며 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면을 노출할 수 있다. 상기 제 1 관통홀(TH1)에 의해 노출되는 상기 절연층(310)의 내측면과 상기 반사층(330)의 내측면은 동일 평면 상에 배치될 수 있다.
상기 제 1 금속층(210)은 상기 제 1 관통홀(TH1)을 형성하는 과정에서 에칭 저지층(etch stopper) 역할을 수행할 수 있다. 이에 따라, 상기 제 1 관통홀(TH1)은 상기 제 1 금속층(210)의 상면 일부를 노출할 수 있다. 또한, 상기 제 1 관통홀(TH1)을 형성하는 과정에 상기 제 1 금속층(210)의 상면에는 상기 제 1 금속층(210)의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부(211)가 형성될 수 있다. 상기 제 1 오목부(211)는 상기 제 1 관통홀(TH1)과 수직 방향으로 중첩될 수 있다.
상기 제 1 오목부(211)는 제 1 바닥면(213) 및 상기 제 1 바닥면(213)의 끝단에서 연장되며 상기 제 1 바닥면(213)의 둘레에 배치되는 제 1 내측면(215)을 포함할 수 있다. 상기 제 1 바닥면(213)은 상기 제 1 금속층(210)의 상면을 기준으로 수직 방향으로 약 120nm 이하의 깊이를 가질 수 있다. 상기 제 1 오목부(211)의 깊이가 약 120mm를 초과할 경우, 상기 제 1 금속층(210)의 두께가 얇아져 반사 효율이 저하될 수 있다. 또한, 상기 제 1 오목부(211)의 깊이는 바람직하게 약 100nm 이하일 수 있다. 즉, 상기 제 1 오목부(211)의 깊이가 약 100nm 이하일 때, 상기 제 1 금속층(210)은 향상된 신뢰성을 가짐과 동시에 반사 효율을 향상시킬 수 있다.
상기 제 1 오목부(211)의 상부 너비 또는 상부 면적은 상기 제 1 오목부(211)의 하부 너비 또는 하부 면적과 대응될 수 있다. 즉, 수직 방향을 기준으로 상기 제 1 내측면(215) 사이의 수평 방향(x축, y축 방향) 간격은 일정할 수 있다. 또한, 상기 제 1 오목부(211)의 상부 너비 또는 상부 면적은 상기 제 1 관통홀(TH1)의 하부 너비 또는 하부 면적과 대응될 수 있다. 이에 따라, 상기 제 1 오목부(211)의 제 1 내측면(215)은 상기 제 1 관통홀(TH1)에 의해 형성되는 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 동일 평면 상에 배치될 수 있다.
상기 제 2 관통홀(TH2)은 상기 제 2 금속층(220)과 수직 방향으로 중첩되는 상기 절연층(310) 및 상기 반사층(330)을 관통하며 형성되며 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면을 노출할 수 있다. 상기 제 2 관통홀(TH2)에 의해 노출되는 상기 절연층(310)의 내측면과 상기 반사층(330)의 내측면은 동일 평면 상에 배치될 수 있다.
상기 제 2 금속층(220)은 상기 제 2 관통홀(TH2)을 형성하는 과정에서 에칭 저지층(etch stopper) 역할을 수행할 수 있다. 이에 따라, 상기 제 2 관통홀(TH2)은 상기 제 2 금속층(220)의 상면 일부를 노출할 수 있다. 또한, 상기 제 2 관통홀(TH2)을 형성하는 과정에 상기 제 2 금속층(220)의 상면에는 상기 제 2 금속층(220)의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부(221)가 형성될 수 있다. 상기 제 2 오목부(221)는 상기 제 2 관통홀(TH2)과 수직 방향으로 중첩될 수 있다.
상기 제 2 오목부(221)는 제 2 바닥면(223) 및 상기 제 2 바닥면(223)의 끝단에서 연장되며 상기 제 2 바닥면(223)의 둘레에 배치되는 제 2 내측면(225)을 포함할 수 있다. 상기 제 2 바닥면(223)은 상기 제 2 금속층(220)의 상면을 기준으로 수직 방향으로 약 120nm 이하의 깊이를 가질 수 있다. 상기 제 2 오목부(221)의 깊이가 약 120mm를 초과할 경우, 상기 제 2 금속층(220)의 두께가 얇아져 반사 효율이 저하될 수 있다. 또한, 상기 제 2 오목부(221)의 깊이는 바람직하게 약 100nm 이하일 수 있다. 즉, 상기 제 2 오목부(221)의 깊이가 약 100nm 이하일 때, 상기 제 2 금속층(220)은 향상된 신뢰성을 가짐과 동시에 반사 효율을 향상시킬 수 있다.
상기 제 2 오목부(221)의 상부 너비 또는 상부 면적은 상기 제 2 오목부(221)의 하부 너비 또는 하부 면적과 대응될 수 있다. 즉, 수직 방향을 기준으로 상기 제 2 내측면(225) 사이의 수평 방향(x축, y축 방향) 간격은 일정할 수 있다. 또한, 상기 제 2 오목부(221)의 상부 너비 또는 상부 면적은 상기 제 2 관통홀(TH2)의 하부 너비 또는 하부 면적과 대응될 수 있다. 이에 따라, 상기 제 2 오목부(221)의 제 2 내측면(225)은 상기 제 2 관통홀(TH2)에 의해 형성되는 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 동일 평면 상에 배치될 수 있다.
도 1 내지 도 3을 참조하면, 상기 발광 구조물(110) 상에는 서로 이격되는 제 1 전극(230)과 제 2 전극(240)이 배치될 수 있다.
상기 제 1 전극(230)은 상기 반사층(330) 및 상기 제 1 금속층(210) 상에 배치될 수 있고, 상기 제 1 관통홀(TH1) 상에 배치될 수 있다. 상기 제 1 관통홀(TH1)은 상기 제 1 전극(230)과 수직 방향으로 중첩될 수 있다. 상기 제 1 전극(230)은 상기 제 1 리세스(120)와 수직 방향으로 중첩되며 상기 제 1 관통홀(TH1) 내에 배치되는 제 1 연장부(230A)를 포함할 수 있다. 상기 제 1 연장부(230A)는 상기 제 1 관통홀(TH1) 내부에서 하부로 연장되어 상기 제 1 금속층(210)과 전기적으로 연결될 수 있다. 이에 따라, 상기 제 1 도전형 반도체층(111)은 상기 제 1 전극(230)과 전기적으로 연결될 수 있다.
상기 제 1 전극(230)의 제 1 연장부(230A)는 상기 제 1 관통홀(TH1)을 채우며 배치되며 너비 또는 면적이 상기 제 1 관통홀(TH1)의 너비 또는 면적과 대응될 수 있다. 따라서, 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)의 내측면과 접촉하며 배치될 수 있다. 자세하게, 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)에 의해 노출되는 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 직접 접촉할 수 있다. 또한, 상기 제 1 연장부(230A)는 상기 제 1 금속층(210)의 제 1 오목부(211)를 채우며 배치될 수 있고 상기 제 1 금속층(210)과 접촉할 수 있다. 예를 들어, 상기 제 1 연장부(230A)의 바닥면은 상기 제 1 오목부(211)의 제 1 바닥면(213)과 직접 접촉할 수 있고, 상기 제 1 연장부(230A)의 측면은 상기 제 1 오목부(211)의 제 1 내측면(215)과 직접 접촉할 수 있다. 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)의 내측면 및 상기 제 1 오목부(211)의 제 1 내측면(215)과 동일한 경사각을 가질 수 있다. 이에 따라, 상기 제 1 연장부(230A)의 측면은 상기 반사층(330)의 내측면, 상기 절연층(310)의 내측면 및 상기 제 1 오목부(211)의 제 1 내측면(215)과 동일 평면 상에 배치될 수 있다.
상기 제 2 전극(240)은 상기 제 1 전극(230)과 이격되어 상기 제 1 전극(230)과 전기적으로 연결되지 않을 수 있다. 상기 제 2 전극(240)은 상기 반사층(330) 및 상기 제 2 금속층(220) 상에 배치될 수 있다. 상기 제 2 전극(240)은 상기 제 2 관통홀(TH2) 상에 배치될 수 있다. 상기 제 2 관통홀(TH2)은 상기 제 2 전극(240)과 수직 방향으로 중첩될 수 있다. 상기 제 2 전극(240)은 상기 제 2 관통홀(TH2) 내에 배치되는 제 2 연장부(240A)를 포함할 수 있다. 상기 제 2 연장부(240A)는 상기 제 2 관통홀(TH2) 내부에서 하부로 연장되어 상기 제 2 금속층(220)과 전기적으로 연결될 수 있다. 이에 따라, 상기 제 2 도전형 반도체층(113)은 상기 제 2 전극(240)과 전기적으로 연결될 수 있다.
상기 제 2 전극(240)의 제 2 연장부(240A)는 상기 제 2 관통홀(TH2)을 채우며 배치되며 너비 또는 면적이 상기 제 2 관통홀(TH2)의 너비 또는 면적과 대응될 수 있다. 따라서, 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)의 내측면과 접촉하며 배치될 수 있다. 자세하게, 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)에 의해 노출되는 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 직접 접촉할 수 있다. 또한, 상기 제 2 연장부(240A)는 상기 제 2 금속층(220)의 제 2 오목부(221)를 채우며 배치될 수 있고 상기 제 2 금속층(220)과 접촉할 수 있다. 예를 들어, 상기 제 2 연장부(240A)의 바닥면은 상기 제 2 오목부(221)의 제 2 바닥면(223)과 직접 접촉할 수 있고, 상기 제 2 연장부(240A)의 측면은 상기 제 2 오목부(221)의 제 2 내측면(225)과 직접 접촉할 수 있다. 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)의 내측면 및 상기 제 2 오목부(221)의 제 2 내측면(225)과 동일한 경사각을 가질 수 있다. 이에 따라, 상기 제 2 오목부(221)의 측면은 상기 반사층(330)의 내측면, 상기 절연층(310)의 내측면 및 상기 제 2 오목부(221)의 제 2 내측면(225)과 동일 평면 상에 배치될 수 있다.
상기 제 1 전극(230) 및 상기 제 2 전극(240)은 단층 또는 다층 구조로 형성될 수 있다. 상기 제 1 전극(230) 및 상기 제 2 전극(240)은 금속성 재질을 포함할 수 있다. 예를 들어, 상기 제 1 전극(230)과 상기 제 2 전극(240)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Cu, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다. 상기 제 1 전극(230)과 상기 제 2 전극(240)은 서로 동일한 적층 구조 또는 동일한 금속을 포함할 수 있다. 상기 제 1 및 제 2 전극(410, 420)은 다층 구조인 경우, 예컨대 상기 반사층(330)과의 접합을 위한 제 1 접합층, 상기 제 1 접합층 상에 반사를 위한 제 1 반사층, 상기 제 1 반사층 상에 금속 접착을 위한 제 2 접합층, 상기 제 2 접합층 상에 본딩을 위한 본딩층 및 상기 본딩층 상에 다른 물질과의 접착을 위한 제 3 접합층이 형성될 수 있다. 상기 제 1 접합층은 비 금속과 금속성 제 1 반사층 간의 접합을 위한 층으로 제공될 수 있으며, 예컨대, Cr, Cu, Ti, Rh, Pd, Ni 중 적어도 하나를 포함할 수 있다. 이러한 제 1 접합층은 반사율이 낮아 입사된 광의 손실이 발생될 수 있다. 상기 제 1 반사층은 Al 또는 Ag를 포함할 수 있으며, 상기 제 2 접합층은 Ti, Ni, Rh 중 적어도 하나를 포함할 수 있으며, 상기 본딩층은 Au를 포함할 수 있으며, 상기 제 3 접합층은 Ti, Ni, Rh 중 적어도 하나를 포함할 수 있다.
상기 제 1 및 제 전극(410, 420) 상에는 보호층(350)이 배치될 수 있다. 상기 보호층(350)은 페시베이션 층으로서, 제 1 및 제 2 전극(410, 420) 사이를 절연시켜 줄 수 있다. 도 2에 도시된 바와 같이 상기 보호층(350)은 상기 제 1 전극(230)과 상기 제 2 전극(240) 사이의 오픈 영역(h5)을 채우며 배치되고, 제 1 및 제 2 전극(410, 420)을 서로 분리시켜 줄 수 있다. 상기 보호층(350)은 상기 제 1 전극(230)과 상기 제 2 본딩패드(420) 사이에 배치되어 서로 절연시켜 줄 수 있다. 상기 보호층(350)은 제 2 전극(240)과 상기 제 1 본딩패드(410) 사이에 배치되어, 서로 절연시켜 줄 수 있다. 상기 보호층(350)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(350)은 SixOy, SiOxNy, SixNy, AlxOy (여기서, 1≤x≤5, 1≤y≤5)를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 상기 보호층(350)은 상기 발광 구조물(110)의 가장자리 영역(OS)까지, 예컨대 상기 발광 구조물(110)의 외곽까지 연장되어 발광 구조물(110)의 표면을 보호할 수 있다.
상기 보호층(350)은 제 1 오픈 영역(h1)을 포함하며 상기 제 1 오픈 영역(h1)은 상기 제 1 전극(230)의 일부를 노출시킬 수 있다. 상기 보호층(350)은 하나 또는 복수 개의 제 1 오픈 영역(h1)을 포함할 수 있다. 상기 제 1 오픈 영역(h1)은 상기 제 1 본딩패드(410)와 상기 제 1 전극(230)이 수직 방향으로 중첩되는 영역에 배치될 수 있다. 상기 제 1 오픈 영역(h1)은 상기 제 1 관통홀(TH1)과 수직 방향으로 중첩되지 않게 배치될 수 있다. 상기 제 1 오픈 영역(h1)과 상기 제 1 관통홀(TH1)이 수직 방향으로 중첩될 경우 전류가 집중되는 문제가 발생할 수 있다. 상기 제 1 오픈 영역(h1)의 상부 면적은 상기 제 1 관통홀(TH1)의 상부 면적보다 클 수 있다.
또한, 상기 보호층(350)은 제 2 오픈 영역(h2)을 포함하며 상기 제 2 오픈 영역(h2)은 상기 제 2 전극(240)의 일부를 노출시킬 수 있다. 상기 보호층(350)은 하나 또는 복수 개의 제 2 오픈 영역(h2)을 포함할 수 있다. 상기 제 2 오픈 영역(h2)은 상기 제 2 본딩패드(420)와 상기 제 2 전극(240)이 수직 방향으로 중첩되는 영역에 배치될 수 있다. 상기 제 2 오픈 영역(h2)은 상기 제 1 오픈 영역(h1)의 개수보다 더 많을 수 있고, 이에 따라 상기 제 2 전극(240)으로 전류 주입 효율이 개선될 수 있다. 또한, 상기 제 2 오픈 영역(h2)은 상기 제 2 관통홀(TH2)과 수직 방향으로 중첩되지 않게 배치될 수 있다. 상기 제 2 오픈 영역(h2)과 상기 제 2 관통홀(TH2)이 수직 방향으로 중첩될 경우 전류가 집중되는 문제가 발생할 수 있다.
상기 보호층(350) 상에는 본딩패드가 배치될 수 있다. 상기 본딩패드는 x축 방향으로 서로 이격되는 제 1 본딩패드(410)와 제 2 본딩패드(420)를 포함할 수 있다.
상기 제 1 본딩패드(410)는 상기 제 1 전극(230) 상에 배치될 수 있다. 상기 제 1 본딩패드(410)는 상기 반사층(330), 상기 제 1 전극(230) 및 상기 제 1 전극(230)의 제 1 연장부(230A)와 수직 방향으로 중첩될 수 있다. 상기 제 1 본딩패드(410)는 상기 제 1 오픈 영역(h1) 내에 배치되는 제 1 연결부(410A)를 포함하며, 상기 제 1 오픈 영역(h1)을 통해 상기 제 1 전극(230)와 접촉되고 전기적으로 연결될 수 있다.
상기 제 2 본딩패드(420)는 상기 제 2 전극(240) 상에 배치될 수 있다. 상기 제 2 본딩 패드(420)는 상기 반사층(330), 상기 제 2 전극(240) 및 상기 제 2 전극(240)의 제 2 연장부(240A)와 수직 방향으로 중첩될 수 있다. 상기 제 2 본딩패드(420)는 상기 제 2 오픈 영역(h2) 내에 배치되는 제 2 연결부(420A)를 포함하며, 상기 제 2 오픈 영역(h2)을 통해 상기 제 2 전극(240)과 접촉되고 전기적으로 연결될 수 있다.
상기 제 1 본딩패드(410)와 상기 제 2 본딩패드(420)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 제 1 본딩패드(410)는 상기 제 2 본딩패드(420)는 방열 경로로 제공될 수 있다. 예를 들어, 상기 발광소자(1000)는 발광 구조물(110)과 연결되는 제 1 금속층(210), 제 2 금속층(220), 제 1 전극(230), 제 1 연장부(230A), 제 2 전극(240), 제 2 연장부(240A)를 포함할 수 있고, 상기 발광 구조물(110)로부터 방출되는 열은 상기 구성들(210, 220, 230, 230A, 240, 240A)로 전달되어 제 1 및 제 2 본딩패드(410, 420)을 통해 외부로 방출되어 소자의 방열 특성을 개선할 수 있다.
또한, 상기 발광소자(1000)는 x축 방향 길이가 y축 방향의 길이보다 더 클 경우, 상기 제 1 및 제 2 본딩패드(410, 420)는 x축 방향 길이가 y축 방향 길이보다 작을 수 있다. 또한, 상기 제 1 및 제 2 본딩패드(410, 420) 사이의 간격은 상기 제 1 및 제 2 본딩패드(410, 420) 각각의 x축 방향의 길이와 같거나 클 수 있다. 상기 제 1 및 제 2 본딩패드(410, 420) 사이의 간격이 상기 제 1 및 제 2 본딩패드(410, 420) 각각의 x축 방향 길이와 같거나 그보다 클 경우, 상기 본딩패드(410, 420) 사이 영역, 예컨대 센터 영역을 통해 입사된 광의 손실을 줄이고 반사 효율을 향상시킬 수 있다.
도 4는 도 1의 발광소자의 다른 A-A' 단면도이고, 도 5는 도 4의 C 영역 및 D 영역을 확대 도시한 도면이다.
도 4 및 도 5를 참조하면, 상기 제 1 관통홀(TH1)의 상부 너비 또는 상부 면적은 하부 너비 또는 하부 면적과 상이할 수 있다. 일례로, 수직 방향을 기준으로 상기 제 1 관통홀(TH1)의 너비 또는 면적은 상부에서 하부로 갈수록 감소할 수 있다.
상기 제 1 금속층(210)의 상면은 제 1 오목부(211)를 포함할 수 있다. 상기 제 1 오목부(211)는 상기 제 1 금속층(210)의 상면에서 배면을 향하는 방향으로 오목할 수 있다. 상기 제 1 오목부(211)는 제 1 바닥면(213) 및 상기 제 1 바닥면(213)의 끝단에서 연장되며 상기 제 1 바닥면(213)의 둘레에 배치되는 제 1 내측면(215)을 포함할 수 있다. 상기 제 1 오목부(211)의 상부 너비 또는 상부 면적은 상기 제 1 오목부(211)의 하부 너비 또는 하부 면적과 상이할 수 있다. 일례로, 수직 방향을 기준으로 상기 제 1 오목부(211)의 너비 또는 면적은 상부에서 하부로 갈수록 감소할 수 있다.
상기 제 1 관통홀(TH1)의 하부 너비 또는 하부 면적은 상기 제 1 오목부(211)의 상부 너비 또는 상부 면적과 대응될 수 있다. 이에 따라, 상기 제 1 오목부(211)의 제 1 내측면(215)은 상기 제 1 관통홀(TH1)에 의해 형성되는 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 동일 평면 상에 배치될 수 있다. 즉, 상기 제 1 오목부(211)의 제 1 바닥면(213)을 기준에 대하여, 상기 제 1 오목부(211)의 제 1 내측면(215) 및 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면은 동일한 경사각을 가질 수 있다.
상기 제 1 전극(230)은 상기 제 1 관통홀(TH1) 내에 배치되는 제 1 연장부(230A)를 포함할 수 있다. 상기 제 1 연장부(230A)는 상기 제 1 관통홀(TH1) 내부에서 하부로 연장되어 상기 제 1 금속층(210)과 전기적으로 연결될 수 있다. 상기 제 1 연장부(230A)는 상기 제 1 관통홀(TH1)을 채우며 배치되며 너비 또는 면적이 상기 제 1 관통홀(TH1)의 너비 또는 면적과 대응될 수 있다. 또한, 상기 제 1 연장부(230A)는 상기 제 1 금속층(210)의 제 1 오목부(211)를 채우며 배치될 수 있고, 너비 또는 면적이 상기 제 1 오목부(211)의 너비 또는 면적과 대응될 수 있다. 즉, 상기 제 1 연장부(230A)는 수직 방향을 기준으로 너비 또는 면적이 상부에서 하부로 갈수록 감소할 수 있으며, 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)의 내측면과 직접 접촉할 수 있다. 자세하게, 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)에 의해 노출되는 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 직접 접촉할 수 있다. 또한, 상기 제 1 연장부(230A)의 바닥면은 상기 제 1 오목부(211)의 제 1 바닥면(213)과 직접 접촉할 수 있고, 상기 제 1 연장부(230A)의 측면은 상기 제 1 오목부(211)의 제 1 내측면(215)과 직접 접촉할 수 있다. 상기 제 1 관통홀(TH1) 내에서 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1)의 내측면 및 상기 제 1 오목부(211)의 제 1 내측면(215)과 대응되는 경사각을 가질 수 있다. 이에 따라, 상기 제 1 연장부(230A)의 측면은 상기 제 1 관통홀(TH1) 내에서 상기 반사층(330)의 내측면, 상기 절연층(310)의 내측면 및 상기 제 1 오목부(211)의 제 1 내측면(215)과 동일 평면 상에 배치될 수 있다. 일례로, 상기 제 1 금속층(210)의 상면에 대한 상기 제 1 관통홀(TH1)의 내측면의 경사각은 약 30도 내지 약 80도 일 수 있다. 자세하게, 상기 제 1 금속층(210)의 상면 예컨대, 상기 제 1 오목부(211)의 제 1 바닥면(213)에 대한 상기 제 1 내측면(215), 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면의 경사각은 약 30도 내지 약 80도 일 수 있다. 상기 경사각이 약 30도 미만인 경우, 상기 제 1 관통홀(TH1)을 형성하는 식각 공정에서 식각되는 반사층(330)의 면적이 증가하여 상기 반사층(330)의 반사 효율이 저하될 수 있다. 또한, 상기 경사각이 약 80도를 초과하는 경우, 상기 제 1 금속층(210) 상에 배치되는 상기 절연층(310) 및 상기 반사층(330)의 스텝 커버리지(step coverage) 특성이 저하되어 상기 제 1 금속층(210)에서 형성된 크랙(crack)이 상기 절연층 및 상기 반사층으로 전파될 수 있다. 또한, 상기 경사각이 약 80도를 초과하는 경우, 제 1 관통홀(TH1) 내에 제 1 연장부(230A)가 균일하게 배치되지 않아 상기 제 1 전극(230)과 상기 제 1 도전형 반도체층(111) 사이의 전기적 특성이 저하될 수 있다.
또한, 상기 제 2 관통홀(TH2)의 상부 너비 또는 상부 면적은 하부 너비 또는 하부 면적과 상이할 수 있다. 일례로, 수직 방향을 기준으로 상기 제 2 관통홀(TH2)의 너비 또는 면적은 상부에서 하부로 갈수록 감소할 수 있다.
상기 제 2 금속층(220)의 상면은 제 2 오목부(221)를 포함할 수 있다. 상기 제 2 오목부(221)는 상기 제 2 금속층(220)의 상면에서 배면을 향하는 방향으로 오목할 수 있다. 상기 제 2 오목부(221)는 제 2 바닥면(223) 및 상기 제 2 바닥면(223)의 끝단에서 연장되며 상기 제 2 바닥면(223)의 둘레에 배치되는 제 2 내측면(225)을 포함할 수 있다. 상기 제 2 오목부(221)의 상부 너비 또는 상부 면적은 상기 제 2 오목부(221)의 하부 너비 또는 하부 면적과 상이할 수 있다. 일례로, 수직 방향을 기준으로 상기 제 2 오목부(221)의 너비 또는 면적은 상부에서 하부로 갈수록 감소할 수 있다.
상기 제 2 관통홀(TH2)의 하부 너비 또는 하부 면적은 상기 제 2 오목부(221)의 상부 너비 또는 상부 면적과 대응될 수 있다. 이에 따라, 상기 제 2 오목부(221)의 제 2 내측면(225)은 상기 제 2 관통홀(TH2)에 의해 형성되는 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 동일 평면 상에 배치될 수 있다. 즉, 상기 제 2 오목부(221)의 제 2 바닥면(223)을 기준에 대하여, 상기 제 2 오목부(221)의 제 2 내측면(225) 및 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면은 동일한 경사각을 가질 수 있다.
상기 제 2 전극(240)은 상기 제 2 관통홀(TH2) 내에 배치되는 제 2 연장부(240A)를 포함할 수 있다. 상기 제 2 연장부(240A)는 상기 제 2 관통홀(TH2) 내부에서 하부로 연장되어 상기 제 2 금속층(220)과 전기적으로 연결될 수 있다. 상기 제 2 연장부(240A)는 상기 제 2 관통홀(TH2)을 채우며 배치되며 너비 또는 면적이 상기 제 2 관통홀(TH2)의 너비 또는 면적과 대응될 수 있다. 또한, 상기 제 2 연장부(240A)는 상기 제 2 금속층(220)의 제 2 오목부(221)를 채우며 배치될 수 있고, 너비 또는 면적이 상기 제 2 오목부(221)의 너비 또는 면적과 대응될 수 있다. 즉, 상기 제 2 연장부(240A)는 수직 방향을 기준으로 너비 또는 면적이 상부에서 하부로 갈수록 감소할 수 있으며, 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)의 내측면과 직접 접촉할 수 있다. 자세하게, 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)에 의해 노출되는 절연층(310)의 내측면 및 상기 반사층(330)의 내측면과 직접 접촉할 수 있다. 또한, 상기 제 2 연장부(240A)의 바닥면은 상기 제 2 오목부(221)의 제 2 바닥면(223)과 직접 접촉할 수 있고, 상기 제 2 연장부(240A)의 측면은 상기 제 2 오목부(221)의 제 2 내측면(225)과 직접 접촉할 수 있다. 상기 제 2 관통홀(TH2) 내에서 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2)의 내측면 및 상기 제 2 오목부(221)의 제 2 내측면(225)과 대응되는 경사각을 가질 수 있다. 이에 따라, 상기 제 2 연장부(240A)의 측면은 상기 제 2 관통홀(TH2) 내에서 상기 반사층(330)의 내측면, 상기 절연층(310)의 내측면 및 상기 제 2 오목부(221)의 제 2 내측면(225)과 동일 평면 상에 배치될 수 있다. 일례로, 상기 제 2 금속층(220)의 상면에 대한 상기 제 2 관통홀(TH2)의 내측면의 경사각은 약 30도 내지 약 80도 일 수 있다. 자세하게, 상기 제 2 오목부(221)의 제 2 바닥면(223)에 대한 상기 제 2 내측면(225), 상기 절연층(310)의 내측면 및 상기 반사층(330)의 내측면의 경사각은 약 30도 내지 약 80도 일 수 있다. 상기 경사각이 약 30도 미만인 경우, 상기 제 2 관통홀(TH2)을 형성하는 식각 공정에서 식각되는 반사층(330)의 면적이 증가하여 상기 반사층(330)의 반사 효율이 저하될 수 있다. 또한, 상기 경사각이 약 80도를 초과하는 경우, 상기 제 2 금속층(220) 상에 배치되는 상기 절연층(310) 및 상기 반사층(330)의 스텝 커버리지(step coverage) 특성이 저하되어 상기 제 2 금속층(220)에서 형성된 크랙(crack)이 상기 절연층 및 상기 반사층으로 전파될 수 있다. 또한, 상기 경사각이 약 80도를 초과하는 경우, 제 2 관통홀(TH2) 내에 제 2 연장부(240A)가 균일하게 배치되지 않아 상기 제 2 전극(240)과 상기 제 2 도전형 반도체층(113) 사이의 전기적 특성이 저하될 수 있다.
도 6의 도 4의 C 영역 및 D 영역의 다른 예를 도시한 도면이다.
도 6을 참조하면, 제 1 금속층(210)은 다층으로 형성될 수 있다. 상기 제 1 금속층(210)은 상기 제 1 도전형 반도체층(111) 상에 배치되는 제 1 층(219) 및 상기 제 1 층(219) 상에 배치되는 제 2 층(217)을 포함할 수 있다.
상기 제 1 층(219)은 금속을 포함할 수 있고, 예컨대 반사율이 우수한 금속을 포함할 수 있다. 예를 들어, 상기 제 1 층(219)은 반사율이 우수한 Ag 및 Al을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 제 1 층(219)은 상기 발광 구조물(110)에서 방출된 광을 상기 발광 구조물 방향으로 반사시킬 수 있다.
상기 제 2 층(217)은 상기 제 1 층(219) 상에 배치되며 산화가 잘 되지 않는 금속을 포함할 수 있다. 예를 들어, 상기 제 2 층(217)은 Au 및 Pt 등과 외부 환경에 산화가 잘 되지 않는 금속을 포함할 수 있다. 상기 제 2 층(217)은 상기 제 1 전극(230)과의 전기 전도성을 위해 Au를 포함할 수 있다. 또한, 상기 제 2 층(217)은 상기 제 1 관통홀(TH1)의 형성하는 과정에서 에칭 저지층(etch stopper)의 역할을 수행할 수 있다. 상기 제 1 오목부(211)는 상기 제 2 층(217) 상에 형성될 수 있고, 상기 제 1 층(219)과 이격될 수 있다. 상기 제 1 층(219)은 상기 절연층(310)과 이격될 수 있다
상기 제 1 층(219)은 상기 제 2 층(217)과 수직 방향으로 중첩될 수 있다. 상기 제 1 층(219)의 수평 방향 너비는 상기 제 2 층(217)의 수평 방향 너비보다 작을 수 있다. 상기 제 2 층(217)은 상기 제 1 층(219)보다 수평 방향으로 더 연장되며 상기 제 1 층(219)을 감싸며 배치될 수 있다. 예를 들어, 상기 제 2 층(217)은 상기 제 1 층(219)의 상면 및 측면을 감싸며 배치될 수 있고, 상기 제 1 도전형 반도체층(111)의 상면 상에 배치될 수 있다. 상기 제 2 층(217)은 상기 제 1 도전형 반도체층(111)의 상면과 직접 접촉할 수 있다. 즉, 상기 제 2 층(217)의 수평 방향 너비를 상기 제 1 층(219)의 수평 방향 너비보다 크게 형성하여 상기 제 1 층(219)의 크랙(crack)이 상기 제 2 층(217)으로 전파되는 것을 방지할 수 있다. 또한, 상술한 구조에 의해 상기 제 1 층(219)의 크랙(crack)이 상기 제 2 층(217) 상에 배치되는 상기 절연층(310) 및 상기 반사층(330)으로 전달되는 것을 방지하여 발광소자(1000)의 반사 효율 및 신뢰성을 향상시킬 수 있다.
상기 제 1 층(219)의 측면 경사각은 상기 제 2 층(217)의 측면 경사각보다 작거나 같을 수 있다. 일례로, 상기 제 1 층(219)의 측면은 상기 제 1 도전형 반도체층(111)의 상면에 대해 예각을 가질 수 있고, 상기 제 2 층(217)의 측면 경사각보다 작을 수 있다. 이에 따라, 상기 제 2 층(217)은 상기 제 1 층(219)을 상면 및 측면을 효과적으로 덮으며 배치되어 상기 제 1 층(219)이 외부 환경에 의해 산화되는 것을 방지할 수 있다.
또한, 상기 제 2 금속층(220)은 다층으로 형성될 수 있다. 상기 제 2 금속층(220)은 상기 제 2 도전형 반도체층(113) 상에 배치되는 제 3 층(229) 및 상기 제 3 층(229) 상에 배치되는 제 4 층(227)을 포함할 수 있다.
상기 제 3 층(229)은 금속을 포함할 수 있고, 예컨대 반사율이 우수한 금속을 포함할 수 있다. 예를 들어, 상기 제 3 층(229)은 반사율이 우수한 Ag 및 Al을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 제 3 층(229)은 상기 발광 구조물(110)에서 방출된 광을 상기 발광 구조물 방향으로 반사시킬 수 있다.
상기 제 4 층(227)은 상기 제 3 층(229) 상에 배치되며 산화가 잘 되지 않는 금속을 포함할 수 있다. 예를 들어, 상기 제 4 층(227)은 Au 및 Pt 등과 외부 환경에 산화가 잘 되지 않는 금속을 포함할 수 있다. 상기 제 2 층(217)은 상기 제 2 전극(240)과의 전기 전도성을 위해 Au를 포함할 수 있다. 또한, 상기 제 4 층(227)은 상기 제 2 관통홀(TH2)의 형성하는 과정에서 에칭 저지층(etch stopper)의 역할을 수행할 수 있다. 상기 제 2 오목부(221)는 상기 제 4 층(227) 상에 형성될 수 있고, 상기 제 3 층(229)과 이격될 수 있다. 상기 제 3 층(229)은 상기 절연층(310)과 이격될 수 있다.
상기 제 3 층(229)은 상기 제 4 층(227)과 수직 방향으로 중첩될 수 있다. 상기 제 3 층(229)의 수평 방향 너비는 상기 제 4 층(227)의 수평 방향 너비보다 작을 수 있다. 상기 제 4 층(227)은 상기 제 3 층(229)보다 수평 방향으로 더 연장되며 상기 제 3 층(229)을 감싸며 배치될 수 있다. 예를 들어, 상기 제 4 층(227)은 상기 제 3 층(229)의 상면 및 측면을 감싸며 배치될 수 있고, 상기 제 2 도전형 반도체층(113)의 상면 상에 배치될 수 있다. 상기 제 4 층(227)은 상기 제 2 도전형 반도체층(113)의 상면과 직접 접촉할 수 있다. 즉, 상기 제 4 층(227)의 수평 방향 너비를 상기 제 3 층(229)의 수평 방향 너비보다 크게 형성하여 상기 제 3 층(229)의 크랙(crack)이 상기 제 4 층(227)으로 전파되는 것을 방지할 수 있다. 또한, 상술한 구조에 의해 상기 제 3 층(229)의 크랙(crack)이 상기 제 4 층(227) 상에 배치되는 상기 절연층(310) 및 상기 반사층(330)으로 전달되는 것을 방지하여 발광소자(1000)의 반사 효율 및 신뢰성을 향상시킬 수 있다.
상기 제 3 층(229)의 측면 경사각은 상기 제 4 층(227)의 측면 경사각보다 작거나 같을 수 있다. 일례로, 상기 제 3 층(229)의 측면은 상기 제 2 도전형 반도체층(113)의 상면에 대해 예각을 가질 수 있고, 상기 제 4 층(227)의 측면 경사각보다 작을 수 있다. 이에 따라, 상기 제 4 층(227)은 상기 제 3 층(229)을 상면 및 측면을 효과적으로 덮으며 배치되어 상기 제 3 층(229)이 외부 환경에 의해 산화되는 것을 방지할 수 있다.
또한, 상기 제 1 층(219) 및 상기 제 2 층(217) 사이에는 상기 제 2 층(217)의 물질이 상기 제 1 층(219)으로 확산되는 것을 방지하는 확산 방지층(미도시)이 더 배치될 수 있다. 상기 제 3 층(229) 및 상기 제 4 층(227) 사이에는 상기 제 4 층(227)의 물질이 상기 제 3 층(229)으로 확산되는 것을 방지하는 확산 방지층(미도시)이 더 배치될 수 있다. 상기 확산 방지층은 Ti, Ni, Cr, W 및 TiW 중 적어도 하나를 포함할 수 있다.
도 7은 실시예에 따른 발광소자가 회로 기판 상에 배열된 광원 모듈의 예를 나타낸 도면이다.
도 7을 참조하면, 실시예에 따른 광원 모듈은 상기 발광소자(1000) 아래에 배치되는 회로기판(600)을 포함할 수 있다. 상기 회로기판(600)은 제 1 및 제 2 패드(611, 612)를 포함하는 기판 부재를 포함할 수 있다. 상기 회로기판(810)에는 상기 발광소자(500)의 구동을 제어하는 전원 공급 회로가 제공될 수 있다.
상기 회로기판(600)은 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 상기 회로기판(600)은 수지 재질의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB), 리지드 PCB(rigid PCB) 중 적어도 하나를 포 함할 수도 있다. 상기 회로기판(600)은 수지 또는 금속 재질의 베이스층 상에 절연층 또는 보호층이 배치될 수 있고, 상기 절연층 또는 보호층으로부터 노출된 패드들(611, 612)이 배치될 수 있다.
상기 회로기판(600)은 서로 이격되는 제 1 패드(611) 및 제 2 패드(612)를 포함할 수 있다. 상기 제 1 패드(611)는 상기 제 1 본딩패드(410)와 대응되는 영역에 배치될 수 있고, 상기 제 2 패드(612)는 상기 제 2 본딩패드(420)와 대응되는 영역에 배치될 수 있다.
상기 제 1 패드(611) 및 상기 제 2 패드(612)는 Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, Sn, Zn, Al를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다.
상기 발광소자(1000)는 상기 회로기판(600)의 제 1 패드(611) 및 제 2 패드(612) 상에 배치될 수 있다. 예를 들어, 상기 발광소자(1000)는 상기 발광소자(1000)의 제 1 본딩패드(410) 및 제 2 본딩패드(420)가 상기 회로기판(600)의 제 1 패드(611) 및 제 2 패드(612)가 마주보게 배치될 수 있다. 상기 발광소자(1000)는 상기 회로기판(600) 상에 플립칩 타입으로 배치될 수 있다.
상기 발광소자(1000)가 플립 칩으로 배치되므로, 상기 제 1 전극(230)은 도면으로 기준으로 하부 방향으로 진행되는 광을 상기 기판(50) 방향으로 반사시킬 수 있다. 상기 제 1 전극(230)의 면적은 상기 제 1 도전형 반도체층(111)의 하면 면적보다 클 수 있고 상기 제 1 도전형 반도체층(111)의 하면 및 하부 측면의 면적 합보다 클 수 있다. 여기서, 상기 제 1 도전형 반도체층(111)의 하면은 도 7을 기준으로 상기 활성층(112)의 상면과 마주하는 면일 수 있다.
상기 발광소자(1000)의 제 1 본딩패드(410)는 상기 제 1 패드(611)에 직접 본딩될 수 있고, 제 1 도전부(631)에 의해 연결될 수 있다. 상기 제 1 도전부(631)는 상기 제 1 본딩패드(410)와 상기 제 1 패드(611) 사이에 배치될 수 있다. 이에 따라, 상기 제 1 본딩패드(410)는 상기 제 1 패드(611)와 전기적으로 연결될 수 있다. 또한, 상기 발광소자(1000)의 제 2 본딩패드(420)는 상기 제 2 패드(612)에 직접 본딩될 수 있고, 제 2 도전부(632)에 의해 연결될 수 있다. 상기 제 2 도전부(632)는 상기 제 2 본딩패드(420)와 상기 제 2 패드(612) 사이에 배치될 수 있다. 이에 따라, 상기 제 2 본딩패드(420)는 상기 제 2 패드(612)와 전기적으로 연결될 수 있다.
상기 제 1 및 제 2 도전부(631, 632)는 액상의 재질로 상기 회로기판(600)의 제 1 패드(611) 및 제 2 패드(612) 각각의 상면 상에 위치시킨 후 상기 회로기판(600) 상에 정렬된 상기 발광소자(1000)를 결합할 수 있다. 상기 제 1 및 제 2 도전부(631, 632)는 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 전도부(631, 632)는 솔더계 페이스트, Ag계 페이스트, SAC(Sn-Ag-Cu)계 페이스트 등을 포함할 수 있다. 상기 전도부(631, 632)는 상기 제 1 및 제 2 본딩패드(410, 420), 상기 제 1 및 제 2 패드(611, 612)에 포함된 물질과 화합되어 금속간 화합물층에 의해 결합될 수 있다. 일례로, 상기 금속간 화합물은 CuxSny, AgxSny 및 AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x 는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층;
    상기 제 1 및 제 2 금속층 상에 배치되는 절연층;
    상기 절연층 상에 배치되는 반사층;
    상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드; 및
    상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고,
    상기 관통홀은, 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고,
    상기 제 1 금속층은, 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고,
    상기 제 2 금속층은, 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고,
    상기 제 1 및 제 2 오목부 각각의 내측면은, 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치되며,
    상기 반사층은 상기 절연층의 상면 및 측면을 덮고,
    상기 제 1 도전형 반도체층 상에 배치되는 상기 절연층의 두께는 상기 제 2 도전형 반도체층 상에 배치되는 상기 절연층의 두께와 동일한 발광소자.
  2. 제 1 항에 있어서,
    상기 반사층 및 상기 제 1 본딩패드 사이에 배치되며 상기 제 1 관통홀을 통해 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 연장부; 및
    상기 반사층 및 상기 제 2 본딩패드 사이에 배치되며 상기 제 2 관통홀을 통해 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 연장부를 더 포함하는 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 연장부의 측면은, 상기 제 1 오목부의 내측면, 상기 제 1 관통홀에 의해 노출되는 상기 반사층의 내측면 및 상기 절연층의 내측면과 직접 접촉하고,
    상기 제 2 연장부의 측면은, 상기 제 2 오목부의 내측면, 상기 제 2 관통홀에 의해 노출되는 상기 반사층의 내측면 및 상기 절연층의 내측면과 직접 접촉하는 발광소자.
  4. 제 3 항에 있어서,
    상기 제 1 연장부의 측면은, 상기 제 1 오목부의 내측면, 상기 제 1 관통홀에 의해 노출되는 상기 반사층의 내측면 및 상기 절연층의 내측면과 동일 평면 상에 배치되고,
    상기 제 2 연장부의 측면은, 상기 제 2 오목부의 내측면, 상기 제 2 관통홀에 의해 노출되는 상기 반사층의 내측면 및 상기 절연층의 내측면과 동일 평면 상에 배치되는 발광소자.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 오목부 각각의 수직 방향 깊이는 120nm 이하인 발광소자.
  6. 제 1 항에 있어서,
    상기 제 1 금속층의 상면에 대한 상기 제 1 관통홀의 내측면의 경사각은 30도 내지 80도이고,
    상기 제 2 금속층의 상면에 대한 상기 제 2 관통홀의 내측면의 경사각은 30도 내지 80도인 발광소자.
  7. 제 1 항에 있어서,
    상기 제 1 금속층은 상기 제 1 도전형 반도체층 상에 배치되는 제 1 층 및 상기 제 1 층 상에 배치되는 제 2 층을 포함하고,
    상기 제 2 금속층은 상기 제 2 도전형 반도체층 상에 배치되는 제 3 층 및 상기 제 3 층 상에 배치되는 제 4 층을 포함하고,
    상기 제 2 층은 상기 제 1 층보다 큰 수평 방향 폭을 가지고, 상기 제 4 층은 상기 제 3 층보다 큰 수평 방향 폭을 가지는 발광소자.
  8. 제 7 항에 있어서,
    상기 제 1 오목부는 상기 제 2 층 상에 배치되며 상기 제 1 층과 이격되고,
    상기 제 2 오목부는 상기 제 4 층 상에 배치되며 상기 제 3 층과 이격되는 발광소자.
  9. 제 7 항에 있어서,
    상기 제 1 도전형 반도체층의 상면에 대한 상기 제 1 층의 측면 경사각은 상기 제 2 층의 측면 경사각보다 작고,
    상기 제 2 도전형 반도체층의 상면에 대한 상기 제 3 층의 측면 경사각은 상기 제 4 층의 측면 경사각보다 작은 발광소자.
  10. 제 7 항에 있어서,
    상기 제 1 및 제 3 층은 상기 절연층과 이격되는 발광소자.
  11. 회로기판; 및
    상기 회로기판 상에 배치되는 발광소자를 포함하고,
    상기 회로기판은 상기 발광 소자를 전기적으로 연결하는 패드를 포함하고,
    상기 발광소자는,
    제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 및 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 발광 구조물 상에 배치되며, 상기 제 1 및 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 1 및 제 2 금속층;
    상기 제 1 및 제 2 금속층 상에 배치되는 절연층;
    상기 절연층 상에 배치되는 반사층;
    상기 반사층 상에 서로 이격되어 배치되는 제 1 및 제 2 본딩패드; 및
    상기 절연층 및 상기 반사층을 관통하는 관통홀을 포함하고,
    상기 관통홀은, 상기 제 1 및 제 2 금속층 상에 각각 배치되는 제 1 및 제 2 관통홀을 포함하고,
    상기 제 1 금속층은, 상기 제 1 관통홀과 수직 방향으로 중첩되며 상기 제 1 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 1 오목부를 포함하고,
    상기 제 2 금속층은, 상기 제 2 관통홀과 수직 방향으로 중첩되며 상기 제 2 금속층의 상면에서 배면을 향하는 방향으로 오목한 제 2 오목부를 포함하고,
    상기 제 1 및 제 2 오목부 각각의 내측면은, 상기 제 1 및 제 2 관통홀 각각의 내측면과 동일 평면 상에 배치되며,
    상기 반사층은 상기 절연층의 상면 및 측면을 덮고,
    상기 제 1 도전형 반도체층 상에 배치되는 상기 절연층의 두께는 상기 제 2 도전형 반도체층 상에 배치되는 상기 절연층의 두께와 동일한 광원 모듈.
KR1020180110012A 2018-09-14 2018-09-14 발광소자 및 이를 구비한 광원 모듈 KR102563266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180110012A KR102563266B1 (ko) 2018-09-14 2018-09-14 발광소자 및 이를 구비한 광원 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180110012A KR102563266B1 (ko) 2018-09-14 2018-09-14 발광소자 및 이를 구비한 광원 모듈

Publications (2)

Publication Number Publication Date
KR20200031249A KR20200031249A (ko) 2020-03-24
KR102563266B1 true KR102563266B1 (ko) 2023-08-03

Family

ID=70004294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180110012A KR102563266B1 (ko) 2018-09-14 2018-09-14 발광소자 및 이를 구비한 광원 모듈

Country Status (1)

Country Link
KR (1) KR102563266B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604092B1 (ko) * 2014-06-16 2016-03-17 주식회사 세미콘라이트 반도체 발광소자
KR101591966B1 (ko) * 2013-12-23 2016-02-04 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
KR20160141063A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 발광소자 패키지, 그 제조 방법
KR101928309B1 (ko) * 2017-03-03 2018-12-13 주식회사 세미콘라이트 반도체 발광소자의 제조 방법

Also Published As

Publication number Publication date
KR20200031249A (ko) 2020-03-24

Similar Documents

Publication Publication Date Title
JP5788210B2 (ja) 発光素子、発光素子パッケージ
TWI420705B (zh) 發光裝置及發光裝置封裝件
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8916891B2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device, and lighting system
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101803569B1 (ko) 발광 소자
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR101054983B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
KR101781305B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102618107B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR20120019750A (ko) 발광 소자
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR101786081B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant