KR102600914B1 - 색변환 기법을 적용한 반도체 발광 소자의 제조 방법 - Google Patents

색변환 기법을 적용한 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR102600914B1
KR102600914B1 KR1020220184183A KR20220184183A KR102600914B1 KR 102600914 B1 KR102600914 B1 KR 102600914B1 KR 1020220184183 A KR1020220184183 A KR 1020220184183A KR 20220184183 A KR20220184183 A KR 20220184183A KR 102600914 B1 KR102600914 B1 KR 102600914B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
emitting device
color conversion
Prior art date
Application number
KR1020220184183A
Other languages
English (en)
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to PCT/KR2023/014071 priority Critical patent/WO2024063481A1/ko
Application granted granted Critical
Publication of KR102600914B1 publication Critical patent/KR102600914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 색변환 기법을 적용한 반도체 발광 소자의 제조 방법에 관한 것으로, 지지기판과, 빛을 생성하는 발광부와, 상기 발광부에 오믹 접촉(ohmic contact)되어 전기적으로 연결되는 오믹전극과, 외부에 노출되지 않는 접촉 전극과, 외부에 노출된 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드와 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계; 상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계; 상기 지지기판을 분리시키는 제3 단계; 상기 에피택시 다이를 식각하여 복수의 영역으로 분할하고, 분할된 영역의 상기 접촉 전극을 각각 노출시키는 제4 단계; 및 상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제5 단계를 포함한다.
본 발명에 따르면, 불량 분류가 용이하고, 기존의 범용화된 전사 장비를 그대로 이용할 수 있으므로 공정비용 및 설비투자비가 저렴하며, 최종 지지기판 사파이어 제거가 가능하므로 획기적인 두께 감소 및 칩 다이 사이즈의 축소가 용이하여 광출력이 개선될 수 있는 하나의 에피택시 다이를 이용하여 청색, 녹색 및 적색을 각각 발광하는 반도체 발광 소자를 제조할 수 있으므로, 반도체 발광 소자의 사이즈 및 두께를 대폭적으로 축소시킬 수 있다.

Description

색변환 기법을 적용한 반도체 발광 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE USING COLOR CONVERSION TECHNIQUE}
본 발명은 색변환 기법을 적용한 반도체 발광 소자의 제조 방법에 관한 것으로, 보다 상세하게는 두 전극 중 하나의 전극만이 외부에 노출되고, 청색 또는 자외선을 발광하는 하나의 에피택시 다이에 색변환(Color Conversion) 기법을 적용하여 청색, 녹색 또는 적색을 각각 발광하는 반도체 발광 소자를 제조할 수 있는 색변환 기법을 적용한 반도체 발광 소자의 제조 방법에 관한 것이다.
일반적으로 마이크로 LED(미니 LED를 포함한다) 디스플레이는 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이와, AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이로 구분될 수 있다.
여기서 통상적으로 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하여 분류(Sorting)된 두꺼운 BGR(Blue, Green, Red) 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 칩 다이 수준(Chip Die-level)의 공정을 통해 전사되며, 일반적으로 수평 칩 또는 플립 칩이 이용될 수 있다.
또한, 통상적으로 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하지 않아, 분류(Sorting)되지 않은 박형 BGR 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 웨이퍼 수준(Wafer-level)의 공정을 통해 전사되며, 일반적으로 수평 칩, 플립 칩 또는 수직 칩이 모두 이용될 수 있다.
이러한 종래의 통상적인 PM(Passive Matrix) 구동 방식과 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 다음과 같은 공통 이슈가 존재한다.
먼저, 칩 다이 사이즈를 축소하기 위해 수직 칩 적용을 검토하는 경우, 접합 후에 불량 여부가 즉시 확인이 가능한 플립 칩과는 달리, 수직 칩의 경우는 접합 후 상부 배선 후에 불량 확인이 가능한 문제점이 있다.
또한, 접합 공정 측면에서, 칩 다이 축소에 따른 접합 공정 정밀도의 상승이 요구되고 있으며, 접합 면적 축소에 따른 접합력 개선이 요구되고 있다.
또한, 타일처럼 복수의 유닛 디스플레이를 결합시키는 타일링 공정 측면에서, 디스플레이 OFF 상태 또는 블랙 화면에서 경계가 뚜렷한 이슈가 발생하고 있으며, 이는 AM 구동 방식 보다 PM 구동 방식에서 보다 현저한 것으로 나타나고 있다. 그리고 현재 많은 부분이 개선되었으나 단색광 화면 및 정지 화면 시에 경계가 보이는 문제점이 있으며, TFT Glass 패널 기반 타일링 시, Glass 깨짐으로 인해 공정이 어려운 문제점이 있다. 나아가 픽셀 피치(Pixel Pitch)와 타일링 경계 간 공차 관계에 따라 100인치 미만 제품에 적용은 어려울 것으로 예상되고 있는 등 다양한 이슈가 존재한다.
한편, 종래의 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이에서는 칩 다이 축소가 최대 난제이다. 즉, Aspect Ratio 관점에서 칩 다이 사이즈 축소를 달성하기 위해서는 기본적으로 최종 지지기판 사파이어의 두께 감소가 필수적이나 현재, 사파이어 지지기판의 두께는 80 ~ 70㎛ 정도가 한계이며, 50㎛ 이하로 두께를 감소시키는 경우에는 깨지는 불량 이슈가 발생하고 있다. 또한, 해당 방식의 마이크로 LED 디스플레이에는 칩 측정 및 분류의 복합적 이슈가 존재하며, 해당 방식에서는 수평 및 수직 칩 보다는 플립 칩이 주로 이용될 것으로 예상되나, 플립 칩을 이용하는 경우 고정밀 및 고속 접합 공정 및 이를 위한 물질이 별도로 요구되는 단점이 존재한다.
또한, 종래의 최종 지지기판이 없어 칩 다이 사이즈의 축소가 가능한 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이에서는 불량(NG) 해결과 관련된 이슈가 발생하고 있다. 즉, 에피택시(Epitaxy)와 팹(Fab) 공정에서의 근본적인 이슈인, COW(Chip On Wafer) 수준에서의 파장 및 전기 특성 관련 수율 개선이 이루어지지 못하고 있으며, 불량(NG) 칩을 100% 선별하고 제거하기 어려운 문제점도 존재한다. 이를 해결하기 위해 최근에는 Redundancy 등의 방식을 통해 접근 중이나, 근본적인 해결은 되지 않고 있는 실정이다.
미국 특허출원공개공보 US2009/0218588
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 두 전극 중 하나의 전극만이 외부에 노출되고, 청색 또는 자외선을 발광하는 하나의 에피택시 다이에 색변환(Color Conversion) 기법을 적용하여 청색, 녹색 또는 적색을 각각 발광하는 반도체 발광 소자를 제조할 수 있는 색변환 기법을 적용한 반도체 발광 소자의 제조 방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자의 제조 방법에 있어서, 지지기판과, 빛을 생성하는 발광부와, 상기 발광부에 오믹 접촉(ohmic contact)되어 전기적으로 연결되는 오믹전극과, 외부에 노출되지 않는 접촉 전극과, 외부에 노출된 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드와 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계; 상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계; 상기 지지기판을 분리시키는 제3 단계; 상기 에피택시 다이를 식각하여 복수의 영역으로 분할하고, 분할된 영역의 상기 접촉 전극을 각각 노출시키는 제4 단계; 및 상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제5 단계를 포함하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법에 의해 달성된다.
또한, 상기 제4 단계는, 상기 에피택시 다이를 둘러싸는 몰드부를 형성시킨 후, 분할된 영역의 상기 접촉 전극을 각각 노출시킬 수 있다.
또한, 상기 제5 단계는, 상기 제2 전극 패드가 노출되도록 상기 몰드부를 식각하고, 노출된 상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시킬 수 있다.
또한, 본 발명은, 상기 확장 전극 및 상기 몰드부를 덮는 블랙 매트릭스를 형성시키는 제6 단계를 더 포함할 수 있다.
또한, 본 발명은, 상기 에피택시 다이의 분할된 영역이 각각 서로 다른 파장의 색을 제공하도록, 상기 에피택시 다이의 분할된 영역 위에 각각 색변환층을 형성시키는 제6 단계를 더 포함할 수 있다.
또한, 상기 에피택시 다이는, 청색 또는 자외선(UV)을 발광할 수 있다.
또한, 상기 에피택시 다이는, 상기 발광부와 상기 오믹전극 사이에 식각저지층이 구비되고, 상기 제3 단계는, 상기 에피택시 다이를 상기 식각저지층 이전까지 식각하여 복수의 영역으로 분할할 수 있다.
또한, 상기 제1 전극 패드는, 공통 전극 패드이고, 상기 제2 전극 패드는, 개별 전극 패드일 수 있다.
또한, 상기 기판부는, 비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고, 상기 제1 전극 패드는, 상기 제1 전극 포스트에 전기적으로 연결되고, 상기 제2 전극 패드는, 상기 제2 전극 포스트에 전기적으로 연결될 수 있다.
또한, 상기 비아홀은, 상기 기판부의 코너 부분에 각각 형성될 수 있다.
본 발명에 따르면, 불량 분류가 용이하고, 기존의 범용화된 전사 장비를 그대로 이용할 수 있으므로 공정비용 및 설비투자비가 저렴하며, 최종 지지기판 사파이어 제거가 가능하므로 획기적인 두께 감소 및 칩 다이 사이즈의 축소가 용이하여 광출력이 개선될 수 있는 하나의 에피택시 다이를 이용하여 청색, 녹색 또는 적색을 각각 발광하는 반도체 발광 소자를 제조할 수 있으므로, 반도체 발광 소자의 사이즈 및 두께를 대폭적으로 축소시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 두 전극, 즉 양극과 음극 모두가 외부에 노출되는 종래의 칩 다이(Chip Die)와는 다르게, 본 발명의 에피택시 다이(Epitaxy Die)는 하나의 전극만이 외부에 노출되는 구조를 가지고 있으므로, 전기적으로는 분류(Sorting)되어 있지 않지만, 광학적으로는 분류될 수 있어 광학적 특성(파장, 반치폭, 강도 등)만을 이용하여 고속의 PL 측정 방식 등으로 1차적으로 불량(NG)을 용이하게 판별할 수 있으며, 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 수리 또는 교체를 용이하게 할 수 있다.
또한, 본 발명에 따르면, 본 발명의 에피택시 다이는 300℃ 이상의 고온 열처리가 요구되는 양극 오믹접촉 전극(p-ohmic contact electrode) 또는 음극 오믹접촉 전극(n-ohmic contact electrode) 형성 공정이 에피택시 다이 제조 단계에서 완료되어 있으므로, 본 발명의 에피택시 다이는 전사 후 고온 열처리 공정이 필요 없는 이점이 있다.
또한, 본 발명에 따르면, 본 발명의 에피택시 다이는 최종 지지기판 사파이어가 부착되어 있으며, 타겟된 웨이퍼(Targeted Wafer) 상부로 전사(Transfer) 후에 제거될 수 있으므로, 픽앤플레이스(Pick & Place) 및 리플레이스(Replace) 등과 같은 통상적인 칩 다이 전사 공정을 통해 위치 이동이 가능한 장점이 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 2 내지 도 5는 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 6은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 에피택시 다이에 식각저지층이 구비된 것을 도시한 것이고,
도 7은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 제4 단계에서 에피택시 다이가 식각되어 복수의 영역으로 분할되는 것을 도시한 것이고,
도 8은 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 9는 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 10은 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 11은 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 12는 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 13은 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 14은 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 15는 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
본 발명은 청색 또는 자외선을 발광하는 하나의 에피택시 다이에 색변환(Color Conversion) 기법을 적용하여 청색, 녹색 또는 적색을 각각 발광하는 반도체 발광 소자를 제조하는 방법에 대한 것으로, 본 발명에서는 다음과 같은 특징을 가진 분류(Sorting)가 가능한 미니 LED 사이즈 이하 규모의 반제품 광원 다이를 본 발명의 에피택시 다이로 정의한다.
첫째, 두 전극, 즉 양극과 음극 모두가 외부에 노출되는 종래의 칩 다이(Chip Die)와는 다르게, 본 발명의 에피택시 다이는 하나의 전극만이 외부에 노출되는 구조를 가지고 있다. 이에 따라, 본 발명의 에피택시 다이는 두 전극 중 하나의 전극(접촉 전극)만이 외부에 노출되어 있으므로 전기적으로는 분류(Sorting)되어 있지 않지만, 광학적으로는 분류될 수 있어 광학적 특성(파장, 반치폭, 강도 등)만을 이용하여 고속의 PL 측정 방식 등으로 1차적으로 불량(NG)을 용이하게 판별할 수 있으며, 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 교체를 용이하게 할 수 있다.
둘째, 본 발명의 에피택시 다이는 300℃ 이상의 고온 열처리가 요구되는 양극 오믹접촉 전극(p-ohmic contact electrode) 또는 음극 오믹접촉 전극(n-ohmic contact electrode) 형성 공정이 에피택시 다이 제조 단계에서 완료되어 있다. 이에 따라, 본 발명의 에피택시 다이는 기판에 전사 후 고온 열처리 공정이 필요 없는 이점이 있다.
셋째, 본 발명의 에피택시 다이는 최종 사파이어 지지기판이 부착되어 있으며, 전사 후에 제거된다. 이에 따라, 픽앤플레이스(Pick & Place) 및 리플레이스(Replace) 등과 같은 통상적인 칩 다이 전사 공정을 통해 위치 이동이 가능한 장점이 있다.
즉, 본 발명의 에피택시 다이는 미니 LED 제조 공정의 장점, 즉 불량 분류가 용이하며, 기존의 범용화된 전사 장비를 그대로 이용할 수 있으므로 공정비용 및 설비투자비가 저렴한 장점과, 마이크로 LED 제조 공정의 장점, 즉 최종기판인 최종 지지기판의 제거가 가능하므로 획기적인 두께 감소 및 칩 다이 사이즈의 축소가 용이하여 광출력이 개선될 수 있는 장점을 동시에 충족시킬 수 있다.
또한, 본 발명의 반도체 발광 소자 형성은 개별 칩(또는 에피택시 다이) 단위로 회로 배선과 구동소자 영역이 완성(完成)된 기판(반도체 웨이퍼, PCB, TFT Glass)에 직접 전사하여 배선 연결한 COB(Chip On Board), 통상의 메모리 반도체 기술에 공지된 팬아웃 패키지(Fan-out Package) 공정으로 제작된 패키지 단위(1,2,4,9,16...n2개의 칩(또는 에피택시 다이) 단위)로 회로 배선과 구동소자 영역이 완성(完成)된 기판(PCB, TFT Glass)에 직접 전사하여 배선 연결한 POB(Package On Board) 또는 회로 배선과 구동소자 영역이 미완성(未完成)된 중간 임시기판을 이용하는 인터포저(Interposer)의 형태일 수 있으나 이에 제한되지는 않으며, 이하에서는 설명의 편의상 COB 형태를 기준으로 설명하기로 한다.
한편, 본 발명에서 에피택시 다이가 전사되는 기판은 비아홀(Via-hole)이 형성된 후 해당 비아홀에 전극 포스트가 형성된 TSV(Silicone), TGV(Glass), TSaV(Sapphire), TAV(AAO), TZV(Zirconia), TPoV(Polyimide), TRV(Resin) 등을 포함할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S10)에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 2 내지 도 5는 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 6은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 에피택시 다이에 식각저지층이 구비된 것을 도시한 것이고, 도 7은 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 제4 단계에서 에피택시 다이가 식각되어 복수의 영역으로 분할되는 것을 도시한 것이다.
도 1 내지 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S10)은, 제1 단계(S11)와, 제2 단계(S12)와, 제3 단계(S13)와, 제4 단계(S14)와, 제5 단계(S15)와, 제6 단계(S16)를 포함한다. 단, 도 1 내지 도 7에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S11)는 본 발명의 제1 실시예에 따른 에피택시 다이(100)와, 기판부(11)를 준비하는 단계이다.
기판부(11)는 접합되는 에피택시 다이(100)를 지지하는 것으로, 상면에 제1 상부 전극 패드(11a)와 제2 상부 전극 패드(11b)가 각각 형성될 수 있다.
또한, 기판부(11)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11c) 및 제2 전극 포스트(11d)가 각각 형성되고, 제1 전극 포스트(11c)의 상부에서 제1 전극 포스트(11c)와 전기적으로 연결되는 제1 상부 전극 패드(11a), 제2 전극 포스트(11d)의 상부에서 제2 전극 포스트(11d)와 전기적으로 연결되는 제2 상부 전극 패드(11b), 제1 전극 포스트(11c)의 하부에서 제1 전극 포스트(11c)와 전기적으로 연결되는 제1 하부 전극 패드(11e) 및 제2 전극 포스트(11d)의 하부에서 제2 전극 포스트(11d)와 전기적으로 연결되는 제2 하부 전극 패드(11f)가 각각 형성될 수 있다.
이러한 기판부(11)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으며, 나아가 기판부(11)는 내부에 복수의 비아홀(V)이 형성된 후 해당 비아홀(V)에 전극 포스트(11c, 11d)가 각각 형성된 TSV(Silicone), TGV(Glass), TSaV(Sapphire), TAV(AAO), TZV(Zirconia), TPoV(Polyimide), TRV(Resin) 등을 의미할 수 있으나, 이에 제한되지는 않는다.
한편, 본 발명에서 제1 상부 전극 패드(11a)는 공통 전극으로 마련되고, 제2 상부 전극 패드(11b)는 복수의 개별 전극으로 마련될 수 있는데, 제1 상부 전극 패드(11a)가 음극 공통 전극인 경우 제2 상부 전극 패드(11b)는 양극 개별 전극일 수 있고, 제1 상부 전극 패드(11a)가 양극 공통 전극인 경우 제2 상부 전극 패드(11b)는 음극 개별 전극일 수 있으며, 이는 에피택시 다이(100)의 특성(예를 들면, 본딩 패드층(170)의 극성)에 따라 달라질 수 있다.
또한, 제1 전극 포스트(11c)와 제2 전극 포스트(11d)는 기판부(11)를 관통하는 비아홀(V)에 기둥(포스트)의 형태로 구리(Cu) 도금(또는 니켈 와이어(Ni Wire) 삽입)을 통해 형성될 수 있는데, 이때 비아홀(V)은 복수의 전극 포스트(11c, 11d)를 통한 기판부(11)의 접합력이 증대될 수 있도록 기판부(11)의 네 코너 부분에 각각 형성될 수 있다. 예를 들면, 청색광 또는 자외선을 발광하는 에피택시 다이(100)가 기판부(11)에 전사(배치)되는 경우에, 공통 전극인 하나의 제1 전극 포스트(11c)가 기판부(11)의 코너 부분의 비아홀(V)에 형성되면, 개별 전극인 세 개의 제2 전극 포스트(11d)가 기판부(11)의 나머지 코너 부분의 비아홀(V)에 각각 형성될 수 있다. 이후, 제1 전극 포스트(11c)는 에피택시 다이(100)의 본딩 패드층(170)과 전기적으로 연결되고, 제2 전극 포스트(11d)는 확장 전극(13)을 통해 에피택시 다이(100)의 접촉 전극(160)과 전기적으로 연결되는데, 이에 대해서는 후술하기로 한다.
또한, 본 발명의 제1 실시예에 따른 에피택시 다이(100)는, 빛을 생성하는 발광부(120)와, 제1 오믹전극(130)과, 제2 오믹전극(140)과, 패시베이션층(150)과, 외부에 노출되지 않는 접촉 전극(160)과, 외부에 노출된 본딩 패드층(170)과, 임시접합층(180)과, 최종 지지기판(190)을 포함한다.
발광부(120)는 빛을 생성하는 것으로, 본 발명에서는 청색 또는 자외선을 발광시키기 위해 그룹3족(Al, Ga, In) 질화물 반도체인 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판 위에 적정한 위치와 순서로 배치되어 에피택시(Epitaxy) 성장될 수 있다.
특히, 청색을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 질화인듐갈륨(InGaN)의 그룹3족 질화물 반도체가 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN)으로 구성된 그룹3족 질화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다. 또한, 청색과는 달리 자외선을 발광시키기 위해서는 인듐(In) 조성을 적게 갖는 고품질의 질화인듐갈륨(InGaN), 또는 소정의 알루미늄(Al) 조성이 포함된 그룹3족 질화물 반도체가 바람직하다.
발광부(120)는 보다 상세하게, 제1 반도체 영역(121)(예를 들면, p형 반도체 영역)과, 활성 영역(123)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(122)(예를 들면, n형 반도체 영역)을 포함하는데, 최초 성장기판 위에 제2 반도체 영역(122)과, 활성 영역(123)과, 제1 반도체 영역(121)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 질화물로 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.
이러한 제1 반도체 영역(121), 활성 영역(123) 및 제2 반도체 영역(122) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(120)를 최초 사파이어 성장기판 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(120)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다. 또한, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(190)을 제거하는 경우, 핵생성층과 도핑되지 않은 반도체 영역 사이에는 희생층(Sacrificial Layer)이 구비될 수 있으며, 씨앗층이 희생층으로 기능할 수도 있다.
제2 반도체 영역(122)은 제2 도전성(n형)을 가지는 것으로, 최초 성장기판 위에 형성된다. 이러한 제2 반도체 영역(122)은 2.0 ~ 3.5㎛의 두께를 가질 수 있다.
활성 영역(123)은 전자와 정공의 재결합을 이용하여 빛을 생성하는 것으로, 제2 반도체 영역(122) 위에 형성된다. 이러한 활성 영역(123)은 질화인듐갈륨(InGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚의 두께를 가질 수 있다.
제1 반도체 영역(121)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(123) 위에 형성된다. 이러한 제1 반도체 영역(121)은 질화알루미늄갈륨(AlGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있으며, 상부 표면은 갈륨(Ga) 극성을 가진다.
즉, 활성 영역(123)은 제1 반도체 영역(121)과 제2 반도체 영역(122) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(121)의 정공과 n형 반도체 영역인 제2 반도체 영역(122)의 전자가 활성 영역(123)에서 재결합되면 빛을 생성한다.
한편, 최초 성장기판 위에서 제2 반도체 영역(122), 활성 영역(123) 및 제1 반도체 영역(121)의 순서로 에피택시 성장된 발광부(120)는, 이후에 제1 반도체 영역(121)이 임시접합층(180)을 통해 최종 지지기판(190)과 접합되면, 최종 지지기판(190) 위에 제1 반도체 영역(121), 활성 영역(123) 및 제2 반도체 영역(122)의 순서로 적층된 구조를 갖게 된다(즉, 본 발명의 에피택시 다이(100) 구조는 최종 지지기판(190)이 접합된 후 최초 성장기판이 분리된 상태임).
이때, 최초 성장기판 위에 형성된 발광부(120)의 일측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며(즉, 일측이 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 여기서 기 설정된 깊이는 제2 반도체 영역(122)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(120)의 제2 반도체 영역(122)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(130)은 발광부(120)의 제1 반도체 영역(121)과 전기적으로 연결되는 것으로, 제1 반도체 영역(121)의 상면을 덮어 면접촉되도록 제1 반도체 영역(121) 위에 형성된다. 이때, 제1 반도체 영역(121)은 제1 오믹전극(130)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
제2 오믹전극(140)은 발광부(120)의 제2 반도체 영역(122)과 전기적으로 연결되는 것으로, 제2 반도체 영역(122)의 일측의 식각된 부분에 형성된다.
이러한 제1 오믹전극(130)과 제2 오믹전극(140)은 기본적으로 각각 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(130) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-Ag 등으로 구성될 수 있다. 한편, 제2 오믹전극(140) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독, 또는 상술한 금속 소재들이 결합되어 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(122)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 제2 오믹전극(140)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
패시베이션층(150)은 발광부(120)의 일측의 식각된 부분으로부터 제2 오믹전극(140)을 거쳐서 제1 오믹전극(130)을 덮는 것으로, 타측(즉, 제2 오믹전극(140)이 형성된 부분의 반대측)의 일부가 식각되어 제1 오믹전극(130)의 일부가 노출된다.
이러한 패시베이션층(150)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(160)은 제1 오믹전극(130)과 전기적으로 연결되는 것으로, 패시베이션층(150)의 타측(즉, 제2 오믹전극(140)이 형성된 부분의 반대측)의 일부가 식각됨으로써 노출된 제1 오믹전극(130) 위에 형성된다.
이러한 접촉 전극(160) 물질로는 제1 오믹전극(130)과의 접착력이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
임시접합층(180)은 접촉 전극(160)이 노출되어 형성된 패시베이션층(150)과 최종 지지기판(190)을 서로 접합시키는 것으로, 패시베이션층(150)과 접촉 전극(160) 위에 형성된다. 이렇게 접촉 전극(160)을 감싸는 임시접합층(180)의 형상에 따라, 접촉 전극(160)은 임시접합층(180)과 제1 오믹전극(130) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(180)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(190)은 임시접합층(180)에 의해 패시베이션층(150)과 접합되어 발광부(120), 제1 오믹전극(130), 제2 오믹전극(140), 패시베이션층(150), 접촉 전극(160) 및 후술하는 본딩 패드층(170)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(190) 물질로는 최초 성장기판으로 사용되는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(190)은 본 발명의 에피택시 다이(100)가 최종적으로 완성된 후, 발광부(120), 제1 오믹전극(130), 제2 오믹전극(140), 패시베이션층(150), 접촉 전극(160) 및 후술하는 본딩 패드층(170)을 지지하는 기능을 하는데, 이때 후술하는 제3 단계(S13)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(190)과 임시접합층(180) 사이(間)에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
본딩 패드층(170)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 발광부(120)의 하면에 형성되어 제2 오믹전극(140)과 전기적으로 연결된다. 이때, 본딩 패드층(170)은 제2 오믹전극(140)에 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능하게 된다.
한편, 발광부(120)에는 제2 오믹전극(140)이 노출되도록 하측으로 통공(P)이 형성되고, 이러한 통공(P)을 통해 본딩 패드층(170)은 제2 오믹전극(140)과 전기적으로 연결될 수 있다.
한편, 이러한 본딩 패드층(170)은 기본적으로 4개 영역으로 구성(미도시)되는 것이 바람직하다.
제1 영역은 발광부(120)와 양극 오믹접촉(p-ohmic contact) 또는 음극 오믹접촉(n-ohmic contact)하는 전극 부분으로, 발광부(120)와 결합력이 강하고 투명한 전기전도성 물질(ITO, IZO, ZnO, IGZO, TiN 등)로 구성될 수 있다.
제2 영역은 고반사체 영역으로, 고반사성 소재(Al, Ag, AgCu, Rh, Pt, Ni, Pd 등)로 구성될 수 있다.
제3 영역은 물질 확산 방지층(Diffusion Barrier Layer)으로, 후술하는 제4 영역의 본딩 패드층(170)울 구성하는 저융점 금속이 공정 중 또는 공정 후에 발광부(120) 측으로 확산되는 것을 방지하고자 도입되는 물질층로서, 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 구성될 수 있다.
제4 영역은 제1 상부 전극 패드(11a)와 접합하는 다이 접합층으로, 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(170)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
더 나아가서, 발광부(120) 하면에 본딩 패드층(170)을 형성하기에 앞서, 미도시 되었지만 제2 반도체 영역(122)의 하면에는 활성 영역(123)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
이에 따라, 본 발명의 제1 실시예에 따른 에피택시 다이(100)는 양극인 접촉 전극(160) 및 제1 오믹전극(130)이 임시접합층(180)과 발광부(120) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(170)만이 외부에 노출된 형태가 된다.
제2 단계(S12)는 공통 전극인 제1 상부 전극 패드(11a) 위에 에피택시 다이(100)를 배치하고, 제1 상부 전극 패드(11a)와 본딩 패드층(170)을 접합층(12)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(100)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, 제1 상부 전극 패드(11a)가 개별 전극이 아닌 공통 전극으로 마련되는 것은 전사 공정에서 유리하기 때문이며, 후술하는 제4 단계(S14)의 에피택시 다이의 영역 분할 공정에서 제1 상부 전극 패드(11a)가 양극 공통 전극 경우에는 발광부(120)가 완전히 서로 분리(Full Isolation)될 정도로 식각이 필요한 반면, 제1 상부 전극 패드(11a)가 음극 공통 전극인 경우에는 발광부(120)의 일부분, 예를 들면 제2 반도체 영역(122)의 일부까지만 MESA 공정 수준으로 식각함으로써, 일부분만 서로 분리(Semi Isolation)시키면 되는 공정상 이점이 있다.
한편, (1) 에피택시 다이(100) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(100), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(100)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(100)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S13)는 에피택시 다이(100)의 최종 지지기판(190)을 분리시키는 단계이다. 이때, 제3 단계(S13)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(190)을 임시접합층(180)으로부터 분리시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(190) 후면에 조사하여 최종 지지기판(190)을 임시접합층(180)으로부터 분리하는 기법이다.
제4 단계(S14)는 임시접합층(180)을 식각하여 제거하고, 각각의 영역이 서로 다른 파장의 색을 제공할 수 있도록 에피택시 다이(100)를 복수의 영역으로 분할하며, 분할된 영역의 접촉 전극(160)을 각각 노출시키는 단계이다.
이때, 제4 단계(S14)에서는 에피택시 다이(100)를 발광부(120)가 완전히 서로 분리(Full Isolation)될 정도로 식각하거나, 제2 반도체 영역(122)의 일부까지만 MESA 공정 수준으로 식각함으로써 에피택시 다이(100)를 복수의 영역으로 분할할 수 있다. 또한, 제4 단계(S14)에서는 하나의 에피택시 다이(100)가 청색, 녹색 및 적색의 세 종류의 빛을 발광할 수 있도록 에피택시 다이(100)를 세 영역(A1, A2, A3)으로 분할시킬 수 있으나 이에 제한되는 것은 아니며, 그 이상의 수로도 분할시킬 수 있다. 예를 들면, 제4 단계(S14)에서는 설계에 따라 6개의 영역으로 분할시킴으로써 각각이 청색, 녹색 및 적색을 발광하는 두 개의 픽셀을 이루도록 할 수 있으며, 이 경우 어느 하나의 픽셀이 불량인 경우 다른 하나의 픽셀이 이를 대체하게 되는 Redundancy가 용이하게 되는 이점이 있다.
한편, 도 6 및 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 에피택시 다이(100)는 발광부(120)와 본딩 패드층(170) 사이에 본딩 패드층(170)이 식각되는 것을 저지하는 식각저지층(E, Etching Stop Layer)을 구비할 수 있다.
즉, 제4 단계(S14)에서 에피택시 다이(100)를 복수의 영역으로 분할시킬 때 발광부(120)가 완전히 서로 분리(Full Isolation)될 정도로 식각시키는 경우, 분할 경계면에서 금속 성분을 가지는 본딩 패드층(170)의 일부가 함께 식각된 후 재증착(Redeposition)될 수 있는데, 이는 소자의 불량을 야기할 수 있다.
이에 따라, 본 발명의 에피택시 다이(100)는 창 내지 창틀(Window, Window Frame)형상을 가지고 분할 경계면에 배치되는 식각저지층(E)이 구비됨으로써 분할 경계면에서 본딩 패드층(170)이 식각되는 것을 저지할 수 있다. 이러한 식각저지층(E)은 SiO2, SiNx, 유전체 물질 등으로 형성될 수 있다.
또한, 제4 단계(S14)에서는 임시접합층(180)을 제거하고 에피택시 다이(100)를 복수의 영역으로 분할한 다음, 에피택시 다이(100)를 둘러싸는 몰드부(14)를 형성시킨 후 접촉 전극(160)이 노출되도록 몰드부(14)의 일부를 식각할 수 있다. 이때 몰드부(14)는 후술하는 제5 단계(S15)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다.
한편, 제4 단계(S14) 또는 제5 단계(S15)에서 확장 전극을 형성시키기 이전에, 노출된 접촉 전극(160)을 통해 에피택시 다이(100)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(100)가 전기적으로 불량인 경우 해당 에피택시 다이(100)를 교체함으로써 반도체 발광 소자를 리페어(Repair)할 수 있다. 즉, 본 발명에서는 확장 전극(13)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(100)의 전기적 불량 검출 및 불량 에피택시 다이(100)의 교체를 용이하게 할 수 있다.
제5 단계(S15)는 개별 전극인 제2 상부 전극 패드(11b)와 노출된 접촉 전극(160)을 전기적으로 연결시키는 확장 전극(13)을 형성시키는 단계이다.
보다 상세하게, 제5 단계(S15)에서는 레이저 드릴링을 이용하여 복수의 제2 상부 전극 패드(11b)의 상부의 몰드부(14)를 식각하여 관통홀(H)을 각각 형성시키며, 이러한 관통홀(H)을 통해 복수의 제2 상부 전극 패드(11b)의 상부에서부터 몰드부(14)의 상부까지 수직 방향으로 확장 전극(13)을 각각 연장 형성시킨 후, 에피택시 다이(100)의 분할된 각 영역의 접촉 전극(160) 측으로 각각 절곡 형성시킴으로써, 분할된 각 영역의 접촉 전극(160)과 복수의 제2 상부 전극 패드(11b)가 각각 전기적으로 연결되도록 한다. 한편, 접촉 전극(160)이 몰드부(14)에 덮힌 경우, 접촉 전극(160)이 노출되도록 몰드부(14)가 일부 식각될 수 있다.
제6 단계(S16)는 확장 전극(13)과 몰드부(14)를 덮는 블랙 매트릭스(15)를 형성시키고, 에피택시 다이(100)의 분할된 영역이 각각 서로 다른 파장의 색을 발광하도록 에피택시 다이(100)의 분할된 영역 위에 각각 색변환층(16)을 형성시키는 단계이다.
이러한 블랙 매트릭스(15)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다. 또한, 블랙 매트릭스(15)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
또한, 색변환층(16) 또는 형광체층은 발광부(120)로부터 발광되는 제1 파장 대역의 빛이 입사되는 경우 제2 파장 대역의 빛을 제공하는 것으로, 에피택시 다이(100)의 분할된 영역 위에 각각 배치되어 분할된 영역이 각각 서로 다른 파장 대역의 빛을 제공할 수 있도록 한다. 예를 들면 발광부(120)로부터 청색 또는 자외선의 광이 입사되는 경우 색변환층(16)은 녹색 또는 적색 파장 대역의 빛을 발광할 수 있다. 한편, 발광부(120)에서 발광되는 빛의 파장 대역과 색변환층(16)에서 제공되는 빛의 파장 대역은 설계에 따라 다양하게 변형될 수 있다.
상술한 색변환층(16)은 InP, GaP, ZnS, ZnSeS, CdSe, CdS, Perovskite 등의 퀀텀 닷(Quantum Dot; QD) 미립자, CaMgSi2O6:Eu2+, BaO-MgO-Al2O3 등의 청색 형광체 소립자, 또는 실리콘 산화물계, 알루미늄 산화물계, 실리콘 질화물계 등으로 구성된 녹색과 적색 형광체 소립자, 또는 KSF(K2SiF6:Mn4+), KGF(K2GeF6:Mn4+) 등의 적색 형광체 소립자가 포함될 수 있다.
또한, 미도시되었지만 색변환층(16)을 형성한 다음, 색 순도(Color Purity)를 향상시키기 위해서 디스플레이 산업계에서 공지된 색여과층(Color Filter Layer)을 별도로 구비할 수 있다.
더 나아가서는, 미도시되었지만 대기 환경으로부터 색변환층(16)과 색여과층(Color Filter Layer)을 보호하기 위해 투명한 유기물(Transparent Organic)로 보호층(Protection Layer)을 추가로 구비할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S20)에 대해 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 9는 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 8 내지 도 9에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S20)은, 제1 단계(S21)와, 제2 단계(S22)와, 제3 단계(S23)와, 제4 단계(S24)와, 제5 단계(S25)와, 제6 단계(S26)를 포함한다. 단, 도 8 내지 도 9에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S21)는 본 발명의 제2 실시예에 따른 에피택시 다이(200)와, 기판부(11)를 준비하는 단계이다.
본 발명의 제2 실시예에 따른 에피택시 다이(200)는, 빛을 생성하는 발광부(220)와, 제1 오믹전극(230)과, 패시베이션층(250)과, 외부에 노출되지 않는 접촉 전극(260)과, 외부에 노출된 본딩 패드층(270)과, 임시접합층(280)과, 최종 지지기판(290)을 포함한다.
발광부(220)는 빛을 생성하는 것으로, 제1 반도체 영역(221), 제2 반도체 영역(222) 및 활성 영역(223)의 내용은 상술한 본 발명의 제1 실시예에 따른 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다(본 발명의 에피택시 다이(200) 구조는 최종 지지기판(290)이 접합된 후 최초 성장기판이 분리된 상태임).
한편, 최초 성장기판 위에서 제2 반도체 영역(222), 활성 영역(223) 및 제1 반도체 영역(221)의 순서로 에피택시 성장된 발광부(220)는, 이후에 제1 반도체 영역(221)이 임시접합층(280)을 통해 최종 지지기판(290)과 접합되면, 최종 지지기판(290) 위에 제1 반도체 영역(221), 활성 영역(223) 및 제2 반도체 영역(222)의 순서로 적층된 구조를 갖게 된다.
이때, 최초 성장기판 위에 형성된 발광부(220)의 양측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(222)까지를 의미할 수 있으나, 이에 제한되지는 않는다.
제1 오믹전극(230)은 발광부(220)의 제1 반도체 영역(221)과 전기적으로 연결되는 것으로, 제1 반도체 영역(221)의 상면을 덮어 면접촉되도록 제1 반도체 영역(221) 위에 형성된다. 이때, 제1 반도체 영역(221)은 제1 오믹전극(230)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(230)은 기본적으로 높은 투명성(Transparency)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(230) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-Ag 등의 광학적으로 투명한 소재로 구성될 수 있다.
패시베이션층(250)은 발광부(220)의 양측의 식각된 부분으로부터 제1 오믹전극(230)을 덮는 것으로, 일부가 식각되어 제1 오믹전극(230)의 일부가 노출된다.
이러한 패시베이션층(250)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(260)은 제1 오믹전극(230)과 전기적으로 연결되는 것으로, 패시베이션층(250)의 일부가 식각됨으로써 노출된 제1 오믹전극(230) 위에 형성된다.
이러한 접촉 전극(260) 물질로는 제1 오믹전극(230)과의 접착력이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
임시접합층(280)은 접촉 전극(260)이 노출되어 형성된 패시베이션층(250)과 최종 지지기판(290)을 서로 접합시키는 것으로, 패시베이션층(250)과 접촉 전극(260) 위에 형성된다. 이렇게 접촉 전극(260)을 감싸는 임시접합층(280)의 형상에 따라, 접촉 전극(260)은 임시접합층(280)과 제1 오믹전극(230) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(280)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(290)은 임시접합층(280)에 의해 패시베이션층(250)과 접합되어 발광부(220), 제1 오믹전극(230), 패시베이션층(250), 접촉 전극(260) 및 후술하는 본딩 패드층(270)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(290) 물질로는 최초 성장기판으로 사용되는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(290)은 본 발명의 에피택시 다이(200)가 최종적으로 완성된 후, 발광부(220), 제1 오믹전극(230), 패시베이션층(250), 접촉 전극(260) 및 후술하는 본딩 패드층(270)을 지지하는 최종 지지기판의 기능을 하는데, 이때 제3 단계(S23)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(290)과 임시접합층(280) 사이(間)에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
본딩 패드층(270)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 발광부(220)의 하면에 형성되어 발광부(220)와 전기적으로 연결된다. 이때, 발광부(220)의 하면은 질소(N) 극성을 표면을 가지는데, 본딩 패드층(270)은 이러한 질소(N) 극성 표면에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능과 함께 활성 반사체(Reflector)로서의 역할을 한다.
한편, 이러한 본딩 패드층(170)은 기본적으로 4개 영역으로 구성(미도시)되는 것이 바람직하다.
제1 영역은 발광부(120)와 양극 오믹접촉(p-ohmic contact) 또는 음극 오믹접촉(n-ohmic contact)하는 전극 부분으로, 발광부(120)와 결합력이 강하고 투명한 전기전도성 물질(ITO, IZO, ZnO, IGZO, TiN 등)로 구성될 수 있다.
제2 영역은 고반사체 영역으로, 고반사성 소재(Al, Ag, AgCu, Rh, Pt, Ni, Pd 등)로 구성될 수 있다.
제3 영역은 물질 확산 방지층(Diffusion Barrier Layer)으로, 후술하는 제4 영역의 본딩 패드층(170)울 구성하는 저융점 금속이 공정 중 또는 공정 후에 발광부(120) 측으로 확산되는 것을 방지하고자 도입되는 물질층로서, 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 구성될 수 있다.
제4 영역은 제1 상부 전극 패드(11a)와 접합하는 다이 접합층으로, 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(170)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
더 나아가서, 발광부(220) 하면에 본딩 패드층(270)을 형성하기에 앞서, 미도시 되었지만 제2 반도체 영역(222)의 하면에는 활성 영역(223)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
이에 따라, 본 발명의 제2 실시예에 따른 에피택시 다이(200)는 양극인 접촉 전극(260) 및 제1 오믹전극(230)이 임시접합층(280)과 발광부(220) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(270)만이 외부에 노출된 형태가 된다.
한편, 기판부(11)의 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
또한, 제2 단계(S22) 내지 제6 단계(S26)의 언급되지 않은 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S30)에 대해 상세히 설명한다.
도 10은 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 11은 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 10 내지 도 11에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S30)은, 제1 단계(S31)와, 제2 단계(S32)와, 제3 단계(S33)와, 제4 단계(S34)와, 제5 단계(S35)와, 제6 단계(S36)를 포함한다. 단, 도 10 내지 도 11에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S31)는 본 발명의 제3 실시예에 따른 에피택시 다이(300)와, 기판부(11)를 준비하는 단계이다.
본 발명의 제3 실시예에 따른 에피택시 다이(300)는, 최종 지지기판(310)과, 빛을 생성하는 발광부(320)와, 제1 오믹전극(330)과, 제2 오믹전극(340)과, 제1 패시베이션층(351)과, 외부에 노출되지 않는 접촉 전극(360)과, 제2 패시베이션층(352)과, 외부에 노출된 본딩 패드층(370)을 포함한다.
최종 지지기판(310)은 발광부(320)와, 제1 오믹전극(330)과, 제2 오믹전극(340)과, 제1 패시베이션층(351)과, 접촉 전극(360)과, 제2 패시베이션층(352)과, 본딩 패드층(370)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(310) 위에 후술하는 발광부(320)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(320), 제1 오믹전극(330), 제2 오믹전극(340), 제1 패시베이션층(351), 접촉 전극(360), 제2 패시베이션층(352) 및 본딩 패드층(370)을 지지하는 최종 지지기판(310)은 발광부(320)가 성장되는 최초 성장기판을 의미한다.
발광부(320)는 빛을 생성하는 것으로, 제1 반도체 영역(321), 제2 반도체 영역(322) 및 활성 영역(323)의 내용은 상술한 본 발명의 제1 실시예에 따른 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다.
이때, 최종 지지기판(310) 위에 형성된 발광부(320)의 일측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며(즉, 일측이 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 여기서 기 설정된 깊이는 제2 반도체 영역(322)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(320)의 제2 반도체 영역(322)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(330)은 발광부(320)의 제1 반도체 영역(321)과 전기적으로 연결되는 것으로, 제1 반도체 영역(321)의 상면을 덮어 면접촉되도록 제1 반도체 영역(321) 위에 형성된다. 이때, 제1 반도체 영역(321)은 제1 오믹전극(330)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
제2 오믹전극(340)은 발광부(320)의 제2 반도체 영역(322)과 전기적으로 연결되는 것으로, 제2 반도체 영역(322)의 일측의 식각된 부분에 형성된다.
이러한 제1 오믹전극(330)과 제2 오믹전극(340)은 기본적으로 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(330) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독, 또는 상술한 광학적으로 투명한 소재와 결합되어 구성될 수 있다. 한편, 제2 오믹전극(340) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독, 또는 상술한 금속 소재들이 결합되어 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(322)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 제2 오믹전극(340)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
제1 패시베이션층(351)은 발광부(320)의 일측의 식각된 부분으로부터 제2 오믹전극(340)을 거쳐서 제1 오믹전극(330)의 일측을 덮고, 발광부(320)의 타측으로부터 제1 오믹전극(330)의 타측을 덮는 것으로, 제1 패시베이션층(351)은 제1 오믹전극(330)의 일측과 타측을 각각 덮는 형상을 가질 수 있으며, 이에 따라 제1 오믹전극의 일부를 노출시키는 형상을 가질 수 있다.
이러한 제1 패시베이션층(351)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(360)은 제1 오믹전극(330)과 전기적으로 연결되는 것으로, 제1 패시베이션층(351) 사이에 노출된 제1 오믹전극(330) 위에 형성되며, 이러한 접촉 전극(360)은 베이스부(361)와, 베이스부(361)의 단부에서 발광부(320)의 타측(즉, 제2 오믹전극(340)이 형성된 부분의 반대측)으로 연장 형성되되 제1 패시베이션층(351)과 제2 패시베이션층(352) 사이에 배치되는 연장부(362)를 포함한다. 이때, 연장부(362)는 일부분이 절곡됨으로써 단차지도록 형성될 수 있다.
이러한 접촉 전극(360) 물질로는 제1 오믹전극(330)과의 접착력(Adhesion)이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
제2 패시베이션층(352)은 제1 패시베이션층(351)과 접촉 전극(360)을 덮는 것으로, 이때 접촉 전극(360)의 타측(즉, 제2 오믹전극(340)이 형성된 부분의 반대측) 단부는 일부가 식각될 수 있는데, 제2 패시베이션층(352)은 접촉 전극(360)이 외부로 노출되지 않도록 접촉 전극(360)의 타측 단부의 식각된 부분으로부터 접촉 전극(360)을 거쳐서 접촉 전극(360)의 일측 단부를 덮을 수 있다. 이렇게 접촉 전극(360)을 감싸는 제2 패시베이션층(352)의 형상에 따라, 접촉 전극(360)은 제2 패시베이션층(352)과 제1 오믹전극(330) 사이에 개재되어 노출되지 않게 된다.
이러한 제2 패시베이션층(352)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
본딩 패드층(370)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제2 패시베이션층(352) 위에 형성되어 제2 오믹전극(340)과 전기적으로 연결된다. 이때, 본딩 패드층(370)은 제2 오믹전극(340)에 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능하게 된다.
한편, 제1 패시베이션층(351)에는 제2 오믹전극(340)이 노출되도록 제2 오믹전극(340)의 상측으로 제1 통공(P1)이 형성되고, 제2 패시베이션층(352)에는 제1 통공(P1)과 연통되는 제2 통공(P2)이 형성되는데, 이러한 제1 통공(P1)과 제2 통공(P2)을 통해 본딩 패드층(370)은 제2 오믹전극(340)과 전기적으로 연결될 수 있다.
이러한 본딩 패드층(370)은 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 물질 확산 방지층(Diffusion Barrier Layer)이 구비될 수 있으며, 다이 접합을 위해 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(370)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
이에 따라, 본 발명의 제3 실시예에 따른 에피택시 다이(300)는 양극인 접촉 전극(360) 및 제1 오믹전극(330)이 제2 패시베이션층(352)과 발광부(320) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(370)만이 외부에 노출된 형태가 된다.
한편, 기판부(11)의 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S32)는 제1 상부 전극 패드(11a) 위에 에피택시 다이(300)의 상하를 역전시켜 배치하고, 제1 상부 전극 패드(11a)와 본딩 패드층(370)을 접합층(12)을 통해 접합시켜 전기적으로 연결시키는 단계이다.
제3 단계(S33)는 에피택시 다이(300)의 최종 지지기판(310)을 분리시키는 단계이다.
제4 단계(S34)는 에피택시 다이(300)를 식각하여 복수의 영역으로 분할하고, 제1 패시베이션층(351)이 노출되도록 발광부(320)의 타측(즉, 제2 오믹전극(340)이 형성된 부분의 반대측)을 식각하고, 노출된 제1 패시베이션층(351)을 식각함으로써 노출되어 있지 않았던 접촉 전극(360)의 연장부(362)를 노출시키는 단계이다. 이때, 식각되어 노출된 발광부(320)의 측면에는 패시베이션층이 추가 형성될 수 있다.
이때, 제4 단계(S34)에서는 에피택시 다이(300)를 발광부(320)가 완전히 서로 분리(Full Isolation)될 정도로 식각하거나, 발광부(320)의 일부까지만 MESA 공정 수준으로 식각함으로써 에피택시 다이(300)를 복수의 영역으로 분할할 수 있다. 또한, 제4 단계(S14)에서는 하나의 에피택시 다이(300)가 청색, 녹색 및 적색의 세 종류의 빛을 발광할 수 있도록 에피택시 다이(300)를 세 영역으로 분할시킬 수 있으나 이에 제한되는 것은 아니며, 그 이상의 수로도 분할시킬 수 있다. 예를 들면, 제4 단계(S34)에서는 설계에 따라 6개의 영역으로 분할시킴으로써 각각이 청색, 녹색 및 적색을 발광하는 두 개의 픽셀을 이루도록 할 수 있으며, 이 경우 어느 하나의 픽셀이 불량인 경우 다른 하나의 픽셀이 이를 대체하게 되는 Redundancy가 용이하게 되는 이점이 있다.
한편, 제4 단계(S34)에서는 상하가 역전된 에피택시 다이(300)에서 발광부(320)의 상면, 즉 제2 반도체 영역(322)의 상면에 활성 영역(323)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
제5 단계(S35)는 제2 상부 전극 패드(11b)와 접촉 전극(360)을 전기적으로 연결시키는 확장 전극(13)을 형성시키는 단계이다. 보다 상세하게, 제5 단계(S35)에서는 레이저 드릴링을 이용하여 제2 상부 전극 패드(11b)의 상측의 몰드부(14)를 식각하여 제2 상부 전극 패드(11b)의 상부에 관통홀(H)을 형성시키고, 필요한 경우 접촉 전극(360)의 연장부(362) 상측의 몰드부(14)를 식각하여 접촉 전극(360)의 연장부(362)의 상부에 관통홀(H)을 형성시킨다. 이후, 제5 단계(S35)에서는 제2 상부 전극 패드(11b)와 노출된 접촉 전극(360)의 연장부(362)를 전기적으로 연결시키는 확장 전극(13)을 형성시키는데, 이러한 확장 전극(13)은 관통홀(H)을 통해 제2 상부 전극 패드(11b)의 상부에서부터 몰드부(14)의 상부까지 수직 방향으로 연장 형성되고, 접촉 전극(360) 측으로 횡방향으로 절곡되어 연장 형성된 후, 노출된 접촉 전극(360)에 접하도록 수직 방향으로 절곡되어 연장 형성된 형상을 가질 수 있다. 한편, 접촉 전극(360)이 몰드부(14)에 덮힌 경우, 접촉 전극(360)이 노출되도록 몰드부(14)가 일부 식각될 수 있다.
한편, 제2 단계(S32) 내지 제6 단계(S36)의 언급되지 않은 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S40)에 대해 상세히 설명한다.
도 12는 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 13은 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 12 내지 도 13에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S40)은, 제1 단계(S41)와, 제2 단계(S42)와, 제3 단계(S43)와, 제4 단계(S44)와, 제5 단계(S45)와, 제6 단계(S46)를 포함한다. 단, 도 12 내지 도 13에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S41)는 본 발명의 제4 실시예에 따른 에피택시 다이(400)와, 기판부(11)를 준비하는 단계이다.
본 발명의 제4 실시예에 따른 에피택시 다이(400)는, 최종 지지기판(410)과, 빛을 생성하는 발광부(420)와, 제1 오믹전극(430)과, 외부에 노출되지 않는 접촉 전극(440)과, 패시베이션층(450)과, 외부에 노출된 본딩 패드층(460)을 포함한다.
최종 지지기판(410)은 발광부(420)와, 제1 오믹전극(430)과, 접촉 전극(440)과, 패시베이션층(450)과, 본딩 패드층(460)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(410) 위에 후술하는 발광부(420)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(420), 제1 오믹전극(430), 접촉 전극(440), 패시베이션층(450) 및 본딩 패드층(460)을 지지하는 최종 지지기판(410)은 발광부(420)가 성장되는 최초 성장기판을 의미한다.
발광부(420)는 빛을 생성하는 것으로, 제1 반도체 영역(421), 제2 반도체 영역(422) 및 활성 영역(423)의 내용은 상술한 본 발명의 제1 실시예에 따른 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다.
이때, 최종 지지기판(410) 위에 형성된 발광부(420)의 측부, 즉 일측 또는 양측은 기 설정된 깊이로 각각 식각된 형상을 가질 수 있고(즉, 양 측면이 각각 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 위에서 보았을 때 상하좌우의 모든 모서리가 메사 에칭(MESA-etching)된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(422)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(420)의 제2 반도체 영역(422)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(430)은 발광부(420)의 제1 반도체 영역(421)과 전기적으로 연결되는 것으로, 제1 반도체 영역(421)의 상면을 덮어 면접촉되도록 제1 반도체 영역(421) 위에 형성된다. 이때, 제1 반도체 영역(421)은 제1 오믹전극(430)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
접촉 전극(440)은 발광부(420)의 제2 반도체 영역(422)과 전기적으로 연결되는 것으로, 제2 반도체 영역(422)의 측부, 즉 일측 또는 양측의 식각된 부분에 각각 형성될 수 있다.
이러한 제1 오믹전극(430)과 접촉 전극(440)은 기본적으로 높은 투명성(Transparency) 또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(430) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독 또는 결합하여 구성될 수 있다.
한편, 접촉 전극(440) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독 또는 결합하여 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(422)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 접촉 전극(440)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
패시베이션층(450)은 발광부(420)의 식각된 부분으로부터 접촉 전극(440)을 거쳐서 제1 오믹전극(430)의 측부를 덮는 것으로, 발광부(420)의 양측이 각각 식각된 경우 패시베이션층(450)은 발광부(420)의 일측의 식각된 부분으로부터 접촉 전극(440)을 거쳐서 제1 오믹전극(430)의 일측을 덮고, 발광부(420)의 타측의 식각된 부분으로부터 접촉 전극(440)을 거쳐서 제1 오믹전극(430)의 타측을 각각 덮는 형상을 가질 수 있다. 이러한 패시베이션층(450)의 형상에 따라, 접촉 전극(440)은 패시베이션층(450)과 발광부(420) 사이에 개재되어 노출되지 않게 된다.
이러한 패시베이션층(450)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함할 수 있다.
본딩 패드층(460)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제1 오믹전극(430) 및 패시베이션층(450) 위에 형성되어 제1 오믹전극(430)과 전기적으로 연결된다. 이때, 본딩 패드층(460)은 제1 오믹전극(430)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(460)은 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 물질 확산 방지층(Diffusion Barrier Layer)이 구비될 수 있으며, 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(460)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
이에 따라, 본 발명의 제4 실시예에 따른 에피택시 다이(400)는 음극인 접촉 전극(440)이 패시베이션층(450)과 발광부(420) 사이에 개재되어 노출되어 있지 않으며, 양극으로서 기능하는 본딩 패드층(460)만이 외부에 노출된 형태가 된다.
한편, 기판부(11)의 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S42)는 제1 상부 전극 패드(11a) 위에 에피택시 다이(400)의 상하를 역전시켜 배치하고, 제1 상부 전극 패드(11a)와 본딩 패드층(460)을 접합층(12)을 통해 접합시켜 전기적으로 연결시키는 단계이다.
제3 단계(S43)는 에피택시 다이(400)의 최종 지지기판(410)을 분리시키는 단계이다.
제4 단계(S44)는 에피택시 다이(400)를 식각하여 복수의 영역으로 분할하고, 발광부(420)의 일측을 식각하여 접촉 전극(440)을 노출시키는 단계이다. 즉, 제4 단계(S44)는 건식 식각(Dry Etching) 또는 습식 식각(Wet Etching)을 통해 제2 반도체 영역(422)의 일측을 식각함으로써, 제2 반도체 영역(422)과 패시베이션층(450) 사이에 개재되어 노출되어 있지 않았던 접촉 전극(440)을 노출시키는 단계이다.
이때, 제4 단계(S44)에서는 에피택시 다이(400)를 발광부(420)가 완전히 서로 분리(Full Isolation)될 정도로 식각하거나, 발광부(420)의 일부까지만 MESA 공정 수준으로 식각함으로써 에피택시 다이(400)를 복수의 영역으로 분할할 수 있다. 또한, 제4 단계(S14)에서는 하나의 에피택시 다이(400)가 청색, 녹색 및 적색의 세 종류의 빛을 발광할 수 있도록 에피택시 다이(400)를 세 영역으로 분할시킬 수 있으나 이에 제한되는 것은 아니며, 그 이상의 수로도 분할시킬 수 있다. 예를 들면, 제4 단계(S44)에서는 설계에 따라 6개의 영역으로 분할시킴으로써 각각이 청색, 녹색 및 적색을 발광하는 두 개의 픽셀을 이루도록 할 수 있으며, 이 경우 어느 하나의 픽셀이 불량인 경우 다른 하나의 픽셀이 이를 대체하게 되는 Redundancy가 용이하게 되는 이점이 있다.
한편, 제4 단계(S44)에서는 상하가 역전된 에피택시 다이(400)에서 발광부(420)의 상면, 즉 제2 반도체 영역(422)의 상면에 활성 영역(423)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
제5 단계(S45)는 제2 상부 전극 패드(11b)와 접촉 전극(440)을 전기적으로 연결시키는 확장 전극(13)을 형성시키는 단계이다. 보다 상세하게, 제5 단계(S45)에서는 레이저 드릴링을 이용하여 제2 상부 전극 패드(11b)의 상부의 몰드부(14)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 상부 전극 패드(11b)의 상부에서부터 몰드부(14)의 상부까지 수직 방향으로 확장 전극(13)을 연장 형성시킨 후, 접촉 전극(440) 측으로 절곡 형성시킴으로써 접촉 전극(440)과 제2 상부 전극 패드(11b)가 전기적으로 연결되도록 한다.
한편, 제2 단계(S42) 내지 제6 단계(S46)의 언급되지 않은 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S50)에 대해 상세히 설명한다.
도 14은 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 15는 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 14 내지 도 15에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자 제조 방법(S50)은, 제1 단계(S51)와, 제2 단계(S52)와, 제3 단계(S53)와, 제4 단계(S54)와, 제5 단계(S55)와, 제6 단계(S56)를 포함한다. 단, 도 14 내지 도 15에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S51)는 본 발명의 제5 실시예에 따른 에피택시 다이(500)와, 기판부(11)를 준비하는 단계이다.
본 발명의 제5 실시예에 따른 에피택시 다이(500)는, 최종 지지기판(510)과, 빛을 생성하는 발광부(520)와, 제1 오믹전극(530)과, 패시베이션층(550)과, 외부에 노출된 본딩 패드층(560)을 포함한다.
최종 지지기판(510)은 발광부(520)와, 제1 오믹전극(530)과, 접촉 전극(540)과, 패시베이션층(550)과, 본딩 패드층(560)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(510) 위에 후술하는 발광부(520)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(520), 제1 오믹전극(530), 접촉 전극(540), 패시베이션층(550) 및 본딩 패드층(560)을 지지하는 최종 지지기판(510)은 발광부(520)가 성장되는 최초 성장기판을 의미한다.
발광부(520)는 빛을 생성하는 것으로, 제1 반도체 영역(521), 제2 반도체 영역(522) 및 활성 영역(523)의 내용은 상술한 본 발명의 제1 실시예에 따른 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다.
제1 오믹전극(530)은 발광부(520)의 제1 반도체 영역(521)과 전기적으로 연결되는 것으로, 제1 반도체 영역(521)의 상면을 덮어 면접촉되도록 제1 반도체 영역(521) 위에 형성된다. 이때, 제1 반도체 영역(521)은 제1 오믹전극(530)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(530)은 기본적으로 높은 투명성(Transparency) 또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(530) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독 또는 결합하여 구성될 수 있다.
패시베이션층(550)은 제1 오믹전극(530)의 측부를 덮는 것으로, 패시베이션층(550)은 제1 오믹전극(530)의 일측과 타측을 각각 덮는 형상을 가질 수 있다.
이러한 패시베이션층(550)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함할 수 있다.
본딩 패드층(560)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제1 오믹전극(530) 및 패시베이션층(550) 위에 형성되어 제1 오믹전극(530)과 전기적으로 연결된다. 이때, 본딩 패드층(560)은 제1 오믹전극(530)에 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(560)은 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 물질 확산 방지층(Diffusion Barrier Layer)이 구비될 수 있으며, 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(560)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(alloy)으로 형성될 수 있다.
한편, 본 발명의 제5 실시예에 따른 에피택시 다이(500)는 접촉 전극(540)이 형성되어 있지 않은데, 이는 기판부(11)에 전사(배치)된 후 제2 반도체 영역(522)의 상면에 형성되어 노출되기 때문이며, 결과적으로 양극으로서 기능하는 본딩 패드층(560)만이 외부에 노출된 형태가 된다.
한편, 기판부(11)의 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S52)는 제1 상부 전극 패드(11a) 위에 에피택시 다이(500)의 상하를 역전시켜 배치하고, 제1 상부 전극 패드(11a)와 본딩 패드층(560)을 접합층(12)을 통해 접합시켜 전기적으로 연결시키는 단계이다.
제3 단계(S53)는 에피택시 다이(500)의 최종 지지기판(510)을 분리시키는 단계이다.
제4 단계(S54)는 에피택시 다이(500)를 식각하여 복수의 영역으로 분할하고, 발광부(520)의 상면에 접촉 전극(540)을 형성시켜 노출시키는 단계이다. 즉, 접촉 전극(540)은 발광부(520)의 제2 반도체 영역(522)과 전기적으로 연결되는 것으로, 제2 반도체 영역(522)의 상면의 일측에 형성될 수 있다.
이때, 제4 단계(S54)에서는 에피택시 다이(500)를 발광부(520)가 완전히 서로 분리(Full Isolation)될 정도로 식각하거나, 발광부(520)의 일부까지만 MESA 공정 수준으로 식각함으로써 에피택시 다이(500)를 복수의 영역으로 분할할 수 있다. 또한, 제4 단계(S54)에서는 하나의 에피택시 다이(500)가 청색, 녹색 및 적색의 세 종류의 빛을 발광할 수 있도록 에피택시 다이(500)를 세 영역으로 분할시킬 수 있으나 이에 제한되는 것은 아니며, 그 이상의 수로도 분할시킬 수 있다. 예를 들면, 제4 단계(S54)에서는 설계에 따라 6개의 영역으로 분할시킴으로써 각각이 청색, 녹색 및 적색을 발광하는 두 개의 픽셀을 이루도록 할 수 있으며, 이 경우 어느 하나의 픽셀이 불량인 경우 다른 하나의 픽셀이 이를 대체하게 되는 Redundancy가 용이하게 되는 이점이 있다.
한편, 제4 단계(S54)에서는 상하가 역전된 에피택시 다이(500)에서 발광부(520)의 상면, 즉 제2 반도체 영역(522)의 상면에 활성 영역(523)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
제5 단계(S55)는 제2 상부 전극 패드(11b)와 접촉 전극(540)을 전기적으로 연결시키는 확장 전극(13)을 형성시키는 단계이다. 보다 상세하게, 제5 단계(S55)에서는 레이저 드릴링을 이용하여 제2 상부 전극 패드(11b)의 상부의 몰드부(14)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 상부 전극 패드(11b)의 상부에서부터 몰드부(14)의 상부까지 수직 방향으로 확장 전극(13)을 연장 형성시킨 후, 접촉 전극(540) 측으로 절곡 형성시킴으로써 접촉 전극(540)과 제2 상부 전극 패드(11b)가 전기적으로 연결되도록 한다.
한편, 제2 단계(S52) 내지 제6 단계(S56)의 언급되지 않은 내용은 상술한 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 소자 제조 방법(S10)의 것과 동일하므로, 중복 설명은 생략한다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
S10 : 본 발명의 제1 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
S11 : 제1 단계
S12 : 제2 단계
S13 : 제3 단계
S14 : 제4 단계
S15 : 제5 단계
S16 : 제6 단계
11 : 기판부
11a : 제1 상부 전극 패드
11b : 제2 상부 전극 패드
11c : 제1 전극 포스트
11d : 제2 전극 포스트
11e : 제1 하부 전극 패드
11f : 제2 하부 전극 패드
100 : 에피택시 다이
12 : 접합층
13 : 확장 전극
14 : 몰드부
15 : 블랙 매트릭스
16 : 색변환층
S20 : 본 발명의 제2 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
S21 : 제1 단계
S22 : 제2 단계
S23 : 제3 단계
S24 : 제4 단계
S25 : 제5 단계
S26 : 제6 단계
200 : 에피택시 다이
S30 : 본 발명의 제3 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
S31 : 제1 단계
S32 : 제2 단계
S33 : 제3 단계
S34 : 제4 단계
S35 : 제5 단계
S36 : 제6 단계
300 : 에피택시 다이
S40 : 본 발명의 제4 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
S41 : 제1 단계
S42 : 제2 단계
S43 : 제3 단계
S44 : 제4 단계
S45 : 제5 단계
S46 : 제6 단계
400 : 에피택시 다이
S50 : 본 발명의 제5 실시예에 따른 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
S51 : 제1 단계
S52 : 제2 단계
S53 : 제3 단계
S54 : 제4 단계
S55 : 제5 단계
S56 : 제6 단계
500 : 에피택시 다이

Claims (10)

  1. 다이(Die) 단위로 분리되어 형성되고, 두 전극 중 하나의 전극만이 외부에 노출되어 있는 반제품으로 형성되며, 기판부에 개별적으로 전사된 후 픽셀로서 기능하는 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법에 있어서,
    지지기판과, 빛을 생성하는 발광부와, 상기 발광부에 오믹 접촉(ohmic contact)되어 전기적으로 연결되는 오믹전극과, 외부에 노출되지 않는 접촉 전극과, 외부에 노출되는 본딩 패드층을 포함하는 상기 에피택시 다이를 준비하고, 상면에 제1 전극 패드와 제2 전극 패드가 각각 형성된 상기 기판부를 준비하는 제1 단계;
    상기 본딩 패드층이 상기 제1 전극 패드와 마주하도록 상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계;
    상기 지지기판을 분리시켜 상기 발광부를 외부에 노출시키는 제3 단계;
    노출된 상기 발광부를 식각하여 상기 발광부를 복수의 영역으로 분할하고, 상기 에피택시 다이를 둘러싸도록 상기 기판부 위에 몰드부를 형성시킨 후, 상기 몰드부를 식각하여 분할된 복수의 영역의 상기 접촉 전극을 각각 외부에 노출시키는 제4 단계;
    상기 몰드부를 식각하여 상기 제2 전극 패드를 외부에 노출시키고, 노출된 상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제5 단계; 및
    상기 발광부의 분할된 영역이 각각 서로 다른 파장의 색을 제공하도록, 상기 발광부의 분할된 영역 위에 각각 색변환층을 형성시키는 제6 단계를 포함하고,
    상기 몰드부는,
    상면이 상기 확장 전극의 상면보다 낮게 형성되는 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 확장 전극 및 상기 몰드부를 덮는 블랙 매트릭스를 형성시키는 제6 단계를 더 포함하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 에피택시 다이는,
    청색 또는 자외선(UV)을 발광하는 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  7. 청구항 1에 있어서,
    상기 에피택시 다이는,
    상기 발광부와 상기 오믹전극 사이에 식각저지층이 구비되고,
    상기 제3 단계는,
    상기 에피택시 다이를 상기 식각저지층 이전까지 식각하여 복수의 영역으로 분할하는 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  8. 청구항 1에 있어서,
    상기 제1 전극 패드는,
    공통 전극 패드이고,
    상기 제2 전극 패드는,
    개별 전극 패드인 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 기판부는,
    비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고,
    상기 제1 전극 패드는,
    상기 제1 전극 포스트에 전기적으로 연결되고,
    상기 제2 전극 패드는,
    상기 제2 전극 포스트에 전기적으로 연결되는 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
  10. 청구항 9에 있어서,
    상기 비아홀은,
    상기 기판부의 코너 부분에 각각 형성되는 것을 특징으로 하는, 색변환 기법을 적용한 반도체 발광 소자의 제조 방법.
KR1020220184183A 2022-09-19 2022-12-26 색변환 기법을 적용한 반도체 발광 소자의 제조 방법 KR102600914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/014071 WO2024063481A1 (ko) 2022-09-19 2023-09-18 색변환 기법을 적용한 반도체 발광 소자의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220117788 2022-09-19
KR20220117788 2022-09-19

Publications (1)

Publication Number Publication Date
KR102600914B1 true KR102600914B1 (ko) 2023-11-13

Family

ID=87157758

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020220158160A KR102566048B1 (ko) 2022-09-19 2022-11-23 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220167977A KR102613299B1 (ko) 2022-09-19 2022-12-05 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220169551A KR102549235B1 (ko) 2022-09-19 2022-12-07 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220173410A KR102618027B1 (ko) 2022-09-19 2022-12-13 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법
KR1020220180317A KR102600911B1 (ko) 2022-09-19 2022-12-21 에피택시 다이를 이용한 반도체 발광 소자 및 그 제조 방법
KR1020220184183A KR102600914B1 (ko) 2022-09-19 2022-12-26 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
KR1020230000590A KR102657319B1 (ko) 2022-09-19 2023-01-03 전기적 불량 검출이 용이한 에피택시 다이 및 이를 이용한 반도체 발광 소자의 제조 방법

Family Applications Before (5)

Application Number Title Priority Date Filing Date
KR1020220158160A KR102566048B1 (ko) 2022-09-19 2022-11-23 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220167977A KR102613299B1 (ko) 2022-09-19 2022-12-05 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220169551A KR102549235B1 (ko) 2022-09-19 2022-12-07 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR1020220173410A KR102618027B1 (ko) 2022-09-19 2022-12-13 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법
KR1020220180317A KR102600911B1 (ko) 2022-09-19 2022-12-21 에피택시 다이를 이용한 반도체 발광 소자 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230000590A KR102657319B1 (ko) 2022-09-19 2023-01-03 전기적 불량 검출이 용이한 에피택시 다이 및 이를 이용한 반도체 발광 소자의 제조 방법

Country Status (2)

Country Link
KR (7) KR102566048B1 (ko)
WO (1) WO2024063481A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545077B1 (ko) * 2022-09-19 2023-06-21 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR102545087B1 (ko) * 2022-09-19 2023-06-20 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090218588A1 (en) 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
KR20130111800A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 발광장치 및 그 제조방법
KR20130138483A (ko) * 2012-06-11 2013-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법
KR20210127523A (ko) * 2020-04-14 2021-10-22 웨이브로드 주식회사 반도체 발광소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100991939B1 (ko) 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법
KR101198758B1 (ko) * 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
DE102009056386A1 (de) * 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
KR20140034472A (ko) * 2012-09-12 2014-03-20 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101617227B1 (ko) * 2014-08-21 2016-05-04 주식회사 세미콘라이트 반도체 발광소자
KR102322841B1 (ko) * 2014-12-24 2021-11-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
KR102477250B1 (ko) * 2016-05-26 2022-12-13 엘지이노텍 주식회사 발광 소자
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
US10796971B2 (en) * 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair
KR20210084122A (ko) * 2019-12-27 2021-07-07 웨이브로드 주식회사 반도체 발광소자를 제조하는 방법
KR102325792B1 (ko) * 2020-01-08 2021-11-12 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR102222355B1 (ko) * 2020-07-31 2021-03-03 (주)라이타이저 Led칩 디스플레이 패널로의 전사 및 그 전사 전의 led칩 테스트를 위한 미들 플랫폼 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090218588A1 (en) 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
KR20130111800A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 발광장치 및 그 제조방법
KR20130138483A (ko) * 2012-06-11 2013-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법
KR20210127523A (ko) * 2020-04-14 2021-10-22 웨이브로드 주식회사 반도체 발광소자

Also Published As

Publication number Publication date
KR102566048B1 (ko) 2023-08-14
KR102618027B1 (ko) 2023-12-27
KR102549235B1 (ko) 2023-07-03
WO2024063481A1 (ko) 2024-03-28
KR20240044299A (ko) 2024-04-04
KR102657319B1 (ko) 2024-04-16
KR102600911B1 (ko) 2023-11-10
KR102613299B1 (ko) 2023-12-14

Similar Documents

Publication Publication Date Title
KR102600914B1 (ko) 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
US10643981B2 (en) Emissive display substrate for surface mount micro-LED fluidic assembly
US9478722B2 (en) Light emitting device and method for manufacturing same
KR102322842B1 (ko) 발광 소자 어레이
KR102465730B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
US20110193121A1 (en) Light emitting device and light emitting device package having the same
US10804426B2 (en) Planar surface mount micro-LED for fluidic assembly
KR102360514B1 (ko) 반도체 발광소자
KR20160077686A (ko) 발광소자 및 이를 포함하는 발광소자 어레이
CN111462651B (zh) 用于表面贴装微型led流体组装的发光显示基板及制备方法
US20230071708A1 (en) Light emitting device
US20230069883A1 (en) Method for manufacturing semiconductor light-emitting device
KR102325792B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102545087B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
US20220384397A1 (en) Semiconductor light emitting device and method for manufacturing the same
KR102545077B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR102462994B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102373098B1 (ko) 반도체 발광소자
KR102601702B1 (ko) 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
US20230112423A1 (en) Micro led display panel
KR102357759B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102464597B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
KR102373099B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
JP2005203516A (ja) 発光ダイオード素子とその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant